KR20130108001A - Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법 - Google Patents

Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법 Download PDF

Info

Publication number
KR20130108001A
KR20130108001A KR1020120030245A KR20120030245A KR20130108001A KR 20130108001 A KR20130108001 A KR 20130108001A KR 1020120030245 A KR1020120030245 A KR 1020120030245A KR 20120030245 A KR20120030245 A KR 20120030245A KR 20130108001 A KR20130108001 A KR 20130108001A
Authority
KR
South Korea
Prior art keywords
film
layer
group iii
iii nitride
laser
Prior art date
Application number
KR1020120030245A
Other languages
English (en)
Other versions
KR101913387B1 (ko
Inventor
선우문욱
이정엽
문창렬
박용영
양우영
오재준
황인준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120030245A priority Critical patent/KR101913387B1/ko
Priority to US13/599,980 priority patent/US8921220B2/en
Publication of KR20130108001A publication Critical patent/KR20130108001A/ko
Application granted granted Critical
Publication of KR101913387B1 publication Critical patent/KR101913387B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법이 제공된다. 선택적 저온 오믹 콘택 형성 방법은 Ⅲ족 질화물 이종접합층이 형성되고 오믹 콘택 영역이 정의된 에피 기판상에 도전막과 상기 도전막의 상부 형성되거나 상기 도전막과 상기 Ⅲ족 질화물 이종접합층의 사이에 개재된 캐핑막을 형성하되, 상기 캐핑막은 상기 오믹 콘택 영역 또는 비오믹 콘택 영역 중 어느 한 영역에만 형성하고, 상기 기판의 전면에 750℃ 이하의 온도로 레이저 어닐링, 유도 가열, 또는 이들의 조합을 적용하여 상기 오믹 콘택 영역에 선택적으로 오믹 콘택을 완성하는 것을 포함한다.

Description

Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법{SELECTIVE LOW-TEMPERATURE OHMIC CONTACT FORMATION METHOD FOR Ⅲ-NITRIDE HETEROSTRUCTURE DEVICE}
Ⅲ족 질화물 이종 접합 구조 소자의 제조 방법에 관한 것이며, 보다 상세하게는 Ⅲ족 질화물 이종 접합 구조의 선택적 저온 오믹 콘택 형성 방법에 관한 것이다.
Ⅲ족 질화물 이종 접합 구조 소자는 전력 분야나 광학 분야에서 새롭게 두각을 나타내고 있다. Ⅲ족 질화물 이종 접합 구조 소자는 대전류를 흘려보내고 고압을 지지할 수 있는 파워 소자(Power Device) 또는 LED(Light Emitting Device)등의 구현에 매우 적합하다. 따라서, 최근 들어 태양광발전(Photovoltaic), 전기자동차, LED 등의 연구 개발 및 상용화가 가속화됨에 따라, Ⅲ족 질화물 이종 접합 구조 소자에 대한 연구 및 상용화에 대한 수요 또한 점차 증가하고 있다.
그러나 현재까지 개발된 Ⅲ족 질화물 이종 접합 구조 소자의 제조 방법에 따르면 오믹 콘택 금속막을 800~900°C의 고온에서 형성하기 때문에 고온 공정에 노출된 게이트 절연막의 결정화, 탈수소화 등을 일으켜서 소자 특성을 악화시킬 수 있다.
또한, 현재 널리 사용되는 Ⅲ족 질화물 이종 접합 구조 소자의 제조 방법 에서는 게이트 전극을 고가일 뿐만 아니라 식각 특성이 좋지 않아서 공정의 재현성이 낮은 리트프-오프 공정을 필요로 하는 금(Au)을 사용하여 형성하고 있다. 따라서, 공정의 경제성 및 재현성이 현저히 낮다.
게이트 절연막의 손상을 방지할 수 있는 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법을 제공하고자 한다.
식각 공정을 적용할 수 있으며 경제성이 높은 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, Ⅲ족 질화물 이종접합층이 형성되고 오믹 콘택 영역이 정의된 에피 기판상에 도전막과 상기 도전막의 상부 형성되거나 상기 도전막과 상기 Ⅲ족 질화물 이종접합층의 사이에 개재된 캐핑막을 형성하되, 상기 캐핑막은 상기 오믹 콘택 영역 또는 비오믹 콘택 영역 중 어느 한 영역에만 형성하고, 상기 기판의 전면에 750℃ 이하의 온도로 레이저 어닐링, 유도 가열, 또는 이들의 조합을 적용하여 상기 오믹 콘택 영역에 선택적으로 오믹 콘택을 완성하는 것을 포함하는 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법이 제공된다.
본 발명의 다른 측면에 따르면, Ⅲ족 질화물 이종접합층을 포함하는 에피 기판에 게이트 절연막을 형성하고, 상기 게이트 절연막을 패터닝하여 소오스/드레인 영역을 노출시키고, 상기 에피 기판 전면에 도전막을 형성하고, 기 소오스/드레인 영역 이외의 비오믹콘택영역을 마스킹하는 캐핑막 패턴을 형성하고, 상기 기판의 전면에 750℃ 이하의 온도로 레이저 어닐링, 유도 가열, 또는 이들의 조합을 적용하여 상기 소오스/드레인 영역에 선택적으로 오믹 콘택을 완성하고, 상기 캐핑막 패턴을 제거하고, 상기 도전막을 패터닝하여 게이트 전극 및 소오스/드레인 전극을 형성하는 것을 포함하는 Ⅲ족 질화물 이종 접합 구조의 파워 소자의 선택적 저온 오믹 콘택 형성 방법이 제공된다.
본 발명의 또 다른 측면에 따르면, 제2 Ⅲ족 질화물층/제1 Ⅲ족 질화물층을 포함하는 에피 기판의 소오스/드레인 영역 이외의 비오믹 콘택 영역에 캐핑막 패턴을 형성하고, 상기 기판 전면에 도전막을 형성하고, 상기 기판의 전면에 750℃ 이하의 온도로 레이저 어닐링, 유도 가열, 또는 이들의 조합을 적용하여 상기 소오스/드레인 영역에 선택적으로 오믹 콘택을 완성하고, 상기 오믹 콘택이 완성된 도전막을 패터닝하여 소오스/드레인 전극을 형성하고, 상기 소오스/드레인 전극을 덮고 채널 영역을 노출시키는 패시베이션막을 형성하고, 상기 채널 영역의 상기 제2 Ⅲ족 질화물층을 제거하고, 상기 제1 Ⅲ족 질화물층과 접촉하는 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 게이트 전극을 형성하는 것을 포함하는 Ⅲ족 질화물 이종 접합 구조의 파워 소자의 선택적 저온 오믹 콘택 형성 방법이 제공된다.
본 발명의 또 다른 측면에 따르면, p형 Ⅲ족 질화물층/제2 Ⅲ족 질화물층/제1 Ⅲ족 질화물층을 포함하는 에피 기판의 소오스/드레인 영역 이외의 비오믹 콘택 영역에 캐핑막 패턴을 형성하고, 상기 기판 전면에 도전막을 형성하고, 상기 기판의 전면에 750℃ 이하의 온도로 레이저 어닐링, 유도 가열, 또는 이들의 조합을 적용하여 상기 소오스/드레인 영역에 선택적으로 오믹 콘택을 완성하고, 상기 오믹 콘택이 완성된 도전막을 패터닝하여 소오스/드레인 전극을 형성하고, 상기 소오스/드레인 전극을 덮고 채널 영역을 노출시키는 패시베이션막을 형성하고, 게이트 금속막을 형성하고, 상기 게이트 금속막과 상기 p형 Ⅲ족 질화물층을 패터닝하여 게이트 전극을 형성하는 것을 포함하는 Ⅲ족 질화물 이종 접합 구조의 파워 소자의 선택적 저온 오믹 콘택 형성 방법이 제공된다.
본 발명의 실시예들에 있어서, 상기 캐핑막은 상기 비오믹 콘택 영역 상에 형성되고, 상기 캐핑막은 상기 레이저를 반사하는 레이저 반사막을 포함하거나, 열전도막을 포함할 수 있다.
상기 캐핑막은 상기 레이저 반사막/배리어막의 이중막으로 이루어지고, 상기 레이저 반사막은 알루미늄막으로 형성되고, 상기 배리어막은 실리콘 산화막으로 이루어질 수 있다.
상기 열전도막은 실리콘 질화막, 알루미늄 질화막, 붕소 질화막, 알루미늄 산화막, 및 베릴륨 산화막으로 이루어진 그룹에서 선택된 어느 하나로 이루어질 수 있다.
상기 캐핑막은 상기 비오믹 콘택 영역 상에 형성되고, 상기 캐핑막은 상기 도전막보다 상기 레이저의 반사율이 작은 물질로 이루어질 수 있다.
상기 도전막보다 상기 레이저의 반사율이 작은 물질은 약 50㎚의 두께의 실리콘 산화막으로 형성될 수 있다.
상기 Ⅲ족 질화물 이종접합층은 제2 Ⅲ족 질화물층/제1 Ⅲ족 질화물층으로 이루어지고, 상기 제1 Ⅲ족 질화물층은 GaN 층 또는 InGaN층이고, 상기 제2 Ⅲ족 질화물층은 AlGaN층, AlInN층, AlGaInN층 및 AlN층으로 이루어진 그룹에서 선택된 어느 하나일 수 있다.
상기 레이저는 펄스형 KrF(248㎚) 레이저 또는 XeCl(308㎚) 레이저일 수 있다.
오믹 콘택이 저온에서 형성되기 때문에 기판에 가해지는 열적 스트레스를 감소시킬 수 있다. 따라서 게이트 절연막의 손상을 최소화할 수 있다. 또한 오믹 콘택 형성을 오믹 콘택 영역에 선택적으로 진행하기 때문에 비오믹 콘택 영역이 받는 열적 손상을 최소화할 수 있다.
저온 공정이 가능하기 때문에 금 전극 대신 저가의 식각 공정 적용이 가능한 알루미늄 전극을 적용할 수 있다. 따라서, 공정의 경제성 및 재현성을 향상시킬 수 있다.
도 1a 및 도 1d는 본 발명의 실시예들에 따른 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 오믹 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 2a 및 도 2b는 본 발명의 다른 실시예들에 따른 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 오믹 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3g는 본 발명의 실시예들에 따른 선택적 오믹 콘택 형성 방법을 와이드 밴드 갭(WBG) 파워 소자(power device)의 제조에 적용한 제1 실시예를 설명하기 위한 단면도들이다.
도 4a 내지 도 4e는 본 발명의 실시예들에 따른 선택적 오믹 콘택 형성 방법을 와이드 밴드 갭(WBG) 파워 소자(power device)의 제조에 적용한 제2 실시예를 설명하기 위한 단면도들이다.
도 5a 내지 도 5d는 본 발명의 다른 실시예들에 따른 선택적 오믹 콘택 형성 방법을 와이드 밴드 갭(WBG) 파워 소자(power device)의 제조에 적용한 제3 실시예를 설명하기 위한 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참고하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있을 것이며, 본 실시예들은 단지 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 개략도들을 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 또한 본 발명에 도시된 각 도면에 있어서 각 구성 요소들은 설명의 편의를 고려하여 다소 확대 또는 축소되어 도시된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 설명한다.
도 1a 내지 도 1d는 본 발명의 실시예들에 따른 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 오믹 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 1a 내지 도 1d를 참조하면, Ⅲ족 질화물 이종 접합 구조 소자는 반도체 기판(20) 상에 Ⅲ족 질화물 이종 접합층(30,32)이 형성된 에피 기판(10)에 형성된다.
반도체 기판(20)은 실리콘 기판, 사파이어 기판일 수 있다.
Ⅲ족 질화물 이종 접합층(30,32)은 분극률이 다르고 밴드갭이 다른 제1 및 제2 Ⅲ족 질화물층(30, 32)으로 이루어질 수 있다. 제1 Ⅲ족 질화물층(30)은 GaN층 또는 InGaN층일 수 있다. 제2 Ⅲ족 질화물층(32)은 AlGaN층, AlInN층, AlGaInN층 또는 AlN층일 수 있다.
에피 기판(10)은 오믹콘택영역(A)을 포함하며, 비오믹콘택영역(B)에는 캐핑막(capping layer) 패턴(CP)이 제공된다. 캐핑막 패턴(CP)은 도 1a 및 도 1b에 예시되어 있는 바와 같이 도전막(50) 상부에 제공되거나, 도 1c 및 도 1d에 예시되어 있는 바와 같이 도전막(50) 하부에 제공될 수도 있다.
도 1b 및 도 1d의 경우에는 비오믹콘택영역(B)에서 제2 Ⅲ족 질화물층(32)이 제거되어 도전막(50)이 제1 Ⅲ족 질화물층(30)과 접촉하는 경우를 예시한다. 제2 Ⅲ족 질화물층(32)을 제거하고 도전막(50)이 제1 Ⅲ족 질화물층(30)과 접촉하여 오믹콘택을 형성하면 제2 Ⅲ족 질화물층(32) 과 접촉하여 오믹콘택을 형성하는 경우 대비 제2 Ⅲ족 질화물층(예., AlGaN)(32)과 제1 Ⅲ족 질화물층(예., GaN)(30) 경계에서 생기는 2DEG(two dimensional electron gas) 와의 접촉면적이 커져 접촉면적을 낮 출 수 있다.
도전막(50)은 산화방지도전막(56)/알루미늄계 금속막(54)/오믹 콘택 금속막(52)의 적층막으로 형성할 수 있다.
오믹 콘택 금속막(52)은 티타늄(Ti), 니켈(Ni), 금(Au) 등으로 형성할 수 있다. 오믹 콘택 금속막(52)은 5 내지 50㎚ 두께로 형성할 수 있다.
알루미늄계 금속막(54)은 알루미늄(Al), 알루미늄 실리콘 합금(Al-Si alloy), 알루미늄 구리 합금(Al-Cu alloy) 등으로 형성할 수 있다. 알루미늄계 금속막(54)은 50 내지 250㎚ 두께로 형성할 수 있다.
산화방지도전막(56)은 하부의 알루미늄계 금속막(54)의 산화를 방지하기 위하여 형성할 수 있다. 산화를 다른 방법으로 방지할 수 있거나 공정상 산화의 제어가 용이한 경우 산화방지도전막(56)의 형성은 생략할 수도 있다. 캐핑도전막(56)은 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 등으로 형성할 수 있다. 산화방지도전막(56)은 10 내지 50㎚ 두께로 형성할 수 있다.
도 1a 내지 도 1d에 예시되어 있는 단면 구조에서 저온 급속 열처리 어닐링(Low-Temperature Rapid Thermal Annealing, LT-RTA)(70)을 실시하여 오믹콘택영역(A)에 오믹콘택을 완성한다.
급속 열처리 어닐링(70)은 750℃ 이하의 저온에서 수행할 수 있다. 따라서, 급속 열처리 어닐링(70)에 노출되는 하부 구조물, 예컨대 게이트 절연막(미도시) 등의 손상을 방지할 수 있다. 급속 열처리 어닐링(70)은 상온 내지 600℃, 바람직하기로는 300 내지 500℃에서 수행할 수 있다.
급속 열처리 어닐링(70)은 레이저 어닐링 또는 유도 어닐링(induction annealing)으로 수행할 수 있다. 레이저 어닐링은 펄스형 KrF(248㎚) 레이저 또는 XeCl(308㎚) 레이저를 사용하여 수행할 수 있다. XeCl 또는 KrF 레이저는 대면적 균일한 레이저 빔 생성이 가능하여 본 발명의 실시예들에 적용하는데 적합하다. IR 다이오드 레이저의 경우에는 금속에서 반사가 심하게 일어나 금속쪽의 가열이 효율적이지 않고 대면적의 균일한 레이저 빔이 생성이 안되는 반면 XeCl 또는 KrF 레이저는 IR 다이오드 레이저보다 파장이 짧아서 이러한 문제가 발생하지 않는다.
레이저 어닐링은 대기중, 질소 또는 아르곤 분위기하에서 에너지 밀도(laser energy density)를 100mJ/㎠ 내지 1.5J/㎠ 로 레이저를 조사함으로써 진행할 수 있다. 레이저 에너지 밀도가 100mJ/㎠ 이상이어야 오믹 금속이 용융되어 오믹 콘택을 형성할 수 있고, 1.5J/㎠ 이하이어야 용융된 금속이 뭉치면서 박막이 깨지는 현상을 방지할 수 있다. 더욱 바람직하기로는 레이저 에너지 밀도는 200 내지 500 mJ/㎠인 것이 바람직하다. 레이저의 조사는 단일 샷(one-shot) 방식으로 진행할 수도 있고, 멀티 샷(multi-shot) 방식으로 진행할 수도 있다.
유도 가열은 유도 필드(induction field)가 1~20kHz, 코일 전류가 10~100 A인 조건에서 1sec 내지 30sec 동안 실시할 수 있다.
유도 가열은 단독으로 적용될 수도 있고, 유도 가열 전에 프리 어닐링 단계를 더 포함할 수도 있다. 프리 어닐링으로는 상술한 레이저 어닐링이 사용될 수 있으며, 레이저 어닐링 에너지 밀도를 축소시켜 실시할 수 있다. 프리 어닐링과 유도 가열을 조합하여 사용할 경우 유도 가열시의 파워를 축소시킬 수 있다.
급속열처리 어닐링시 비오믹콘택영역(B)에 오믹콘택이 형성되는 것을 방지하고 오믹콘택영역(A)에 오믹콘택이 선택적으로 형성되도록 하기 위하여 비오믹콘택영역(B)에는 캐핑막 패턴(CP)이 제공될 수 있다. 캐핑막 패턴(CP)은 도 1a 및 도 1b에 예시되어 있는 바와 같이 도전막(50) 상부에 제공되거나, 도 1c 및 도 1d에 예시되어 있는 바와 같이 도전막(50) 하부에 제공될 수도 있다.
급속 열처리 어닐링(70)의 방법으로 레이저 어닐링 조사를 이용할 경우, 캐핑막 패턴(CP)은 레이저를 반사할 수 있는 물질로 형성될 수 있다. 예를 들면, 캐핑막 패턴(CP)은 레이저반사막/배리어막의 이중막으로 형성될 수 있다. 레이저반사막은 입사하는 레이저를 반사시켜 비오믹 콘택영역(B)에 오믹 콘택이 형성되는 것을 방지하기 위한 것이다. 레이저 반사막은 알루미늄(Al) 등으로 형성할 수 있다. 레이저 반사막은 150 내지 250 ㎚ 두께로 형성할 수 있다. 배리어막은 레이저반사막과 도전막(50)을 격리시키는 역할을 하기 위한 것이다. 배리어막은 실리콘 산화막(SiO2) 등으로 형성할 수 있다. 배리어막은 50 내지 150㎚ 두께로 형성할 수 있다. 캐핑막 패턴(CP)의 비제한적인 예로는 알루미늄막/실리콘 산화막의 두층막을 들 수 있다.
급속 열처리 어닐링(60)의 방법으로 유도 가열을 이용할 경우, 캐핑막 패턴(CP)은 열전도율이 좋은 물질로 형성될 수 있다. 예를 들면, 실리콘 질화막, 알루미늄 질화막, 붕소 질화막, 알루미늄 산화막, 베릴륨 산화막등으로 형성할 수 있다. 기준온도 600°C에서 실리콘 질화막의 열전도도는 30.1W/mK 이고, 알루미늄 질화막의 열전도도는 140~250 W/mK 이고, 붕소 질화막의 열전도도는 33 W/mK 이고, 알루미늄 산화막의 열전도도는 26.75W/mK 이고, 베릴륨 산화막의 열전도도는 300W/mK 이다. 열전도도가 높은 물질로 캐핑막 패턴(CP)을 형성하면 오믹콘택영역(A)보다 비오믹콘택영역(B)에서 열이 빨리 싱크(sink)되어 오믹콘택영역(A)에서 선택적으로 오믹콘택이 형성될 수 있도록 할 수 있다.
도 2a 및 도 2b는 본 발명의 다른 실시예들에 따른 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 오믹 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 1a 내지 도 1d를 참조하여 설명한 제조 방법과 달리, 도 2a 및 도 2b에 예시되어 있는 선택적 오믹 콘택 형성 방법에서는 캐핑막 패턴(CP)이 오믹콘택영역(A) 상에 형성된다.
이 경우에는 캐핑막 패턴(CP)을 도전막(50)보다 레이저의 반사율이 작은 물질로 형성한다. 캐핑막 패턴(CP)의 비제한적인 예로는 실리콘 산화막 등을 들 수 있다. 도전막(50)은 약 50㎚의 두께로 형성할 수 있다. 약 50nm의 두께로 형성해야 반사는 최소화하면서도 도전막(50)의 열 보존이 효과적일 수 있다. 기타 구성 요소는 도 1a 내지 도 1d를 참조하여 설명한 제조 방법과 실질적으로 동일하다.
도 3a 내지 도 3g는 본 발명의 실시예들에 따른 선택적 오믹 콘택 형성 방법을 와이드 밴드 갭(WBG) 파워 소자(power device)의 제조에 적용한 제1 실시예를 설명하기 위한 단면도들이다.
도 3a를 참조하면, 반도체 기판(320)상에 Ⅲ족 질화물 이종 접합층(330,332)을 포함하는 에피 기판(310)을 준비한다.
도 3a에는 파워 소자에 적합한 기판의 비제한적인 예로 실리콘 기판(320) 상에 GaN막(330)과 AlGaN막(332)이 이종접합된 에피 기판(300)이 예시되어 있다. 소자의 종류 및 특성에 따라서, GaN막(330)과 실리콘 기판(320) 사이에 천이층을 더 포함할 수도 있다. 도면에는 미도시되어 있으나 통상의 트렌치 분리 또는 이온 주입 공정을 진행하여 소자 분리 공정을 완료한다.
도 3b를 참조하면, AlGaN막(332)의 일부를 식각하여 게이트가 형성될 영역을 정의한다. 이어서 에피 기판(310) 전면에 게이트 절연막(340)을 형성한다. 게이트 절연막(340)은 알루미늄 산화막(Al2O3)으로 형성할 수 있다. 알루미늄 산화막(340)은 원자층 증착법에 의해 약 15 nm 두께로 형성될 수 있다.
도 3c를 참조하면, 오믹콘택을 필요로 하는 소오스 드레인 영역에 형성된 게이트 절연막(340)을 제거하여 소오스/드레인 영역을 노출시킨다.
도 3c에서는 소오스/드레인 영역의 AlGaN막(332)이 제거되지 않고 잔류하는 경우를 예시하였으나 경우에 따라서는 AlGaN막(332)을 식각하여 제거할 수도 있다. AlGaN막(332)을 식각하여 제거할 경우 AlGaN막(332)과 GaN막(330) 경계에서 생기는 2DEG(two dimensional electron gas) 와의 접촉면적이 커져 접촉면적을 낮 출 수 있다. 반대로 AlGaN막(332)의 식각으로 인한 공정 부담을 경감시키기 위해서는 AlGaN막(332)을 잔류시킬 수도 있다.
도 3d를 참조하면, 기판 전면에 도전막(350)을 형성한다.
도전막(350)은 산화방지도전막(356)/알루미늄계 금속막(354)/오믹 콘택 금속막(352)의 적층막으로 형성할 수 있다. 도 3d에는 파워 소자에 적합한 도전막의 비제한적인 예로 TiN막(356)/알루미늄막(354)/Ti막(352)가 예시되어 있다.
도 3e를 참조하면, 오믹콘택을 필요로 하는 소오스/드레인 영역 이외의 비오믹콘택 영역을 마스킹하는 캐핑막 패턴(365)을 형성한다.
이후 오믹콘택 완성을 위한 급속 열처리 공정을 레이저 어닐링으로 진행할 경우에는 캐핑막 패턴(365)은 레이저반사막/배리어막의 두층을 적층한 후 이를 패터닝하여 형성할 수 있다. 캐핑막 패턴(365)을 구성하는 막의 비제한적인 예로는 알루미늄막/실리콘산화막의 이중막을 들 수 있다.
급속 열처리 공정을 유도 가열로 진행할 경우에는 캐핑막 패턴(365)은 열전도율이 좋은 열전도막으로 형성되어 열 싱크 역할을 할 수 있다. 캐핑막 패턴(365)을 구성하는 막의 비제한적인 예로는 알루미늄 질화막을 들 수 있다.
도 3f를 참조하면, 캐핑막 패턴(365)이 형성되어 있는 기판(300) 전면에 급속 열적 어닐링(370)의 방법으로 레이저 어닐링을 실시하여 AlGaN막(332)과 Ti막(352)이 서로 반응하여 이들의 계면에 오믹 콘택을 형성한다. 레이저 어닐링은 대기분위기하에서 에너지 밀도를 200 내지 500 mJ/㎠ 로 하여 조사할 수 있으며 상온 내지 600℃, 바람직하기로는 300 내지 500℃에서 수행할 수 있다. 레이저 어닐링시 캐핑막 패턴(365)이 입사되는 레이저를 대부분 반사시키므로 하부의 게이트 절연막(340)이 열적 스트레스로 인하여 결정화 또는 탈수소화되지 않는다.
급속 열적 어닐링(370) 방법으로 레이저 어닐링 대신 유도 가열이 사용될 수도 있으며, 유도 가열은 유도 필드(induction field)가 1~20kHz, 코일 전류가 10~100 A인 조건에서 1sec 내지 30sec 동안 실시할 수 있다.
유도 가열시에는 캐핑막 패턴(365)이 열 싱크로 작용하여 게이트 절연막(340)에 가해지는 열적 스트레스를 효과적으로 감소시킬 수 있다.
도 3g를 참조하면, 캐핑막 패턴(365)을 제거하고, 도전막(350)을 패터닝하여 게이트전극(380), 소오스/드레인 전극(385)를 각각 형성한다.
이후 후속 공정은 당업자에 의해 공지된 공정 및 이들의 다양한 변형 공정을 적용하여 파워 소자를 완성한다.
파워 소자의 제조 방법의 제1 실시예에 따르면, 상온 내지 600℃, 바람직하기로는 300 내지 500℃의 저온에서 오믹콘택을 완성한다. 따라서, 오믹콘택을 형성하기 위한 어닐링 공정에 노출되는 게이트 절연막의 손상을 감소시킬 수 있다. 또한, 어닐링 공정시 게이트 절연막을 캐핑막으로 마스킹하여 게이트 절연막에 최소한의 열적 스트레스가 가해지므로 게이트 절연막의 결정화 탈수소화 등을 효과적으로 방지할 수 있다.
그리고 게이트 전극을 소오스/드레인 전극을 구성하는 물질과 마찬가지로 식각 공정 적용이 가능한 물질로 형성하고 식각에 의해 형성하기 때문에 공정의 경제성 및 재현성 또한 높일 수 있다. 또한, 게이트 전극과 소오스/드레인 전극을 동시에 형성할 수 있기 때문에 공정이 간소화된다.
도 4a 내지 도 4e는 본 발명의 실시예들에 따른 선택적 오믹 콘택 형성 방법을 와이드 밴드 갭(WBG) 파워 소자(power device)의 제조에 적용한 제2 실시예를 설명하기 위한 단면도들이다.
도 4a를 참조하면, 파워 소자의 제조 방법의 제1 실시예의 경우와 마찬가지로 반도체 기판(320)상에 Ⅲ족 질화물 이종 접합층(330,332)을 포함하는 에피 기판(310)으로서, 구체적으로 AlGaN(332)/GaN(330)/Si(320) 에피 기판(310)을 준비한다. 도면에는 미도시되어 있으나 통상의 트렌치 분리 또는 이온 주입 공정을 진행하여 소자 분리 공정을 완료한다.
도 4b를 참조하면, AlGaN막(332) 상에 캐핑막 패턴(345)을 형성한다.
캐핑막 패턴(345)은 파워 소자 제조 방법의 제1 실시예에서와 마찬가지로 급속 열적 어닐링을 레이저 조사로 수행하고자 할 경우에는 레이저 반사막/배리어막의 이중막으로 형성하고, 급속 열적 어닐링을 유도 히팅으로 수행하고자 할 경우에는 열전도막으로 형성할 수 있다. 구체적인 물질의 종류 및 형성 방법 등은 상기에서 설명한 바와 동일한 물질 또는 형성 방법을 적용할 수 있으므로 이에 대한 설명을 생략한다.
도 4c를 참조하면, 캐핑막 패턴(345)이 형성된 기판 전면에 도전막(350)을 형성한 후, 도전막(350) 전면에 급속 열적 어닐링을 수행한다.
도전막(350)은 파워 소자 제조 방법의 제1 실시예에서와 마찬가지로 TiN막(356)/알루미늄막(354)/Ti막(352)으로 형성하거나 TiN 막 대신 TaN막을 형성할 수도 있다.
도전막(350) 형성 후, 급속 열적 어닐링(370)을 실시하여 Ti막(352)과 AlGaN막(332)이 서로 반응하여 이들의 계면에 오믹 콘택을 형성한다.
급속 열적 어닐링(370)은 파워 소자 제조 방법의 제1 실시예에서 설명한 바와 같이 750 ℃ 이하의 저온, 바람직하기로는 상온 내지 600℃, 바람직하기로는 300 내지 500℃에서 어닐링이 가능한 레이저 어닐링 또는 유도 가열 등을 사용한다.
레이저 어닐링 또는 유도 가열 등의 구체적인 조건 등은 파워 소자 제조 방법의 제1 실시예와 실질적으로 동일한 방법으로 진행할 수 있다.
도 4d를 참조하면, 오믹 콘택이 완성된 도전막(350)을 패터닝하여 소오스/드레인 전극(385)을 각각 형성한다. 소오스/드레인 전극(385)이 형성된 에피 기판(310) 상에 패시베이션막(387)을 형성한 후 이를 패터닝하여 채널 영역을 노출시킨다.
도 4e를 참조하면, 채널이 형성될 영역의 AlGaN막(332)을 제거한 후, 게이트 절연막(390)을 형성한다. 그리고, 게이트 절연막(390) 상에 게이트 전극을 적층한 후 이를 패터닝하여 게이트 전극(380)을 형성한다. 게이트 전극은 소오스/드레인 전극과 동일한 물질로 형성될 수도 있고, 소오스/드레인 전극과 다른 물질로 형성될 수도 있다. 다른 물질로 형성할 경우 파워 소자의 문턱 전압(Vth)을 효과적으로 제어할 수 있다. 게이트 전극(380)은 고융점 금속(refractory metal) 또는 그 화합물, 예를 들어 탄타륨(Ta), 탄탈륨 나이트라이드(TaN), 티타늄 나이트라이드(TiN), 팔라듐(Pd), 텅스텐(W), 텅스텐 실리사이드(WSi2)로 형성할 수 있다.
이후 후속 공정은 당업자에 의해 공지된 공정 및 이들의 다양한 변형 공정을 적용하여 파워 소자를 완성한다.
파워 소자의 제조 방법의 제2 실시예에 따르면, 상온 내지 600℃, 바람직하기로는 300 내지 500℃의 저온에서 오믹콘택을 완성한 후에 게이트 절연막을 형성한다. 따라서, 종래의 오믹 콘택 형성시 게이트 절연막이 결정화 탈수소화되는 것을 원천적으로 방지할 수 있다.
그리고 게이트 전극을 식각 공정 적용이 가능한 물질로 형성하고 식각에 의해 형성하기 때문에 공정의 경제성 및 재현성 또한 높일 수 있다.
도 5a 내지 도 5d는 본 발명의 다른 실시예들에 따른 선택적 오믹 콘택 형성 방법을 와이드 밴드 갭(WBG) 파워 소자(power device)의 제조에 적용한 제3 실시예를 설명하기 위한 단면도들이다.
도 5a를 참조하면, 에피 기판(510)을 준비한다. 에피 기판(510)은 제1 실시예 및 제2 실시예에서 사용하였던 에피 기판(310)과 달리 p형 Ⅲ족 질화물층(534)을 제2 Ⅲ족 질화물층(332) 상에 더 포함한다. 에피 기판(310)의 비제한적인 예로는 p형 GaN막(534)/ AlGaN막(332)/GaN막(330)/Si기판(320)으로 이루어진 적층 구조를 포함할 수 있다. p형 GaN 막(534)은 약 100Å 내지 약 2000Å의 두께를 가질 수 있다. 게다가 p형 GaN 게이트층은, 약 1018 내지 1021 원자/㎤ 의 도핑 농도를 가질 수 있다. 도면에는 미도시되어 있으나 통상의 트렌치 분리 또는 이온 주입 공정을 진행하여 소자 분리 공정을 완료한다. p형 GaN막(534)을 형성할 경우 별도로 게이트 절연막을 형성하지 않아도 되는 장점이 있다.
도 5b를 참조하면, p형 GaN 막(534) 상에 캐핑막 패턴(340)을 형성한다.
캐핑막 패턴(340)은 파워 소자 제조 방법의 제2 실시예에서와 동일하게 형성하므로 이에 대한 설명은 생략한다.
도 5c를 참조하면, 캐핑막 패턴(340) 상에 도전막을 형성하고, 저온 급속 열적 어닐링을 통해 오믹 콘택을 형성한 후, 오믹 콘택이 형성된 도전막을 패터닝하여 소오스/드레인 전극(385)을 형성하고, 소오스/드레인 전극(385)이 형성된 에피 기판(310) 상에 패시베이션막(387)을 형성한 후 이를 패터닝하여 채널 영역을 노출시키는 단계까지는 도 4c 내지 도 4d와 동일하게 진행한다.
도 5d를 참조하면, 에피 기판(310) 전면에 게이트 전극용 금속을 적층한 후 이와 하부의 p형 GaN막(534)을 단일의 포토마스크를 사용하여 패터닝하여 게이트 전극(380)을 형성한다.
이후 후속 공정은 당업자에 의해 공지된 공정 및 이들의 다양한 변형 공정을 적용하여 파워 소자를 완성한다.
파워 소자의 제조 방법의 제3 실시예에 따르면, 상온 내지 600℃, 바람직하기로는 300 내지 500℃의 저온에서 오믹콘택을 완성한다. 따라서, 오믹콘택을 형성하기 위한 어닐링 공정시 캐핑막의 수소 등의 불순물이 확산하여 도펀트와 결합해 특성을 저하하는 것을 방지할 수 있다. 또한, 어닐링 공정시 채널 영역을 캐핑막으로 마스킹하여 최소한의 열이 p형 GaN막(534)에 전달되므로 소자 특성 저하를 더 효과적으로 방지할 수 있다.
그리고 게이트 전극을 식각 공정 적용이 가능한 물질로 형성하고 식각에 의해 형성하기 때문에 공정의 경제성 및 재현성 또한 높일 수 있다. 또한, 게이트 금속막과 그 하부의 p형 GaN막을 하나의 마스크로 동시에 패터닝하여 게이트 전극 및 p형 GaN 게이트를 형성하기 때문에 공정을 단순화하여 경제성을 높일 수 있다.
이하 실험예를 통해서 본 발명을 보다 상세하게 설명한다. 다만 하기의 실험예는 단지 설명의 목적을 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
10, 310: 에피 기판
20, 320: 반도체 기판
30: 제1 Ⅲ족 질화물층
32: 제2 Ⅲ족 질화물층
330: GaN막
332: AlGaN막
340, 390: 게이트 절연막
CP, 345, 365: 캐핑막 패턴
50, 350: 도전막
52, 352: 오믹 콘택 금속막, Ti막
54, 354: 알루미늄계 금속막, Al막
56, 356: 산화방지도전막, TiN막
70, 370: 저온 급속 열적 어닐링
380: 게이트 전극
385: 소오스/드레인 전극
534: p형 GaN막

Claims (20)

  1. Ⅲ족 질화물 이종접합층이 형성되고 오믹 콘택 영역이 정의된 에피 기판상에 도전막과 상기 도전막의 상부 형성되거나 상기 도전막과 상기 Ⅲ족 질화물 이종접합층의 사이에 개재된 캐핑막을 형성하되, 상기 캐핑막은 상기 오믹 콘택 영역 또는 비오믹 콘택 영역 중 어느 한 영역에만 형성하고,
    상기 기판의 전면에 750℃ 이하의 온도로 레이저 어닐링, 유도 가열, 또는 이들의 조합을 적용하여 상기 오믹 콘택 영역에 선택적으로 오믹 콘택을 완성하는 것을 포함하는 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법.
  2. 제1 항에 있어서,
    상기 캐핑막은 상기 비오믹 콘택 영역 상에 형성되고,
    상기 캐핑막은 상기 레이저를 반사하는 레이저 반사막을 포함하거나, 열전도막을 포함하는 선택적 저온 오믹 콘택 형성 방법.
  3. 제2 항에 있어서, 상기 캐핑막은 상기 레이저 반사막/배리어막의 이중막으로 이루어지고,
    상기 레이저 반사막은 알루미늄막으로 형성되고, 상기 배리어막은 실리콘 산화막으로 이루어진 선택적 저온 오믹 콘택 형성 방법.
  4. 제2 항에 있어서, 상기 열전도막은 실리콘 질화막, 알루미늄 질화막, 붕소 질화막, 알루미늄 산화막, 및 베릴륨 산화막으로 이루어진 그룹에서 선택된 어느 하나로 이루어진 선택적 저온 오믹 콘택 형성 방법.
  5. 제1 항에 있어서, 상기 캐핑막은 상기 비오믹 콘택 영역 상에 형성되고,
    상기 캐핑막은 상기 도전막보다 상기 레이저의 반사율이 작은 물질로 이루어진 선택적 저온 오믹 콘택 형성 방법.
  6. 제6 항에 있어서, 상기 도전막보다 상기 레이저의 반사율이 작은 물질은 약 50㎚의 두께의 실리콘 산화막으로 형성되는 선택적 저온 오믹 콘택 형성 방법.
  7. 제1 항에 있어서, 상기 Ⅲ족 질화물 이종접합층은 제2 Ⅲ족 질화물층/제1 Ⅲ족 질화물층으로 이루어지고,
    상기 제1 Ⅲ족 질화물층은 GaN 층 또는 InGaN층이고,
    상기 제2 Ⅲ족 질화물층은 AlGaN층, AlInN층, AlGaInN층 및 AlN층으로 이루어진 그룹에서 선택된 어느 하나인 선택적 저온 오믹 콘택 형성 방법.
  8. 제1 항에 있어서, 상기 레이저는 펄스형 KrF(248㎚) 레이저 또는 XeCl(308㎚) 레이저인 선택적 저온 오믹 콘택 형성 방법.
  9. Ⅲ족 질화물 이종접합층을 포함하는 에피 기판에 게이트 절연막을 형성하고,
    상기 게이트 절연막을 패터닝하여 소오스/드레인 영역을 노출시키고,
    상기 에피 기판 전면에 도전막을 형성하고,
    상기 소오스/드레인 영역 이외의 비오믹콘택영역을 마스킹하는 캐핑막 패턴을 형성하고,
    상기 기판의 전면에 750℃ 이하의 온도로 레이저 어닐링, 유도 가열, 또는 이들의 조합을 적용하여 상기 소오스/드레인 영역에 선택적으로 오믹 콘택을 완성하고,
    상기 캐핑막 패턴을 제거하고, 상기 도전막을 패터닝하여 게이트 전극 및 소오스/드레인 전극을 형성하는 것을 포함하는 Ⅲ족 질화물 이종 접합 구조의 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  10. 제9 항에 있어서, 상기 캐핑막 패턴은 상기 레이저를 반사하는 레이저 반사막을 포함하거나, 열전도율이 좋은 열전도막을 포함하는 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  11. 제10 항에 있어서, 상기 캐핑막 패턴은 상기 레이저 반사막/배리어막의 이중막으로 이루어지고,
    상기 레이저 반사막은 알루미늄막으로 형성되고, 상기 배리어막은 실리콘 산화막으로 형성되는 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  12. 제10 항에 있어서, 상기 Ⅲ족 질화물 이종접합층은 제2 Ⅲ족 질화물층/제1 Ⅲ족 질화물층으로 이루어지고,
    상기 제1 Ⅲ족 질화물층은 GaN 층 또는 InGaN층이고,
    상기 제2 Ⅲ족 질화물층은 AlGaN층, AlInN층, AlGaInN층 및 AlN층으로 이루어진 그룹에서 선택된 어느 하나이고,
    상기 도전막은 알루미늄계 금속막/오믹 콘택 금속막의 이중막인 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  13. 제2 Ⅲ족 질화물층/제1 Ⅲ족 질화물층을 포함하는 에피 기판의 소오스/드레인 영역 이외의 비오믹 콘택 영역에 캐핑막 패턴을 형성하고,
    상기 기판 전면에 도전막을 형성하고,
    상기 기판의 전면에 750℃ 이하의 온도로 레이저 어닐링, 유도 가열, 또는 이들의 조합을 적용하여 상기 소오스/드레인 영역에 선택적으로 오믹 콘택을 완성하고,
    상기 오믹 콘택이 완성된 도전막을 패터닝하여 소오스/드레인 전극을 형성하고,
    상기 소오스/드레인 전극을 덮고 채널 영역을 노출시키는 패시베이션막을 형성하고,
    상기 채널 영역의 상기 제2 Ⅲ족 질화물층을 제거하고,
    상기 제1 Ⅲ족 질화물층과 접촉하는 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 게이트 전극을 형성하는 것을 포함하는 Ⅲ족 질화물 이종 접합 구조의 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  14. 제13 항에 있어서, 상기 캐핑막 패턴은 상기 레이저를 반사하는 레이저 반사막을 포함하거나, 열전도막을 포함하는 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  15. 제14 항에 있어서, 상기 캐핑막 패턴은 상기 레이저 반사막/배리어막의 이중막으로 이루어지고,
    상기 레이저 반사막은 알루미늄막으로 이루어지고, 상기 배리어막은 실리콘 산화막으로 형성되는 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  16. 제14 항에 있어서, 상기 열전도막은 실리콘 질화막, 알루미늄 질화막, 붕소 질화막, 알루미늄 산화막, 및 베릴륨 산화막으로 이루어진 그룹에서 선택된 어느 하나로 이루어진 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  17. p형 Ⅲ족 질화물층/제2 Ⅲ족 질화물층/제1 Ⅲ족 질화물층을 포함하는 에피 기판의 소오스/드레인 영역 이외의 비오믹 콘택 영역에 캐핑막 패턴을 형성하고,
    상기 기판 전면에 도전막을 형성하고,
    상기 기판의 전면에 750℃ 이하의 온도로 레이저 어닐링, 유도 가열, 또는 이들의 조합을 적용하여 상기 소오스/드레인 영역에 선택적으로 오믹 콘택을 완성하고,
    상기 오믹 콘택이 완성된 도전막을 패터닝하여 소오스/드레인 전극을 형성하고,
    상기 소오스/드레인 전극을 덮고 채널 영역을 노출시키는 패시베이션막을 형성하고,
    게이트 금속막을 형성하고,
    상기 게이트 금속막과 상기 p형 Ⅲ족 질화물층을 패터닝하여 게이트 전극을 형성하는 것을 포함하는 Ⅲ족 질화물 이종 접합 구조의 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  18. 제17 항에 있어서, 상기 캐핑막 패턴은 상기 레이저를 반사하는 레이저 반사막을 포함하거나, 열전도막을 포함하는 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  19. 제18 항에 있어서, 상기 캐핑막 패턴은 상기 레이저 반사막/배리어막의 이중막으로 이루어지고,
    상기 레이저 반사막은 알루미늄막으로 이루어지고, 상기 배리어막은 실리콘 산화막으로 이루어진 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
  20. 제18 항에 있어서, 상기 열전도막은 실리콘 질화막, 알루미늄 질화막, 붕소 질화막, 알루미늄 산화막, 및 베릴륨 산화막으로 이루어진 그룹에서 선택된 어느 하나로 이루어진 파워 소자의 선택적 저온 오믹 콘택 형성 방법.
KR1020120030245A 2012-03-23 2012-03-23 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법 KR101913387B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120030245A KR101913387B1 (ko) 2012-03-23 2012-03-23 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
US13/599,980 US8921220B2 (en) 2012-03-23 2012-08-30 Selective low-temperature ohmic contact formation method for group III-nitride heterojunction structured device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120030245A KR101913387B1 (ko) 2012-03-23 2012-03-23 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법

Publications (2)

Publication Number Publication Date
KR20130108001A true KR20130108001A (ko) 2013-10-02
KR101913387B1 KR101913387B1 (ko) 2018-10-30

Family

ID=49212213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120030245A KR101913387B1 (ko) 2012-03-23 2012-03-23 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법

Country Status (2)

Country Link
US (1) US8921220B2 (ko)
KR (1) KR101913387B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190087848A (ko) * 2018-01-17 2019-07-25 포항공과대학교 산학협력단 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자
CN114823850A (zh) * 2022-04-15 2022-07-29 晶通半导体(深圳)有限公司 P型混合欧姆接触的氮化镓晶体管

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6757728B2 (ja) * 2014-12-08 2020-09-23 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ ワイドバンドギャップジャンクションバリアショットキーダイオードの製造方法。
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) * 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
JP7374907B2 (ja) * 2018-09-07 2023-11-07 住友重機械工業株式会社 半導体製造方法及び半導体製造装置
CN112103340B (zh) * 2020-08-07 2022-09-20 厦门市三安集成电路有限公司 一种氮化镓晶体管的非合金欧姆接触制作方法
CN112582338B (zh) * 2020-12-02 2024-06-18 上海集成电路研发中心有限公司 一种实现背引出的工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001389A1 (en) * 2007-06-28 2009-01-01 Motorola, Inc. Hybrid vertical cavity of multiple wavelength leds
KR20110024697A (ko) * 2009-09-03 2011-03-09 엘지디스플레이 주식회사 박막 트랜지스터의 제조방법
US20110121314A1 (en) * 2007-09-17 2011-05-26 Transphorm Inc. Enhancement mode gallium nitride power devices
US8097532B2 (en) * 2005-12-08 2012-01-17 Rohm Co., Ltd. Method for manufacturing a semiconductor light emitting device
US20130092942A1 (en) * 2011-10-13 2013-04-18 Sang Ho Park Thin film transistor array panel and manufacturing method thereof
US20130105863A1 (en) * 2011-10-27 2013-05-02 Samsung Electronics Co., Ltd. Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same
US8569735B2 (en) * 2008-06-16 2013-10-29 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, electrode and manufacturing method for the element, and lamp

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026427A (ko) 1994-12-01 1996-07-22 구자홍 박막트랜지스터의 제조방법
KR100351872B1 (ko) 1995-04-12 2002-12-28 엘지.필립스 엘시디 주식회사 박막트랜지스터오믹콘택형성방법
US6825559B2 (en) 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7547928B2 (en) 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
KR100765004B1 (ko) 2004-12-23 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
EP1739736A1 (en) 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Method of manufacturing a semiconductor device
US7338826B2 (en) 2005-12-09 2008-03-04 The United States Of America As Represented By The Secretary Of The Navy Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AlGaN/GaN HEMTs
WO2008041983A2 (en) 2006-10-05 2008-04-10 University Of Flordia Research Foundation, Inc. System for hydrogen sensing
KR20080046386A (ko) 2006-11-22 2008-05-27 삼성전자주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비하는 액정표시 장치
US20080122542A1 (en) 2006-11-27 2008-05-29 Gregory Bowles Enhanced amplifier with auxiliary path bias modulation
WO2008127469A2 (en) 2006-12-15 2008-10-23 University Of South Carolina A novel fabrication technique for high frequency, high power group iii nitride electronic devices
TW200903858A (en) 2007-03-09 2009-01-16 Univ California Method to fabricate III-N field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
KR100838756B1 (ko) 2007-08-10 2008-06-17 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
US7999288B2 (en) 2007-11-26 2011-08-16 International Rectifier Corporation High voltage durability III-nitride semiconductor device
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US20090261346A1 (en) 2008-04-16 2009-10-22 Ding-Yuan Chen Integrating CMOS and Optical Devices on a Same Chip
TW201034186A (en) 2009-03-10 2010-09-16 Univ Chang Gung High electron mobility field-effect transistor device
US20110024775A1 (en) 2009-07-31 2011-02-03 Goldeneye, Inc. Methods for and devices made using multiple stage growths
JP5589329B2 (ja) 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
KR101092467B1 (ko) 2009-12-14 2011-12-13 경북대학교 산학협력단 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US8399912B2 (en) 2010-02-16 2013-03-19 International Rectifier Corporation III-nitride power device with solderable front metal

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097532B2 (en) * 2005-12-08 2012-01-17 Rohm Co., Ltd. Method for manufacturing a semiconductor light emitting device
US20090001389A1 (en) * 2007-06-28 2009-01-01 Motorola, Inc. Hybrid vertical cavity of multiple wavelength leds
US20110121314A1 (en) * 2007-09-17 2011-05-26 Transphorm Inc. Enhancement mode gallium nitride power devices
US8569735B2 (en) * 2008-06-16 2013-10-29 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, electrode and manufacturing method for the element, and lamp
KR20110024697A (ko) * 2009-09-03 2011-03-09 엘지디스플레이 주식회사 박막 트랜지스터의 제조방법
US20130092942A1 (en) * 2011-10-13 2013-04-18 Sang Ho Park Thin film transistor array panel and manufacturing method thereof
US20130105863A1 (en) * 2011-10-27 2013-05-02 Samsung Electronics Co., Ltd. Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Grace Huiqi Wang 외 7인, "Reduced Contact Resistance and Improved Surface Morphology of Ohmic Contacts on GaN Employing KrF Laser Irradiation"Japanese Journal of Applied Physics 50 04/20/2011 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190087848A (ko) * 2018-01-17 2019-07-25 포항공과대학교 산학협력단 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자
CN114823850A (zh) * 2022-04-15 2022-07-29 晶通半导体(深圳)有限公司 P型混合欧姆接触的氮化镓晶体管

Also Published As

Publication number Publication date
US20130252410A1 (en) 2013-09-26
US8921220B2 (en) 2014-12-30
KR101913387B1 (ko) 2018-10-30

Similar Documents

Publication Publication Date Title
KR101913387B1 (ko) Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
JP6164220B2 (ja) 半導体装置の製造方法
JP4866007B2 (ja) 化合物半導体装置
EP2428983B1 (en) Semiconductor device and method of producing same
US20110101304A1 (en) Light-emitting device and fabricating method thereof
WO2013146326A1 (ja) 炭化珪素半導体デバイス
JP2010186991A (ja) 半導体素子の製造方法及び半導体素子、並びに半導体装置
JP2011091100A (ja) 炭化珪素半導体装置の製造方法
TW201426828A (zh) 半導體裝置之製造方法
TW201415657A (zh) Ｌｅｄ元件及其製造方法
JP2014116365A (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP5771968B2 (ja) 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP2008147294A (ja) 電子デバイス
TWI646591B (zh) 半導體結構及其製造方法
JP4635418B2 (ja) 半導体装置の製造方法及び半導体装置
CN112103340B (zh) 一种氮化镓晶体管的非合金欧姆接触制作方法
US8946032B2 (en) Method of manufacturing power device
JP2006032457A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2010073857A (ja) 半導体装置の製造方法
CN115148870A (zh) 垂直发光二极管及其制备方法
JP5877967B2 (ja) 化合物半導体装置
JP2015153827A (ja) 半導体発光素子及びその製造方法
JP6708087B2 (ja) 半導体装置の製造方法
TWI270942B (en) Method for the production of a region with reduced conductivity inside a semiconductor-layer and optoelectronic semiconductor-component
KR100838756B1 (ko) 질화물계 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant