TWI646591B

TWI646591B - 半導體結構及其製造方法

Info

Publication number: TWI646591B
Application number: TW107102331A
Authority: TW
Inventors: 林信志; 周鈺傑; 陳富信
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2018-01-23
Filing date: 2018-01-23
Publication date: 2019-01-01
Also published as: TW201933450A

Abstract

半導體結構包含化合物半導體層設置於透明基底上，保護層設置於化合物半導體層上，開口穿過保護層且暴露出化合物半導體層，金屬電極填入開口且覆蓋部份的保護層，以及阻障層設置於金屬電極與保護層之間。此外，也提供半導體結構的製造方法。

Description

半導體結構及其製造方法

本發明實施例是有關於半導體結構，且特別是有關於半導體結構中的金屬電極及其製造方法。

氮化鎵系(GaN-based)半導體材料具有許多優秀的材料特性，例如高抗熱性、寬能隙(band-gap)、高電子飽和速率。因此，氮化鎵系半導體材料適合應用於高速與高溫的操作環境。近年來，氮化鎵系半導體材料已廣泛地應用於發光二極體(light emitting diode，LED)元件、高頻率元件，例如具有異質界面結構的高電子遷移率電晶體(high electron mobility transistor，HEMT)。

導通電阻(Ron)為影響半導體裝置之耗電量的重要因素，其電阻值正比於半導體裝置的耗電量。導通電阻(Ron)包含源極/汲極接觸電阻(R_contact)以及通道電阻(R_channel)。高電子遷移率電晶體(HEMT)具有高電子遷移率和高載子密度的二維電子氣(two-dimensional electron gas，2DEG)形成於異質界面上，使得高電子遷移率電晶體(HEMT)具有較低的通道電阻(R_channel)。因此，高電子遷移率電晶體(HEMT)的導通電阻(Ron)主要取決於源極/汲極接觸電阻(R_contact)的大小。

隨著氮化鎵系半導體材料的發展，這些使用氮化鎵系半導體材料的半導體裝置應用於更嚴苛工作環境中，例如更高頻、更高溫或更高電壓。因此，具有氮化鎵系半導體材料的半導體裝置之製程條件也面臨許多新的挑戰。

本發明的一些實施例提供半導體結構，此半導體結構包含化合物半導體層設置於透明基底上，保護層設置於化合物半導體層上，開口穿過保護層且暴露出化合物半導體層，金屬電極填入開口且覆蓋部份的保護層，以及阻障層設置於金屬電極與保護層之間。

本發明的一些實施例提供半導體結構的製造方法，此方法包含在透明基底上形成化合物半導體層，在化合物半導體層上形成保護層，在保護層上形成阻障材料層，形成開口穿過阻障材料層和保護層，且暴露出化合物半導體層，在阻障材料層上形成金屬材料層，且金屬材料層填入開口，對金屬材料層執行熱處理，以在金屬材料層與化合物半導體層之間形成歐姆接觸，以及在熱處理之後，對金屬材料層和阻障材料層執行蝕刻製程，以形成金屬電極在開口中且覆蓋保護層，並且形成阻障層在金屬電極與保護層之間。

本發明的一些實施例提供半導體結構的製造方法，此方法包含在透明基底上形成化合物半導體層，在化合物半導體層上形成保護層，形成開口穿過保護層，且暴露出化合物半導體層，在保護層的表面上和開口的側壁上形成阻障材料層，在阻障材料層上形成金屬材料層，且金屬材料層填入開口，對金屬材料層執行熱處理，以在金屬材料層與化合物半導體層之間形成歐姆接觸，以及在熱處理之後，對金屬材料層和阻障材料層執行蝕刻製程，以形成金屬電極在開口中且覆蓋保護層，並且形成阻障層在金屬電極與保護層之間。

100、300、400‧‧‧半導體結構

102‧‧‧透明基底

104‧‧‧緩衝層

106‧‧‧氮化鎵半導體層

108‧‧‧氮化鎵鋁半導體層

110‧‧‧化合物半導體層

112‧‧‧保護層

114‧‧‧阻障材料層

114’‧‧‧阻障層

116‧‧‧開口

118‧‧‧金屬材料層

119‧‧‧歐姆接觸

120‧‧‧熱處理

122‧‧‧金屬電極

200‧‧‧半導體裝置

222‧‧‧源極電極

224‧‧‧汲極電極

226‧‧‧閘極電極

302‧‧‧含矽層

藉由以下詳細描述和範例配合所附圖式，可以更加理解本發明實施例。為了使圖式清楚顯示，圖式中各個不同的元件可能未依照比例繪製，其中：第1A至1E圖是根據本發明的一些實施例，說明半導體結構在各個不同製造階段的剖面示意圖。

第2圖是根據本發明的一些實施例，顯示半導體裝置的剖面示意圖。

第3圖是根據本發明的另一些實施例，顯示半導體結構的剖面示意圖。

第4A至4E圖是根據本發明的另一些實施例，說明半導體結構在各個不同製造階段的剖面示意圖。

以下揭露提供了許多的實施例或範例，用於實施所提供的半導體裝置之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在不同的範例中重複參考數字及/或字母。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例之間的關係。

以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的參考數字被用來標明相似的元件。可以理解的是，在方法的前、中、後可以提供額外的操作，且一些敘述的操作可為了該方法的其他實施例被取代或刪除。

第1A至1E圖是根據本發明的一些實施例，說明第1E圖所示的半導體結構100在各個不同製造階段的剖面示意圖。

請參考第1A圖，提供透明基底102。在一些實施例中，透明基底102可以是陶瓷基底，例如藍寶石基底或氧化鋁基底、玻璃基底或其他透明基底。

在透明基底102上形成化合物半導體層110。化合物半導體層110包含緩衝層104形成於透明基底102上，氮化鎵(GaN)半導體層106形成於緩衝層104上，以及氮化鎵鋁(Al_xGa_1-xN，其中0<x<1)半導體層108形成於氮化鎵半導體層106上。在一些實施例中，化合物半導體層110還可包含形成於透明基底102與緩衝層104之間的晶種層(未顯示)。

緩衝層104可減緩後續形成於緩衝層104上方的氮化鎵半導體層106的應變(strain)，以防止缺陷形成於上方的氮化鎵半導體層106中，應變是由氮化鎵半導體層106與透明基底102之間的不匹配造成。在一些實施例中，緩衝層104的材料可以是AlN、GaN、Al_xGa_1-xN(其中0<x<1)、前述之組合或類似材料。緩衝層104可由磊晶成長製程形成，例如金屬有機化學氣相沉積(metal organic chemical vapor deposition，MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、分子束磊晶法(molecular beam epitaxy，MBE)、前述之組合或類似方法。儘管在如第1A圖所示的實施例中，緩衝層104為單層結構，然而緩衝層104也可以是多層結構。

在一些實施例中，氮化鎵半導體層106和氮化鎵鋁半導體層108中沒有摻雜物。在一些其他實施例中，氮化鎵半導體層106和氮化鎵鋁半導體層108可具有摻雜物，例如n型摻雜物或p型摻雜物。氮化鎵半導體層106和氮化鎵鋁半導體層108可由磊晶成長製程形成，例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、前述之組合或類似方法。

繼續參考第1A圖，在化合物半導體層110的氮化鎵鋁半導體層108上形成保護層112。在一些實施例中，保護層112是絕緣材料或介電材料，例如氧化矽(SiO₂)、氮化矽(SiN)、氮氧化矽(SiON)、氧化鋁(Al₂O₃)、氧化鎂(MgO)、氮化鎂(Mg₃N₂)，氧化鋅(ZnO)、氧化鈦(TiO₂)或前述之組合。保護層112用以防止下方的氮化鎵鋁半導體層108產生漏電流至後續形成的金屬電極122(顯示於第1E圖)。可透過化學氣相沉積(CVD)、電漿輔助化學氣相沉積(plasma enhanced CVD，PECVD)、原子層沉積(atomic layer deposition，ALD)或類似方法形成保護層112。

參考第1B圖，在保護層112的表面上形成阻障材料層114。在一些實施例中，阻障材料層114可作為擴散阻障層，以防止後續形成的金屬材料層118(顯示於第1D圖)的金屬原子擴散至保護層112，金屬原子擴散至保護層112可能會將低保護層112的絕緣性或介電強度而導致後續所形成的半導體裝置的性能受到損害。在一些實施例中，阻障材料層114可以是金屬，例如鉭(Ta)、鈦(Ti)、鎢(W)、鉿(Hf)、鎳(Ni)、鋁(Al)、銻(Sb)、鉍(Bi)、鈷(Co)或鋯(Zr)，前述金屬之氮化物、氧化物或氮氧化物，或其他合適之材料。阻障材料層114可由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition，PVD)、濺鍍(sputter)或類似製程形成。

請參考第1C圖，對保護層112和阻障材料層114執行圖案化製程，以形成開口116穿過阻障材料層114和保護層112，且暴露出氮化鎵鋁半導體層108的頂面。在一些實施例中，圖案化製程的步驟可包含透過光微影製程在阻障材料層114上形成圖案化光阻層(未顯示)，通過圖案化光阻層的開口(未顯示)對保護層112和阻障材料層114執行蝕刻製程，例如乾蝕刻或濕蝕刻，以形成開口116，之後移除阻障材料層114上的圖案化光阻層。

請參考第1D圖，在阻障材料層114上形成金屬材料層118，且金屬材料層118填入開口116。在一些實施例中，金屬材料層118可以是金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、前述之組合、前述之多層或類似材料。金屬材料層118可由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition，PVD)、濺鍍(sputter)或類似製程形成。

繼續參考第1D圖，在形成金屬材料層118之後，對金屬材料層118執行熱處理120，以在金屬材料層118與氮化鎵鋁半導體層108之間形成歐姆接觸119。在一些實施例中，熱處理120可以是快速熱處理(rapid thermal process，RTP)，熱處理溫度可在約500℃至1000℃之間的範圍內，且熱處理時間可在約10秒至100秒之間的範圍內。在採用快速熱處理(RTP)之熱處理120的實施例中，將具有金屬材料層118、阻障材料層114、保護層112和化合物半導體層110形成於其上的透明基底102放置於快速熱處理(RTP)設備(未顯示)的腔室內，之後利用腔室內的加熱燈絲所產生的紅外線光源照射至金屬材料層118來加熱金屬材料層118，以在金屬材料層118與氮化鎵鋁半導體層108之間的界面形成歐姆接觸119。

請參考第1E圖，對第1D圖所示的金屬材料層118和阻障材料層114執行圖案化製程，以形成金屬電極122在開口116中且覆蓋部份的保護層112，並且形成阻障層114’介於金屬電極122與保護層112的表面之間。在一些實施例中，圖案化製程的步驟可包含透過光微影製程在第1D圖所示的金屬材料層118上形成圖案化光阻層(未顯示)，執行蝕刻製程移除金屬材料層118和阻障材料層114未被圖案化光阻層覆蓋的區域，之後移除金屬材料層118上的圖案化光阻層。在形成金屬電極122之後，形成了半導體結構100。

在第1E圖所示的實施例中，半導體結構100包含化合物半導體層110設置於透明基底102上，其中化合物半導體層110包含依序堆疊的緩衝層104、氮化鎵半導體層106和氮化鎵鋁半導體層108。保護層112設置於氮化鎵鋁半導體層108上，開口116穿過保護層112且暴露出氮化鎵鋁半導體層108，金屬電極122填入開口116且覆蓋部份的保護層108，以及阻障層114’位於保護層112的表面上，且位於金屬電極122與保護層112之間。

在一些例子中，形成金屬電極的方法包含先對金屬材料層執行圖案化製程以形成金屬電極，之後對金屬電極執行熱處理，以形成金屬電極與化合物半導體層之間的歐姆接觸。由於在執行熱處理時，金屬材料層已被圖案化為金屬電極，且透明基底、化合物半導體層和保護層對於來自於加熱燈絲的紅外線光源是可透光的，所以在採用快速熱處理(RTP)的熱處理的過程中，來自於加熱燈絲的光源大部分穿過透明基板及其上的材料層。熱能無法有效地累積於金屬電極，使得金屬電極無法達到期望的熱處理溫度。因此，在上述形成金屬電極的方法中，金屬電極與化合物半導體層之間無法充分地形成歐姆接觸。

值得注意的是，本發明實施例利用先對金屬材料層118執行熱處理，以形成歐姆接觸119於金屬材料層118與氮化鎵鋁半導體層108之間，之後對金屬材料層118執行蝕刻製程來形成金屬電極122。在採用快速熱處理(RTP)的熱處理的過程中，來自於加熱燈絲的紅外線光源可大致上全部被不透光的金屬材料層118吸收，而不會發生紅外線光源穿透至保護層112、化合物半導體層110和透明基底102的情況，使得金屬材料層118達到期望的熱處理溫度。在期望的熱處理溫度下，金屬材料層118與氮化鎵鋁半導體層108之間可充分地形成歐姆接觸 119。因此，後續形成的金屬電極122與氮化鎵鋁半導體層108之間具有較低的接觸電阻(R_contact)，進而提升包含半導體結構100之半導體裝置的效能。

在一些實施例中，第1E圖所示的金屬電極122可做為半導體裝置的源極電極和汲極電極。請參考第2圖，第2圖是根據本發明的一些實施例，顯示半導體裝置200的剖面示意圖。透過第1A至1E圖所示之形成半導體結構100的方法來形成源極電極222和汲極電極224，源極電極222和汲極電極224穿過保護層112且接觸化合物半導體層110的氮化鎵鋁半導體層108。之後，形成閘極電極226穿過保護層112且接觸化合物半導體層110的氮化鎵鋁半導體層108。在形成閘極電極226之後，形成了半導體裝置200。在一些實施例中，閘極電極226的材料可以是金屬，例如金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、前述之組合、前述之多層或類似材料。形成閘極電極226的步驟可包含透過圖案化製程形成開口(未顯示)穿過保護層112且暴露出氮化鎵鋁半導體層108，透過沉積製程形成金屬材料層於保護層112上且填入開口，之後透過圖案化製程形成閘極電極226。

如前所述，利用第1A至1E圖所示之形成半導體結構的方法來形成第2圖的源極電極222和汲極電極224，使得半導體裝置200具有較低的的源極/汲極接觸電阻(R_contact)，進而降低半導體裝置200的導通電阻(Ron)。

第3圖是根據本發明的另一些實施例，顯示半導體結構300的剖面示意圖。第3圖所示之實施例與前述第1E圖之實施例的差別在於第3圖的半導體結構300還包含含矽層302在開口116的底部且位於氮化鎵鋁半導體層108上。

請參考第3圖，在形成如第1C圖所示的開口116之後，在開口116的底部形成含矽層302於氮化鎵鋁半導體層108上。在一些實施例中，含矽層302的材料可以是氧化矽、氮化矽、氮氧化矽、摻雜或未摻雜的多晶矽、前述之組合或類似含矽材料。可透過化學氣相沉積(CVD)、電漿輔助化學氣相沉積(plasma enhanced CVD，PECVD)、原子層沉積(atomic layer deposition，ALD)或類似方法形成含矽層302。

接著，可使用與前述第1D和1E圖所示相同的製程步驟，形成金屬電極122填入開口116且覆蓋部份的保護層112。含矽層302介於開口116中的金屬電極122與氮化鎵鋁半導體層108之間。在執行如第1D圖的熱處理120的過程中，含矽層302有助於金屬材料層118與氮化鎵鋁半導體層108充分地形成歐姆接觸，使得金屬電極122與氮化鎵鋁半導體層108之間的接觸電阻(R_contact)進一步降低。

第4A至4E圖是根據本發明的另一些實施例，說明第4E圖所示之半導體結構400在各個不同製造階段的剖面示意圖。請參考第4A圖，提供透明基底102。在透明基底102上形成化合物半導體層110。化合物半導體層110包含緩衝層104形成於透明基底102上，氮化鎵半導體層106形成於緩衝層104上，以及氮化鎵鋁半導體層108形成於氮化鎵半導體層106上。

在氮化鎵鋁半導體層108上形成保護層112。接著，對保護層112執行圖案化製程，以形成開口116穿過保護層 112，且暴露出氮化鎵鋁半導體層108的頂面。

請參考第4B圖，在保護層112的表面上以及開口116的側壁和底部上形成阻障材料層114。

請參考第4C圖，對阻障材料層114執行蝕刻製程，以移除阻障材料層114在開口116之底部上的部份。在一些實施例中，蝕刻製程可以是乾蝕刻或濕蝕刻。

請參考第4D圖，在阻障材料層114上形成金屬材料層118，且金屬材料層118填入開口116。在形成金屬材料層118之後，對金屬材料層118執行如前述第1D圖的熱處理120，以在金屬材料層118與氮化鎵鋁半導體層108之間形成歐姆接觸119。

在第4D圖所示的實施例中，阻障材料層114位於保護層112的表面上和開口116的側壁上，以隔開保護層112與金屬材料層118，使得阻障材料層114可充分地防止金屬材料層118的金屬原子擴散至保護層112。

請參考第4E圖，對第4D圖所示的金屬材料層118和阻障材料層114執行圖案化製程，以形成金屬電極122在開口116中且覆蓋部份的保護層112，並且形成阻障層114’於保護層112的表面上和開口116的側壁上，使得阻障層114’介於金屬電極122與保護層112之間。

綜上所述，在本發明實施例中，在形成金屬電極的金屬材料層尚未圖案化之前，對金屬材料層執行熱處理，以在金屬材料層與化合物半導體層之間充分地形成歐姆接觸，之後才對金屬材料層執行蝕刻製程來形成金屬電極。因此，根據本發明實施例之形成半導體結構的方法，可降低所形成的金屬電極與化合物半導體層之間的接觸電阻，當這些金屬電極作為源極/汲極電極時，可使得半導體裝置的源極/汲極接觸電阻降低，進而提升包含半導體結構之半導體裝置的效能。

此外，本發明實施例還進一步在金屬材料層與保護層之間設置阻障層，以防止在熱處理的過程中，金屬原子自金屬材料層擴散至保護層，藉此避免後續所形成之半導體裝置的性能受損，以提升半導體裝置的效能與可靠度。

以上概述數個實施例，以便在本發明所屬技術領域中具有通常知識者可以更理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

Claims

一種半導體結構，包括：一化合物半導體層，設置於一透明基底上；一保護層，設置於該化合物半導體層上；一開口，穿過該保護層且暴露出該化合物半導體層；一金屬電極，填入該開口且覆蓋部份的該保護層；以及一阻障層，設置於該金屬電極與該保護層之間，其中該阻障層未設置於該開口中。
如申請專利範圍第1項所述之半導體結構，更包括一含矽層設置於該金屬電極與該化合物半導體層之間。
如申請專利範圍第1項所述之半導體結構，其中該阻障層設置該保護層的表面上。
如申請專利範圍第1項所述之半導體結構，其中該金屬電極作為一源極電極或一汲極電極。
如申請專利範圍第1項所述之半導體結構，其中在該金屬電極與該化合物半導體層之間具有一歐姆接觸。
一種半導體結構的製造方法，包括：在一透明基底上形成一化合物半導體層；在該化合物半導體層上形成一保護層；在該保護層上形成一阻障材料層；形成一開口穿過該阻障材料層和該保護層，且暴露出該化合物半導體層；在該阻障材料層上形成一金屬材料層，且該金屬材料層填入該開口；對該金屬材料層執行一熱處理，以在該金屬材料層與該化合物半導體層之間形成一歐姆接觸；以及在該熱處理之後，對該金屬材料層和該阻障材料層執行一蝕刻製程，以形成一金屬電極在該開口中且覆蓋該保護層，並且形成一阻障層在該金屬電極與該保護層之間。
如申請專利範圍第6項所述之半導體結構的製造方法，更包括在形成該金屬材料層之前，在該開口的底部形成一含矽層於該化合物半導體層上。
如申請專利範圍第6項所述之半導體結構的製造方法，其中該熱處理為快速升溫處理(RTP)，且透過照射一光源至該金屬材料層執行該熱處理。
一種半導體結構的製造方法，包括：在一透明基底上形成一化合物半導體層；在該化合物半導體層上形成一保護層；形成一開口穿過該保護層，且暴露出該化合物半導體層；在該保護層的表面上和該開口的側壁上形成一阻障材料層；在該阻障材料層上形成一金屬材料層，且該金屬材料層填入該開口；對該金屬材料層執行一熱處理，以在該金屬材料層與該化合物半導體層之間形成一歐姆接觸；以及在該熱處理之後，對該金屬材料層和該阻障材料層執行一蝕刻製程，以形成一金屬電極在該開口中且覆蓋該保護層，並且形成一阻障層在該金屬電極與該保護層之間。
如申請專利範圍第9項所述之半導體結構的製造方法，其中該阻障層位於該開口的側壁上和該保護層的表面上。
如申請專利範圍第10項所述之半導體結構的製造方法，其中該熱處理為快速升溫處理(RTP)，且透過照射一光源至該金屬材料層執行該熱處理。