KR20190087848A - 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자 - Google Patents

오믹 접촉 구조 및 이를 통해 제조된 반도체 소자 Download PDF

Info

Publication number
KR20190087848A
KR20190087848A KR1020180006177A KR20180006177A KR20190087848A KR 20190087848 A KR20190087848 A KR 20190087848A KR 1020180006177 A KR1020180006177 A KR 1020180006177A KR 20180006177 A KR20180006177 A KR 20180006177A KR 20190087848 A KR20190087848 A KR 20190087848A
Authority
KR
South Korea
Prior art keywords
ohmic contact
contact structure
semiconductor substrate
present
layer
Prior art date
Application number
KR1020180006177A
Other languages
English (en)
Other versions
KR102013515B1 (ko
Inventor
김성준
강민재
강민식
이남석
김홍기
신훈규
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020180006177A priority Critical patent/KR102013515B1/ko
Publication of KR20190087848A publication Critical patent/KR20190087848A/ko
Application granted granted Critical
Publication of KR102013515B1 publication Critical patent/KR102013515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자에 관한 것으로서, 더욱 자세하게는, SiC 반도체 기판; 및 접촉층 및 캡층을 포함하는 오믹 전극;을 포함하고, 상기 접촉층은 상기 SiC 반도체 기판 상에 형성되고, 금속 탄소화물 및 금속 규화물의 형성을 억제하며, 상기 캡층은 상기 접촉층 상에 형성되고, 금속 산화물의 형성을 억제하는 것인, 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자에 관한 것이다.

Description

오믹 접촉 구조 및 이를 통해 제조된 반도체 소자 {OHMIC CONTACT STRUCTURE AND SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자에 관한 것이다.
SiC 반도체는 기존에 범용으로 사용되는 Si (실리콘) 반도체에 비해 에너지 밴드폭이 3배, 항복전압 특성이 10배, 포화전자속도가 2배, 열전도도 특성이 3배로 높기 때문에, SiC 반도체를 이용한 전자 소자 등의 반도체 장치 개발이 진행되고 있다.
하지만, SiC 반도체를 이용한 반도체 소자의 구동을 위해 소자에 전류를 흐르게 하는 오믹 전극을 형성해야 한다. SiC 반도체에 오믹 접촉을 형성하기 위해 1000 ℃ 이상의 고온에서 급속가열 열처리는 필수적인 과정이다.
따라서, 열에 취약한 물질을 적용하여 소자를 제작하는 경우, 1000 ℃ 이상의 고온에서 열처리를 하는 과정에서 열에 취약한 물질의 특성 열화를 유발하여 소자의 구동 성능에 치명적인 영향을 미치기 때문에 열처리 과정을 생략하고 오믹 접촉을 형성해야 하는 문제점이 있다.
특히 탄소화물, 규화물 등의 여러 합금들이 공존하여 열에 취약한 물질을 적용한 소자는, 고온 열처리 공정을 거치는 과정에서 열분해가 발생해 소자의 구동 성능에 치명적인 영향을 받는다,
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 열처리 없이 SiC 반도체에 소자에 전류를 흐르게 하는 오믹 접촉 구조를 구현하는 것이다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 분야 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 오믹 접촉 구조는, SiC 반도체 기판; 및 접촉층 및 캡층을 포함하는 오믹 전극;을 포함하고, 상기 접촉층은 상기 SiC 반도체 기판 상에 형성되고, 금속 탄소화물 및 금속 규화물의 형성을 억제하며, 상기 캡층은 상기 접촉층 상에 형성되고, 금속 산화물의 형성을 억제하는 것이다.
일 측면에 따르면, 상기 접촉층은 알루미늄(Al)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 접촉층은 50 nm 내지 100 nm의 두께를 가지는 것일 수 있다.
일 측면에 따르면, 상기 캡층은, 금(Au), 백금(Pt), 팔라듐(Pd)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 캡층은, 75 nm 내지 150 nm의 두께를 갖는 것일 수 있다.
본 발명의 일 실시예에 따른 오믹 접촉 구조의 제조방법은, SiC 반도체 기판을 준비하는 단계; 상기 SiC 반도체 기판 상에 포토레지스터를 통해 패턴을 형성하는 단계; 상기 SiC 반도체 기판 상에 접촉층을 증착하는 단계; 상기 접촉층 상에 캡층을 형성하는 단계; 및 상기 포토레지스터를 제거하는 단계;를 포함한다.
본 발명의 일 실시예에 따른 반도체 소자는, 제1항 내지 제4항 중 어느 한 한에 따른 오믹 접촉 구조 또는 제5항의 오믹 접촉 구조의 제조방법에 따라 제조된 오믹 접촉 구조를 포함한다.
본 발명에 따른 오믹 접촉 구조의 경우, SiC 반도체 기판과 접촉층을 포함함으로써, 금속 탄소화물 및 금속 규화물의 형성이 억제되어 균일한 특성의 접촉 형성을 구현할 수 있다. 이에 따라, 본 발명에 따른 오믹 접촉 구조를 포함하는 반도체 소자의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따른 오믹 접촉 구조의 제조방법의 경우, 급속 열처리 공정을 포함하지 않는다. 즉, 본 발명에 따른 오믹 접촉 구조를 열에 취약한 물질을 포함하는 반도체 소자에 적용하여 오믹 특성을 제어할 수 있다.
도 1a 내지 도 1e는 바람직한 본 발명의 일 실시예에 따른 오믹 접촉 구조의 제조방법을 설명하기 위한 개념도이다.
도 2는, 바람직한 본 발명의 일 실시예에 따른 오믹 접촉 구조의 제조방법에 따라 제조된 오믹 접촉 구조의 전류-전압 곡선 그래프이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자 에 대하여 실시예 및 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예 및 도면에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 오믹 접촉 구조는, SiC 반도체 기판; 및 접촉층 및 캡층을 포함하는 오믹 전극;을 포함하고, 상기 접촉층은 상기 SiC 반도체 기판 상에 형성되고, 금속 탄소화물 및 금속 규화물의 형성을 억제하며, 상기 캡층은 상기 접촉층 상에 형성되고, 금속 산화물의 형성을 억제하는 것이다.
본 발명에 따른 오믹 접촉 구조의 경우, SiC 반도체 기판과 접촉층을 포함함으로써, 금속 탄소화물 및 금속 규화물의 형성이 억제되어 균일한 특성의 접촉 형성을 구현할 수 있다. 이에 따라, 본 발명에 따른 오믹 접촉 구조를 포함하는 반도체 소자의 신뢰성을 향상시킬 수 있다.
일 측면에 따르면, 상기 오믹전극은 상기 SiC 반도체 기판 상에 일정한 거리만큼 이격되어 형성되는 것일 수 있다.
일 측면에 따르면, 상기 SiC 반도체 기판은 n형 SiC 반도체 기판일 수 있다. 일반적으로 n형으로 도핑된 SiC에 대한 오믹 접합 형성은, 니켈(Ni)을 n형 SiC 위에 증착한 후 1000 ℃ 이상의 온도에서 열처리를 실시하여 수행되며, 이를 통해 10-6 내지 10-5 Ωⅹcm2 범위의 접촉저항을 갖는 오믹 접합을 얻을 수 있다.
하지만, 이러한 오믹 접합 형성 방식을 통해 열에 취약한 물질을 포함하는 소자를 제작하는 경우, 1000 ℃ 이상의 고온에서 열처리를 하는 과정에서 열에 취약한 물질의 특성 열화를 유발하여 소자의 구동 성능에 치명적인 영향을 미치기 때문에 열처리 과정을 생략하고 오믹 접촉을 형성해야 하는 문제점이 있다.
반면, 본 발명의 오믹 접합 구조는, 금속 탄소화물 및 금속 규화물의 형성을 억제하는 접촉층 및 금속 산화물의 형성을 억제하는 캡층을 포함하는 오믹 전극을 단순히 SiC 반도체 기판 상에 형성하는 것만으로도 균일한 특성의 오믹 접촉을 구현할 수 있다.
따라서, 본 발명의 오믹 접합 구조를 통해 열에 취약한 물질을 포함하는 소자를 제작하는 경우, 열처리 과정 없이도 신뢰성이 높은 반도체 소자를 구현할 수 있다.
일 측면에 따르면, 상기 접촉층은 알루미늄(Al)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다. 알루미늄은 일함수가 낮은 접합 금속으로서, SiC 반도체 기판과 접합되었을 때 오믹 접합이 구현될 수 있다.
일 측면에 따르면, 상기 접촉층은 50 nm 내지 100 nm의 두께를 가지는 것일 수 있다. 상기 접촉층이 50 nm 미만의 두께를 가질 경우 균일한 두께의 접촉층이 증착 되지 않는 문제점이 발생할 수 있고, 상기 접촉층이 100 nm를 초과하는 두께를 가질 경우 제작 단가가 증가하는 문제점이 발생할 수 있다.
일 측면에 따르면, 상기 캡층은, 금속산화물을 형성하려는 경향성이 약한 금속을 포함하는 것일 수 있다. 일 측면에 따르면, 상기 캡층은, 금(Au), 백금(Pt), 팔라듐(Pd)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 캡층은, 75 nm 내지 150 nm의 두께를 갖는 것일 수 있다. 상기 캡층이 75 nm 미만의 두께를 가질 경우 알루미늄이 산소와 반응하는 문제점이 발생할 수 있고, 상기 캡층이 150 nm를 초과하는 두께를 가질 경우 제작 단가가 증가하는 하는 문제점이 발생할 수 있다.
본 발명의 일 실시예에 따른 오믹 접촉 구조의 제조방법은, SiC 반도체 기판을 준비하는 단계; 상기 SiC 반도체 기판 상에 포토레지스터를 통해 패턴을 형성하는 단계; 상기 SiC 반도체 기판 상에 접촉층을 증착하는 단계; 상기 접촉층 상에 캡층을 형성하는 단계; 및 상기 포토레지스터를 제거하는 단계;를 포함한다.
도 1a 내지 도 1e는 바람직한 본 발명의 일 실시예에 따른 오믹 접촉 구조의 제조방법을 설명하기 위한 개념도이다.
도 1a를 참조하면, 먼저, n-형 SiC 반도체 기판(10) 상에 네거티브 포토레지스터(20)를 형성하는 단계를 수행하는 것일 수 있다.
일 측면에 따르면, 상기 n-형 SiC 반도체 기판(10) 상에 네거티브 포토레지스터(20)를 형성하는 단계는, 스핀코팅 (spin coating) 방법을 통해 상기 네거티브 포토레지스터(20)를 SiC 반도체 기판(10) 상에 형성시킨 후, 이를 120 ℃ 이하의 온도 조건으로 핫플레이트 (hot plate)에서 베이크(bake) 하는 것일 수 있다.
그 후, 도 1b를 참조하면, 상기 네거티브 포토레지스터(20)에 패턴을 형성하는 단계를 수행하는 것일 수 있다.
일 측면에 따르면, 상기 네거티브 포토레지스터(20)에 패턴을 형성하는 단계는, 상기 네거티브 포토레지스터(20) 위에 오믹 금속을 증착시킬 부분을 노출시킬 수 있도록 소정의 패턴이 형성된 마스크를 위치시킨 후 자외선을 조사하여 노광하고, 노광되지 않은 부분은 현상액을 사용하여 제거하는 것일 수 있다. 한편, 네거티브 포토레지스터 대신 포지티브 포토레지스터를 사용하여 패턴을 형성하는 것일 수도 있다.
그 후, 도 1c를 참조하면, 상기 SiC 반도체 기판 상에 접촉층을 증착하는 단계를 수행하는 것일 수 있다.
일 측면에 따르면, 상기 SiC 반도체 기판 상에 접촉층을 증착하는 단계는, 전자빔 증착기(Electron beam evaporator)를 통해 선택적으로 노출된 n-형 SiC 반도체 기판(10)과 그 외 네거티브 포토레지스터(20) 상부에 접촉층(31)을 증착하는 것일 수 있다. 다만, 이에 한정되지 않고 열 증착 (Thermal Evaporation), 스퍼터 (Sputter) 법을 이용하여 상기 접촉층(31)을 증착하는 것일 수도 있다.
일 측면에 따르면, 첩촉층(31)은, 알루미늄을 포함하는 것일 수 있으며, 접촉층(31)의 두께는 100 nm인 것일 수 있다.
그 후, 도 1d를 참조하면, 상기 접촉층(31) 상에 캡층(32)을 형성하는 단계를 수행하는 것일 수 있다.
일 측면에 따르면, 상기 접촉층(31) 상에 캡층(32)을 형성하는 단계는, 전자빔 증착기를 활용하여 상기 접촉층(31) 위에 캡층(32)을 형성하는 것일 수 있다.
일 측면에 따르면, 상기 캡층(32)은 금을 포함하는 것일 수 있으며, 캡층(32)의 두께는 150 nm인 것일 수 있다.
일 측면에 따르면, 상기 일련의 금속 증착 공정은 동일한 챔버에서 진행하는 것일 수 있으며, 금속 증착 도중 공기 중에 노출되지 않도록 하는 것일 수 있다.
그 후, 도 1e를 참조하면, 상기 포토레지스터를 제거하는 단계를 수행하는 것일 수 있다.
일 측면에 따르면, 상기 포토레지스터를 제거하는 단계는, 아세톤을 사용하여 오믹 접촉을 형성하는 부분을 제외한 불필요하게 다층 금속 구조가 형성된 부분들에 제거한 후, IPA 용액으로 아세톤을 제거하고, 초수순수로 린스하는 것일 수 있다. 상기 초순수는 질소를 활용하여 건조하는 것일 수 있다.
상술한 제조과정을 통해 SiC 반도체 기판(10) 상에 오믹 전극(30)을 형성할 수 있다.
도 2는, 바람직한 본 발명의 일 실시예에 따른 오믹 접촉 구조의 제조방법에 따라 제조된 오믹 접촉 구조의 전류-전압 곡선 그래프이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 오믹 접촉 구조의 접촉 비저항 (Specific contact resistance)은 3.58×10-3 Ωⅹcm2 이고, 면 저항 (Sheet resistance)은 219 Ω/□인 것을 알 수 있다.
즉, 본 발명의 오믹 접합 구조는, 금속 탄소화물 및 금속 규화물의 형성을 억제하는 접촉층 및 금속 산화물의 형성을 억제하는 캡층을 포함하는 오믹 전극을 단순히 SiC 반도체 기판 상에 형성하는 것만으로도 균일한 특성의 오믹 접촉을 구현할 수 있다.
본 발명의 일 실시예에 따른 반도체 소자는, 본 발명의 바람직한 일 실시예에 따른 오믹 접촉 구조 또는 본 발명의 바람직한 일 실시예에 따른 오믹 접촉 구조의 제조방법에 따라 제조된 오믹 접촉 구조를 포함한다.
상술한 바와 같이 본 발명의 오믹 접합 구조를 통해 열에 취약한 물질을 포함하는 소자를 제작하는 경우, 열처리 과정 없이도 신뢰성이 높은 반도체 소자를 구현할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
10: SiC 반도체 기판
20: 포토레지스터
30: 오믹 전극
31: 접촉층
32: 캡층

Claims (7)

  1. SiC 반도체 기판; 및
    접촉층 및 캡층을 포함하는 오믹 전극;을 포함하고,
    상기 접촉층은 상기 SiC 반도체 기판 상에 형성되고, 금속 탄소화물 및 금속 규화물의 형성을 억제하며,
    상기 캡층은 상기 접촉층 상에 형성되고, 금속 산화물의 형성을 억제하는 것인,
    오믹 접촉 구조.
  2. 제1항에 있어서,
    상기 접촉층은 알루미늄(Al)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것인,
    오믹 접촉 구조.
  3. 제1항에 있어서,
    상기 접촉층은 50 nm 내지 100 nm의 두께를 가지는 것인,
    오믹 접촉 구조.
  4. 제1항에 있어서,
    상기 캡층은, 금(Au), 백금(Pt), 팔라듐(Pd)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것인,
    오믹 접촉 구조.
  5. 제1항에 있어서,
    상기 캡층은, 75 nm 내지 150 nm의 두께를 갖는 것인,
    오믹 접촉 구조.
  6. SiC 반도체 기판을 준비하는 단계;
    상기 SiC 반도체 기판 상에 포토레지스터를 통해 패턴을 형성하는 단계;
    상기 SiC 반도체 기판 상에 접촉층을 증착하는 단계;
    상기 접촉층 상에 캡층을 형성하는 단계; 및
    상기 포토레지스터를 제거하는 단계;를 포함하는
    오믹 접촉 구조의 제조방법.
  7. 제1항 내지 제4항 중 어느 한 한에 따른 오믹 접촉 구조 또는 제5항의 오믹 접촉 구조의 제조방법에 따라 제조된 오믹 접촉 구조를 포함하는,
    반도체 소자.
KR1020180006177A 2018-01-17 2018-01-17 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자 KR102013515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180006177A KR102013515B1 (ko) 2018-01-17 2018-01-17 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180006177A KR102013515B1 (ko) 2018-01-17 2018-01-17 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자

Publications (2)

Publication Number Publication Date
KR20190087848A true KR20190087848A (ko) 2019-07-25
KR102013515B1 KR102013515B1 (ko) 2019-08-22

Family

ID=67468854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180006177A KR102013515B1 (ko) 2018-01-17 2018-01-17 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자

Country Status (1)

Country Link
KR (1) KR102013515B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221513A (ja) * 2002-03-28 2004-08-05 Rohm Co Ltd 半導体装置およびその製造方法
KR20130108001A (ko) * 2012-03-23 2013-10-02 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
KR101450263B1 (ko) * 2013-07-15 2014-10-22 전북대학교산학협력단 쇼트키 다이오드 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221513A (ja) * 2002-03-28 2004-08-05 Rohm Co Ltd 半導体装置およびその製造方法
KR20130108001A (ko) * 2012-03-23 2013-10-02 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
KR101450263B1 (ko) * 2013-07-15 2014-10-22 전북대학교산학협력단 쇼트키 다이오드 및 그 제조방법

Also Published As

Publication number Publication date
KR102013515B1 (ko) 2019-08-22

Similar Documents

Publication Publication Date Title
JP4026339B2 (ja) ＳｉＣ用電極及びその製造方法
US8623752B2 (en) Ohmic electrode for SiC semiconductor, method of manufacturing ohmic electrode for SiC semiconductor, semiconductor device, and method of manufacturing semiconductor device
CN103872103A (zh) 用于碳化硅装置中欧姆接触的***和方法
JP2013219150A (ja) 炭化珪素半導体装置のオーミック電極の製造方法
JP5885284B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JPH02275624A (ja) オーミック電極の製造方法
JPH05218083A (ja) 薄膜トランジスタの製造方法
KR20190087848A (ko) 오믹 접촉 구조 및 이를 통해 제조된 반도체 소자
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JP2004288890A (ja) 炭化珪素半導体素子
JPH0546106B2 (ko)
JP3275616B2 (ja) 炭化けい素ショットキーダイオードの製造方法
JP4038499B2 (ja) 半導体装置および半導体装置の製造方法
JP6686581B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP4087368B2 (ja) ＳｉＣ半導体装置の製造方法
JP2002016017A (ja) 炭化珪素半導体装置およびその製造方法
JPS6249753B2 (ko)
CN108682668B (zh) 一种耐高温金属对准标记及其制备方法和应用
JP3858693B2 (ja) 半導体素子の製造方法
JP2006073923A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2006332230A (ja) ショットキーバリアダイオード及びその製造方法
JP2004055653A (ja) 有機半導体素子
WO2024139782A1 (zh) 一种欧姆接触结构及其制备方法、hemt器件
JP3439593B2 (ja) ＳｉＣ製ショットキーバリアダイオードの製造方法
JP4147441B2 (ja) 化合物半導体装置

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)