KR20120048482A - 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템 - Google Patents

하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템 Download PDF

Info

Publication number
KR20120048482A
KR20120048482A KR1020110110138A KR20110110138A KR20120048482A KR 20120048482 A KR20120048482 A KR 20120048482A KR 1020110110138 A KR1020110110138 A KR 1020110110138A KR 20110110138 A KR20110110138 A KR 20110110138A KR 20120048482 A KR20120048482 A KR 20120048482A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
magnetic junction
junction
anisotropy
Prior art date
Application number
KR1020110110138A
Other languages
English (en)
Other versions
KR101893908B1 (ko
Inventor
드미트로 아팔코브
모하마드 토우픽 크로운비
Original Assignee
그랜디스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그랜디스, 인코포레이티드 filed Critical 그랜디스, 인코포레이티드
Publication of KR20120048482A publication Critical patent/KR20120048482A/ko
Application granted granted Critical
Publication of KR101893908B1 publication Critical patent/KR101893908B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 소자에서 사용될 수 있는 자기 접합의 제조 방법 및 시스템이 제공된다. 상기 자기 접합은 피고정층, 비자성 스페이서층, 및 자유층을 포함한다. 비자성 스페이서층은 피고정층 및 자유층 사이에 제공된다. 자유층은 용이 원뿔형 자기 이방성을 갖는다. 상기 자기 접합은 상기 자기 접합을 통하여 기입 전류가 흐를 경우, 상기 자유층이 복수의 안정한 자성 상태 사이에서 스위칭될 수 있다.

Description

하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템 {METHOD AND SYSTEM FOR PROVIDING HYBRID MAGNETIC TUNNELING JUNCTION ELEMENTS WITH IMPROVED SWITCHING}
본 발명은 자기 접합을 제공하는 방법 및 시스템과 자기 접합을 이용하여 제조된 메모리 소자에 관한 것이다.
자기 메모리, 특히 자기 램들(Magnetic Random Access Memories : MRAMs)은 높은 읽기/쓰기 속도, 뛰어난 내구성, 비휘발성 및 동작 시의 낮은 전력 소모 등의 잠재력 때문에 점점 더 주목받고 있다. 자기 메모리는 자기 물질들을 정보 저장체로 이용하여 정보를 저장할 수 있다. 자기 메모리의 한 종류로 STT-RAM(Spin Transfer Torque Random Access Memory)가 있다. STT-RAM은 자기 접합을 통하여 흐른 전류에 의하여 적어도 일부가 기록된 자기 접합을 이용한다. 자기 접합을 통하여 스핀 분극된 전류는 자기 접합 내의 자기 모멘트에 스핀 토크를 가한다. 따라서, 스핀 토크에 반응하는 자기 모멘트를 갖는 층 또는 층들은 원하는 상태로 스위칭될 수 있다.
일 예로, 도 1은 기존 STT-RAM에 사용될 수 있는 기존 자기 터널 접합(MTJ)(10)을 도시한다. 기존 자기 터널 접합(10)은 일반적으로 하부 콘택(11) 상에 제공되며, 씨드(seed)층(12)을 사용한다. 또한, 기존 자기 터널 접합(10)은 반강자성 층(antiferromagnetic layer:이하 AFM 층)(14), 피고정층(pinned layer)(16), 터널링 장벽 층(18), 자유층(20),및 캐핑층(22)을 포함한다. 또한 상부 콘택(24)이 도시되었다.
상기 콘택들(11, 24)은 면과와 수직하는 전류(current-perpendicular-to-plane: CPP) 방향, 또는 도 1에 도시된 z축으로 전류를 구동하도록 사용된다. 상기 씨드층(12)은 AFM층(14)과 같은 그 다음층들이 원하는 결정 구조를 가지며 성장하는 것을 돕기위하여 일반적으로 사용된다. 상기 터널 장벽층(18)은 비자성이며, 일 예로 MgO와 같은 얇은 절연체가 사용될 수 있다.
상기 피고정층(16) 및 상기 자유층(20)은 자성을 갖는다. 상기 피고정층(16)의 자화(magnetization)(17)는 일반적으로 상기 AFM층(14)과의 교환 상호작용력(exchange-bias interaction)에 의하여 특정 방향으로 고정된다. 단일층으로 도시되었으나, 상기 피고정층(16)은 복수의 층을 포함할 수 있다. 일 예로, 상기 피고정층(16)은 루테늄(Ru)과 같은 박막들과 반강자성적으로 커플링된 자성층들을 포함하는 합성 반강자성층(Sythetic AntiFerromagnetic layer: 이하 SAF층)일 수 있다. 루테늄(Ru) 박막이 삽입된 복수의 자성층들이 이와 같인 SAF층에 사용될 수 있다. 다른 실시예에서, 상기 루테늄(Ru)층들을 통한 커플링은 강자성적일 수 있다. 또한, 기존 자기 터널 접합(10)의 다른 예들은 선택적인 비자성 배리어 또는 도전층(미도시)에 의하여 상기 자유층(20)으로부터 이격된 선택적 피고정층(미도시)을 포함할 수 있다.
상기 자유층(20)은 변경 가능한 자화(21)를 갖는다. 비록 단일의 층으로 도시되었으나, 상기 자유층(20) 또한 복수의 층들을 포함할 수 있다. 일 예로, 상기 자유층(20)은 루테늄(Ru)과 같은 도전성 박막층들을 통하여 반강자성적 또는 강자성적으로 커플링된 자성층들을 포함하는 합성층일 수 있다. 비록 계면에 수평적으로(in-plane) 도시되었으나, 상기 자유층(20)의 상기 자화(21)는 수직 이방성(perpendicular anisotropic)을 가질 수 있다.
상기 자유층(20)의 자화(21)를 바꾸기 위하여 면에 수직한 방향(z 방향)으로 전류가 구동될 수 있다. 상기 상부 콘택(24)으로부터 상기 하부 콘택(11)으로 충분한 전류가 흐를 경우, 상기 유층(20)의 상기 자화(21)는 상기 피고정층(16)의 상기 자화(17)와 평행하도록 스위칭될 수 있다. 상기 하부 콘택(11)으로부터 상기 상부 콘택(24)으로 충분한 전류가 흐를 경우, 상기 자유층(20)의 상기 자화(21)는 상기 피고정층(16)의 상기 자화(17)와 반평행(antiparallel)하도록 스위칭될 수 있다. 상기 자화 방향의 차이들은 서로 다른 자기 저항값에 대응되며, 따라서, 상기 기존 자기 터널 접합(10)은 "0" 및 "1"과 같은 서로 다른 논리 상태들을 나타낼 수 있다.
STT-RAM의 경우, 상기 기존 자기 터널 접합(10)의 상기 자유층(20)은 상대적으로 낮은 전류에서 스위칭될 수 있다. 임계 스위칭 전류(Ico)란 상기 자유층(20)의 자화(21)의 평형 상태가 불안정해지는 시점에서의 가장 낮은 전류이다. 일 예로, 상기 임계 스위칭 전류(Ico)는 약 수 밀리암페어(mA) 또는 이보다 작을 수 있다. 또한, 고속 동작에서는 상기 자기 터널 접합(10)을 프로그래밍하기 위하여 짧은 전류 펄스가 사용될 수 있다. 일 예로, 약 20-30 나노초(ns) 또는 이보다 짧은 전류 펄스가 사용될 수 있다.
비록 상기 기존 자기 터널 접합(10)이 스핀 전달을 이용하여 기록되거나 STT-RAM에서 사용될 수 있지만, 이에는 문제가 존재한다. 일 예로, 기록 에러율이 적절한 임계 스위칭 전류(Ico) 및 펄스 폭을 갖는 메모리들에 요구되는 기록 에러율보다 높을 수 있다. 상기 기록 에러율(Write Error Rate: WER)은 셀(즉, 자기 접합의 자유층(20)의 자화(21))이 최소한 통상적인 스위칭 전류 이상의 전류에서 스위칭되지 않을 가능성이다. 일 예로, 상기 기록 에러율은 10-9 또는 이보다 작을 수 있다. 그러나, 상기 자유층(20)은 일반적으로 이 값을 상당히 초과하는 기록 에러율을 갖는다. 또한, 이와 같은 기록 에러율은 더 짧은 기록 전류 펄스를 위한 개선을 어렵게 할 수 있다. 일 예로, 도 2는 서로 다른 폭을 갖는 펄스들에 대한 기록 에러율을 나타내는 그래프(50)이다. 상기 그래프(50)에는 실제 개별 데이터가 도시되지 않았으며, 그 대신 상기 그래프(50)는 데이터들의 추세를 나타낸다. 52, 54, 56, 및 58로 지칭된 곡선들은 펄스 폭이 가장 큰 것으로부터 가장 작은 순으로 도시되었다. 상기 그래프(50)에 도시된 바와 같이, 더 큰 펄스 폭을 갖는 경우, 기록 전류에 대한 상기 기록 에러율은 큰 기울기를 갖는다. 따라서, 동일한 펄스 폭에서 보다 큰 기록 전류의 경우, 상기 기록 에러율이 상당히 감소된다. 그러나, 곡선 54, 56, 및 58로 펄스 폭이 감소함에 따라 곡선 54, 56, 및 58의 기울기는 감소된다. 펄스 폭이 감소됨에 따라서, 전류가 증가가 기록 에러율에 미치는 영향이 감소된다. 결과적으로, 상기 기존 자기 터널 접합(10)을 채용한 메모리들은 기록 전류의 증가에도 치유되지 않을 수도 있는 요구되는 기록 에러율보다 더 높은 기록 에러율을 가질 수 있다.
상기 기록 에러율과 같은 특성을 개선하기 위한 다양한 방법들이 제시되고 있다. 일 예로, 자기장에 의하여 보조된 스위칭 및/또는 복잡한 구조를 갖는 자기 접합이 사용될 수 있다. 그러나, 다른 특성들을 보호하면서 상기 기록 에러율을 감소시키는 기존 방법들은 제한이 있다. 일 예로, 칩 사이즈 축소, 에너지 소모, 및/또는 열적 안정성은 상기 기존 방법들에 의하여 불리한 영향을 받을 수 있다. 따라서, 기존의 자기 터널 접합을 이용한 메모리는 개선될 필요가 있다.
따라서, 스핀 전달 토크에 기반한 메모리들의 성능을 개선할 수 있는 방법과 시스템이 필요하다. 본 명세서에 개시된 방법과 시스템은 이와 같은 필요에 따른 것이다.
본 발명의 일 기술적 과제는 전기적 특성이 개선된 자기 접합을 갖는 자기 메모리 소자를 제공하데 있다.
자기 소자에 사용될 수 있는 자기 접합을 제조는 방법 및 시스템이 제공된다. 상기 자기 접합은 피고정층, 비자성 스페이서층, 및 자유층을 포함할 수 있다. 상기 비자성 스페이서층은 상기 피고정층 및 상기 자유층 사이에 제공될 수 있다. 상기 자유층은 용이 원뿔형(easy cone) 자기 이방성을 가질 수 있다. 상기 자기 접합은 상기 자기 접합을 통하여 기록 전류가 흐를 때에 상기 자유층이 복수의 안정적인 자성 상태들 사이에서 스위칭되도록 구성될 수 있다.
낮은 기록 에러율, 수직 이방성, 열적 안정성, 및/또는 사이즈 축소성 등 개선된 전기적 특성을 갖는 자기 접합을 제공할 수 있다.
도 1은 기존 자기 접합을 도시한다.
도 2는 기록 에러율에 대한 기록 전류의 관계를 도시한다.
도 3은 용이 원뿔형 이방성을 갖는 자유층을 포함하는 자기 접합의 일 실시예를 도시한다.
도 4는 자유층의 자화를 위한 이방성 에너지의 일 실시예를 도시한다.
도 5는 용이 원뿔형 이방성을 갖는 자유층을 포함한 자기 소자의 다른 실시예를 도시한다.
도 6은 다양한 자기 접합들의 이방성 에너지의 일 예를 도시한다.
도 7은 용이 원뿔형 이방성을 갖는 자유층의 자기 모멘트를 도시한다.
도 8은 용이 원뿔형 이방성을 갖는 자유층을 포함하는 자기 접합의 또 다른 실시예를 도시한다.
도 9는 자기 접합에서 사용가능한 용이 원뿔형 이방성을 갖는 자유층의 다른 실시예를 도시한다.
도 10은 자기 접합에서 사용가능한 용이 원뿔형 이방성을 갖는 자유층의 또 다른 실시예를 도시한다.
도 11은 용이 원뿔형 이방성을 갖는 자유층을 포함하는 자기 접합의 또 다른 실시예를 도시한다.
도 12는 용이 원뿔형 이방성을 갖는 자유층을 포함하는 자기 접합의 제조 방법의 일 실시예를 도시한다.
도 13은 스토리지 셀들의 메모리 요소 내에서 자기 접합을 이용하는 메모리 소자의 일 실시예를 도시한다.
실시예들은 자기 메모리와 같은 자기 소자들에 사용될 수 있는 자기 접합들 및 자기 접합을 이용한 장치에 관한 것이다. 이하, 설명은 당업자가 본 발명을 실시할 수 있도록 제공되었으며 특허 출원과 그 요구사항의 일부로 제공된다. 본 명세서에 기재된 예시적인 실시예들 및 그에 대한 원리 및 형태들의 다양한 변형들은 당업자에게 자명할 수 있다. 예시적인 실시예들은 주로 특정한 실시예에 제공되는 특정한 방법들 및 시스템들로 기술되었으나, 상기 방법들 및 시스템들은 다른 실시에서도 유효하게 작동할 수 있다. "예시적인 실시예", "일 실시예", 및 "다른 실시예"와 같은 문구는 복수의 실시예들 뿐 아니라 동일하거나 다른 실시예들에 대한 것일 수 있다. 실시예들은 시스템들 및/또는 일정 요소들을 갖는 장치들에 대하여 기술될 것이나, 시스템들 및/또는 장치들은 도시된 요소들보다 많거나 적은 요소들을 포함할 수 있고, 배치 및 요소들의 형태에 대한 변화가 본 발명의 범위 내에서 이루어질 수 있다. 또한, 예시적인 실시예들은 일정 단계들을 갖는 특정 방법들의 맥락에서 기술될 수 있으나, 이러한 방법 및 시스템은 다른 및/또는 추가적인 단계들을 갖거나 예시적인 실시예들과 순서가 다른 단계들을 갖는 다른 방법들에서 유효하게 작동할 것이다. 따라서, 본 발명은 도시된 실시예들에 한정할 의도가 아니며, 본 명세서에 기재된 원리들 및 형태들과 모순되지 않는 가장 넓은 범위에 따른다.
자기 접합을 이용하는 자기 메모리 뿐만 아니라 자기 접합을 제공하는 방법들 및 시스템들 또한 기술된다. 예시적인 실시예들은 자기 장치에서 사용될 수 있는 자기 접합을 제공하는 방법들 및 시스템들을 제공할 수 있다. 자기 접합은 피고정층, 비자성 스페이서층, 및 자유층을 포함할 수 있다. 상기 비자성 스페이서층은 상기 피고정층 및 상기 자유층 사이에 제공될 수 있다. 상기 자유층은 용이 원뿔형(easy cone) 자기 이방성을 가질 수 있다. 상기 자기 접합은 상기 자기 접합을 통하여 기록 전류가 흐를 때에 상기 자유층이 복수의 안정적인 자성 상태들 사이에서 스위칭되도록 구성될 수 있다.
예시적인 실시예들은 일정 요소들을 갖는 특정 자기 메모리들 및 자기 접합들의 맥락에서 기술될 수 있으나, 당업자는 본 발명의 범위가 본 발명과 모순되지 않는 범위에서 다른 및/또는 추가적인 요소들 및/또는 다른 특징들을 갖는 자기 접합들 및 자기 메모리들을 포함하는 것을 알 수 있다. 상기 방법 및 시스템은 스핀 전달 현상, 자기 이방성, 및 다른 물리적 현상들에 대하여 현 시점에서의 이해를 기준으로 기술되었다. 따라서, 당업자는 상기 방법 및 시스템에 대한 이론적 설명이 스핀 전달, 자기 이방성 및 다른 물리적 현상들의 이러한 현 시점에서의 이해에 기초하여 이루어진 것을 알 것이다. 그러나, 상기 방법 및 시스템은 특정한 물리적 설명에 한정되지 않는다. 당업자는 상기 방법 및 시스템이 기판과의 특정한 관계를 갖는 구조의 맥락에서 기술됨을 알 수 있다. 그러나, 당업자는 상기 방법 및 시스템이 다른 구조들에 적용될 수 있음을 알 것이다. 또한, 상기 방법 및 시스템은 일정 층들을 합성 및/또는 단일층으로 설명하었으나, 당업자는 상기 층들이 다른 구조를 가질 수 있음을 알 수 있다. 또한, 상기 방법 및 시스템은 특정 층들을 갖는 자기 접합 및/또는 하부 구조들을 갖는 것으로 서술되었으나, 당업자는 상기 방법 및 시스템에 모순되지 않는 자기 접합 및/또는 추가적이거나 다른 층들을 갖는 하부 구조들이 사용될 수 있음을 알 것이다. 또한, 일정 요소들이 자성, 강자성, 및 페리자성(ferrimagnetic)으로 기술될 수 있다. 본 명세서에 기술된 바와 같이, 자성이란 용어는 강자성, 페리자성 또는 유사한 구조들을 포함할 수 있다. 따라서, "자성" 또는 "강자성"이란 용어는 강자성체들 및 페리자성체들을 포함할 수 있으나 이에 제한되지 않는다. 상기 방법 및 시스템은 단일 자기 접합 및 하부 구조들의 관점에서 기술되었으나, 당업자는 상기 방법 및 시스템이 복수의 자기 접합들 및 복수의 하부 구조들을 사용할 수 있음을 알 것이다. "면 내에(in-plane)"라는 용어는 실질적으로 자기 접합의 하나 이상의 면 내에 있거나 이와 평행한 것을 의미한다. 또한, "수직"이란 용어는 자기 접합의 하나 이상의 층들에 실질적으로 수직하는 것을 의미할 수 있다.
도 3은 자기 소자에 사용되는 자기 접합(100)의 일 실시예를 도시한다. 상기 자기 소자는 STT-RAM과 같은 자기 메모리일 수 있다. 도 3의 사이즈는 실제 비율이 아니며 이해를 위한 것이다. 상기 자기 접합(100)은 피고정층(110), 비자성 스페이서층(120), 및 자유층(130)을 포함할 수 있다. 또한, 상기 피고정층(110)의 자화 (미도시)의 고정을 위한 선택적 고정층(pinning layer)(104)이 제공될 수 있다. 일 실시예에 있어서, 상기 선택적 고정층(104)은 AFM층 또는 상기 피고정층(110)의 자화(미도시)를 교환 상호 작용력(exchange-bias interaction)에 의해 고정하는 복수의 층들일 수 있다. 다른 실시예에 있어서, 상기 선택적 고정층(104)은 생략되거나 다른 구조가 사용될 수 있다. 또한, 상기 자기 접합(100)은 선택적 씨드층(들)(102) 및/또는 선택적 캐핑층(140)과 같은 다른 및/또는 추가적인 층들을 포함할 수 있다. 상기 자기 접합(100)은 상기 자기 접합(100)을 통하여 기록 전류가 통과할 때에, 상기 자유층(130)이 안정된 자성 상태들 사이에서 스위칭되도록 형성될 수 있다. 따라서, 상기 자유층(130)은 스핀 전달 토크(spin transfer torque)를 이용하여 스위칭이 가능하다.
상기 피고정층(110)은 자성을 가지며, Ni, Fe, 및 Co 중 적어도 하나를 포함할 수 있고, 특히 이들의 합금의 형태로 포함할 수 있다. 일 예로, 상기 피고정층(110)은 루테늄(Ru)과 같은 박막을 통하여 반강자성적 또는 강자성적으로 커플링된 자성층들을 포함하는 합성 반강자성층(Sythetic AntiFerromagnetic layer: 이하 SAF층)일 수 있다. 루테늄(Ru) 또는 다른 물질의 박막이 삽입된 복수의 자성층들이 이와 같은 SAF층에서 사용될 수 있다. 상기 피고정층(110)은 또한 이와는 다른 복수의 층일 수 있다. 비록 도 3에는 자화가 도시되지 않았으나, 상기 자유층(130)은 면을 벗어나는(out of plane) 탈자화 에너지(demagnetization energy)를 초과하는 수직 이방 에너지를 가질 수 있다. 도시된 바와 같이, 용이 원뿔(easy cone)의 대칭축은 상기 자유층(130)의 평면에 실질적으로 수직할 수 있다. 다른 실시예에 있어서, 상기 자유층(130)의 상기 수직 이방 에너지는 면을 벗어나는 탈자화에너지보다 적을 수 있다. 이 경우, 상기 용이 원뿔의 대칭축은 실질적으로 상기 자유층의 평면 내에 있을 수 있다.
상기 스페이서층(120)은 비자성일 수 있다. 일 실시예에 있어서, 상기 비자성 스페이서층은 터널 배리어와 같은 절연층일 수 있다. 일 예로, 상기 비자성 스페이서층(120)은 상기 자기 접합의 터널링 자기 저항(Tunneling MagnetoResistance: TMR)을 강화할 수 있는 결정성 MgO를 포함할 수 있다. 다른 실시예에 있어서, 상기 비자성 스페이서층(120)은 절연성 매트릭스 내에 도전성 채널들을 포함하는 입상층(granular layer)과 같은 다른 구조를 포함할 수 있다.
상기 자유층(130)은 Fe, Ni, 및/또는 Co를 포함하는 자성층일 수 있다. 상기 자유층(130)은 스핀 전달을 통하여 스위칭될 수 있는 변화 가능한 자화(미도시)를 가질 수 있다. 상기 자유층(130)은 단일층으로 도시되었으나, 이하 설명된 바와 같이 다른 층(들)을 포함할 수 있다.
상기 자유층(130)은 용이 원뿔형 자기 이방성(easy cone magnetic anisotropy)을 가질 수 있다. 용이 원뿔형 이방성은 도 3에서 자화(M)로 도시되었다. 상기 용이 원뿔형 이방성에 의하여, 상기 자유층(130)의 총 자화는 상기 자기 접합(100)을 이루는 층들의 면에 수직한 방향(즉, 도 3의 z 축)에 대하여 일정 각도를 갖는 안정한 상태를 가질 수 있다. 상기 일정 각도는 z 축으로부터 90도보다 작을 수 있다. 따라서, 상기 자화는 면에 수직한 요소가 존재한다. 도시된 실시예에서, 상기 용이 원뿔형 이방성의 대칭축은 z 방향과 평행하다. 이와는 달리, 다른 실시예에 있어서, 상기 용이 원뿔형 이방성의 대칭축은 x 또는 y 방향과 같은 다른 방향일 수 있다.
상기 용이 원뿔형 이방성은 도 3 및 도 4를 통하여 이해될 수 있다. 도 4는 상기 자유층(130)에 대한 자기 이방성 에너지(magnetic anisotropy energy)(145)의 일 예이다. 도 3 및 도 4에 도시된 바와 같이, 상기 용이 원뿔형 이방성의 경우, 상기 자기 이방성 에너지(145)는 상기 자기 접합(100)의 면들에 수직 또는 수직과 근접한 위치에서 극대값(local maximum)을 갖는다. 도시된 실시예에서, 상기 극대값은 z 축으로부터 0도이거나 0도에 가까운 값을 갖는다. 일 실시예에 있어서, 상기 극대값은 kbT의 최소한 10배(kb는 볼츠만 상수, T는 상기 자기 접합의 동작 온도)일 수 있다. 다른 실시예에 있어서, 상기 극대값은 kbT의 최소한 20배일 수 있다. 또한, 상기 자기 이방성 에너지(145)는 상기 극대값으로부터 소정의 각도를 갖는 극소값을 가질 수 있다. 상기 자유층(130)의 자화는 상기 극소값에서 안정하다. 따라서, 도 3의 자화(M)와 상기 자기 이방성 에너지(145)에 도시된 바와 같이, 상기 자유층(130)의 자화는 z 축 주위로 소정의 각도를 갖는 지점에서 안정할 수 있다. 이와 같은 안정한 상태들은 상기 자기 접합(100)의 면들에 수직한 방향 주위로 원뿔을 형성한다. 따라서, 상기 자유층(130)의 자기 이방성은 용이 원뿔형 이방성이라고 불릴 수 있다.
상기 자유층(130)의 상기 용이 원뿔형 이방성은 상기 자유층(130)의 스위칭 특성을 개선시킬 수 있다. 상기 용이 원뿔형 이방성에 의하여, 상기 자유층(130)의 자화는 상기 자기 접합(100)의 층들에 수직한 방향으로부터 경사를 갖는(즉, z 축과 경사를 갖는) 안정한 상태를 가질 수 있다. 이와 같은 0이 아닌 초기 각도는 상기 자유층(130)의 자화를 스핀 전달 토크에 의하여 보다 쉽게 스위칭되도록 한다. 이와 같은 특성은 낮은 기록 에러율에 상응한다. 또한, 이러한 낮은 기록 에러율(WER)은 작은 펄스 폭(높은 데이터 속도)에서도 달성될 수 있다. 특히, 기록 전류에 대한 기록 에러율의 기울기는 10나노초(ns)보다 작은 펄스 폭에서도 상당히 큰 값을 유지할 수 있다. 일 실시예에 있어서, 10-30ns 보다 작은 펄스 폭에서 적합한 에러율인 10-9 또는 이보다 작은 에러율을 달성할 수 있다. 따라서, 외부 자기장과 같은 매커니즘을 사용하여 스위칭을 보조하는 대신, 상기 용이 원뿔형 이방성은 높은 에러율의 물리적 원인을 처리할 수 있다. 따라서, 상기 자유층(130)은 작은 펄스 폭에서도 개선된 기록 에러율을 가질 수 있다.
상기 자기 접합(100)의 다른 특성들 또한 개선될 수 있다. 상기 자기 접합(100)의 열적 안정성 및 대칭성은 불리한 영향을 받지않는다. z축으로부터 0도(zero degrees)에서 상기 자기 이방성 에너지(145)의 극대값의 크기는 kbT의 20배 또는 그 이상이다. 일 실시예에 있어서, 상기 극대값은 kbT의 최소한 20배이다. 이와 같은 크기의 극대값은 상기 자기 접합(100)의 열적 안정성을 충분히 보장할 수 있다. 또한, 상기 자기 접합(100)을 스위칭하는데 외부 자기장이 필요하지 않을 수 있기 때문에, 상기 자기 접합(100)은 보다 고집적화될 수 있다. 따라서, 상기 자기 접합(100)과 상기 자기 접합(100)을 이용한 메모리의 성능 및 융통성(flexibility)은 개선될 수 있다.
상기 자유층(130)의 상기 용이 원뿔형 이방성은 다양한 방법에 의하여 달성될 수 있다. 도 5는 용이 원뿔형 이방성을 갖는 자유층을 포함한 자기 접합(100')의 다른 실시예를 도시한다. 도 5의 사이즈는 실제 비율이 아니며 이해를 위한 것이다. 상기 자기 접합(100')은 STT-RAM과 같은 자기 메모리에 사용될 수 있다. 상기 자기 접합(100')은 자기 접합(100)과 유사하며, 따라서 유사한 구조를 포함할 수 있다. 상기 자기 접합(100')은 상기 선택적 씨드층(들)(102), 상기 선택적 고정층(104), 상기 피고정층(110), 상기 비자성 스페이서층(120), 상기 자유층(130) 및 상기 선택적 캐핑층(들)(140)과 각각 유사한 선택적 씨드층(들)(102'), 선택적 고정층(104'), 피고정층(110'), 비자성 스페이서층(120'), 자유층(130') 및 선택적 캐핑층(들)(140')을 포함할 수 있다. 상기 층들(110', 120', 130', 및 140') 각각 상기 층들(110, 120, 130, 및 140)과 유사한 구조 및 기능을 가질 수 있다.
상기 자유층(130')은 복수의 층들을 포함할 수 있다. 보다 구체적으로, 비자성 교환 상호작용 제어층(134)에 의하여 이격된 자성층들(132, 136)이 도시되었다. 도시된 실시예에서, 상기 자성층 중 하나(132)는 음의 수직 이방성(Hk)(negative perpendicular anisotropy)을 가질 수 있다. 따라서, 상기 자성층(132) 자체의 자화는 박막의 면 내에 존재한다. 일 실시예에 있어서, 상기 자성층(132)은 부분적인 수직 이방성(partial perpendicular anisotropy)의 효과를 포함할 수 있다. 이 효과는 본 층의 z 방향으로의 자화를 포화시키는데 요구되는 자기장을 감소시킬 수 있다. 일 실시예에 있어서, 상기 부분적인 수직 이방성은 4πMs의 20퍼센트보다 크고 4πMs의 90퍼센트보다 작다(Ms는 포화 자화). 상기 자성층 중 다른 하나(136)는 높은 수직 자기 이방성(Hk)을 가질 수 있다. 일 실시예에 있어서, 상기 높은 수직 자기 이방성의 크기는 상기 자기 접합(100')의 사이즈에 의존할 수 있다. 일 예로, 직경이 100 나노미터 오더인 큰 자기 접합(100')의 경우, 상기 수직 자기 이방성(Hk)은 약 1kOe(1000 Oersted(에르스텟))보다 클 수 있다. 이와는 반대로, 직경이 10 나노미터 오더인 작은 자기 접합(100')의 경우, 상기 수직 자기 이방성(Hk)은 약 5kOe(5000 Oersted)일 수 있다. 상기 층들(132, 136)은 강자성이고 Fe, Co, 및 Ni 중 적어도 하나를 포함할 수 있다. B, Ta, Cs, Zr, Pt, Pd, Tb 및/또는 Ru을 포함(그러나 이에 제한되지 않음)하는 다른 물질들 또한 상기 층들(132, 136)에 포함될 수 있다. 일 예로, 동일하거나 다른 물질들이 상기 층들(132, 136)에 사용될 수 있다. 상기 교환 상호작용 제어층(134) 뿐만 아니라 상기 사용되는 물질들의 조합 및/또는 상기 층들(132, 136)의 두께는 상기 층들(132, 136)이 요구되는 이방성을 갖도록 제어될 수 있다.
상기 자유층(130')은 또한 상호작용 제어층(134)을 포함할 수 있다. 상기 상호작용 제어층(134)은 교환 상호작용과 같은 자기 상호작용을 조절하도록 사용될 수 있다. 상기 상호작용 제어층(134)은 비자성일 수 있다. 일 예로, Ta, Cr, Mg, MgO, Ti, W, 및/또는 Ru이 상기 상호작용 제어층(134)에 사용될 수 있다. 상기 상호작용 제어층(134)의 두께 또한 변화될 수 있다. 일 실시예에 있어서, 상기 상호작용 제어층(134)의 두께는 0.1nm이상이고 1.5nm이하일 수 있다. 일 예로, 루테늄(Ru)이 사용되는 경우, 상기 상호작용 제어층(134)의 두께는 0.3nm이상이고 1.3nm이하일 수 있다. 만일 탄탈륨(Ta)이 사용되는 경우, 상기 상호작용 제어층(134)의 두께는 0.1nm이상이고 1.0nm이하일 수 있다.
상기 상호작용 조절층(134)의 사용은 도 6을 참조하여 도시될 수 있다. 도 6은 다양한 자기 교환 상호작용의 각도(angle)에 대한 총 에너지를 도시한다. 설명의 간소화를 위하여, 도 6의 곡선들은 상기 자기 접합(100')이 z 축 주위로 대칭인 2차원으로 도시되었으나, 이에 한정되지 않는다. 도 5 및 도 6을 참조하여, 제 1 곡선(152)은 상기 층들(132, 136) 사이의 매우 낮은 교환 결합에서 각도에 대한 자기 이방성 에너지를 도시한다. 제 2 곡선(154)은 상기 층들(132, 136) 사이의 중간 크기의 교환 결합에서 각도에 대한 자기 이방성 에너지를 도시한다. 도시된 실시예에서, 상기 교환 결합은 약 1.5 × 10-4J/m2이다. 일반적으로, 상기 교환 결합은 약 0.5 × 10-4J/m2? 20 × 10-4J/m2이다. 제 3 곡선(156)은 상기 층들(132, 136) 사이의 높은 교환 결합에서 각도에 대한 자기 이방성 에너지를 도시한다. 낮은 교환 결합 및 높은 교환 결합, 즉, 상기 제 1 및 제 3 곡선(152, 156)에서 볼 수 있듯이, 상기 용이 원뿔형 이방성과 같이 극소값에 의하여 둘러싸인 극대값은 관찰되지 않는다. 그러나, 중간 크기의 교환 결합를 갖는 제 2 곡선(154)의 경우, 상기 자기 이방성 에너지는 표면의 법선과 약 0도에서 극대값을 갖는다.
상기 자유층(130')의 자화가 도 7를 참조하여 설명된다. 일 실시예에 있어서, 상기 자유층(130')의 자화는 용이 원뿔형 이방성을 가질 수 있다. 도 5 내지 7을 참조하여, 상기 음의 수직 이방성층(132)은 제 1 자화(133)를 가질 수 있다. 상기 자성층들(132, 136) 사이에 상호작용이 없다면, 상기 제 1 자화(133)는 면 내에(in plane) 존재할 수 있다. 그러나, 상기 층들(132, 136) 사이의 교환 상호작용에 의하여, 상기 제 1 자화(133)는 z 축(상기 자기 접합(100')의 면에 수직한)에 대하여 각도(θ)를 가질 수 있다. 상기 높은 수직 이방성층(136)은 제 2 자화(135)를 가질 수 있다. 상기 제 2 자화(135)는 상기 음의 수직 이방성층(132)이 없다면 상기 z 축과 평행할 수 있다. 그러나, 상기 제 2 자화(135)는 교환 상호작용에 의하여 z 축에 대하여 각도(α)를 가질 수 있다. 상기 자유층(130')의 총 자화는 자화(137)로 도시된다. 상기 총 자화(137)는 z 축에 대하여 각도(φ)를 가질 수 있다. 상기 각도(φ)는 상기 제 2 곡선(154)의 극소값들에 상응할 수 있다.
상기 용이 원뿔형 이방성의 효과는 수학적으로 이해될 수 있다. 상기 자유층(130')의 단위 면적당 자기 이방성 에너지는 각도에 대한 함수인 다음 수학식으로 나타낼 수 있다.
Figure pat00001
상기 Hk ,132는 상기 음의 수직 이방성층(132)의 유효 수직 이방성 필드(effective perpendicular anisotropy field)이고, 상기 M132는 상기 음의 수직 이방성층(132)의 자화이고, 상기 t132는 상기 음의 수직 이방성층(132)의 두께이고, 상기 Hk ,136은 상기 높은 수직 이방성층(136)의 유효 수직 이방성 필드이고, 상기 M136은 상기 높은 수직 이방성층(136)의 포화 자화이고, 상기 t136은 상기 높은 수직 이방성층(136)의 두께이고, σ는 면적당 교환 에너지 밀도(areal exchange enery density)이다. 도 7에 도시된 바와 같이, 상기 자유층(130')의 총 자화(137)는 z 축으로부터 일정 각도(φ)에서 안정하다. 따라서, 상기 자유층(130')은 용이 원뿔형 이방성을 나타낸다. 상술한 바와 같이, 상기 자유층(130')은 용이 원뿔형 이방성을 가진다. 따라서, 개선된 스위칭 특성, 열적 안정성, 및 사이즈 축소성(scalability)이 달성될 수 있다.
도 8은 자기 접합(100")의 또 다른 실시예를 도시한다. 도 8의 사이즈는 실제 비율이 아니며 이해를 위한 것이다. 상기 자기 접합(100")은 STT-RAM과 같은 자기 메모리에 사용될 수 있다. 상기 자기 접합(100")은 이전 실시예들의 자기 접합(100, 100')과 유사하며, 따라서 유사한 구조를 포함할 수 있다. 상기 자기 접합(100")은 이전 실시예들의 상기 선택적 씨드층(들)(102/102'), 상기 선택적 고정층(104/104'), 상기 피고정층(110/110'), 상기 비자성 스페이서층(120/120'), 상기 자유층(130/130') 및 상기 선택적 캐핑층(들)(140/140')과 각각 유사한 선택적 씨드층(들)(102"), 선택적 고정층(104"), 피고정층(110"), 비자성 스페이서층(120"), 자유층(130") 및 선택적 캐핑층(들)(140")을 포함할 수 있다. 상기 층들(110", 120", 130", 및 140")은 각각 상기 층들(110/110', 120/120', 130/130', 및 140/140')과 유사한 구조 및 기능을 가질 수 있다.
상기 자유층(130")은 복수의 층들을 포함할 수 있다. 보다 구체적으로, 비자성 교환 상호작용 제어층(134')에 의하여 이격된 자성층들(132', 136')이 도시되었다. 그러나, 이전 실시예의 상기 자기 접합(100')과는 달리, 상기 층들(132', 136')의 위치가 뒤바뀌었다. 도시된 실시예에서, 상기 자성층 중 하나의 층(132')은 음의 수직 이방성(Hk)(negative perpendicular anisotropy)을 가질 수 있으며, 상기 피고정층(110")으로부터 다른 층(136')보다 더 멀리 떨어져 있다. 상기 다른 층(136')은 높은 수직 이방성(Hk)을 가질 수 있다. 상기 자성층들(132', 136')의 물질들 및 두께들은 이전 실시예의 자성층들(132, 136)과 유사할 수 있다. 상기 층(136')은 상기 층(132')보다 상기 피고정층(110")에 가까울 수 있다. 상기 층들(132', 136')의 위치가 바뀌었음에도 불구하고, 상기 자유층(130")은 여전히 용이 원뿔형 이방성을 가질 수 있다. 따라서, 상기 자기 접합(100")은 이전 실시예들의 자기 접합들(100, 100')과 유사한 방법으로 작동할 수 있고 이전 실시예들과 유사한 장점을 가질 수 있다.
도 9는 상기 자기 접합들(100, 100',및/또는 100")에 사용될 수 있는 자유층(200)의 다른 실시예를 도시한다. 도 9의 사이즈는 실제 비율이 아니며 이해를 위한 것이다. 상기 자유층(200)은 이전 실시예들의 자유층들(130/130'/130")과 유사하며 따라서 유사한 구조를 포함할 수 있다. 상기 자유층(200)은 음의 수직 이방성층들(202, 210), 높은 수직 이방성층(206), 및 상호작용 제어층들(204, 208)을 포함할 수 있다. 상기 음의 수직 이방성층들(202, 210)은 이전 실시예의 층들(132/132')과 유사하고, 상기 높은 수직 이방성층(206)은 이전 실시예의 층들(136/136')과 유사하다. 마찬가지로, 상기 상호작용 제어층들(204, 208)은 이전 실시예의 상호작용 제어층들(134/134')과 유사하다. 상기 자유층(200) 내에서, 상기 높은 수직 이방성층(206)은 두 개의 음의 이방성 층들(202, 210) 사이에 제공될 수 있다. 상기 자유층(200)은 용이 원뿔형 이방성을 가질 수 있다. 따라서, 자기 접합 내에 사용시에, 상기 자유층(200)은 열적 안정성, 축소성, 또는 낮은 임계 스위칭 전류의 손상 없이 개선된 기입 에러율을 가질 수 있다.
도 10은 상기 자기 접합들(100, 100', 및/또는 100")에 사용될 수 있는 또 다른 자유층(200')의 실시예를 도시한다. 도 10의 사이즈는 실제 비율이 아니며 이해를 위한 것이다. 상기 자유층(200')은 이전 실시예들의 자유층들(130/130'/130"/200)과 유사하며 따라서 유사한 구조를 포함할 수 있다. 상기 자유층(200')은 높은 수직 이방성층들(202', 210'), 음의 수직 이방성층(206'), 및 상호작용 제어층들(204', 208')을 포함할 수 있다. 상기 높은 수직 이방성층들(202', 210')은 이전 실시예의 층들(136/136'/206')과 유사하고, 상기 음의 수직 이방성층(206')은 이전 실시예의 층들(132/132'/202/210)과 유사하다. 마찬가지로, 상기 상호작용 제어층들(204', 208')은 이전 실시예의 상호작용 제어층들(134/134'/204/208)과 유사하다. 상기 자유층(200') 내에서, 상기 음의 수직 이방성층(206')은 두 개의 높은 이방성 층들(202', 210') 사이에 제공될 수 있다. 상기 자유층(200')은 용이 원뿔형 이방성을 가질 수 있다. 따라서, 자기 접합 내에서 사용시에, 상기 자유층(200')은 열적 안정성, 축소성, 또는 낮은 임계 스위칭 전류의 손상 없이 개선된 기입 에러율을 가질 수 있다.
도 11은 용이 원뿔형 이방성을 갖는 자유층을 포함하는 또 다른 자기 접합(250)의 실시예를 도시한다. 도 11의 사이즈는 실제 비율이 아니며 이해를 위한 것이다. 상기 자기 접합(250)은 STT-RAM과 같은 자기 메모리에 사용될 수 있다. 상기 자기 접합(250)은 자기 접합(100, 100', 100")과 유사하며, 따라서 유사한 구조를 포함할 수 있다. 상기 자기 접합(250)은 이전 실시예들의 상기 선택적 씨드층(들)(102/102'), 상기 선택적 고정층(104/104'), 상기 피고정층(110/110'), 상기 비자성 스페이서층(120/120'), 상기 자유층(130/130') 및 상기 선택적 캐핑층(들)(140/140')과 각각 유사한 선택적 씨드층(들)(252"), 선택적 고정층(254), 피고정층(256), 비자성 스페이서층(258), 자유층(260) 및 선택적 캐핑층(들)(268)을 포함할 수 있다. 또한, 상기 자기 접합(250)은 추가적인 비자성 스페이서층(262), 추가적인 피고정층(264), 추가적인 선택적 고정층(266)을 더 포함할 수 있다. 따라서, 상기 자기 접합(250)은 이중 접합(dual junction)을 가질 수 있다. 상기 추가적인 비자성 스페이서층(262), 상기 추가적인 피고정층(264), 상기 추가적인 선택적 고정층(266)은 각각 상기 비자성 스페이서층(258), 상기 피고정층(256), 및 상기 선택적 고정층(254)과 유사할 수 있다. 따라서, 상기 자기 접합(250)은 이전 실시예들의 자기 접합들(100, 100', 100")과 유사한 장점을 가질 수 있다. 또한, 상기 자기 접합(250)은 이중 터널링 접합과 같은 이중 접합을 포함하기 때문에, 상기 자기 접합(250)의 스위칭 전류를 낮출 수 있고 스위칭 특성들이 개선될 수 있다.
도 12는 자기 접합 구조를 제조하기 위한 방법(300)의 일 실시예를 도시한다. 설명의 간소화를 위하여, 일정 단계들은 생략되거나 타 단계들과 결합될 수 있다. 상기 방법(300)은 상기 자기 접합(100)의 맥락에서 기술되었으나, 다른 실시예들의 자기 접합들(100', 100", 및/또는 250)과 같은 자기 접합들에 사용될 수 있다. 또한, 상기 방법(300)은 자기 메모리들의 제조 방법의 일부가 될 수 있다. 따라서, 상기 방법(300)은 STT-RAM 또는 다른 자기 메모리의 제조에 사용될 수 있다. 상기 방법(300)은 상기 씨드층(들)(102) 및 선택적 고정층(104)이 제공된 후에 수행될 수 있다.
상기 피고정층(110)이 단계(302)를 통하여 제공될 수 있다. 상기 단계(302)는 상기 피고정층(110)에 적합합 물질들을 적합한 두께로 증착하는 것을 포함할 수 있다. 상기 적합한 물질 및/또는 적합한 두께는 이전 실시예에서 예시된 물질들 및/또는 두께이거나 이로부터 당업자가 유추할 수 있는 것을 지칭할 수 있으며, 이하 설명에서도 마찬가지이다. 또한, 상기 단계(302)는 합성 반강자성층(SAF층)을 제공하는 것을 포함할 수 있다. 상기 비자성 스페이서층(120)이 단계(304)를 통하여 제공될 수 있다. 상기 단계(304)는 MgO와 같은 비자성 물질들을 증착하는 것을 포함할 수 있으나, 이에 한정되지 않는다. 또한, 상기 단계(304)에서는 상기 비자성 스페이서층(120)에 적합한 물질을 적합한 두께로 증착하는 것을 포함할 수 있다.
상기 자유층(130)이 단계(306)을 통하여 제공될 수 있다. 일 실시예에 있어서, 상기 단계(306)는 자유층(130', 130",200, 및/또는 200')과 같은 복수의 층을 증착하는 것을 포함할 수 있다. 상기 제조 과정은 단계(308)를 통하여 완료될 수 있다. 일 예로, 상기 캐핑층(140)이 상기 단계(308)를 통하여 제공될 수 있다. 다른 실시예에 있어서, 상기 추가적인 스페이서층(262), 상기 추가적인 피고정층(264) 및 상기 추가적인 선택적 고정층(266)이 제공될 수 있다. 일 실시예에 있어서, 상기 자기 접합을 이루는 층들이 증착되어 적층 구조를 형성한 후, 패터닝될 수 있다. 이 경우, 상기 단계(308)는 상기 자기 접합(100)을 패터닝하는 것, 어닐링 공정을 수행하는 것, 또는 상기 자기 접합(100)의 제조를 완결하기 위한 다른 공정을 포함할 수 있다. 또한, 상기 자기 접합(100)이 STT-RAM과 같은 메모리에 사용되는 경우, 상기 단계(308)는 콘택들, 바이어스 구조들, 및 메모리 소자의 다른 부분들을 제공하는 것을 포함할 수 있다. 따라서, 상술한 바와 같이 상기 자기 접합(100,100', 100", 및/또는 250)이 형성될 수 있고, 상기 자기 접합의 장점들이 달성될 수 있다.
상기 자기 접합(100, 100', 100", 및/또는 250)은 자기 메모리에서 사용될 수 있다. 도 13은 이와 같은 자기 메모리(400)의 일 예를 도시한다. 상기 자기 메모리(400)는 워드라인 셀렉터/드라이버(404) 뿐만 아니라, 판독/기입 컬럼 셀렉터/드라이버들(402, 406)을 포함할 수 있다. 또한, 도시되지 않은 다른 요소들이 제공될 수 있다. 상기 자기 메모리(400)의 저장 영역은 자기 저장 셀들(410)을 포함할 수 있다. 상기 자기 저장 셀들 각각은 적어도 하나의 자기 접합(412)과 적어도 하나의 선택 소자(414)를 포함할 수 있다. 일 실시예에 있어서, 상기 선택 소자(414)는 트랜지스터일 수 있다. 상기 자기 접합(412)은 상술한 자기 접합들(100, 100', 100", 및/또는 250) 중 하나일 수 있다. 상기 자기 저장 셀들(410) 당 하나의 자기 접합(412)이 도시되었으나, 다른 실시예에의 경우 셀당 하나 이상의 자기 접합이 제공될 수 있다. 상기 자기 메모리(400)는 낮은 소프트 에러율 및 낮은 임계 스위칭 전류와 같은 상술한 장점들을 가질 수 있다.
본 발명은 다양한 자기 접합들(100, 100', 100", 및/또는 250) 및 자유층들(130, 130', 130", 200, 및 200')을 개시하였다. 상기 자기 접합들(100, 100', 100", 및/또는 250)의 다양한 특징들은 상호 결합될 수 있다. 따라서, 낮은 기록 에러율, 수직 이방성, 열적 안정성, 및/또는 축소성과 같은 하나 또는 그 이상의 장점들이 달성될 수 있다.
본 발명은 자기 접합을 제공하는 방법 및 시스템, 및 자기 접합을 이용하여 제조된 메모리를 포함한다. 상기 방법 및 시스템은 상술한 실시예들을 예로 설명되었으나, 당업자는 본 발명의 범위 내에서 상기 실시예들에 대한 수정이 가능할 것이다. 따라서, 당업자는 발명의 범위를 벗어나지 않는 범위에서 이에 대한 다양한 수정을 할 수 있을 것이다.
102, 102', 102": 선택적 씨드층(들)
104, 104', 104": 선택적 고정층
110, 110', 110": 피고정층
120, 120', 120":비자성 스페이서층
130, 130', 130": 용이 원뿔형 이방성을 갖는 자유층
140, 140', 140": 선택적 캐핑층

Claims (27)

  1. 피고정층;
    비자성 스페이서층; 및
    용이 원뿔형 자기 이방성(easy cone magnetic anisotropy)을 갖는 자유층을 포함하고,
    상기 비자성 스페이서층은 상기 피고정층과 상기 자유층 사이에 제공되고,
    기록 전류하에서, 상기 자유층은 복수의 안정한 자성 상태들 사이에서 스위칭될 수 있는 자기 접합.
  2. 제 1 항에 있어서, 상기 자유층은 높은 수직 이방성층, 음의 수직 이방성층, 및 상기 높은 수직 이방성층과 상기 음의 수직 이방성층 사이에 제공되는 상호작용 제어층을 포함하고,
    상기 높은 수직 이방성층 및 상기 음의 수직 이방성층은 상기 용이 원뿔형 자기 이방성을 제공하는 자기 접합.
  3. 제 2 항에 있어서, 상기 높은 수직 이방성층은 적어도 1000 에르스텟(Oersted)의 수직 이방성 필드를 갖는 자기 접합.
  4. 제 3 항에 있어서, 상기 수직 이방성 필드는 적어도 5000 에르스텟인 자기 접합.
  5. 제 2 항에 있어서, 상기 상호작용 제어층은 Ru, Ta, Mg, MgO, Ti, W, 및 Cr 중 적어도 하나를 포함하는 자기 접합.
  6. 제 5 항에 있어서, 상기 상호작용 제어층은 0.1nm 이상 1.5nm 이하의 두께를 갖는 자기 접합.
  7. 제 2 항에 있어서, 상기 높은 수직 이방성층은 상기 음의 수직 이방성층보다 상기 피고정층에 근접한 자기 접합.
  8. 제 2 항에 있어서, 상기 음의 수직 이방성층은 상기 높은 수직 이방성층보다 상기 피고정층에 근접한 자기 접합.
  9. 제 2 항에 있어서, 상기 자유층은 추가적인 음의 수직 이방성층 및 추가적인 상호작용 제어층을 더 포함하고, 상기 추가적인 상호작용 제어층은 상기 높은 수직 이방성층과 상기 추가적인 음의 수직 이방성층 사이에 제공되는 자기 접합.
  10. 제 2 항에 있어서, 상기 음의 수직 이방성층은 부분적인 수직 이방성을 더 갖는 자기 접합.
  11. 제 1 항에 있어서, 상기 자유층은 상기 자기 접합의 면에 수직한 방향으로부터 0도(zero degree)에서 극대값을 갖는 이방성 에너지를 갖는 자기 접합.
  12. 제 11 항에 있어서, 상기 극대값은 볼츠만 상수에 상기 자기 접합의 온도를 곱한 값에 최소 10배인 자기 접합.
  13. 제 12 항에 있어서, 상기 극대값은 볼츠만 상수에 상기 자기 접합의 온도를 곱한 값에 최소 20배인 자기 접합.
  14. 제 1 항에 있어서, 상기 비자성 스페이서층은 터널링 장벽층인 자기 접합.
  15. 제 14 항에 있어서, 상기 비자성 스페이서층은 결정성 MgO를 포함하는 자기 접합.
  16. 제 1 항에 있어서, 추가적인 피고정층 및 추가적인 비자성 스페이서층을 더 포함하고, 상기 추가적인 비자성 스페이서층은 상기 추가적인 피고정층과 상기 자유층 사이에 제공되는 자기 접합.
  17. 제 16 항에 있어서, 상기 비자성 스페이서층 및 상기 추가적인 비자성 스페이서층 중 적어도 하나는 터널링 장벽층인 자기 접합.
  18. 각각 적어도 하나 이상의 자기 접합을 포함하는 복수의 자기 저장 셀들을 포함하고,
    상기 자기 접합 중 적어도 하나는 피고정층, 용이 원뿔형 자기 이방성을 갖는 자유층, 및 상기 피고정층과 상기 자유층 사이의 비자성 스페이서층을 포함하고, 상기 자유층은 기록 전류하에서 복수의 안정한 자성 상태들 사이에서 스위칭될 수 있는 자기 메모리 소자.
  19. 제 18 항에 있어서, 상기 자유층은 높은 수직 이방성층, 음의 수직 이방성층, 및 상기 높은 수직 이방성층과 상기 음의 수직 이방성층 사이의 상호작용 제어층을 포함하고,
    상기 높은 수직 이방성층 및 상기 음의 수직 이방성층은 상기 용이 원뿔형 자기 이방성을 제공하는 자기 메모리 소자.
  20. 제 19 항에 있어서, 상기 높은 수직 이방성층은 적어도 1000 에르스텟(Oersted)의 수직 이방성 필드를 갖는 자기 메모리 소자.
  21. 제 20 항에 있어서, 상기 수직 이방성 필드는 적어도 5000 에르스텟인 자기 메모리 소자.
  22. 제 19 항에 있어서, 상기 자유층은 추가적인 음의 수직 이방성층 및 추가적인 상호작용 제어층을 더 포함하고, 상기 추가적인 상호작용 제어층은 상기 높은 수직 이방성층과 상기 추가적인 음의 수직 이방성층 사이에 제공되는 자기 메모리 소자.
  23. 제 19 항에 있어서, 상기 음의 수직 이방성층은 부분적 수직 이방성을 더 갖는 자기 메모리 소자.
  24. 제 18 항에 있어서, 상기 자유층은 상기 자기 접합의 면에 수직한 방향으로부터 0도(zero degree)에서 극대값을 갖는 이방성 에너지를 갖는 자기 메모리 소자.
  25. 제 24 항에 있어서, 상기 극대값은 볼츠만 상수에 상기 자기 접합의 온도를 곱한 값에 최소 10배인 자기 메모리 소자.
  26. 제 25 항에 있어서, 상기 극대값은 볼츠만 상수에 상기 자기 접합의 온도를 곱한 값에 최소 20배인 자기 메모리 소자.
  27. 제 18 항에 있어서, 상기 자기 접합은 각각:
    추가적인 피고정층; 및
    상기 추가적인 피고정층과 상기 자유층 사이에 제공되는 추가적인 비자성 스페이서층을 더 포함하는 자기 메모리 소자.
KR1020110110138A 2010-11-05 2011-10-26 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템 KR101893908B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/940,926 2010-11-05
US12/940,926 US8399941B2 (en) 2010-11-05 2010-11-05 Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements

Publications (2)

Publication Number Publication Date
KR20120048482A true KR20120048482A (ko) 2012-05-15
KR101893908B1 KR101893908B1 (ko) 2018-08-31

Family

ID=45350399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110138A KR101893908B1 (ko) 2010-11-05 2011-10-26 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템

Country Status (6)

Country Link
US (1) US8399941B2 (ko)
EP (1) EP2450903B1 (ko)
JP (1) JP5961785B2 (ko)
KR (1) KR101893908B1 (ko)
CN (1) CN102468424B (ko)
TW (1) TWI556233B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140091481A (ko) * 2013-01-11 2014-07-21 삼성전자주식회사 용이 콘 이방성을 가지는 자기 터널 접합 소자들을 제공하는 방법 및 시스템
KR20150016162A (ko) * 2013-08-02 2015-02-11 삼성전자주식회사 패키지 구조체를 포함하며 스핀 전달 토크 메모리들에서 사용될 수 있는 자기 접합들을 제공하는 방법 및 시스템
US9236105B2 (en) 2013-03-15 2016-01-12 Samsung Electornics Co., Ltd. Magnetic memory devices and methods of writing data to the same
KR20170057806A (ko) * 2015-11-17 2017-05-25 삼성전자주식회사 스핀 토크 전가를 이용하는 프로그램 가능한 자기 탄성 자유막을 갖는 자기 접합

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432009B2 (en) * 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
JP5172004B1 (ja) * 2011-09-20 2013-03-27 株式会社日立製作所 磁気記録ヘッド及び磁気記録装置
JP5987302B2 (ja) 2011-11-30 2016-09-07 ソニー株式会社 記憶素子、記憶装置
JP5982794B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
JP5982795B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
US9129690B2 (en) * 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US9029965B2 (en) * 2012-12-03 2015-05-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
JP2014116474A (ja) * 2012-12-10 2014-06-26 Samsung R&D Institute Japan Co Ltd 磁気抵抗素子
JP6064656B2 (ja) * 2013-02-18 2017-01-25 株式会社デンソー センサ用磁気抵抗素子、およびセンサ回路
KR101991900B1 (ko) 2013-03-13 2019-06-24 삼성전자주식회사 메모리 장치의 동작 방법, 이를 이용한 메모리 장치 및 이를 포함하는 메모리 시스템
WO2014188525A1 (ja) * 2013-05-22 2014-11-27 株式会社日立製作所 スピン波デバイス及びスピン波デバイスを用いた論理回路
WO2015029514A1 (ja) * 2013-08-29 2015-03-05 三菱電機株式会社 磁気抵抗効果素子を備えた磁界検出器、および電流検出器
US9460397B2 (en) 2013-10-04 2016-10-04 Samsung Electronics Co., Ltd. Quantum computing device spin transfer torque magnetic memory
US9099120B1 (en) 2014-04-09 2015-08-04 HGST Netherlands, B.V. Interlayer coupling field control in tunneling magnetoresistive read heads
WO2016186178A1 (ja) * 2015-05-21 2016-11-24 国立研究開発法人産業技術総合研究所 ノンコリニア磁気抵抗素子
CN105355780B (zh) * 2015-11-03 2018-12-25 湖北中部慧易数据科技有限公司 一种磁性元件、存储器***及其写操作方法
US9966901B2 (en) 2015-11-19 2018-05-08 Samsung Electronics Co., Ltd. Spin-torque oscillator based on easy-cone anisotropy
JP6968398B2 (ja) * 2017-02-14 2021-11-17 国立研究開発法人産業技術総合研究所 磁気抵抗素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215967A1 (en) * 2006-03-20 2007-09-20 Te-Ho Wu System and method for reducing critical current of magnetic random access memory
JP2010109372A (ja) * 2008-10-30 2010-05-13 Korea Inst Of Science & Technology 二重磁気異方性自由層を有する磁気トンネル接合構造

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
KR100374792B1 (ko) 2000-12-29 2003-03-04 삼성전자주식회사 수직 자기 기록 디스크
JP2002324929A (ja) * 2001-04-26 2002-11-08 Canon Inc トンネル磁気抵抗効果素子
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
US6741496B2 (en) 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
JP3854836B2 (ja) 2001-09-28 2006-12-06 キヤノン株式会社 垂直磁化膜を用いた磁気メモリの設計方法
TWI222763B (en) 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
US6909630B2 (en) * 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM memories utilizing magnetic write lines
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US7057862B2 (en) * 2004-02-10 2006-06-06 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-plane-magnetoresistive sensor with free layer stabilized against vortex magnetic domains generated by the sense current
US7283333B2 (en) 2004-02-11 2007-10-16 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned double tunnel junction head
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) * 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7057921B2 (en) 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
US7286395B2 (en) * 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
US7502249B1 (en) 2006-07-17 2009-03-10 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7532505B1 (en) 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
FR2904724B1 (fr) * 2006-08-03 2011-03-04 Commissariat Energie Atomique Dispositif magnetique en couches minces a forte polarisation en spin perpendiculaire au plan des couches, jonction tunnel magnetique et vanne de spin mettant en oeuvre un tel dispositif
US7486551B1 (en) 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US7486552B2 (en) * 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
JP2009043993A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd 磁気抵抗効果素子、磁気記憶装置、磁気メモリ装置
JP2009081215A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP5455313B2 (ja) * 2008-02-21 2014-03-26 株式会社東芝 磁気記憶素子及び磁気記憶装置
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
KR101616046B1 (ko) * 2009-10-05 2016-04-27 삼성전자주식회사 발진기 및 그 동작방법
JP5655391B2 (ja) * 2010-06-23 2015-01-21 ソニー株式会社 記憶素子及び記憶装置
JP5085703B2 (ja) * 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215967A1 (en) * 2006-03-20 2007-09-20 Te-Ho Wu System and method for reducing critical current of magnetic random access memory
JP2010109372A (ja) * 2008-10-30 2010-05-13 Korea Inst Of Science & Technology 二重磁気異方性自由層を有する磁気トンネル接合構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140091481A (ko) * 2013-01-11 2014-07-21 삼성전자주식회사 용이 콘 이방성을 가지는 자기 터널 접합 소자들을 제공하는 방법 및 시스템
US9236105B2 (en) 2013-03-15 2016-01-12 Samsung Electornics Co., Ltd. Magnetic memory devices and methods of writing data to the same
KR20150016162A (ko) * 2013-08-02 2015-02-11 삼성전자주식회사 패키지 구조체를 포함하며 스핀 전달 토크 메모리들에서 사용될 수 있는 자기 접합들을 제공하는 방법 및 시스템
KR20170057806A (ko) * 2015-11-17 2017-05-25 삼성전자주식회사 스핀 토크 전가를 이용하는 프로그램 가능한 자기 탄성 자유막을 갖는 자기 접합

Also Published As

Publication number Publication date
JP5961785B2 (ja) 2016-08-02
CN102468424B (zh) 2016-01-20
KR101893908B1 (ko) 2018-08-31
TWI556233B (zh) 2016-11-01
EP2450903B1 (en) 2015-02-18
EP2450903A1 (en) 2012-05-09
TW201234360A (en) 2012-08-16
US8399941B2 (en) 2013-03-19
JP2012104825A (ja) 2012-05-31
US20120112295A1 (en) 2012-05-10
CN102468424A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
KR101893908B1 (ko) 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템
KR101910922B1 (ko) 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템
KR101953791B1 (ko) 반-금속성 강자성체들을 이용한 자기 접합을 제공하는 방법 및 시스템
JP5600344B2 (ja) 磁気抵抗効果素子及び磁気メモリ
US8456898B2 (en) Magnetic element having perpendicular anisotropy with enhanced efficiency
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
US8796796B2 (en) Method and system for providing magnetic junctions having improved polarization enhancement and reference layers
US8378438B2 (en) Method and system for providing magnetic elements having enhanced magnetic anisotropy and memories using such magnetic elements
JP5787972B2 (ja) 逆デュアル磁気トンネル接合要素を提供するための方法およびシステム
US8704319B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8710602B2 (en) Method and system for providing magnetic junctions having improved characteristics
KR20190104865A (ko) 자기접합 및 하이브리드 캡핑층을 갖는 자기장치, 이를 이용하는 자기메모리 및 자기장치의 제공방법
TW201913656A (zh) 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置
KR20150018390A (ko) 체심입방 코발트를 이용하며, 스핀 전달 토크 메모리들에서 사용하기 적합한 자기 접합들을 제공하는 방법 및 시스템
KR102043362B1 (ko) 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템
JP5777124B6 (ja) 磁気抵抗効果素子、磁性膜、及び、磁性膜の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant