JP2014116474A - 磁気抵抗素子 - Google Patents

磁気抵抗素子 Download PDF

Info

Publication number
JP2014116474A
JP2014116474A JP2012269845A JP2012269845A JP2014116474A JP 2014116474 A JP2014116474 A JP 2014116474A JP 2012269845 A JP2012269845 A JP 2012269845A JP 2012269845 A JP2012269845 A JP 2012269845A JP 2014116474 A JP2014116474 A JP 2014116474A
Authority
JP
Japan
Prior art keywords
layer
magnetization
ferromagnetic
magnetoresistive element
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012269845A
Other languages
English (en)
Inventor
Yoshiaki Sonobe
義明 園部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung R&D Institute Japan Co Ltd
Original Assignee
Samsung R&D Institute Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung R&D Institute Japan Co Ltd filed Critical Samsung R&D Institute Japan Co Ltd
Priority to JP2012269845A priority Critical patent/JP2014116474A/ja
Publication of JP2014116474A publication Critical patent/JP2014116474A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】磁化反転電流を低減でき、低電力化が達成された磁気抵抗素子を提供する。
【解決手段】磁化方向が可変な記憶層14と、所定の磁化方向を維持する固定層12と、記憶層14と固定層12との間に設けられた絶縁体層13と、を有するMTJ層を備え、記憶層14は、強磁性層41と、垂直磁化保持層43と、強磁性層41と垂直磁化保持層43との間に設けられ、強磁性層41と垂直磁化保持層43との磁気結合を制御する磁気結合制御層42と、を備えてなる磁気抵抗素子である。
【選択図】図2

Description

本発明は、STT−MRAM(Spin Transfer Torque Magnetic Random Access Memory:磁気メモリ)、レーストラックメモリ(Racetrack-memory:磁気ベースの不揮発性メモリ)、HDDの読み出しヘッド等の垂直磁化強磁性体の磁気抵抗効果を用いた磁気抵抗素子に関する。
垂直磁化を有し磁気抵抗効果によって読み出しを行う磁気抵抗素子は、微細化に対する熱擾乱耐性が高く、次世代のメモリ等として期待されている。このような次世代メモリの基本構成材料として、高垂直磁気異方性を有し、高いスピン分極率を持つ強磁性材料が要求されているが、材料自体が垂直磁気異方性を持ち、理論的に高いスピン分極率を持っている材料は、Mn−Ga系等の材料しかなく、材料選択範囲が非常に狭いのが実状であり、高い垂直磁気異方性を持つ強磁性体薄膜を形成するのは困難である。
一方、上記解決策として、MTJ(Magnetic Tunnel Junction:磁気トンネル接合)層に垂直磁化保持層を結合させる方法が提案されている。このような従来の磁気抵抗素子として、例えば、スピンモーメントが膜面に垂直な方向に向いて前記スピンモーメントの方向が固定された磁性膜を有する磁化固着層と、スピンモーメントが膜面に垂直な方向に向く磁気記録層と、前記磁化固着層と前記磁気記録層との間に設けられる非磁性層と、前記磁化固着層の少なくとも側面に設けられた反強磁性膜と、を備えたものがある。(例えば、特許文献1参照)。
また、第1の強磁性層/トンネル障壁層/第2の強磁性層の3層構造を含む強磁性トンネル接合を有し、前記第1の強磁性層は前記第2の強磁性層よりも保磁力が大きく、前記2つの強磁性層の磁化の相対的角度によりトンネルコンダクタンスが変化する磁気抵抗効果素子であり、前記第2の強磁性層の端部の磁化が前記第2の強磁性層の磁化容易軸方向と直交する成分を持つ方向に固着されている磁気抵抗素子も紹介されている。(例えば、特許文献2参照)。
そしてまた、膜面垂直方向に磁化容易軸を有する磁化方向が可変の第1磁性層と、膜面垂直方向に磁化容易軸を有する磁化方向が不変の第2磁性層と、前記第1磁性層と前記第2磁性層との間に設けられる第1非磁性層とを有し、前記第1磁性層は、CoとPd、又は、CoとPtが原子稠密面に対して交互に積層されるCoPd合金、又は、CoPt合金を有し、c軸が膜面垂直方向を向く強磁性体から構成され、前記第1磁性層の磁化方向は、前記第1磁性層、前記第1非磁性層及び前記第2磁性層を貫く双方向電流により変化する磁気抵抗素子も紹介されている。(例えば、特許文献3参照)。
特開2005−32878号公報 特開2005−150303号公報 特開2011−71352号公報
MTJ層に垂直磁化保持層を結合させる方法により、高いスピン分極率を有する材料範囲が、ハーフメタル系、ホイスラー系等に拡大され選択範囲が拡大したが、素子の膜厚が大きくなるため磁化反転電流が増大し、低電力化することが困難である。
本発明は、このような事情に鑑みなされたものであり、磁化反転電流を低減でき、低電力化が達成された磁気抵抗素子を提供することを目的とする。
この目的を達成するため本発明は、磁化方向が可変な記憶層と、所定の磁化方向を維持する固定層と、前記記憶層と固定層との間に設けられた絶縁体層と、を有するMTJ層を備えた磁気抵抗素子であって、前記記憶層は、第1強磁性層と、第1垂直磁化保持層と、前記第1強磁性層と第1垂直磁化保持層との間に設けられ、当該第1強磁性層と第1垂直磁化保持層との磁気結合を制御する磁気結合制御層と、を備えてなる磁気抵抗素子を提供するものである。
この構成を備えた磁気抵抗素子は、記憶層の第1強磁性層と第1垂直磁化保持層との間に設けられた磁気結合制御層の厚さを適宜変更することで、抵抗変化率、熱安定性、記録電流、磁化反転スピード等の各種パラメータを最適化することができる。したがって、磁化反転電流を低減でき、低電力化を達成することができる。
また、本発明に係る磁気抵抗素子は、前記固定層が第2強磁性層と、第2垂直磁化保持層とを備えることができる。この構成の場合、前記第1及び第2垂直磁化保持層(即ち、MTJ層の垂直磁化保持層)の垂直磁気異方性定数が、前記第1及び第2強磁性層(即ち、MTJ層の強磁性層)の垂直磁気異方性定数より大きくなるよう設定することで、磁化反転電流をさらに効率よく低減することができ、さらに低電力である磁気抵抗素子を提供することができる。
そしてまた、前記MTJ層の強磁性層の垂直磁気異方性定数は、0または負の値を有するように設定することもできる。このようにすることで、磁化反転電流を一層効率よく低減することができ、より低電力である磁気抵抗素子を提供することができる。
また、前記MTJ層の強磁性層は、分極率が大きなハーフメタルまたはホイスラー材料から形成することができる。
本発明によれば、磁化反転電流が低減され、低電力化が達成された磁気抵抗素子を提供することができる。
本発明の実施形態に係る磁気抵抗素子の主要部を模式的に示す断面図である。 図1に示す磁気抵抗素子の記憶層を模式的に拡大して示す断面図である。 本発明の実施形態に係る磁気抵抗素子及び従来の磁気抵抗素子における電流密度と反転確率との関係を示す図である。 本発明の実施形態に係る磁気抵抗素子及び従来の磁気抵抗素子における異方性と反転電流密度との関係を示す図である。
次に、本発明の実施形態に係る磁気抵抗素子について図面を参照して説明する。なお、以下に記載される実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定するものではない。したがって、本発明は、その要旨を逸脱しない限り、様々な形態で実施することができる。
図1は、本発明の実施形態に係る磁気抵抗素子の主要部を模式的に示す断面図、図2は、図1に示す磁気抵抗素子の記憶層を模式的に拡大して示す断面図である。なお、前記各図では、説明を判り易くするため、各部材の厚さやサイズ、拡大・縮小率等は、実際のものとは一致させずに記載した。
図1に示すように、本実施形態に係る磁気抵抗素子は、ベース電極11上に形成された固定層12と、固定層12上に形成された絶縁体層13と、絶縁体層13上に形成された記憶層14と、記憶層14上に形成されたキャップ層15と、を有しており、ベース電極11には、トランジスタ16が接続されている。この磁気抵抗素子は、固定層12、絶縁体層13、記憶層14によりMTJ層(磁気トンネル接合層)を構成している。
また、この磁気抵抗素子は、スピン注入磁化反転方式によって書き込みを行う。即ち、磁気抵抗素子は、スピン注入書込み方式に用いる磁気抵抗素子である。即ち、書き込みの際は、固定層12から記憶層14へ、または、記憶層14から固定層12へ、膜面垂直方向に電流を流すことによって、スピン情報を蓄積される電子が固定層12から記憶層14に注入される。そして、この注入される電子のスピン角運動量が、スピン角運動量の保存則にしたがって記憶層14の電子に移動されることによって、記憶層14の磁化が反転することになる。言い換えれば、各層に対し膜面垂直方向に流すスピン偏極電流の方向に応じて、固定層12と記憶層14の磁化の相対角を平行、反平行状態(即ち、抵抗の極小、極大)に変化させ、二進情報の“0”または“1”に対応づけることにより、情報を記憶する。
固定層12は、膜面に垂直な方向に磁化容易軸を有し、記憶層14に対し磁化方向(図1に示す固定層12に記載する矢印参考)が固定されている。なお、図1では、固定層12の磁化方向は、典型例としてベース電極11に対し上を向いているが、下(ベース電極11側)を向いていてもよい。この固定層12は、特に図示しないが、強磁性層と垂直磁化保持層を有している。なお、固定層12は、磁化固定層、参照層、磁化参照層、ピン層、基準層、磁化基準層等と称されることもある。
固定層12としては、記憶層14に対し、容易に磁化方向が変化しない材料を選択することが好ましい。即ち、実効的な磁気異方性Kueff及び飽和磁化Msが大きく、また磁気緩和定数αが大きい材料を選択することが好ましい。しかしながら、固定層12を構成する材料は、特に限定されるものではなく、諸条件により任意の材料から選択することができる。
絶縁体層13は、トンネルバリア層であり、MgO等の絶縁膜から構成されている。なお、絶縁体層13を構成する材料としては、NaCl構造を有する酸化物が好ましく、前述したMgOの他、CaO、SrO、TiO、VO、NbO等が挙げられるが、絶縁体層13としての機能に支障をきたさない限り、特に限定されるものではない。
記憶層14は、膜面に垂直な方向に磁化容易軸を有し、膜面と交わる面に沿って回転する。この記憶層14は、図2に示すように、強磁性層41と、強磁性層41上に形成された磁気結合制御層42と、磁気結合制御層42上に形成された垂直磁化保持層43を有している。即ち、記憶層14は、強磁性層41と垂直磁化保持層43との間に、強磁性層41と垂直磁化保持層43との磁気結合を制御する磁気結合制御層42が設けられた構成を有している。なお、記憶層14は、自由層、磁化自由層、磁化可変層等と称されることもある。
強磁性層41は、例えば、ハーフメタルまたはホイスラー材料からを選択することが好ましい。
磁気結合制御層42は、例えば、Pd、Pt、Ru、MgO等から構成することができる。また、磁気的な結合の大きさは、磁気結合制御層42の厚さ(膜厚)が2nm以下となるように適宜変化させることで、抵抗変化率、熱安定性、記録電流、磁化反転スピード等のパラメータを最適化することができる。
垂直磁化保持層43は、L1型のFePdまたはFePtから構成された高垂直磁気異方性材料から構成することができる。
キャップ層15は、記憶層14の酸化防止等、主として保護層として機能するものである。
次に、本実施形態に係る磁気抵抗素子において、固定層12、絶縁体層13、記憶層14から構成されるMTJ層の強磁性層の垂直磁気異方性定数(Ku)と、当該MTJ層の垂直磁化保持層の垂直磁気異方性定数(Ku)が、図3に示す値(Ku<Ku)となるように構成したサンプルについて電流密度と反転確率との関係を測定した。この結果を図3に示す。
なお、MTJ層の強磁性層とは、固定層12及び記憶層14の強磁性層のことであり、MTJ層の垂直磁化保持層とは、固定層12及び記憶層14の垂直磁化保持層のことである。
また、比較として、記憶層に磁気結合制御層が形成されていない単層膜(SL)を有する従来のMTJ層について電流密度と反転確率との関係を測定した。この結果を図3に示す。なお、この従来のMTJ層の場合、強磁性層の垂直磁気異方性定数(Ku)と垂直磁化保持層の垂直磁気異方性定数(Ku)は同じである。
図3から、反転電流密度は、強磁性層の垂直磁気異方性定数(Ku)の減少とともに低下していることが分かる。また、の垂直磁気異方性定数(Ku)が負であると、単層膜よりも反転電流密度が低下したことが分かる。
なお、最小反転電流密度は、Kuが−10.0Merg/cmのときであり、7.94GA/mであった。また、単層膜(SL)を有する従来のMTJ層の反転電流密度と比較すると、約8%減少していた。
次に、図4に示すように、5種類のAILを示すサンプルと単層膜(SL)を有する従来のMTJ層について、強磁性層の垂直磁気異方性定数(Ku)と反転電流密度との関係を測定した。この結果を図4に示す。なお、図4において、AIL=1.00μerg/cmのとき、磁気結合制御層42の膜厚は最薄(ほぼ0)であり、AIL=0.03μerg/cmのとき、磁気結合制御層42の膜厚は最厚である。即ち、磁気結合制御層42の膜厚は、AILが小さくなるほど厚くなっている。
図4から、AILの値によって、反転電流密度が最小となる強磁性層の垂直磁気異方性定数(Ku)が変化することが分かる。AILが0.05μerg/cm、0.03μerg/cmでは、Kuが2Merg/cm付近で反転電流密度が急激に増加したことが分かる。また、AILが0.03μerg/cmでは、Kuが負である場合、Kuが減少するほど反転電流密度が増加することが分かる。
以上から、記憶層14に磁気結合制御層42を設けることにより、反転記録電流を小さくでき、低電力化が可能になることが立証された。
11 ベース電極
12 固定層
13 絶縁体層
14 記憶層
15 キャップ層
16 トランジスタ
41 強磁性層
42 磁気結合制御層
43 垂直磁化保持層

Claims (4)

  1. 磁化方向が可変な記憶層と、所定の磁化方向を維持する固定層と、前記記憶層と固定層との間に設けられた絶縁体層と、を有する磁気トンネル接合層を備えた磁気抵抗素子であって、
    前記記憶層は、
    第1強磁性層と、
    第1垂直磁化保持層と、
    前記第1強磁性層と第1垂直磁化保持層との間に設けられ、当該第1強磁性層と第1垂直磁化保持層との磁気結合を制御する磁気結合制御層と、
    を備えてなる磁気抵抗素子。
  2. 前記固定層は、第2強磁性層と、第2垂直磁化保持層と、を備えてなり、
    前記第1及び第2垂直磁化保持層の垂直磁気異方性定数が、前記第1及び第2強磁性層の垂直磁気異方性定数より大きい請求項1記載の磁気抵抗素子。
  3. 前記第1及び第2強磁性層の垂直磁気異方性定数が、0または負の値を有する請求項1または請求項2記載の磁気抵抗素子。
  4. 前記第1及び第2強磁性層が、ハーフメタルまたはホイスラー材料からなる請求項1ないし請求項3のいずれか一項に記載の磁気抵抗素子。

JP2012269845A 2012-12-10 2012-12-10 磁気抵抗素子 Pending JP2014116474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012269845A JP2014116474A (ja) 2012-12-10 2012-12-10 磁気抵抗素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012269845A JP2014116474A (ja) 2012-12-10 2012-12-10 磁気抵抗素子

Publications (1)

Publication Number Publication Date
JP2014116474A true JP2014116474A (ja) 2014-06-26

Family

ID=51172170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012269845A Pending JP2014116474A (ja) 2012-12-10 2012-12-10 磁気抵抗素子

Country Status (1)

Country Link
JP (1) JP2014116474A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9715915B2 (en) 2014-10-30 2017-07-25 Samsung Electronics Co., Ltd. Magneto-resistive devices including a free layer having different magnetic properties during operations
US10431279B2 (en) 2017-02-07 2019-10-01 Samsung Electronics Co., Ltd. Magnetoresistive memory device
US10566042B2 (en) 2017-11-27 2020-02-18 Samsung Electronics Co., Ltd. Magnetic tunnel junction devices and magnetoresistive memory devices
US10840435B2 (en) 2018-11-02 2020-11-17 Samsung Electronics Co., Ltd. Magnetic tunnel junction device and magnetic resistance memory device
KR20220054146A (ko) 2020-10-23 2022-05-02 삼성전자주식회사 자기 터널 접합 구조 및 자기 저항 메모리 소자
KR102440814B1 (ko) * 2021-07-01 2022-09-07 한국과학기술연구원 강자성체와 중금속 채널의 스핀 전류를 이용한 나노 스핀 소자
US12004355B2 (en) 2020-10-23 2024-06-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction element and magnetoresistive memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219177A (ja) * 2009-03-16 2010-09-30 Nec Corp 磁気トンネル接合素子、磁気ランダムアクセスメモリ
JP2011129933A (ja) * 2009-12-21 2011-06-30 Samsung Electronics Co Ltd 垂直磁気トンネル接合構造体並びにそれを含む磁性素子、及びその製造方法
JP2012104825A (ja) * 2010-11-05 2012-05-31 Grandis Inc スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219177A (ja) * 2009-03-16 2010-09-30 Nec Corp 磁気トンネル接合素子、磁気ランダムアクセスメモリ
JP2011129933A (ja) * 2009-12-21 2011-06-30 Samsung Electronics Co Ltd 垂直磁気トンネル接合構造体並びにそれを含む磁性素子、及びその製造方法
JP2012104825A (ja) * 2010-11-05 2012-05-31 Grandis Inc スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9715915B2 (en) 2014-10-30 2017-07-25 Samsung Electronics Co., Ltd. Magneto-resistive devices including a free layer having different magnetic properties during operations
US10431279B2 (en) 2017-02-07 2019-10-01 Samsung Electronics Co., Ltd. Magnetoresistive memory device
US10679686B2 (en) 2017-02-07 2020-06-09 Samsung Electronics Co., Ltd. Apparatus including magnetoresistive memory device
US10566042B2 (en) 2017-11-27 2020-02-18 Samsung Electronics Co., Ltd. Magnetic tunnel junction devices and magnetoresistive memory devices
US10840435B2 (en) 2018-11-02 2020-11-17 Samsung Electronics Co., Ltd. Magnetic tunnel junction device and magnetic resistance memory device
KR20220054146A (ko) 2020-10-23 2022-05-02 삼성전자주식회사 자기 터널 접합 구조 및 자기 저항 메모리 소자
US12004355B2 (en) 2020-10-23 2024-06-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction element and magnetoresistive memory device
KR102440814B1 (ko) * 2021-07-01 2022-09-07 한국과학기술연구원 강자성체와 중금속 채널의 스핀 전류를 이용한 나노 스핀 소자

Similar Documents

Publication Publication Date Title
KR101683440B1 (ko) 자기 메모리 소자
US8758909B2 (en) Scalable magnetoresistive element
US10439133B2 (en) Method and system for providing a magnetic junction having a low damping hybrid free layer
US9818932B2 (en) Storage element, storage device, and magnetic head
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
CN106887247B (zh) 信息存储元件和存储装置
US9257635B2 (en) Memory element and memory device
JP2014116474A (ja) 磁気抵抗素子
JP6434103B1 (ja) 磁気メモリ
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
KR20160134598A (ko) 자기 메모리 소자
JP2012238631A (ja) 記憶素子、記憶装置
JP6483403B2 (ja) 磁気抵抗素子、及びstt−mram
WO2013080438A1 (ja) 記憶素子、記憶装置
JP6553857B2 (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP5987302B2 (ja) 記憶素子、記憶装置
US20210098689A1 (en) Magnetoresistive element and magnetic memory
JP6346047B2 (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP2018014376A (ja) 双極性電圧書き込み型磁気メモリ素子
JP2007027197A (ja) 記憶素子
JPWO2018179193A1 (ja) 記憶素子及び記憶素子の駆動方法
US9424903B2 (en) Memory apparatus and memory device
JP2007027196A (ja) 記憶素子
JPWO2010125641A1 (ja) トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160517

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606