JP2011233856A - 発光デバイス - Google Patents

発光デバイス Download PDF

Info

Publication number
JP2011233856A
JP2011233856A JP2010159101A JP2010159101A JP2011233856A JP 2011233856 A JP2011233856 A JP 2011233856A JP 2010159101 A JP2010159101 A JP 2010159101A JP 2010159101 A JP2010159101 A JP 2010159101A JP 2011233856 A JP2011233856 A JP 2011233856A
Authority
JP
Japan
Prior art keywords
light emitting
conductive layer
patterned conductive
emitting device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010159101A
Other languages
English (en)
Inventor
Xi Yan Zhou
錫煙 周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intematixtechnology Center Corp
Intematix Technology Center Corp
Original Assignee
Intematixtechnology Center Corp
Intematix Technology Center Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intematixtechnology Center Corp, Intematix Technology Center Corp filed Critical Intematixtechnology Center Corp
Publication of JP2011233856A publication Critical patent/JP2011233856A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】信頼できる接合性と持続性のある反射性を有する発光デバイスを提供する。
【解決手段】発光デバイス200は、複数の発光チップ28と、発光チップ28を支持する基板20と、発光チップ28からの光の放射および反射を容易にする、基板20を覆う第1のパターン化導電層23と、第1のパターン化導電層23上の第2のパターン化導電層24であって、発光チップ28が層上に位置する第2のパターン化導電層24と、を含む。
【選択図】図2A

Description

本発明は、広範には光電子デバイスに関し、より詳しくは発光デバイスに関する。
発光デバイスは、基板を覆って配列された発光ユニットを含む。発光ユニットと基板との間には、電力を発光ユニットに伝えるとともに、これにより発光ユニットを作用させる導電層が設けられる。また、導電層は、発光ユニットおよび導電ワイヤ搭載用の分離領域を含む。さらに、導電層は、発光ユニットより発した光のビームを下記に述べるようにして反射する。
図1は、従来技術における発光デバイス100の模式的平面図である。図1を参照すると、発光デバイス100は、基板10と、基板10を覆って画定されたダイ取付領域11およびワイヤボンド領域12と、パターン化導電層13とを含んでいる。パターン化導電層13は、ダイ取付領域11内の第1のパッド131と、ワイヤボンド領域12内の第2のパッド132とを含んでいる。発光デバイス100の発光ユニットとして各自機能する少なくとも1つのチップまたはダイ18が、第1のパッド131に取付けられるとともに、外部回路との電気的接続のためにワイヤ17により互いに電気的に相互接続するか第2のパッド132に電気的につなげられている。
通常、パターン化導電層13の第1のパッド131および第2のパッド132は、金(Au)または銀(Ag)で形成されている。Auは、ダイ取付けとワイヤボンドにとって良好な接合信頼性を示す。しかしながら、Auは、可視光スペクトルを通じて高反射性を提供しない。一方、銀(Ag)は、全可視光スペクトルにおいて相対的に高反射性を示す。しかし、Agは、硫化し得、このことは反射性に悪影響を及ぼし得る。また、Agは、移行の問題点にさらされやすく、このことは発光デバイス100において短絡に至り得る。
したがって、信頼できる接合性と持続性のある反射性を有する発光デバイスが望まれている。
本発明の実施の形態は、基板と、前記基板を覆う第1のパターン化導電層であって、アルミニウム(Al)で形成される第1のパターン化導電層と、前記第1のパターン化導電層上の第2のパターン化導電層であって、金(Au)および銀(Ag)のうちの1種から選択された材料で形成される第2のパターン化導電層と、前記第2のパターン化導電層を露光する、前記第1のパターン化導電層上の反射層と、を備える発光デバイスを提供する。
本発明のある実施の形態は、複数の発光チップと、前記発光チップを支持する基板と、前記発光チップからの光の放射および反射を容易にする、前記基板を覆う第1のパターン化導電層と、前記第1のパターン化導電層上の第2のパターン化導電層であって、前記発光チップがこの第2のパターン化導電層上に位置する第2のパターン化導電層と、を備える発光デバイスを提供する。
また、本発明の実施の形態は、第1の領域および第2の領域を含み、前記第1および第2の領域が互いに直接隣接して位置した基板と、光の放射および反射を容易にする前記第1の領域内の複数の第1のユニットと、光の放射および反射を容易にする前記第2の領域内の複数の第2のユニットと、前記第1のユニット上の複数の第1のパッドと、前記第2のユニット上の複数の第2のパッドと、前記第1のパッド上の複数の発光チップと、を備える発光デバイスを特徴とする。
本発明の追加の特徴および利点は、後述する説明において部分的に述べるとともに、その説明から部分的に明らかであるか、本発明の実施によりわかり得る。本発明の特徴および利点は、特に添付の特許請求の範囲において示した要素と組み合わせを用いて実現かつ達成されるであろう。
前述の一般的な説明および後述の詳細な説明は、いずれも典型的かつ説明を目的としたにすぎず、請求項に係る発明に限定されない。
本発明の後述の詳細な説明のみならず、前述の概要は、添付図面と組み合わせて読むと、より良く理解されるであろう。
本発明を図解する目的で実施の形態を図面に示す。しかしながら、本発明は、実施形態に示した具体的構成および手段に限定されない。
図1は、従来技術における発光デバイスの模式的平面図である。 図2Aは、本発明の一実施の形態による発光デバイスの模式的平面図である。 図2Bは、図2Aに図示した発光チップの模式的斜視図である。 図2Cは、図2Aに図示した発光デバイスの模式的断面図である。 図3Aは、本発明の他の実施の形態による発光デバイスの模式的平面図である。 図3Bは、図3Aに図示した発光チップの模式的斜視図である。 図3Cは、図3Aに図示した発光デバイスの模式的断面図である。 図4Aは、本発明のさらなる他の実施の形態による発光デバイスの模式的平面図である。 図4Bは、図4Aに図示した発光デバイスの模式的断面図である。 図5Aは、本発明のさらなる他の実施の形態による発光デバイスの模式的平面図である。 図5Bは、図5Aに図示した発光デバイスの模式的断面図である。
以下、添付図面に図示した本発明の実施の形態を詳細に説明する。可能な限り、同じ符号は、全図を通して同様な部分を示すために使用する。図面は概略的な形状を示しており、正確な寸法ではないことに留意すべきである。
図2Aは、本発明の一実施の形態による発光デバイス200の模式的平面図である。図2Aを参照すると、発光デバイス200は、基板20と、基板20を覆う第1のパターン化導電層23と、第1のパターン化導電層23上の第2のパターン化導電層24と、第2のパターン化導電層24上の複数の発光ダイまたは発光チップ28とを含んでいる。
基板20は、発光チップ28を支持するベースまたはキャリアとして機能する。一例では、基板20は、プリント回路板(PCB)またはリードフレームを含むが、これに限定されず、かつシリコン、セラミック、フレームレタルダント4(FR4)、ガラスおよびメタルの1または2以上から選択された材料で形成され得る。
第1のパターン化導電層23は、所定のまたは相対的に高反射性の材料で形成されている。所定の反射性は、発光デバイス200からの光の放射および反射を容易にすることに十分な高さである。本発明による一例では、第1のパターン化導電層23はアルミニウム(Al)を含み、その反射率は70%以上である。また、第1のパターン化導電層23は、基板20の第1の領域21内の複数の第1の反射ユニット231と、基板20の第2の領域22内の複数の第2の反射ユニット232とを含んでいる。第1の領域21と第2の領域22は、互いに直接隣接するか互いに近接して位置し、発光デバイス200用の反射領域を画定している。一例では、第2の領域22は、第1の領域21を囲み得る。
第2のパターン化導電層24は、相対的に信頼できる接合性がある材料で形成される。本発明による一例では、第2のパターン化導電層24は、金(Au)または銀(Ag)を含んでいる。また、第2のパターン化導電層24は、第1の反射ユニット231上の複数の第1のパッド241と、第2の反射ユニット232上の複数の第2のパッド242とを含んでいる。第1のパッド241は、発光チップ28によるダイ取付用ベースとして各々機能する。また、第2のパッド242は、ワイヤボンド用のベースとして機能する。
発光チップ28は、発光ダイオード(LED)またはレーザーダイオード(LD)を各自含んでおり、ダイ取付工程で第1のパッド241に搭載される。具体的には、チップ28の各々が、接着剤(多くの場合、エポキシベース導電性接着剤、はんだ、はんだペーストまたは共晶合金)を使用して、対応する第1のパッド241の1つに搭載される。また、チップ28のいくつかが、ワイヤボンディング工程で金ワイヤなどの導電ワイヤを介して第2のパッド242の少なくとも1つと電気的に接続される。
本実施の形態では、発光デバイス200は、マトリックス内に配列された複数のチップ28を含んでいる。チップ28の各々は、チップスケールのパッケージレベル内にパッケージ化されている。ただし、他の例では、発光デバイス200は、チップスケールパッケージ内にLEDまたはLDなどのシングルチップを含み得る。
図2Bは、図2Aに図示したチップ28の模式的斜視図である。図2Bを参照すると、チップ28は、基板280と、基板280上のまたはこれを覆うn型ドープ層281と、n型ドープ層281を覆うp型ドープ層282と、n型ドープ層281とp型ドープ層282との間の活性層283と、n型ドープ層281上の第1の電極291と、p型ドープ層上のまたはこれを覆う第2の電極292とを含んでいる。
チップ28の基板280は、堆積するLED層の組成に応じて、サファイア、シリコン、シリコンカーバイド、ゲルマニウム、酸化亜鉛(ZnO)またはガリウム砒素のうちの1種を含む。一例では、チップ28は、サファイア基板上で成長したガリウム窒素(GaN)LEDを含み得る。
任意に、ドープされないGaNを含むアンドープ層287が、基板280上に堆積する。n型ドープ層281は、n型にドープされたGaNを含み、アンドープ層287が存在しない場合には基板280に、存在する場合にはアンドープ層287上に配置される。
活性層283は、n型ドープ層281上に堆積しており、ダイオードに適切なバイアスをかけた際に光子発生が起きる場所で、多重量子井戸(MQW)として機能する。電流は、活性層283を介して第2の電極292から第1の電極291へ流れる。チップ28は、電流がチップ28を横切って流れることから「ラテラルLED」と呼ばれ得る。
p型ドープ層282は、p型にドープされたGaNを含み、活性層283上に形成される。しかしながら、いくつかのp型ドープ層の導電性は好ましくない。したがって、任意に、半透明導電性コーティング288をp型ドープ層282上に塗布し得る。一例では、導電性コーティング288は、ニッケルと金の合金(Ni/Au)またはスズドープ酸化インジウム(ITO)を含み、電流の拡散を容易にする接触層として機能する。
第1の電極291は、外部給電用にn型ドープ層281上に形成される。また、第2の電極292は、外部給電用に、導電性コーティング288が存在しない場合にはp型ドープ層282上に、存在する場合には導電性コーティング288上に形成される。
図2Aに戻って参照すると、チップ28は、例示のチップ28−1などの一チップの第1の電極291がワイヤ27を介して他のチップ(例えば電流が後に流れるチップ)の第2の電極につなげられるとともに、例示のチップ28−1の第2の電極292がさらに他のチップ(例えば電流が先に流れるチップ)の第1の電極291につなげられてワイヤ27により電気的に相互接続される。
図2Cは、図2Aに図示された発光デバイス200の模式的断面図である。図2Cを参照すると、第1のパターン化導電層23が、例えば、基板20の絶縁層26上に、エッチング工程の後に続く、堆積、スパッタリング、電解めっき、無電解めっきのうちの1つを含むけれどもこれらに限定されない適切な工程により形成される。次に、第2のパターン化導電層24が、同様な工程により第1のパターン化導電層23上に形成される。次いで、発光チップ28は、ダイ取付工程により第2のパターン化導電層24の第1のパッド241に取り付けられる。続いて、チップ28は、ワイヤボンディング工程により第2のパターン化導電層24の第2のパッド242に電気的に接続される。
発光デバイス200により放たれた光は、発光チップ28から発せられた光と第1のパターン化導電層23により反射させた光とを含んでいる。第1のパターン化導電層23の第1の反射ユニット231および第2の反射ユニット232における相対的に高反射性の材料は、太い矢印で示すように、光の放射および反射を容易にする。
図3Aは、本発明の他の実施の形態による発光デバイス300の模式的平面図である。図3Aを参照すると、発光デバイス300は、例えば、ラテラルチップ28が「バーティカル」チップ38に置き換わった以外は、図2Aを参照しながら述べてきた発光デバイス200と同様である。
図3Bは、図3Aに図示した発光チップ38の模式的斜視図である。図3Bを参照すると、チップ38は、導電性基材392と、導電性基材392上のまたはこれを覆うp型ドープ層382と、p型ドープ層382を覆うn型ドープ層381と、p型ドープ層382とn型ドープ層との間の活性層383と、第1の電極391とを含んでいる。
n型ドープ層381は、n型GaNまたはアンドープGaNとn−GaNとの組み合わせを含み、犠牲基板(図示せず)上に堆積する。
多重量的井戸として機能する活性層383は、n型ドープ層上に成長する。p型ドープ層382は、p−GaNを含み、活性層383上に堆積する。
任意に、反射層385が、p型ドープ層上に形成される。反射層385は、光子が半導体層381、382、383を越えて導電性基材392に達して吸収されることを防ぐ。
導電性基材392は、厚い金属層を含み、反射層385が存在する場合にはその層上に、存在しない場合にはp型ドープ層382上に形成される。導電性基材392は、チップ38用の第2の電極として機能する。したがって、電流は、垂直方向に、第2の電極392から活性層383を介して第1の電極391へ流れる。任意に、追加の導電層386が、導電性基材392上に加えられて接触抵抗およびp電極インテグリティを向上させる。続いて、犠牲基板が除去され、全体が裏返しにされ、次いで第1の電極391がn型ドープ層381上に形成される。
図3Aに戻って参照すると、チップ38は、例示のチップ38−1などの一チップの第1の電極391がワイヤ37を介して他のチップ(例えば電流が先に流れるチップ)の第2の電極392につなげられるとともに、例示のチップ38−1の第2の電極392がさらに他のチップ(例えば電流が後に流れるチップ)の第1の電極391につなげられてワイヤ37により電気的に相互接続される。
図3Cは、図3Aに図示した発光デバイス300の模式的断面図である。図3Cを参照すると、2つの隣接するチップ38を電気的に相互接続するワイヤ37は、2つのチップ38の一方の第1の電極391に結合した一端と、2つのチップ38の他方の第2の電極392に電気的につながった第1のパッド241上の点390に結合した他端とを含んでいる。
図4Aは、本発明のさらなる他の実施の形態による発光デバイス400の模式的平面図である。図4Aを参照すると、発光デバイス400は、例えば、第1の領域21および第2の領域22により画定した反射領域30内の第1のパターン化導電層23上に反射層33が形成されること以外は、図2Aを参照しながら述べてきた発光デバイス200と同様である。なお、図4Aと後述の図5Aでは、理解の便宜のためにワイヤの図示は省略している。
図4Bは、図4Aに図示した発光デバイス400の模式的断面図である。図4Bを参照すると、反射層33は、例えば、第2のパターン化導電層24の第1のパッド241および第2のパッド242を露光するコーティング工程により、第1のパターン化導電層23上に形成される。本発明による一例では、反射層33は、酸化マグネシウム(MgO)および硫酸バリウム(BaSO)のうちの1種を含み、その反射率は90%以上である。また、第1のパターン化導電層23がアルミニウム(Al)で形成される場合には、MgOまたはBaSOの反射層33は、発光デバイスの全反射率を約70%から80%に上げ得る。
ラテラルチップ28は、例として図示しているが、当業者は図3Bを参照しながら述べたバーティカルチップ38も適用できることを理解するであろう。
図5Aは、本発明のさらなる他の実施の形態による発光デバイス500の模式的平面図である。図5Aを参照すると、発光デバイス500は、例えば、発光デバイス400における第1のパターン化導電層23が除かれる以外は、図4Aを参照しながら述べた発光デバイス400と同様である。
図5Bは、図5Aに図示した発光デバイス500の模式的断面図である。図5Bを参照すると、第2のパターン化導電層24は、絶縁層26上に形成される。また、反射層33は、絶縁層26上に形成され、第2のパターン化導電層24の第1のパッド241および第2のパッド242を露光する。したがって、反射層33は、発光デバイス500用の反射領域として機能する。
ラテラルチップ28は、例として図示しているが、当業者は図3Bを参照しながら述べたバーティカルチップ38も適用できることを理解するであろう。
上述した実施の形態は、当業者が広い発明概念から逸脱することなく変更できることが理解されるであろう。つまり、本発明は開示した具体的な実施の形態に限定されないのみならず、添付の特許請求の範囲により定められた本発明の精神および範囲内の改変を包含することが意図される。
また、説明している本発明の代表的な実施の形態では、本明細書はステップの特定の一連の順序として本発明の方法および/またはプロセスを提供している。しかしながら、方法やプロセスが本明細書で述べたステップの特定の順序に依存しない限り、方法やプロセスは説明したステップの特定の一連の順序に制限されるべきでない。当業者が理解したであろうように、ステップの他の一連の順序が可能である。したがって、本明細書で述べたステップの特定の順序は、請求項上の限定として解釈されるべきでない。また、本発明の方法および/またはプロセスは記載した順序でのステップの実行に制限されるべきでなく、当業者は一連の順序を本発明の精神および範囲内で変えたり変えなかったりしてもよいことが直ちに理解できる。
20 基板
21 第1の領域
22 第2の領域
23 第1のパターン化導電層
24 第2のパターン化導電層
26 絶縁層
27 ワイヤ
28 発光チップ(ラテラルチップ)
30 反射領域
33 反射層
37 ワイヤ
38 発光チップ(バーティカルチップ)
200 発光デバイス
231 第1の反射ユニット
232 第2の反射ユニット
241 第1のパッド
242 第2のパッド
280 基板
281 n型ドープ層
282 p型ドープ層
283 活性層
287 アンドープ層
288 半透明導電性コーティング
291 第1の電極
292 第2の電極
300 発光デバイス
381 n型ドープ層
382 p型ドープ層
383 活性層
385 反射層
386 導電層
390 点
391 第1の電極
392 導電性基材(第2の電極)
400 発光デバイス
500 発光デバイス

Claims (20)

  1. 基板と、
    前記基板を覆う第1のパターン化導電層であって、アルミニウム(Al)で形成される第1のパターン化導電層と、
    前記第1のパターン化導電層上の第2のパターン化導電層であって、金(Au)および銀(Ag)のうちの1種から選択された材料で形成される第2のパターン化導電層と、
    前記第2のパターン化導電層を露光する、前記第1のパターン化導電層上の反射層と、
    を備える発光デバイス。
  2. 前記反射層は、酸化マグネシウムおよび硫酸バリウムのうちの1種から選択された材料を含むことを特徴とする請求項1に記載の発光デバイス。
  3. 前記第1のパターン化導電層は、前記基板の第1の領域に位置した複数の第1のユニットおよび前記基板の第2の領域に位置した複数の第2のユニットを含むことを特徴とする請求項1に記載の発光デバイス。
  4. 前記第2のパターン化導電層は、前記第1のパターン化導電層の前記第1のユニット上の複数の第1のパッドおよび前記第1のパターン化導電層の前記第2のユニット上の複数の第2のパッドを含むことを特徴とする請求項3に記載の発光デバイス。
  5. 前記第2のパターン化導電層の前記第1のパッド上の複数の発光チップをさらに備える請求項4に記載の発光デバイス。
  6. 前記発光チップの各々が、発光ダイオード(LED)およびレーザーダイオード(LD)のうちの1つを含むことを特徴とする請求項5に記載の発光デバイス。
  7. 複数の発光チップと、
    前記発光チップを支持する基板と、
    前記発光チップからの光の放射および反射を容易にする、前記基板を覆う第1のパターン化導電層と、
    前記第1のパターン化導電層上の第2のパターン化導電層であって、前記発光チップがこの第2のパターン化導電層上に位置する第2のパターン化導電層と、
    を備える発光デバイス。
  8. 前記発光チップの各々は、発光ダイオード(LED)およびレーザーダイオード(LD)のうちの1つを含むことを特徴とする請求項7に記載の発光デバイス。
  9. 前記第1のパターン化導電層は、アルミニウム(Al)で形成されることを特徴とする請求項7に記載の発光デバイス。
  10. 前記第2のパターン化導電層は、金(Au)および銀(Ag)のうちの1種から選択された材料で形成されることを特徴とする請求項7に記載の発光デバイス。
  11. 前記第2のパターン化導電層を露光する、前記第1のパターン化導電層上の反射層をさらに備える請求項7に記載の発光デバイス。
  12. 前記反射層は、酸化マグネシウムおよび硫酸バリウムのうちの1種から選択された材料を含むことを特徴とする請求項11に記載の発光デバイス。
  13. 前記第1のパターン化導電層は、前記基板の第1の領域に位置した複数の第1のユニットおよび前記基板の第2の領域に位置した複数の第2のユニットを含むことを特徴とする請求項7に記載の発光デバイス。
  14. 前記第2のパターン化導電層は、前記第1のパターン化導電層の前記第1のユニット上の複数の第1のパッドおよび前記第1のパターン化導電層の前記第2のユニット上の複数の第2のパッドを含むことを特徴とする請求項13に記載の発光デバイス。
  15. 第1の領域および第2の領域を含み、前記第1および第2の領域が互いに直接隣接して位置した基板と、
    光の放射および反射を容易にする前記第1の領域内の複数の第1のユニットと、
    光の放射および反射を容易にする前記第2の領域内の複数の第2のユニットと、
    前記第1のユニット上の複数の第1のパッドと、
    前記第2のユニット上の複数の第2のパッドと、
    前記第1のパッド上の複数の発光チップと、
    を備える発光デバイス。
  16. 前記発光チップの各々は、発光ダイオード(LED)およびレーザーダイオード(LD)のうちの1つを含むことを特徴とする請求項15に記載の発光デバイス。
  17. 前記第1および第2のユニットは、アルミニウム(Al)で形成されることを特徴とする請求項15に記載の発光デバイス。
  18. 前記第1および第2のパッドは、金(Au)および銀(Ag)のうちの1種から選択された材料で形成されることを特徴とする請求項15に記載の発光デバイス。
  19. 前記第1および第2のパッドを露光する、前記第1および第2のユニット上の反射層をさらに備える請求項15に記載の発光デバイス。
  20. 前記反射層は、酸化マグネシウムおよび硫酸バリウムのうちの1種から選択された材料を含むことを特徴とする請求項19に記載の発光デバイス。
JP2010159101A 2010-04-27 2010-07-13 発光デバイス Pending JP2011233856A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/768,679 US20110261847A1 (en) 2010-04-27 2010-04-27 Light emitting devices
US12/768,679 2010-04-27

Publications (1)

Publication Number Publication Date
JP2011233856A true JP2011233856A (ja) 2011-11-17

Family

ID=44281102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010159101A Pending JP2011233856A (ja) 2010-04-27 2010-07-13 発光デバイス

Country Status (6)

Country Link
US (1) US20110261847A1 (ja)
EP (1) EP2383780A1 (ja)
JP (1) JP2011233856A (ja)
KR (1) KR20110119496A (ja)
CN (1) CN102237349B (ja)
TW (1) TW201138162A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5634647B1 (ja) * 2012-12-03 2014-12-03 シチズンホールディングス株式会社 Ledモジュール
US9166372B1 (en) 2013-06-28 2015-10-20 Soraa Laser Diode, Inc. Gallium nitride containing laser device configured on a patterned substrate
KR102590229B1 (ko) * 2018-10-15 2023-10-17 삼성전자주식회사 Led 소자 및 led 소자의 제조 방법
TWI800153B (zh) * 2020-12-24 2023-04-21 南韓商東友精細化工有限公司 電路板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190899A (ja) * 1992-01-14 1993-07-30 Rohm Co Ltd 半導体素子アレイチップ及びその製造方法
JPH07231120A (ja) * 1994-02-18 1995-08-29 Rohm Co Ltd 発光装置とその製造方法およびledヘッドの製造方法
JPH11216897A (ja) * 1998-01-30 1999-08-10 Ricoh Co Ltd 光学装置
JP2006294782A (ja) * 2005-04-08 2006-10-26 Hitachi Ltd 半導体光源装置
US20080100772A1 (en) * 2006-11-01 2008-05-01 Au Optronics Corporation Reflective Light Source Device and Manufacture Method Thereof
JP2008227423A (ja) * 2007-03-16 2008-09-25 Sony Corp 光源装置及び液晶表示装置
JP2009081195A (ja) * 2007-09-25 2009-04-16 Sanyo Electric Co Ltd 発光モジュール
JP2009283832A (ja) * 2008-05-26 2009-12-03 Rohm Co Ltd Ledランプ
WO2009145109A1 (ja) * 2008-05-29 2009-12-03 電気化学工業株式会社 金属ベース回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424408A (en) * 1979-11-21 1984-01-03 Elarde Vito D High temperature circuit board
JP3795298B2 (ja) * 2000-03-31 2006-07-12 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
DE10051159C2 (de) * 2000-10-16 2002-09-19 Osram Opto Semiconductors Gmbh LED-Modul, z.B. Weißlichtquelle
US20090165296A1 (en) * 2006-04-04 2009-07-02 Yoash Carmi Patterns of conductive objects on a substrate and method of producing thereof
JP2009167338A (ja) * 2008-01-18 2009-07-30 Sharp Corp 波長変換部材およびこれを備える発光装置、ならびに蛍光体
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR101372616B1 (ko) * 2008-09-30 2014-03-11 히타치가세이가부시끼가이샤 코트제, 이것을 사용한 광반도체 소자 탑재용 기판 및 광반도체 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190899A (ja) * 1992-01-14 1993-07-30 Rohm Co Ltd 半導体素子アレイチップ及びその製造方法
JPH07231120A (ja) * 1994-02-18 1995-08-29 Rohm Co Ltd 発光装置とその製造方法およびledヘッドの製造方法
JPH11216897A (ja) * 1998-01-30 1999-08-10 Ricoh Co Ltd 光学装置
JP2006294782A (ja) * 2005-04-08 2006-10-26 Hitachi Ltd 半導体光源装置
US20080100772A1 (en) * 2006-11-01 2008-05-01 Au Optronics Corporation Reflective Light Source Device and Manufacture Method Thereof
JP2008227423A (ja) * 2007-03-16 2008-09-25 Sony Corp 光源装置及び液晶表示装置
JP2009081195A (ja) * 2007-09-25 2009-04-16 Sanyo Electric Co Ltd 発光モジュール
JP2009283832A (ja) * 2008-05-26 2009-12-03 Rohm Co Ltd Ledランプ
WO2009145109A1 (ja) * 2008-05-29 2009-12-03 電気化学工業株式会社 金属ベース回路基板

Also Published As

Publication number Publication date
CN102237349A (zh) 2011-11-09
TW201138162A (en) 2011-11-01
US20110261847A1 (en) 2011-10-27
CN102237349B (zh) 2013-05-29
EP2383780A1 (en) 2011-11-02
KR20110119496A (ko) 2011-11-02

Similar Documents

Publication Publication Date Title
JP5432234B2 (ja) 半導体発光デバイス用の実装
JP6101001B2 (ja) 発光素子パッケージ及びこれを具備した照明システム
EP2565944B1 (en) Semiconductor light emitting device
TWI449201B (zh) 氮化銦鎵發光二極體之高反射率p接觸
JP5551649B2 (ja) 発光素子
TWI520378B (zh) 覆晶式發光二極體及其應用
CN106328793B (zh) 发光器件和具有该发光器件的照明模块
JP4118371B2 (ja) 電極に銀を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
US8492789B2 (en) Light emitting diode and method for manufacturing the same
US20150188011A1 (en) Side-emitting type nitride semiconductor light emitting chip and nitride semiconductor light emitting device having the same
JP5693375B2 (ja) 半導体発光素子
KR20060054089A (ko) 다층 코팅으로 형성한 플립칩 전극 발광 소자
TWI496324B (zh) 發光二極體封裝體
KR20120037636A (ko) 발광 소자 및 발광 소자 패키지
US8754430B2 (en) Light emitting device and light emitting device package
KR100999699B1 (ko) 발광 소자 패키지
KR20150078296A (ko) 신뢰성이 향상된 발광 소자
KR20100062603A (ko) 교류 발광 다이오드 칩 및 그의 제조방법
JP2020123740A (ja) 発光装置
JP2011233856A (ja) 発光デバイス
JP2007027539A (ja) 半導体発光素子およびこれを用いた照明装置
KR20160065349A (ko) 질화물 반도체 발광 칩 및 이를 갖는 발광 소자
JP6776347B2 (ja) 発光素子、発光素子の製造方法及び発光モジュール
US20070015300A1 (en) Method for fabricating a light-emitting device
US11978839B2 (en) Light-emitting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106