KR20110015473A - 고체 촬상 소자 및 그 제조방법 - Google Patents

고체 촬상 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20110015473A
KR20110015473A KR1020117001529A KR20117001529A KR20110015473A KR 20110015473 A KR20110015473 A KR 20110015473A KR 1020117001529 A KR1020117001529 A KR 1020117001529A KR 20117001529 A KR20117001529 A KR 20117001529A KR 20110015473 A KR20110015473 A KR 20110015473A
Authority
KR
South Korea
Prior art keywords
film
waveguide
light
insulating film
solid
Prior art date
Application number
KR1020117001529A
Other languages
English (en)
Inventor
데츠야 고모구치
요시유키 에노모토
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002362685A external-priority patent/JP4427949B2/ja
Priority claimed from JP2002373745A external-priority patent/JP4117545B2/ja
Priority claimed from JP2003320920A external-priority patent/JP4120543B2/ja
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110015473A publication Critical patent/KR20110015473A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

도파로를 구성하는 광투과성 재료의 매립성을 개선하여, 집광효율의 향상을 도모하며, 또 고체 촬상 소자의 신뢰성을 확보한다. 빛을 수광하여 광전변환을 행하는 수광부(1)와, 그 수광부(1)를 구비한 기체상(基體上)을 덮는 절연막(5)중에 형성된 광투과성 재료로 구성되는 도파로(20)를 구비하며, 상기 도파로(20)가 외부로부터의 입사광을 상기 수광부(1)까지 인도하도록 구성된 고체 촬상 소자에 있어서, 상기 도파로(20)에, 빛의 입사방향에서 본 평면 형상의 크기가 해당 빛의 입사측의 면에서 상기 수광부측으로 향하여 작아지는 순테이퍼 형상부를 설치한다.

Description

고체 촬상 소자 및 그 제조방법{Solid-state imaging device and production method therefor}
본 발명은, 도파로(導波路) 구조를 가진 고체 촬상(撮像) 소자 및 그 제조 방법에 관한 것이다.
CCD형 센서보다 저소비 전력화할 수 있는 것 등이 재검토되고 있으며, 근년에 계속해서 개발되도록 되어온 고체 촬상소자로 MOS형 센서를 들 수 있다. 이 MOS형 센서는 CCD형 센서와는 다르며, 수광부(受光部)에 축적된 전하를, 기체(基體) 내부를 판독함으로써 촬상영역으로부터 읽어내지 않고, 수광부 부근에 있어서, 축적된 전하가 전기(전압)신호로서 신호선에 판독되며, 이 신호선을 통해 촬상 영역 밖으로 판독된다. 이 신호선은 출력 신호선으로 불리며 기체의 위쪽에 배치되어 있다.
또, 이 출력 신호선 이외에도, 수광부에 축적된 전하를 최초로 읽어내기 위해서, 판독 전극에 신호를 공급하는 신호선이나, 화소내의 전하를 소거하기 위한 리셋트 신호선 등이, 같은 기체 위쪽에 배치되어 있다. 이러한 신호선은, 기체상의 판독 전극 등의 요소를 덮는 평탄화막의 위쪽에 배치되어 있다. 또, 고체 촬상 소자의 다화소화(多畵素化)의 흐름에 의해, 1화소내의 수광부나 신호선은 좁은 면적내에 넣지 않으면 안되고, 신호선은 평탄화막의 위쪽에 다층으로 형성되며, 또한, 경우에 따라서는 수광부상에 돌출하는 위치에 신호선이 위치하는 일이 있다.
도 27은, 종래 기술에 있어서의 도파로 구조의 일례를 나타내는 측단면도이다.
도면의 예와 같이, 종래의 고체 촬상 소자에서는 판독 전극의 요철에 의해서 입사광이 화면 구석에 비치지 않는 것을 막기 때문에, 판독 전극(15)을 덮는 평탄화막(11)내에 설치한 도파로(20)에 의해서 수광부(1)까지 입사광을 인도하고 있었다.
그러나, 이러한 구조에서는, 평탄화막(11)의 위쪽에 형성된 신호선(7)에 의한 입사광이 화면 구석에 비치지 않는 것을 회피할 수 없고, 도파로(20)를 가지고 있는 것에 의한 효과가 현저하게 저하한다. 또, 종래의 도파로(20)는 수광부(1)의 양측에 거의 대상(對象)으로 위치하는 판독 전극(15)의 간격에 맞추어서 배치되어 있기 때문에, 평탄화막(11)의 위쪽에 위치하는 복수의 신호선(7)의 수광부(1)에 대한 비대칭성이나, 신호선(7)의 수광부(1)상으로의 돌출에 대응시킬 수 없다.
도 27은, 종래 기술에 있어서의 도파로 구조의 일례를 나타내는 측단면도이다.
도면의 예와 같이, 종래의 고체 촬상 소자에서는 판독 전극의 요철에 의해서 입사광이 화면 구석에 비치지 않는 것을 막기 때문에, 판독 전극(15)을 덮는 평탄화막(11)내에 설치한 도파로(20)에 의해서 수광부(1)까지 입사광을 인도하고 있었다.
그러나, 이러한 구조에서는, 평탄화막(11)의 위쪽에 형성된 신호선(7)에 의한 입사광이 화면 구석에 비치지 않는 것을 회피할 수 없고, 도파로(20)를 가지고 있는 것에 의한 효과가 현저하게 저하한다. 또, 종래의 도파로(20)는 수광부(1)의 양측에 거의 대상(對象)으로 위치하는 판독 전극(15)의 간격에 맞추어서 배치되어 있기 때문에, 평탄화막(11)의 위쪽에 위치하는 복수의 신호선(7)의 수광부(1)에 대한 비대칭성이나, 신호선(7)의 수광부(1)상으로의 돌출에 대응시킬 수 없다.
본 발명은 상기 목적을 달성하기 위해서 안출된 고체 촬상 소자와 그 제조 방법이다.
즉, 본 발명과 관련되는 고체 촬상 소자는, 기체내에 형성되어 입사광을 받아 전하를 생성하는 복수의 수광부와, 상기 기체상에 형성된 소정의 요소를 덮어 평탄화하는 평탄화층과, 상기 평탄화층상에 형성된 복수의 신호선과, 상기 복수의 신호선의 사이를 통해 입사광을 상기 수광부로 인도하는 도파로를 가지는 것을 특징으로 하고 있다.
또, 본 발명은, 수광부를 구비한 기체상에 절연막을 형성하는 공정과, 상기 절연막의 상기 수광부에 대응하는 개소에 개구부를 형성하는 공정과, 상기 개구부에 광투과성 재료를 매립하여 도파로를 형성하는 공정을 행하여, 상기 도파로가 외부로부터의 입사광을 상기 수광부까지 인도하도록 구성된 고체 촬상 소자를 제조하는 고체 촬상 소자의 제조 방법에 있어서, 상기 개구부를 형성하는 공정에서, 해당 개구부를 형성하기 위한 포토레지스트(photoresist) 패터닝(patterning)에 있어서의 레지스트 형상을 순테이퍼(順 taper) 형상으로 하고, 에칭에 의한 개구부 형성시에 해당 순테이퍼 형상을 전사(轉寫)하여, 빛의 입사 방향에서 본 평면 형상의 크기가 해당 빛의 입사측의 면에서 상기 수광부측으로 향하여 작아지는 순테이퍼 형상부를 가진 개구부를 형성하는 것을 특징으로 하고 있다.
또한, 본 발명은, 수광부를 구비한 기체상에 절연막을 형성하는 공정과, 상기 절연막의 상기 수광부에 대응하는 개소에 개구부를 형성하는 공정과, 상기 개구부에 광투과성 재료를 매립하여 도파로를 형성하는 공정을 행하여, 상기 도파로가 외부로부터의 입사광을 상기 수광부까지 인도하도록 구성된 고체 촬상 소자를 제조하는 고체 촬상 소자의 제조 방법에 있어서, 상기 개구부를 형성하는 공정에서, 해당 개구부를 형성하기 위한 에칭 프로세스에 있어서의 에칭 조건을, 등방성(等方性) 에칭을 억제하여 순테이퍼 형상을 형성하는 에칭조건으로 하며, 빛의 입사 방향에서 본 평면 형상의 크기가 해당 빛의 입사측의 면에서 상기 수광부측으로 향하여 작아지는 순테이퍼 형상부를 가진 개구부를 형성하는 것을 특징으로 한다.
또, 본 발명은, 수광부상에, 고굴절률층이 저굴절률층중에 묻혀들어가서 되는 구멍이 설치된 고체 촬상 소자를 제조하는 방법에 있어서, 표면을 덮어 상기 저굴절률층을 형성하며, 상기 저굴절률층에 개구부를 형성하고, 상기 개구부에 상기 고굴절률층을 매립하는 공정을 여러 차례 행함으로써, 상기 구멍을 형성하는 것을 특징으로 하고 있다.
또한, 본 발명은, 반도체 기판에 형성된 광전변환부와, 상기 반도체 기판상에 게이트 절연막을 통해 설치된 상층막과, 상기 상층막의 상면으로부터 상기 광전변환부의 수광 영역상의 게이트 절연막에 걸쳐 형성된 구멍과, 상기 구멍내에 묻혀들어간 도파로를 가지는 고체 촬상 소자의 제조 방법에 있어서, 상기 상층막에 형성한 구멍에, 상기 도파로의 적어도 일부가 되는 수소를 함유하는 제 1의 고굴절률재를 매립하는 공정과, 상기 제 1의 고굴절률재에 수소 분위기중의 열처리를 행함으로써, 상기 제 1의 고굴절률재로부터 광전변환부측으로 수소를 방출시키는 공정을 가지는 것을 특징으로 하고 있다.
이상과 같은 본 예의 고체 촬상 소자 및 그 제조 방법에서는, 이하와 같은 효과를 얻을 수 있다.
(1) 도파로를 구성하는 제 2도파로에 폴리이미드계 수지를 사용함으로써, 도파로의 매립성을 향상할 수 있고, 집광성의 향상, 감도 특성 불균일의 감소를 도모할 수 있다. 특히, 다층 배선 구조를 가지는 고체 촬상 소자에 있어서는, 다층 배선화, 다화소화에 따라, 도파로의 애스펙트비가 높아지므로, 보다 현저한 효과를 얻을 수 있다.
(2) 제 2도파로에 폴리이미드계 수지를 사용해도, 제 1도파로로서 플라스마 질화 실리콘막을 사용하며, 수소 어닐을 행함으로써 폴리이미드로부터의 금속 확산에 의한 흰점 증가를 억제할 수 있다.
(3) 제 1도파로가 되는 플라스마 질화 실리콘막의 수소 어닐에 의한 수소 공급 효과에 대해, 트랜지스터 영역상에 있어서는 구멍 형성용의 에칭 스토퍼막으로 이용하는 LP-질화 실리콘막에 의해 수소가 흡수되고, 하층의 트랜지스터를 보호할 수 있기 때문에, 트랜지스터의 신뢰성(hot carrier 내성)의 열화를 방지할 수 있다.
본 발명에 관계되는 고체 촬상 소자 및 그 제조 방법에 의하면, 도파로가 순테이퍼 형상부를 가지고 있다. 즉, 도파로를 형성하기 위한 개구부가, 평면 형상의 크기가 빛의 입사측의 면에서 수광부 측으로 향하여 작아지는 순테이퍼 형상을 가진 것으로 되어 있다. 따라서, 도파로를 구성하는 광투과성 재료의 매립성을 개선하여, 수광부로의 집광효율의 향상을 도모할 수 있고, 또 배선 벗겨짐의 발생을 억제하여, 고체 촬상 소자의 신뢰성을 확보할 수 있다.
또, 본 발명의 고체 촬상 소자에 의하면, 고굴절률층이 양호하게 매립되어지는 구멍을 구성할 수 있으므로, 종래와 비교하여 구멍내에서의 고굴절률층의 매립성, 피복성 등이 큰 폭으로 개선되어, 신뢰성이 향상된 고체 촬상 소자를 제공할 수 있다.
더욱이, 접속부에서 불필요한 반사나 굴절이 발생하지 않기 때문에, 입사광을 누설시키지 않고 수광부내로 이끌 수 있으며, 종래와 비교하여 집광효율, 감도 특성이 더욱 향상된 고체 촬상 소자를 제공할 수 있다.
*또, 구멍의 복수의 층 가운데, 적어도 1개의 층의 측벽을 테이퍼 형상으로 했을 경우는, 입사광을 구멍내에 들어가기 쉽게 할 수 있으며, 집광효율이 더욱 향상된다.
더욱 또, 본 발명의 고체 촬상 소자의 제조 방법에 의하면, 각 개구부의 깊이를 얕게 하여 고굴절률층을 각각 양호하게 매립하는 것이 가능하게 된다.
이것에 의해 높은 집광효율을 가지는 고체 촬상 소자를 제조할 수 있다.
또, 위의 개구부의 하부 지름을, 앞의 공정에서 형성한 아래의 개구부의 상부 지름보다 작게 형성할 경우에는, 불필요한 반사나 굴절을 일으키는 단차부가 형성되지 않기 때문에, 집광효율, 감도 특성이 향상된 고체 촬상 소자를 제조할 수 있다.
더욱이, 적어도 1개의 개구부의 측벽을 테이퍼 형상으로 형성할 경우는, 구멍내로 빛을 끌어들이기 쉬워지기 때문에, 더욱 집광효율을 향상시킬 수 있다.
더욱 또, 본 발명의 고체 촬상 소자 및 그 제조 방법에 의하면, 도파로에 설치되는 제 1의 고굴절률재에 함유된 수소를 광전변환부측으로 방출시킴으로써, 수소를 함유한 광전변환부로 하는 것으로, 도파로에서 광전변환부로의 금속확산에 의한 흰점 증가를 억제할 수 있고, 화질의 향상을 도모할 수 있는 효과가 있다.
또, 도파로의 구멍의 형성에 이용하는 에칭 스토퍼막을 광전변환부의 수광 영역 이외의 영역에도 남겨두는 것으로, 광전변환부 이외의 영역으로의 수소의 침입을 방지할 수 있고, 트랜지스터 등의 특성 열화를 방지할 수 있는 효과가 있다.
도 1은, 본 발명과 관련되는 고체 촬상 소자의 개략 구성의 일례를 나타내는 측단면도이다.
도 2는, 본 발명의 제 1의 실시예(이하 「실시예 1」이라고 한다)의 고체 촬상 소자의 개략 구성의 일례를 나타내는 측 단면도이다.
도 3은, 본 발명과 관련되는 고체 촬상 소자의 순테이퍼 형상부의 평면 형상의 구체적인 예를 나타내는 설명도(그 1)이다.
도 4는, 본 발명과 관련되는 고체 촬상 소자의 순테이퍼형상부의 평면 형상의 구체적인 예를 나타내는 설명도(그 2)이다.
도 5는, 본 발명과 관련되는 고체 촬상 소자의 순테이퍼 형상부의 평면 형상의 구체적인 예를 나타내는 설명도(그 3)이다.
도 6은, 본 발명과 관련되는 고체 촬상 소자의 개략 구성의 다른 예를 나타내는 측단면도(그 1)이다.
도 7은, 본 발명과 관련되는 고체 촬상 소자의 개략 구성의 다른 예를 나타내는 측단면도(그 1)이다.
도 8은, 본 발명과 관련되는 고체 촬상 소자의 제조 방법의 개요를 설명하기 위한 측단면도(그 1)이다.
도 9는, 본 발명과 관련되는 고체 촬상 소자의 제조 방법의 개요를 설명하기 위한 측단면도(그 2)이다.
도 10은, 본 발명과 관련되는 고체 촬상 소자의 제조 방법의 개요를 설명하기 위한 측단면도(그 3)이다.
도 11은, 본 발명과 관련되는 고체 촬상 소자의 제조 방법의 개요를 설명하기 위한 측단면도(그 4)이다.
도 12는, 본 발명과 관련되는 고체 촬상 소자의 제조 방법의 개요를 설명하기 위한 측단면도(그 5)이다.
도 13a ~ 도13k는, 본 발명의 실시예 2의 고체 촬상 소자의 제조 방법을 설명하기 위한 측단면도이다.
도 14a ~ 도 14k는, 본 발명의 실시예 3의 고체 촬상 소자의 제조 방법을 설명하기 위한 측단면도이다.
도 15a ~ 도 15k는, 본 발명의 실시예 4의 고체 촬상 소자의 제조 방법을 설명하기 위한 측단면도이다.
도 16a ~ 도 16k는, 본 발명의 실시예 5의 고체 촬상 소자의 제조 방법을 설명하기 위한 측단면도이다.
도 17은, 본 발명의 실시예 6의 고체 촬상 소자의 구성을 나타내는 개략 단면도이다.
도 18은, 층간에서 생기는 문제점을 설명하는 확대 단면도이다.
도 19는, 층간에서의 각층의 지름을 규정하는 설명도이다.
도 20은, 도17에 도시한 구성에 있어서, 구멍의 상층의 측벽을 테이퍼 형상으로 했을 경우를 설명하는 개략 단면도이다.
도 21은, 도17에 도시한 구성에 있어서, 구멍을 3개의 층에서 형성했을 경우를 설명하는 개략 단면도이다.
도 22는, 도17에 도시한 구성에 있어서, 구멍을 2개의 층의 측벽을 테이퍼 형상으로 했을 경우를 설명하는 개략 단면도이다.
도 23a ~ 도 23k는, 본 발명의 실시예 7의 고체 촬상 소자의 제조 방법을 설명하는 제조 공정도이다.
도 24는, 본 발명의 실시예 8의 고체 촬상 소자를 설명하는 단면도이다.
도 25a와 도 25b는, 도 24에 도시한 고체 촬상 소자의 도파로내에 입사한 빛의 반사경로를 나타내는 설명도이다.
도 26a ~ 도 26f는, 본 발명의 실시예 9를 설명하는, 도24에 나타내는 고체 촬상 소자의 각 제조 방법을 나타내는 단면도이다.
도27은, 종래의 도파로 구조의 일례를 나타내는 측단면도이다.
이하, 도면에 의거하여 본 발명과 관련되는 고체 촬상 소자 및 그 제조 방법에 대하여 설명한다.
도 1은, 본 발명과 관련되는 고체 촬상 소자의 개략 구성의 일례를 나타내는 측단면도이다. 도면의 예와 같이, 도파로 구조의 고체 촬상 소자에서는, 표층부(表層部)측에 포토 다이오드로서 기능하는 수광부(1)를 구비한 기본체상에, 게이트 절연막(2), 소자 분리 절연막(3) 및 스토퍼 SiN막(에칭 스토퍼막)(4)을 통해, 절연막(5)이 형성되어 있다.
이 절연막(5)은 복수층으로 이루어진다. 이 절연막(5)은 다른 복수의 재료를 포함하고 있어도 좋다. 절연막(5)의 복수층의 막중 아래쪽의 층은, 기체상에 형성된, 수광부(1)로부터의 신호 전하의 판독에 필요로 되는 판독 게이트(6)를 덮어 표면을 평탄화하는 역할을 다하고 있다. 즉 아래쪽의 층은 평탄화막이다. 또 이 평탄화막의 위쪽에는 다층의 신호선(7)이 형성되어 있다. 이 신호선(7)은 수광부(1)의 주변이나, 수광부(1)상에 돌출하는 위치에 형성되어 있다. 또 절연막(5)중에는 이 신호선(7)에 수반하는 도전 플러그(8)가 형성되어 있다. 또한, 도 1에 있어서, 절연막(5)안에 복수의 층이 포함되어 있는 것을 나타내는 선을 1개만 표시했다. 다른 장소에도 각층의 경계가 존재하는 일이 있지만, 본 발명의 실시의 설명에는 필요가 없기 때문에 생략한다.
또한, 절연막(5)안의 수광부(1)에 대응하는 개소에, 다층의 신호선(7)의 사이를 통해 입사광을 수광부(1)로 이끄는 도파로(9)가 형성되어 있다. 또, 절연막(5)의 위쪽에 패시베이션(passivation)(10), 평탄화막(11) 및 칼라 필터(12)를 통해 온칩(on-chip) 렌즈(13)가 설치되어 있다.
도파로(9)는, 예를 들면, 절연막(5)에 빛의 입사측으로부터 다층의 신호선(7)의 사이를 통해 수광부(1)로 연결되는 개구(구멍)를 형성하고, 그 개구에 플라스마 CVD(Cbemical vapor deposition)법에 의해 질화 규소(P－SiN) 등의 광투과성 재료를 매립하는 것으로 형성한다. 그 광투과성 재료의 굴절률이 절연막(5)에 비해 높을 경우, 도파로(9)는, 단지 수광부(1)와 온칩(on-chip) 렌즈(13)를 광학적으로 접속할 뿐만 아니라, 도파로(9)와 절연막(5)과의 경계면에서, 임계각보다 큰 입사각을 가지는 입사광을 전반사시켜, 수광부(1)로의 집광율을 높이도록도 된다.
이상과 같은 구성에 의해, 수광부(1)주변의 위쪽이나, 수광부(1) 위쪽에 돌출하는 부분에, 복수의 신호선(7)이 수광부(1)에 대하여 비대칭으로 형성되어 있어도, 입사광을 높은 효율로 수광부(1)로 인도할 수 있다.
이하, 도면에 의거하여 본 발명에 관계되는 고체 촬상 소자 및 그 제조 방법에 대하여 설명한다.
<실시예 1＞
먼저, 본 발명과 관련되는 고체 촬상 소자의 개략 구성에 대해 설명한다. 도 2는, 본 발명의 제 1의 실시예(이하　「실시예 1」이라고 한다)의 고체 촬상 소자의 개략 구성의 일례를 나타내는 측단면도이다. 또한, 도면중에 있어서, 종래에 있어서의 고체 촬상 소자(도 27 참조)와 동일한 구성요소에 대해서는, 동일한 부호를 붙이고 있다.
도 2와 같이, 여기서 설명하는 고체 촬상 소자는, 포토 다이오드로서 기능하는 수광부(1)를 갖춘 기체상에, 게이트 절연막(2), 소자 분리 절연막(3) 및 스토퍼 SiN막(에칭 스토퍼막)(4)을 통해, 절연막(5)이 형성되어 있다. 이 절연막(5)중에는, 수광부(1)로부터의 신호 전하의 판독에 필요로 되는 판독 게이트(6), 다층의 신호선(7), 이 신호선(7)에 수반하는 도전 플러그(8) 등이 매립되어 있다. 또, 절연막(5)중의 수광부(1)에 대응하는 개소에는, 광투과성 재료로 구성되는 도파로(20)가 형성되어 있다. 그리고, 그 절연막(5)의 상면측에 패시베이션(10), 평탄화막(11) 및 칼라 필터(12)를 통해 온칩(on-chip) 렌즈(13)가 설치되어 있다. 또한, 도파로(20)는, 절연막(5)에 비해 굴절률이 높은 광투과성 재료에 의해서 형성되어 있다.
그런데, 여기서 설명하는 고체 촬상 소자는, 도파로(20)의 형상이, 종래에 있어서의 고체 촬상 소자(도 27 참조)와는 다르다. 즉, 도파로 구조가 종래의 경우와는 다르다. 본 실시 형태에서 설명하는 도파로 구조에서는, 도파로가 순테이퍼 형상부를 가지고 있다. 순테이퍼 형상부라고 하는 것은, 빛의 입사 방향에서 본 평면 형상의 크기가, 절연막(5)의 광입사측의 면으로부터, 수광부(1)측으로 향하여 서서히 작아지는 테이퍼 형상의 부분의 것을 말한다.
순테이퍼 형상부는, 도면의 예와 같이, 도파로(20)의 전역에 걸쳐서 형성하는 것도 생각할 수 있지만, 반드시 전역에 걸쳐서 형성할 필요는 없고, 절연막(5)의 광입사측의 면에서 수광부(1)측으로 향하여, 적어도 도파로(20)의 일부에 형성되어 있으면 좋다. 더 자세하게는, 다층의 신호선(7) 중에서 수광부(1)상에 가장 크게 돌출하는 신호선(7)(도면 중 A 참조)보다 빛의 입사측만, 즉 절연막(5)의 광입사측면으로부터 그 신호선(7)에 이르는 깊이의 부분에만, 순테이퍼 형상부를 배치하고, 그것 이외의 부분은 테이퍼 형상이 아니고 스트레이트 형상으로 하는 것도 생각할 수 있다.
또, 순테이퍼 형상부는, 수광부(1)의 평면 형상이 아니고, 절연막(5)중에 형성된 신호선(7), 특히 수광부(1)상에 돌출하는 신호선(7)에 대응한 평면 형상을 가지고 있는 것이 바람직하다.
여기서, 도파로(20)의 순테이퍼 형상부에 있어서의 평면 형상에 대하여 구체적인 예를 들어 설명한다. 도 3 ~ 도 5는, 순테이퍼 형상부의 평면 형상의 구체적인 예를 나타내는 설명도이다.
예를 들면, 도 3에 나타내는 바와 같이, 수광부(1)의 평면 형상이 사각 형태인 경우를 예로 들어 생각한다. 이 경우, 도파로(20)의 평면 형상도 수광부(1)에 대응하여 사각 형태로 하는 것이 고려되지만, 수광부(1)상에 돌출하는 신호선(7)이 존재하고 있으면, 그 신호선(7)에 의해 빛의 침입이 방해되며, 그만큼 빛의 도달면(수광면)이 좁아져 버린다.
이 때문에, 도파로(20)에 순테이퍼 형상부를 설치할 경우에는, 예를 들면 도 4에 나타내는 바와 같이, 그 순테이퍼 형상부의 광입사측의 개구(20a)의 형상이 사각형 모양이어도, 수광부(1)측의 개구(20b)의 형상을, 수광부(1)상에 돌출한 신호선(7)에 대응한 평면 형상으로 하는 것이 고려된다.
이와 같이 하면, 개구(20a)측으로부터 입사한 빛을, 신호선(7)에 차단되지않고, 개구(20b)측까지 집광시키는 것이 가능해지며, 결과적으로 입사광을 효율 좋게 수광부(1)까지 도달시키는 것이 가능해진다.
또, 순테이퍼 형상부는, 반드시 1개의 테이퍼 각의 테이퍼 형상으로 구성될 필요는 없고, 예를 들면 다른 두 개 이상의 테이퍼 각의 테이퍼 형상을 조합하여 되는 것이어도 상관없다. 그 경우에는, 예를 들면 도 5에 나타내는 바와 같이, 수광부(1)측의 순테이퍼 형상부에 대해서는, 상술한 도4의 경우와 마찬가지로 형성하지만, 그 순테이퍼 형상부보다 광입사측의 순테이퍼 형상부에 대해서는, 광입사측의 개구(20c)의 형상을 개구(20a)보다 더 넓히도록 하는 것이 생각된다. 이와 같이 하면, 수광부(1)측의 순테이퍼 형상부의 개구(20a)가 좁아도, 광입사측의 순테이퍼 형상부의 개구(20c)를 넓힘으로써, 보다 많은 빛을 수광부(1)로 이끌 수 있게 된다.
도6, 도7은, 본 발명과 관련되는 고체 촬상소자의 개략 구성의 다른 예를 나타내는 측단면도이며, 순테이퍼 형상부가 다른 두 개 이상의 테이퍼 각의 테이퍼 형상을 조합하는 경우의 예를 나타내는 도면이다. 또한, 도면 중에 있어서, 상술한 고체 촬상 소자(도 2 참조)와 동일한 구성요소에 대해서는, 동일한 부호를 붙이고 있다.
도 6에 나타내는 바와 같이, 고체 촬상 소자에 있어서의 도파로(20)는, 빛의 입사측으로부터 신호선(7a)의 측면(도면중 A 참조)을 향하여, 그 도파로(20)의 평면 형상의 크기가 서서히 작아지도록 경사하는 제 1 경사부(20d)를 가진 것으로 하는 것이 고려된다. 이때, 도파로(20)는, 제 1경사부(20d)에 더하여, 그 제 1경사부(20d)와는 다른 각도로 경사하는 제 2경사부(20e)를 가지고 있는 것으로 한다. 단, 제 2경사부(20e)대신에, 전혀 경사를 가지지 않는 무경사부(단 도시하지 아니함)를 가지고 있어도 괜찮다.
이러한 도파로(20)에 있어서의 제 1경사부(20d)는, 적층 방향(상하 방향)으로 겹쳐 맞는 적어도 2 이상의 신호선(7a, 7b)끼리의 위치 관계에 따르는 경사 각도를 가지고 있는 것으로 한다. 즉, 상하의 각 신호선(7a, 7b)에 있어서의 단부의 위치에 따라, 그 경사 각도가 특정되게 된다. 예를 들면, 도면의 예와 같이, 아래쪽의 신호선(7a)의 단부 위치가 수광부(1)상에 크게 돌출해 있는 것에 대하여, 위쪽의 신호선(7b)의 단부 위치가 수광부(1)상에 돌출하지 않고, 서로의 단부 위치에 평면적인 차이가 있을 경우에는, 제 1경사부(20d)의 경사 각도는, 입사하는 빛의 광축 방향에 대해서 크게 기운 것으로 된다.
또한, 제 1경사부(20d)의 경사 각도는, 반드시 신호선(7 a, 7b)의 수광부(1)측에 있어서의 단부가 이루는 각도에 일치시킬 필요는 없고, 신호선(7a, 7b)의 위치 관계에 따른 것이면 좋다.
이와 같이, 제 1경사부(20d)와 제 2경사부(20e)(또는 무경사부)를 조합한 순테이퍼 형상부를 가지는 도파로(20)에서도, 광입사측의 개구를 넓힘으로써, 보다 많은 빛을 수광부(1)로 이끌 수 있게 된다. 즉, 종래에 있어서의 도파로 구조(도 A 참조)에서는 집광량이 적어지기 때문에 신호선(7)을 수광부(1)부근에 형성할 수 없었지만, 상술한 바와 같은 제 1경사부(20d)를 가지는 도파로(20)를 이용한 도파로 구조로 하면, 수광부(1)로의 집광효율을 향상시킬 수 있게 된다. 따라서, 예를 들면 MOS(Metal Oxide Semiconductor)형 촬상소자(이른바 CMOS센서 등)와 같은 촬상 소자에 있어서, 수광부(1)부근에 신호선(7)을 형성하는 것이 가능해진다. 또, 수광부(1)의 면적 확대로부터 화소회로부의 면적축소에 따르며, 배선형성 위치의 제한이라고 하는 문제에 대해서도, 이것을 해소할 수 있게 된다. 특히, 신호선(7a)의 단부 위치가 수광부(1)상에 크게 돌출하도록 구성했을 경우에는, 그것이 현저하게 된다.
또한, 도 7에 나타내는 바와 같이, 고체 촬상 소자에 있어서의 도파로(20)는, 그 측벽면이 제 1의 측면부(20f)와 제 2의 측면부(20g)로 구성되며, 이 제 1의 측면부(20f) 및 제 2의 측면부(20g)에 의해, 그 도파로(20)의 평면 형상의 크기를 서서히 작게 하는 것이 생각된다. 이때, 제 1의 측면부(20f)는, 제 2의 측면부(20g)와 다른 형상으로 형성되어 있는 것으로 한다. 그리고, 적어도 제 1의 측면부(20f)는, 경사각도가 다른 복수의 경사부(20h, 20i)를 가지게 되는 것으로 한다. 이 복수의 경사부(20h, 20i)는, 상술한 제 1경사부(20d) 및 제 2경사부(20e)(또는 무경사부)와 마찬가지로 구성하는 것이 생각된다. 즉, 복수의 경사부(20h, 20i)안의 적어도 1개의 경사부(20h)는, 적층 방향(상하 방향)과 겹쳐 맞는 적어도 2 이상의 신호선(7a, 7b)끼리의 위치 관계에 따른 경사각도를 가진 것으로 하며, 또 아래 쪽의 신호선(7a)은, 그 단부 위치가 수광부(1)상에 크게 돌출하도록 형성된 것으로 한다.
이와 같이, 제 1의 측면부(20f)와 제 2의 측면부(20g)를 조합한 순테이퍼 형상부를 가지는 도파로(20)에서도, 광입사측의 개구를 넓힘으로써, 보다 많은 빛을 수광부(1)로 이끌 수 있도록 된다. 즉, 종래에 있어서의 도파로 구조에서는 집광량이 적어지기 때문에 신호선(7)을 수광부(1)부근에 형성할 수 없었지만, 상술한 바와 같은 제 1의 측면부(20f)를 가지는 도파로(20)를 이용한 도파로 구조로 하면, 수광부(1)로의 집광효율을 향상시킬 수 있게 된다. 또, 수광부(1)의 면적 확대로부터 화소회로부의 면적축소에 따르며, 배선 형성 위치의 제한이라고 하는 문제에 대해서도, 이것을 해소할 수 있게 된다. 특히, 신호선(7a)의 단부 위치가 수광부(1)상에 크게 돌출하도록 구성했을 경우에는, 그것이 현저하게 된다.
다음에, 이상과 같은 구성의 도파로 구조의 제조 방법, 즉 본 발명과 관련되는 고체 촬상 소자의 제조 방법의 개요에 대해 설명한다. 도 8 ~ 도 12는, 본 발명과 관련되는 고체촬상 소자의 제조 방법을 설명하기 위한 측단면도이다. 또한, 여기에서는, 도 2에 나타낸 고체 촬상 소자의 제조 방법을 예로 들어 설명한다.
상술한 고체 촬상 소자의 제조에 대해서는, 먼저, 도 8에 도시한 바와 같이, 수광부(1), 판독 게이트(6)를 형성한 후, 도파로 개구 에칭시의 에칭 스토퍼막이 되는 스토퍼 SiN막(4)을, 수광부(1)상에 게이트 절연막(2)을 통해 형성한다. 스토퍼 SiN막(4)에 대해서는, 도파로 개구 에칭시의 선택비를 고려하여, 그 성막(成膜) 재료로서 SiN을 사용한다. 그리고, 게이트 절연막(2)상에, 다층의 신호선(7), 이러한 신호선(7)에 수반하는 도전 플러그(8), 이것들을 매립하기 위한 절연막(5)을 형성한다. 절연막(5)으로서는, 산화막을 사용하는 것이 생각된다. 여기까지는, 종래에 있어서의 고체 촬상 소자의 제조 순서와 거의 마찬가지이다.
그 후, 도 9에 도시한 바와 같이, 도파로(20)를 위한 개구를 형성하기 위하여, 절연막(5)의 상면측에 포토레지스트(photoresist)막(21)을 패터닝한다. 이때, 포토레지스트막(21)은, 순테이퍼 형상부를 가지는 도파로(20)를 실현하기 위해서, 패터닝된 개구부분의 단면 레지스트 형상을 순테이퍼 형상으로 한다. 이 순테이퍼 형상은, 포토레지스트막(21)을 성막할 때에 통상 이용되는 주지기술을 이용하는 것으로 실현이 가능하다. 또, 순테이퍼 형상의 각도 등은, 형성해야 할 순테이퍼 형상부의 형상에 따라 특정하면 좋다.
포토레지스트막(21)의 성막 후에는, 도 10에 도시한 바와 같이, 에칭에 의해 개구부(22)를 형성한다. 이것에 의해, 절연막(5)의 수광부(1)에 대응하는 개소(수광부(1)의 위쪽 측)에 개구부(22)가 형성되게 된다. 단, 이때, 포토레지스트막(21)이 순테이퍼 형상으로 되어 있으므로, 에칭에 의해 개구부(22)를 형성하면, 그 개구부(22)에 포토레지스트막(21)의 순테이퍼 형상이 전사된다. 따라서, 에칭에 의해 형성되는 개구부(22)는, 빛의 입사 방향에서 본 평면 형상의 크기가, 그 빛의 입사측의 면에서 수광부(1)측으로 향하여 작아지는 순테이퍼 형상부를 가진 것이 된다.
또, 에칭에 의해 개구부(22)를 형성할 때에는, 그 에칭 프로세스에 있어서의 에칭 조건을, 등방성 에칭을 억제하여 순테이퍼 형상을 형성하는 에칭 조건으로서도 상관없다. 구체적으로는, 에칭 프로세스 조건으로서, 예를 들면 C4F8로 대표되는 CF계 가스와 같은 퇴적성이 강한 가스를 사용하며, 측벽 보호막을 형성함으로써, 등방성 에칭을 억제하여, 형성되는 개구부(22)가 순테이퍼 형상을 가지도록 한다. 또, 사용하는 가스의 종류뿐만이 아니고, 레지스트 노광 조건, 에칭 가스의 유량이나 압력, RF바이어스 전압 등을 적당히 선택 조정함으로써, 등방적인 에칭을 억제하며, 이것에 의해서도 테이퍼 형상을 실현하는 것이 가능해진다. 즉, 에칭 프로세스에 있어서의 에칭 조건을 조정하는 것으로, 그 에칭에 의해 형성되는 개구부(22)는, 순테이퍼 형상부를 가진 것이 된다.
이와 같이, 절연막(5)중에 형성되는 도파로(20)를 위한 개구부(22)는, 포토레지스트 패터닝에 있어서의 레지스트 형상을 순테이퍼 형상으로 하든지, 혹은 에칭 프로세스에 있어서의 에칭 조건을 등방성 에칭을 억제하여 순테이퍼 형상을 형성하는 에칭 조건으로 하든지, 또는 이러한 조합에 의해, 순테이퍼형상부를 가진 것이 된다. 이 순테이퍼 형상부의 각도나 깊이 등은, 레지스트 형상이나 에칭 조건 등의 조정에 의해, 소망하는 각도나 깊이 등으로 설정하는 것이 가능하다. 또한, 레지스트 형상이나 에칭 조건 등에 대해서는, 주지기술을 이용하는 것으로 조정하는 것이 가능하기 때문에, 여기에서는 그 상세한 설명을 생략한다.
개구부(22)의 형성 후는, 도 11에 도시한 바와 같이, 그 개구부(22)에 광투과성 재료를 매립하여 도파로(20)를 형성한다. 구체적으로는, 예를 들면 고밀도 플라스마 CVD법에 의해 P-SiN 등의 광투과성 재료를 매립하는 것으로, 도파로(20)를 형성한다. 단, 이때, 개구부(22)는 순테이퍼 형상부를 가진 것으로 되어 있다. 즉, 순테이퍼 형상부에 의해, 개구부(22)의 개구부분(최상부)이 넓어져 있다. 따라서, 광투과성 재료를 매립할 때에는, 개구부(22)내로의 래디칼 공급이 촉진되어 그 개구부(22)내에 구석구석까지 광투과성 재료가 골고루 퍼지게 된다. 게다가, 광투과성 재료를 매립할 때에, 개구부(22)의 폭 부근에 퇴적물이 부착해도, 폭 부분이 넓기 때문에, 그 퇴적물에 의해 폭 부분이 막혀버리는 일도 없다. 이러한 이유 때문에, 순테이퍼 형상부를 가진 개구부(22)라면, 높은 애스펙트비(aspect ratio)를 가지는 것이어도, 광투과성 재료를 양호하게 매립하는 것이 가능해진다. 그리고, 개구부(22)에 광투과성 재료를 매립하여 도파로(20)를 형성한 후는, 에치백 법 또는 CMP(Chemical Mechanical Polishing；화학적 기계적 연마)법에 따라 글로벌 평탄화 처리를 행한다.
그 후에는, 도 12에 도시한 바와 같이, 도파로(20) 및 절연막(5)의 상면측에, 종래에 있어서의 고체 촬상 소자의 제조 순서와 거의 마찬가지의 순서에 의해서, 패시베이션(10), 평탄화막(11), 칼라 필터(12) 및 온칩(on-chip) 렌즈(13)를 순서대로 형성하여, 고체 촬상 소자를 완성시킨다.
이상과 같이, 본 실시 형태로 설명한 고체 촬상 소자 및 그 제조 방법에 의하면, 도파로(20)가 순테이퍼 형상부를 가지고 있다. 즉, 도파로(20)를 형성하기 위한 개구부(22)가, 평면 형상의 크기가 빛의 입사측의 면에서 수광부측으로 향하여 작아지는 순테이퍼 형상부를 가진 것으로 되어 있다. 따라서, 개구부(22)에 광투과성 재료를 매립하여 도파로(20)를 형성할 때에 있어서, 광투과성 재료를 매립하는 특성이 종래보다 향상한다. 또, 개구부(22)의 폭 부분이 퇴적물에 의해 막혀버리는 일도 없다. 이것들에 의해, 높은 애스펙트비를 가지는 개구부(22)에 대해서도, 광투과성 재료를 양호하게 매립하는 것이 가능해지고, 결과적으로 도파로(20)에 있어서의 집광효율의 향상이나 특성 격차의 저감 등을 실현할 수 있다.
또, 순테이퍼 형상부에 의해서, 도파로(20)의 광입사측을 크게, 수광부(1)측을 작게 하는 것이 가능하기 때문에, 고체 촬상 소자의 구조에 최적인 도파로 형상을 형성할 수 있고, 이것에 의해서도 집광성이 향상하게 된다. 즉, 도파로(20)의 광입사측을 크게 함으로써, 도파로(20)로의 입사 광량을 증대시키는 것이 가능해진다. 또, 도파로(20)의 수광부(1)측이 작음으로써, 입사광을 효율 좋게 도파로(20)내부로 거둬들일 수 있고, 예를 들면 경사 방향으로 방사된 빛도 수광부(1)에 집광하기 쉬워진다. 이것들에 의해, 수광부(1)로의 집광성이 향상하게 된다.
또, 예를 들면 다화소화에 의해 수광부(1)의 평면 형상이 작아져도, 혹은 예를 들면 수광부(1)의 상부에 신호선(7) 등이 덮이는 구조가 채용되었을 경우라도, 그 신호선(7) 등과의 간섭을 피하면서, 순테이퍼 형상부에 의해서 개구부(22)의 폭 부분에 대해서는 넓게 하는 것이 가능해진다. 즉, 순테이퍼 형상부에 의해서 도파로(20)와 신호선(7)과의 사이의 거리를 넓게 하는 것이 가능하므로, 개구부(22)의 에칭시의 배선절단이 생기는 것을 회피할 수 있고, 고체 촬상 소자의 신뢰성 향상이나 신호선(7)과의 반응 생성물에 의한 입자 발생의 억제 등도 실현 가능해진다.
이러한 일은, 특히 다층 배선 구조를 가지는 고체 촬상 소자에 있어서는, 다층 배선화나 다화소화 등에 수반하여, 도파로(20)를 형성하기 위한 개구부(22)의 애스펙트비가 높아지기 때문에, 매우 유효하다고 말할 수 있다.
또, 본 실시 형태에서 설명한 바와 같이, 예를 들면 수광부(1)상에 가장 크게 돌출하는 신호선(7)보다 빛의 입사측에만 도파로(20)의 순테이퍼 형상부를 배치한 경우에는, 그 순테이퍼 형상부를 필요한 부분에만 설치하게 된다. 즉, 그 이외의 부분은 테이퍼 형상이 아니고 스트레이트 형상으로 해도 상관없기 때문에, 수광부(1)로의 빛의 집광효율을 향상시키는 점에서는 매우 적합한 것이 된다.
또한, 본 실시 형태에서 설명한 바와 같이, 순테이퍼 형상부가, 수광부(1)의 평면 형상이 아니고, 절연막(5)중에 형성된 신호선(7), 특히 수광부(1)상에 돌출하는 신호선(7)에 대응한 평면 형상을 가진 것이라면, 입사광이 신호선(7)에 차단되지 않기 때문에, 효율 좋게 수광부(1)까지 도달시키는 것이 가능해지고, 집광효율을 향상시키는 점에서 매우 적합한 것이 된다. 또, 개구부(22)의 에칭시의 배선절단을 미연에 회피할 수 있으므로 고체 촬상 소자의 신뢰성 향상에도 기여하게 된다.
또한, 본 실시 형태에서 설명한 고체 촬상 소자의 제조 방법에 의하면, 순테이퍼 형상부를, 포토레지스트 패터닝에 있어서의 레지스트 형상을 순테이퍼 형상으로 하든지, 혹은 에칭 프로세스에 있어서의 에칭 조건을 등방성 에칭을 억제하여 순테이퍼 형상을 형성하는 에칭 조건으로 하든지, 또는 이러한 조합에 의해 형성하도록 되어 있다. 따라서, 순테이퍼 형상부를 형성하는 경우라도, 특별한 공정의 추가 등을 필요로 하지 않고, 그 형성을 용이하게 행하는 것이 가능해진다.
게다가, 에칭 조건의 조정에 의해서 순테이퍼 형상부를 형성하는 경우라면, 그 에칭의 가장 중간에도 조건을 가변하는 것이 가능해진다. 그 때문에, 예를 들면 일부에만 순테이퍼 형상부를 설치하기도 하고, 혹은 다른 2 이상의 테이퍼각의 테이퍼 형상을 조합하기도 하는 경우라도, 한 번의 에칭 처리를 행하는 것만으로, 이것들을 용이하게 실현하는 것이 가능해진다.
또한, 본 실시 형태에서 설명한 고체 촬상 소자 및 그 제조 방법은, 예를 들면 CCD(Charge Coupled Device)형의 것이라도, 혹은 CMOS(Complementary Metal Oxide Semiconductor)형의 것이라도, 도파로 구조를 가진 고체 촬상 소자 및 그 제조 방법이라면 적용하는 것이 가능하다.
또, 본 실시 형태에서는, 본 발명을 그 매우 적합한 구체적인 예에 의해 설명했지만, 본 발명이 본 실시 형태로 한정되지 않는 것은 물론이다. 특히, 수광부(1)나 도파로(20)의 평면 형상이나 다층 배선 구조등에 대해서는 한 개의 구체적인 예에 지나지 않는다.
＜실시예 2＞
그 다음에, 본 발명의 제 2의 실시예(이하 「실시예 2」라고 한다)의 고체 촬상 소자의 제조 방법을 설명한다. 도 13a ~ 도 13k는, 본 발명의 실시예 2의 고체 촬상 소자의 제조 방법을 설명하기 위한 측단면도이다. 또한, 여기에서는, 설명을 간단히 하기 위해서, 기체가 되는 실리콘 기판에 형성된 소자 영역이나 소자 분리 영역 등의 구성에 대해서는 도시를 생략하고 있다.
실시예 2에서는, 먼저, 도 13a에 도시한 바와 같이, 광전변환을 행하는 다이오드(112), SiN막(113), 폴리 층간막(114), 제 1신호선(116), 제 1신호선 층간막(115), 제 1배선에 적용한 동(Cu)의 확산 방지막(121), 제 1신호선과 제 2신호선간의 층간막(122), 제 2신호선(128), 제 2배선에 적용한 Cu의 확산 방지막(131), 제 2 신호선과 제 3신호선간의 층간막(132), 제 3신호선(133), 제 3배선에 적용한 Cu의 확산 방지막(141), 제 3배선과 그 상층에 배치되는 신호선과의 층간막(142)으로 구성되는 실리콘 기판(111)에 대해서, 도 13b에 도시한 바와 같이, 도파로가 되는 부분을 리소그래피 기술을 이용하여 형성하기 위해서, 마스크가 되는 레지스트(151)를 패터닝한다. 또한, 층간막은, 이 예에서는 모두 SiO2막으로, 막두께는, 폴리층간막(114)이 450nm, 제 1신호선 층간막(115)이 150nm, 제 1신호선과 제 2신호선간의 층간막(122)과 제 2신호선과 제 3신호선 사이의 층간막(132)이 200nm, 제 3배선의 상층의 층간막(142)이 300nm이다. 또, 신호선(116, 123, 133)은, 모두 Cu배선으로, 막두께는 전층 200nm이다. 또한, Cu확산 방지막(121, 141)은, 모두 SiC막으로, 막두께는 50nm이다. 최하층의 SiN막(113)도 50nm이다.
레지스트(151)의 패터닝 후에는, 도 13c에 도시한 바와 같이, 최상층 배선상의 층간막(142)을 등방적으로 가공한다. 또한, 도 13d에 도시한 바와 같이, 이방성(異方性) 에칭으로 도파로가 형성되는 영역의 층간막을 가공하여, 도파로(152)를 형성한다.
도파로(152)의 형성 후에는, 도 13e에 도시한 바와 같이, 리소그래피 기술로 사용한 레지스트(151)를 제거한다. 그리고, 도 13f에 도시한 바와 같이, 도파로의 외관이 되는 금속막(153)을 50nm 성막한 후에, 도 13g에 도시한 바와 같이, 그 금속막(153)을 전면 에칭하고, 도파로의 외관이 되는 금속막(153)을 측면에만 남겨 둔다. 금속막(153)으로서는, 알루미늄을 이 예에서는 사용했다. 다만, 저굴절률막을 측벽에 사용하고, 내부의 매립을 고굴절률막으로 한 그래드 구조로 해도 괜찮다.
그 후는, 도 13h에 도시한 바와 같이, 도파로(152) 중에, 고밀도 플라스마 CVD법에 의해, 절연막(154)을 매립한다. 이 절연막(154)은, 가시광선에 대하여 이것을 투과시키는 투명한 막인 것으로 한다. 구체적으로는, 이 예에서는, 통상의 SiO2 막을 사용했다.
그리고, 절연막(154)의 매립 후는, 도 13i에 도시한 바와 같이, CMP법에 의해 평탄화를 행하고, 도파로의 부분 이외에 성막된 절연막(154)을 제거한다.
또한, 이상의 순서에서는, 도파로(152)중에 투명 절연막(154)을 매립함에 대해서, 고밀도 플라스마 CVD법을 이용했을 경우를 예로 들었지만, 예를 들면 도포법에 의해 투명 절연막(154)의 매립을 행하는 것도 생각할 수 있다. 그 경우에, 도포법에 따라 평탄화도 동시에 실현할 수 있으면, CMP법에 의한 평탄화 프로세스는 삭제하는 것이 가능해진다.
실시예 2에 있어서의 고체 촬상 소자의 제조 방법은 상술한 대로이지만, 그 이후의 공정에서는, 도파로(152)에 빛을 충분히 입사시키기 위해, 온칩 렌즈를 형성하는 것도 생각할 수 있다. 즉, 도 13j에 도시한 바와 같이, 평탄화 후의 투명 절연막(154)상에, SiN막(161), 칼라 필터(162), 온칩 렌즈(163)를 형성하도록 해도 상관없다.
또, 상술한 순서에서는, 투명 절연막(154)의 매립을 고밀도 플라스마 CVD법으로 행하고, 그 후 CMP법에 의해 평탄화하는 경우를 예로 들었지만, 도 13k에 도시한 바와 같이, CMP법에 의한 평탄화를 행하지 않고, 그 상층에 매립 절연막(154)보다 굴절률이 높은 재료로 구성되는 막(155), 예를 들면 SiN막을 성막하고, 그 막(155)이 도파로 위쪽 부분에만 남도록 에치백 또는 CMP법에 의한 평탄화를 행하여 오목렌즈를 형성하며, 이것에 의해 도파로에 효율 좋게 빛을 집광시키도록 하는 것도 생각할 수 있다.
또한, 실시예 2에서는, 도파로가 되는 부분을 개구 후, 바로 금속막(153)을 성막하는 경우를 예로 들었지만, 절연막을 예를 들면 50nm 형성 후에, 금속막(153)을 형성하는 것도 가능하다. 이 경우, 신호선과 도파로의 내압을 확보하기 쉽다.
＜실시예 3＞
그 다음에, 본 발명의 제 3의 실시예(이하 「실시예 3」이라고 한다)의 고체 촬상 소자의 제조 방법을 설명한다. 도14a ~ 도 14k는, 본 발명과 관련되는 고체 촬상 소자의 제조 방법의 실시예 3을 설명하기 위한 측단면도이다. 또한 여기에서도, 설명을 간단히 하기 위하여, 기체가 되는 실리콘 기판에 형성된 소자 영역이나 소자 분리 영역 등의 구성에 대해서는 도시를 생략하고 있다.
실시예 3에서는, 먼저, 광전변환을 행하는 다이오드(212), SiN막(213), 폴리 층간막(214), 제 1신호선(216), 제 1신호선 층간막(215), 제 1배선에 적용한 동(Cu)의 확산 방지막(221), 제 1신호선과 제 2신호선간의 층간막(222), 제 2신호선(223), 제 2배선에 적용한 Cu의 확산 방지막(231), 제 2신호선과 제 3신호선간의 층간막(232), 제 3신호선(233), 제 3배선에 적용한 Cu의 확산 방지막(241), 제 3배선과 그 상층에 배치되는 신호선과의 층간막(242)으로 구성되는 실리콘 기판(211)에 대해서, 도 14a에 나타내는 바와 같이, 도파로가 되는 부분을 리소그래피 기술을 이용하여 형성하기 위해서, 마스크가 되는 레지스트(251)를 패터닝한다. 또한, 층간·배선 구성은 실시예 2의 경우와 마찬가지이다.
레지스트(251)의 패터닝 후에는, 도 14b에 도시한 바와 같이, 최상층 배선상의 층간막(242)을 가공한다. 구체적으로는, 신호선(216, 223, 233)의 일부 내지 전부를 피복하는 크기가 되도록, 최상층 배선상의 층간막(242)에 개구부를 형성한다.
그리고, 개구부의 형성 후에, 도 14c에 도시한 바와 같이, 절연막(243)을 성막하고, 또, 도 14d에 도시한 바와 같이, 개구부의 측면에만 절연막(243)이 남도록, RIE(Reactive Ion Etching)에 의해, 그 절연막(243)에 대한 가공을 행한다. 이 예에서는, 절연막(243)으로서 SiN막을 200nm 성막했다.
그 후에는, 도 14e에 도시한 바와 같이, 신호선(216, 223, 233)에 대해서, 충분한 절연 내압을 확보하는 거리를 가진 크기로, 도파로를 리소그래피 기술과 RIE법에 의해 가공한다. 또한, 도면의 부호 252는 레지스트이다.
도파로의 형성 후에는, 도 14f에 도시한 바와 같이, 레지스트(252)의 박리를 행하고, 그 박리 후, 도파로의 외관이 되는 금속막(253)으로서, 예를 들면 알루미늄을 5nm 성막한다. 또, 도 14g에 도시한 바와 같이, 그 금속막(253)을 전면 에칭하고, 도파로의 외관이 되는 금속막(253)을 측면에만 남겨 둔다. 다만, 금속막(253)은, 알루미늄막이 아니고, 저굴절률막을 측벽에 사용하고, 내부의 매립을 고굴절률막으로 한 글래드 구조로 해도 좋다.
그 후는, 도 14h에 도시한 바와 같이, 도파로 중에, 고밀도 플라스마 CVD법에 의해, 절연막(254)을 매립한다. 이 절연막(254)은, 가시광선에 대해서 이것을 투과시키는 투명한 막인 것으로 한다. 구체적으로는, 이 예에서는, 통상의 SiO2막을 사용했다.
그리고, 절연막(254)의 매립 후는, 도 14i에 도시한 바와 같이, CMP법에 의해 평탄화를 행하고, 도파로의 부분 이외에 성막된 절연막(254)을 제거한다.
또한, 이상의 순서에서는, 도파로 중에 투명 절연막(254)을 매립함에 대해서, 고밀도 플라스마 CVD법을 이용했을 경우를 예로 들었지만, 예를 들면 도포법에 의해 투명 절연막(254)의 매립을 행하는 것도 생각할 수 있다. 그 경우에, 도포법에 따라 평탄화도 동시에 실현할 수 있으면, CMP법에 의한 평탄화 프로세스는 삭제하는 것이 가능해진다.
실시예 3에 있어서의 고체 촬상 소자의 제조 방법은 상술한 대로이지만, 그 이후의 공정에서는, 도파로에 빛을 충분히 입사시키기 위해서, 온칩 렌즈를 형성하는 것도 생각할 수 있다. 즉, 도 14j에 도시한 바와 같이, 평탄화 후의 투명 절연막(254)상에, SiN막(261), 칼라 필터(262), 온칩 렌즈(263)를 형성하도록 해도 상관없다.
또, 상술한 순서에서는, 투명 절연막(254)의 매립을 고밀도 플라스마 CVD법으로 행하고, 그 후 CMP법에 의해 평탄화하는 경우를 예로 들었지만, 도 14k에 도시한 바와 같이, CMP법에 의한 평탄화를 행하지 않고, 그 상층에 매립 절연막 (254)보다 굴절률이 높은 재료로 구성되는 막(255), 예를 들면 SiN막을 성막하고, 그 막(255)이 도파로 위쪽 부분에만 남도록 에치백 또는 CMP법에 의한 평탄화를 행하여 오목렌즈를 형성하며, 이것에 의해 도파로에 효율 좋게 빛을 집광시키도록 하는 것도 생각할 수 있다.
더욱이, 실시예 3에서는, 도파로가 되는 부분을 개구 후, 바로 금속막(253)을 성막하는 경우를 예로 들었지만, 절연막을 예를 들면 50nm 형성 후에, 금속막(253)을 형성하는 것도 가능하다. 이 경우, 신호선과 도파로의 내압을 확보하기 쉽다.
＜실시예 4＞
그 다음에, 본 발명의 제 4의 실시예(이하 「실시예 4」라고 한다)의 고체 촬상 소자의 제조 방법을 설명한다. 도 15a ~ 도 15k는, 본 발명과 관련되는 고체 촬상 소자의 제조 방법의 실시예 4를 설명하기 위한 측단면도이다. 또한, 여기에서도, 설명을 간단히 하기 위하여, 기체가 되는 실리콘 기판이 형성된 소자 영역이나 소자 분리 영역 등의 구성에 대해서는 도시를 생략하고 있다.
실시예 4에서는, 먼저, 도 15a에 도시한 바와 같이, 광전변환을 행하는 다이오드(312) 및 SiN막(313)으로 구성되는 실리콘 기판(311)에 있어서, 다이오드(312)상에 형성되는 집광렌즈의 개소에, 리소그래피 기술에 의해 레지스트(313a)를 패터닝한다. 그리고, 열처리를 행함으로써, 도 15b에 도시한 바와 같이, 그 레지스트(313a)를 둥글게 한다. 그 후, SiN막(313)과 레지스트(313a)를 동일한 에칭 비율로 가공하면, 다이오드(312)상에는, 도 15c에 도시한 바와 같이, 집광렌즈가 형성되게 된다.
집광렌즈의 형성 후에는, 배선하의 층간막인 SiN막(313) 형성, 및, 확산층·게이트 전극과의 컨택트 형성(도시하지 않음), 제 1신호선의 층간막(315), 제 1신호선(316), 제 1배선에 적용한 Cu의 확산 방지막(321), 제 1신호선과 제 2신호선간의 층간막(322), 제 2신호선(323), 제 2배선에 적용한 Cu의 확산 방지막(331), 제 2신호선과 제 3신호선간의 층간막(332), 제 3신호선(333), 제 3배선에 적용한 Cu의 확산 방지막(341), 제 3배선과 그 상층에 배치되는 신호선과의 층간막(342)을 형성하는 것으로, 도 15d에 나타내는 바와 같은 구조를 얻는다. 또한, 배선, 층간 구조는, 실시예 2의 경우와 마찬가지이다.
그리고, 상술한 구조에 대해서, 도 15e에 도시한 바와 같이, 도파로가 되는 부분을 리소그래피 기술을 이용하여 형성하기 위해서, 마스크가 되는 레지스트(351)를 패터닝하고, 그 후 레지스트(351)를 이용하여, 최상층 배선상의 층간막(342)을 등방적으로 가공한다. 이때, 층간막(342)은, 예를 들면 300nm이다.
더욱이, 도 15f에 도시한 바와 같이, 이방성 에칭으로 도파로가 형성되는 영역의 층간막을 가공하고, 도파로를 형성한다.
도파로의 형성 후는, 도 15g에 도시한 바와같이, 리소그래피 기술로 사용한 레지스트(351)를 제거하고, 도파로의 외관이 되는 금속막(353)으로서, 알루미늄막을 50nm 성막한다. 그리고, 도 15h에 도시한 바와 같이, 그 금속막(353)을 전면 에칭하고, 도파로의 외관이 되는 금속막(353)을 측면에만 남겨 둔다. 금속막(153)으로서는, 알루미늄을 이 예에서는 사용했다. 다만, 금속막(353)은, 알루미늄막이 아니고, 저굴절률막을 측벽에 사용하고, 내부의 매립을 고굴절률막으로 한 글래드 구조로 해도 좋다.
그 후는, 도 15i에 도시한 바와 같이, 도파로 중에, 고밀도 플라스마 CVD법에 의해, 절연막(354)을 매립한다. 이 절연막 (354)은, 가시광선에 대하여 이것을 투과시키는 투명한 막인 것으로 한다. 구체적으로는, 이 예에서는, 통상의 SiO2막을 사용했다.
그리고, 절연막(354)의 매립 후는, 도 15j에 도시한 바와 같이, CMP법에 의해 평탄화를 행하고, 도파로의 부분 이외에 성막된 절연막(354)을 제거한다.
또한, 이상의 순서에서는, 도파로 중에 투명 절연막(354)을 매립함에 대해서, 고밀도 플라스마 CVD법을 이용했을 경우를 예로 들었지만, 예를 들면 도포법에 의해 투명 절연막(354)의 매립을 행하는 것도 생각할 수 있다. 그 경우에, 도포법에 따라 평탄화도 동시에 실현할 수 있으면, CMP법에 의한 평탄화 프로세스는 삭제하는 것이 가능해진다.
실시예 4에 있어서의 고체 촬상 소자의 제조 방법은 상술한 대로이지만, 그 이후의 공정에서는, 도파로에 빛을 충분히 입사시키기 위해서, 온칩 렌즈를 형성하는 것도 생각할 수 있다. 즉, 도 15k에 도시한 바와 같이, 평탄화 후의 투명 절연막(354)상에, SiN막(361), 칼라 필터(362), 온칩 렌즈(363)를 형성하도록 해도 상관없다.
또, 도시하지 않지만, 실시예 2, 3의 경우와 마찬가지로, 고밀도 플라스마 CVD법으로 매립한 절연막을 CMP법에 의해 평탄화하지 않고, 그 상층에 매립 절연막(354)보다 굴절률이 높은 재료를 성막하고, 그 막이 도파로 위쪽 부분에만 남도록 하여 오목렌즈를 조합하여도 좋다.
더욱이, 실시예 4에서는, 도파로가 되는 부분을 개구 후, 바로 금속막(353)을 성막하는 경우를 예로 들었지만, 절연막을 예를 들면 50nm 형성 후에, 금속막(253)을 형성하는 것도 가능하다. 이 경우, 신호선과 도파로의 내압을 확보하기 쉽다.
＜실시예 5＞
그 다음에, 본 발명의 제 5의 실시예(이하　「실시예 5」라고 한다)의 고체 촬상 소자의 제조 방법을 설명한다. 도 16a ~ 도 16K는, 본 발명과 관련되는 고체 촬상 소자의 제조 방법의 실시예 5를 설명하기 위한 측단면도이다. 또한, 여기에서도, 설명을 간단히 하기 위해서, 기체가 되는 실리콘 기판에 형성된 소자 영역이나 소자 분리 영역 등의 구성에 대해서는 도시를 생략하고 있다.
상술한 실시예 4에서는, 다이오드(312)의 바로 위에 집광렌즈를 배치한 구성을 예로 들어 설명했지만, 도 16a에 도시한 바와 같이, 다이오드(412)로부터 떨어진 장소에 집광렌즈(454)를 배치해도 좋으며, 그 경우에는 집광렌즈(454)의 가공시의 손상이 다이오드(412)에 미치는 것을 회피할 수 있게 된다. 이때, 집광렌즈(454)는, 반구면 렌즈보다, 집광성이 오른다고 생각되는 볼록렌즈와 오목렌즈를 조합한 구조로 하는 것이 바람직하다. 그래서, 실시예 5에서는, 볼록렌즈와 오목렌즈를 조합한 구조의 집광렌즈(454)로 했을 경우의 제조 순서를 설명한다.
실시예 5에서는, 먼저, 도 16b에 도시한 바와 같이, 소자 및 그 분리영역(모두 도시하지 않음), 광전변환을 행하는 다이오드(412), SiN막(413), 폴리층간막(414)이 형성된 실리콘 기판(411)에 있어서, 다이오드(412)상에 형성되는 렌즈 영역에 대응하도록, 리소그래피 기술에 의해 레지스트(414a)를 패터닝한다. 그리고, 도 16c에 도시한 바와 같이, 레지스트(414a)를 이용하여 폴리층간막(414)을 등방적으로 가공하여, 오목렌즈 형성을 행한다. 그 후, 도 16d에 도시한 바와 같이, 오목렌즈 형성에 사용한 레지스트(414a)를 박리하고, 또, 도 16e에 도시한 바와 같이, SiN막(414b)을 성막한다. 이때, 렌즈를 형성하는 재료는, SiN막에 한정되는 뜻은 아니지만, 폴리층간막(414)보다 굴절률이 높은 재료일 필요가 있다. 또한, 폴리층간막은, 이 예에서는 SiO2막을 사용하고 있다.
SiN막(414b)의 성막 후는, 도 16f에 도시한 바와 같이, CMP법에 의해 평탄화한다. 그리고, 도 16g에 도시한 바와 같이, 광전변환을 행하는 다이오드(412)상에 형성되는 집광렌즈의 개소에, 리소그래피 기술에 의해 레지스트(414c)를 패터닝하는 동시에, 도 16h에 도시한 바와 같이, 열처리를 행함으로써, 그 레지스트(414c)를 둥글게 한다. 그 후, SiN막(414b)과 레지스트(414c)를 동일한 에칭 비율로 가공하면, 다이오드(412)상에는, 도 16i에 도시한 바와 같이, 집광렌즈(414b)가 형성되게 된다.
그 이후는, 도 16j에 도시한 바와 같이, 제 1 신호선의 층간막(415)을 성막 한다. 그리고, 렌즈 형성에 의해 형성가능한 볼록부를 CMP법에 의해 평탄화하면, 도 16k에 도시한 바와 같이, 제 1신호선을 형성하기 전의 상태가 된다. 그 후는, 통상의 듀얼 다마신법에 의한 Cu배선 형성 과정과 실시예 2, 3에서 나타낸 도파로 형성 과정을 거쳐, 도 16a에 나타낸 고체 촬상 소자가 형성되게 된다.
이상으로 설명한 실시예 2~5에 의하면, 신호선의 레이아웃에 의한 도파로의 배치 영역의 제약을 최소한으로 한정시키고, 충분한 광량을 수광부에 입사시키는 것이 가능하게 된다. 또, 도파로와 수광부와의 사이에 집광렌즈를 형성하는 것으로, 도파로의 하부측에서 반사한 빛이, 인접하는 화소로 누설되는 것을 억제할 수도 있게 된다. 따라서, 고감도의 고체 촬상 소자를 제공할 수 있는 것이다.
또한, 상술한 실시예 2~5는, 신호선으로서 3층 구조의 것을 예로 들었지만, 본 발명은, 반드시 3층 배선의 경우로 한정되는 것은 아니다. 더욱이, 실시예 2~5에서는, 배선으로서 Cu를 적용했을 경우를 설명했지만, 본 발명이 Cu배선으로 한정되지 않는 것은 물론이다.
＜실시예 6＞
그 다음에, 본 발명의 제 6의 실시예(이하 「실시예 6」이라고 한다)인 고체 촬상 장치(CMOS 센서)에 대해 설명한다.
실시예 6의 본 발명을 고체 촬상 소자(CMOS 센서)에 적용했을 경우의 개략 구성을 도 17에 나타낸다.
한편, 도시의 예에서는 고체 촬상 소자의 1화소에 대응하는 단면을 나타내고 있다.
본 실시예와 관련되는 고체 촬상 소자(501)는, 소자 분리영역(503)으로 분리된 반도체 기판(502)내의 소정의 영역에 입사광을 수광하는 수광부(504)가 형성되며, 수광부(504)상의 소정의 위치에는 게이트 절연막(505)을 통해 판독 게이트(506), 후술하는 신호선과 접속되는 도전 플러그(507)가 절연막(508) 중에 형성된다.
신호선(509)은 도시의 예에서는 2층(제 1의 신호선(591) 및 제 2의 신호선(592))에 형성되어 있고, 신호선(591 및 592) 사이는 도전 플러그(507)에 의해 접속되어 있다. 최상층의 신호선(592)의 위쪽에는, 절연막(508)상에 패시베이션(passivation)막(510), 평탄화막(511)을 통해 칼라 필터(512)가 형성되며, 칼라 필터(512)상의 수광부(504)와 대응하는 위치에는 온칩 렌즈(513)가 형성된다.
수광부(504)상에는, 이 수광부(504)와 온칩 렌즈(513) 사이를 연결하도록 패시베이션막(510)의 하단까지 구멍(514)이 형성되어, 이 구멍(514)내에는 절연막(508)보다 높은 굴절률(n=2.0)을 가지는 고굴절률층(예를 들면 고밀도의 플라스마 CVD법에 의한 플라스마 SiN막)(15)이 매립되어 진다. 또한, 16은 절연막(예를 들면 SiO2막)(8)과의 사이에서 높은 선택비를 가지는 에칭 스톱막(예를 들면 SiN막)이다.
이것에 의해, 입사광의 집광효율을 높이도록 한 구조를 가지는 고체 촬상 소자(501)가 구성된다.
본 실시예에서는, 특히, 구멍(514)이 복수의 층으로 형성된 구성으로 한다.
본 실시예에서는, 구멍(514)이 예를 들면 2개의 층(514A, 514B)으로 형성된 구성으로 한다. 층 514A의 상면은, 예를 들면 신호선(591) 아래의, 파선으로 나타내는 평탄화된 절연막(508)의 상면과 동일면이 되도록 하여 형성된다. 또, 층 514B의 상면은, 예를 들면 패시베이션막(510) 아래의 평탄화된 절연막(508)의 상면과 동일 면상이 되도록 형성된다.
이와 같이 구성하여, 예를 들면 종래와 같은 깊은 1개의 구멍에 고굴절률층(544)이 매립되어 구멍(543)이 형성되어 있는 것이 아니고 구멍에 고굴절률층인 SiN막(515)이 매립된 층 (514A, 514B)을 복수개 가지는 구멍(514)이 형성되어 있으므로, 각층(514A, 514B)에서의 플라스마 SiN막(515)의 매립성은, 종래의 플라스마 SiN막의 매립성에 비해 양호한 것이 되고, 플라스마 SiN막(515) 내부에 공동(空洞)이 발생하는 것이 없어진다.
그런데, 이와 같이 복수의 층(514A, 514B)에 의해 구멍(514)이 형성되어지므로, 예를 들면 층간에서의 차이의 문제가 염려된다.
예를 들면, 리소그래피 기술을 이용하여 두 번째의 층(514B) 형성용의 레지스트 마스크를 형성할 때, 첫 번째의 층(514A)과의 사이에서 중첩 차이가 발생했을 경우, 도 18에 층간 부근의 확대도를 나타내는 바와 같이, 수직 방향으로 연속하는 층(514A 및 514B)의 측벽에 있어서의 층(514A, 514B)의 접속부(520)에서 단차(段差)(521)가 형성되어 버린다.
이와 같이, 각 층(514A, 514B)간의 접속부(520)에서 단차(521)가 형성된 경우, 예를 들면 구멍(514)의 상부로부터 입사해 온 빛(도면 중 화살표 Ⅹ)은, 그 내부에 매립된 플라스마 SiN막(515)으로부터 절연막(508)으로 향해 입사하기 때문에, 입사각에 따라서는 빛이 단차(521)에서 굴절하여 절연막(508) 내로 진행하기도 하고(도면 중 화살표 Y), 빛이 단차(521)에서 전반사하여 구멍(514) 내를 위쪽으로 향해 진행하여 표면에서 외부로 확산되어 버린다(도면 중 화살표 Z). 혹은, 구멍(514)의 표면과 상층(예를 들면, 패시베이션막(510))과의 경계면에서 다시 전반사하여 구멍(514) 내로 다시 되돌아온다.
이와 같이, 단차(521)가 형성됨으로써, 입사된 빛의 수광부(504)로의 집광성이 떨어져 집광효율이 저하해 버리는 것은 분명하다.
그래서, 본 실시예에 있어서는, 인접하는 층(514A, 514B)의 지름을 다르게 하도록 한다. 즉, 도 19에 도시한 바와 같이, 하층(514A)의 상부 지름(Ad)보다 상층(514B)의 하부 지름(Bd)을 작게 형성한다. 이것에 의해, 상술한 집광효율의 저하를 개선할 수 있다.
이 경우, 접속부(520)에 단차를 가지지만, 접속부(520)에서는 하층의 상부 지름(Ad)의 쪽이 넓게 되어 있기 때문에, 도 18에 나타내는 바와 같은 불필요한 반사나 굴절은 일어나지 않는다.
이와 같이, 하층(514A)의 상부 지름(Ad)보다 상층(514B)의 하부 지름(Bd)을 작게 형성하려면, 그만큼 마스크의 지름을 작게 하면 좋다. 이때, 리소그래피 공정으로 생겨 버리는 차이의 양은 최대가 되더라도 0.1 ㎛ 정도이므로, 예를 들면 상층(514B)을 형성할 때의 리소그라피 공정의 경우, 그 하부 지름(Bd)이 하층(514A)의 상부 지름(Ad)보다 0.2 ㎛(0.1×2) 작게 되도록 제어하면 좋다.
이것에 의해, 상술한 바와 같은, 각 층(514A, 514B) 사이의 접속부(520)에서 생기는 단차(521)를 회피할 수 있다.
본 실시예의 고체 촬상 소자(501)에 의하면, 예를 들면 종래와 같은 깊은 1개의 구멍에 고굴절률층이 매립되어 구멍이 형성되어지는 것이 아니고, 구멍에 고굴절률층인 SiN막(515)이 매립된 층(514A, 514B)을 복수개 가지고 구멍(514)이 형성되어지므로, 각 층(514A, 514B)에서의 플라스마 SiN막(515)의 매립성은, 종래의 하나의 층(547)에서의 플라스마 SiN막의 매립성에 비해 양호한 것이 된다. 이것에 의해, 플라스마 SiN막(515)중에 공동이 생기지 않는 매립성이 양호한 구멍을 가지는 고체 촬상 소자를 제공할 수 있다.
또, 각 층(514A, 514B) 사이(접속부(520))에 있어서, 상층(514B)의 하부 지름(Bd)이 하층(514A)의 상부 지름(Ad)보다 작게 형성되어 있으므로, 접속부(520)에 있어서 불필요한 반사나 굴절을 발생하지 않고, 집광효율이 저하되지 않는 고체 촬상 소자를 제공할 수 있다.
또, 수광부(504) 내의 계면 준위를 줄이기 위하거나 결정 격자의 혼란을 수복하여 흰 점의 발생을 억제하기 위해서, 예를 들면 어닐처리에 의해 플라스마 SiN막(515)중에 함유되어 있는 수소를 수광부(504)로 공급할 때에, 구멍(514)내의 플라스마 SiN막(515)에 공동이 없이 충분한 체적을 가지므로, 이 플라스마 SiN막(515)으로부터 수광부(504)로의 충분한 양의 수소를 공급할 수 있고, 흰 점의 발생을 억제시키는 효과를 충분히 발휘시킬 수 있다.
또, 구멍내에 공동이 발생했을 경우에는, 구멍내에서의 고굴절률층의 부착 주위(카버리지)가 나쁘고, 고굴절률층이 벗겨지기 쉽게 되어 있었지만, 본 실시예에서는, 구멍(514)내에 공동이 발생하지 않기 때문에, 구멍(514)내에서의 고굴절률층인 SiN막(515)의 카버리지를 양호하게 할 수 있다.
상술한 실시예에 있어서는, 구멍(514)을 구성하는 복수의 층(514A, 514B) 중 적어도 1개의 층의 측벽이 테이퍼 형상으로 형성된 구성으로 할 수도 있다.
예를 들면, 도 20에 도시한 바와 같이, 상술한 실시예에 있어서, 최상부에 형성된 층(514B)의 측벽을 테이퍼 형상으로 했을 경우는, 예를 들면 도 17에 도시한 구성과 비교하여 구멍(514)내로 빛을 거둬들이기 쉽게 할 수 있다. 또, 층(514B)내에서의 플라스마 SiN막(515)의 매립성이 한층 더 향상된다.
상술한 실시예에 있어서는, 구멍(514)이 2개의 층(514A, 514B)에 의해 형성된 구성으로 했지만, 다른 실시예로서 구멍(514)이 예를 들면 3개의 층(514A, 514B, 514C)에 의해 형성되어지는 구성을 도 21에 나타낸다.
본 실시예에서는, 예를 들면 각 층(514A, 514B, 514C)의 상면이, 각각 제 1의 신호선(591) 아래의 파선으로 나타내는 평탄화된 절연막(508)의 상면과 동일 면상, 제 2의 신호선(592) 아래의 파선으로 나타내는 평탄화된 절연막(508)의 상면과 동일 면상, 패시베이션막(510)의 아래의 평탄화된 절연막(508)의 상면과 동일 면상이 되도록 형성된다. 즉, 각 층(514A, 514B, 514C)의 상면과 평탄화된 절연막(508)의 상면이 각각 동일 면상이 되도록 형성된다.
또한, 그 외의 부분은 도 17의 구성과 마찬가지이므로 대응하는 부분에는 동일 부호를 붙여 중복 설명을 생략하고 있다.
이러한 구성으로 했을 경우는, 각 층(514B, 514C)이 얕아지고, 각 층(514B, 514C) 내에서의 플라스마 SiN막(515)의 매립성이 향상하므로, 도 17에 나타낸 구성에 비해 한층 더 구멍(514) 내의 매립성이 향상한다.
또, 예를 들면 도 22에 도시한 바와 같이, 상술한 도 21에 나타내는 구성에 있어서, 층(514B, 514C)의 측벽을 각각 테이퍼 형상으로 했을 경우는, 상술한 작용 효과에 더하여, 수광부(504)로부터 온칩 렌즈(513)와 위쪽으로 향해 형성되는 각 층(514A, 514B, 514C)의 지름(상부 지름)이 서서히 작아지는 것을 방지할 수 있다. 또, 층(514B, 514C) 내에서의 플라스마 SiN막(515)의 매립성이 향상하고, 한층 더 구멍(514) 내의 매립성이 향상된다.
＜실시예 7＞
다음에, 본 발명의 제 7의 실시예(이하 「실시예 7」이라고 한다)의 고체 촬상 소자의 제조 방법의 하나의 실시예를 도23a ~ 도 23j를 이용해 설명한다.
본 실시예에서는, 도 17에 도시한 고체 촬상 소자를 제조하는 방법을 나타낸다. 또한, 도시의 예에서는, 고체 촬상 소자의 1 화소에 대응하는 단면도를 나타내며, 도 17과 대응하는 부분에는 동일 부호를 붙이고 있다.　 먼저, 도 23a에 도시한 바와 같이, 소자 분리 영역(503)으로 분리된 반도체 기판(502) 내의 소정의 영역(소자 형성 영역) 내에 입사광을 수광하는 수광부(504)를 형성하고, 수광부(504)상에 게이트 절연막(505)을 형성한다.
다음에, 도 23b에 도시한 바와 같이, 수광부(504)상에 게이트 절연막(505)을 통해 판독 게이트(506), 에칭 스토퍼막(516)을 형성한다.
여기서 에칭 스토퍼막(516)으로서는, 다음의 에칭 스토퍼막(516)상 절연막(508)에 개구(514)를 형성할 때에, SiO2막으로 이루어지는 절연막(508)에 대해서 높은 에칭 선택비를 확보할 수 있는 SiN막이 이용된다. 이 SiN막은 예를 들면 감압 CVD법을 이용하여 형성할 수 있다.
다음에, 판독 게이트(506), 에칭 스토퍼막(516), 소자 분리 영역(503)을 포함하여 전면에 절연막(508)을 형성하고, 또 이 절연막(508)상에 레지스트막(도시하지 않음)을 형성한다. 그리고, 공지의 리소그래피 기술을 이용하여 레지스트막을 개구(541) 형성용의 패턴의 레지스트 마스크로 형성한 후, 이 레지스트 마스크를 통해 이방성 드라이 에칭에 의해 절연막(508)을 에칭 제거한다.
그 후, 레지스트 마스크를 제거함으로써, 도 23c에 도시한 바와 같이, 절연막(508)에 개구(541)가 형성된 구조가 된다.
이방성 드라이 에칭은 평행 평판형의 에쳐로 처리하고, 반응 가스로서는, 예를 들면 C4F8가스, Ar가스, 02가스 등을 이용할 수 있다. 이러한 반응 가스를 이용했을 경우, 절연막(508)과 에칭 스토퍼막(516)과의 사이에서 높은 선택비를 확보할 수 있다.
이때, 상술한 바와 같이, 수광부(504)상에 형성된 에칭 스토퍼막(516)은 절연막(508)과의 사이에서 높은 선택비가 확보되어 있기 때문에, 절연막(508)의 에칭은 에칭 스토퍼막(516)에 이른 곳에서 정지되며, 수광부(504)의 표면에 영향을 주는 것은 아니다. 또, 예를 들면 개구(541)의 깊이(14Ah)를 각 화소마다 불균일 없이 균일하게 형성할 수 있다.
이것에 의해, 후술하는 신호선(509)을 형성하기 전에 개구(541)를 형성하고 있는 만큼, 종래와 같은 신호선을 전부 형성한 후에 개구를 형성하는 경우와 비교하여, 개구(541)의 깊이(14Ah)를 얕게 형성할 수 있다. 즉 애스펙트비가 낮은 개구(541)가 형성된다.
다음에, 도 23d에 도시한 바와 같이, 예를 들면 등방성 드라이 에칭에 의해 개구(541)내에 노출하고 있는 에칭 스토퍼막(516)을 제거한 후, 개구(541)를 포함하여 절연막(508)상의 전면에 절연막(508)보다 높은 굴절률을 가지는 고굴절률층인 SiN막(515), 예를 들면 고밀도 플라스마 CVD법에 의한 SiN막(플라스마 SiN막)(15)을 형성한다.
또한, 에칭 스토퍼막(516)을 제거할 때의 등방성 에칭은, 예를 들면 다운 플로우 플라스마에 의한 케미컬 드라이 에칭을 이용할 수 있다.
이때, 상술한 바와 같이, 개구(541)의 깊이(14Ah)는 얕게 형성되어 있으므로, 개구(541)내에 공동이 형성되지 않고 양호하게 플라스마 SiN막을 매립할 수 있다.
다음에, 도 23e에 도시한 바와 같이, 예를 들면 CMP법 또는 에치백법 등을 이용하여 플라스마 SiN막(515)을 절연막(508)의 표면까지 에칭 제거한다.
이때, 플라스마 SiN막(515)이 절연막(508)상에 잔존하지 않도록 에칭 제거를 행할 필요가 있다. 이것은, 플라스마 SiN막(515)이 절연막(508)상에 잔존했을 경우, 입사광이 이 플라스마 SiN막(515)내를 다중 반사하여 인접하는 화소로 비집고 들어가 영향을 미칠 우려가 있기 때문이다.
여기서, 예를 들면 CMP법을 이용하여 플라스마 SiN막(515)의 에칭 제거를 행했을 경우는, 플라스마 SiN막(515)이 잔존하지 않고 절연막(508)의 상면이 평탄화 되므로, 예를 들면 그 다음의 공정으로 신호선을 형성할 때에 다시 평탄화 처리를 행할 필요가 없다.
이것에 의해, 플라스마 SiN막(515)이 매립된 층(514A)이 형성된다.
다음에, 도 23f에 도시한 바와 같이, 도전 플러그(507), 신호선(509)을 형성한다.
먼저 절연막(508) 중의 소정의 위치에 도전 플러그(507)를 형성하고, 평탄화된 절연막(508)상에 1층째가 되는 신호선(591)을 형성한다. 그리고, 신호선(591)을 포함하여 전면에 다시 절연막(508)을 형성하며, 평탄화 처리를 행한 후, 소정의 위치에 도전 플러그(507)를 형성하고, 절연막(508)상에 2층째가 되는 신호선(592)을 형성한다. 그리고, 신호선(592)을 포함하여 전면에 다시 절연막(508)을 형성하고, 이 절연막(508)을 평탄화 처리한다. 이와 같이 하여 2층 구조의 신호선(509)(제 1의 신호선(591) 및 제 2의 신호선(592))이 형성된다.
또한, 본 실시예에서는 신호선(509)을 2층 구조로 했지만, 예를 들면 3층, 4층, 5층, 6층, 7층과 신호선(509)이 어느 층으로도 증가했을 경우는 이러한 공정이 반복된다.
다음에, 절연막(508)상에 레지스트막(도시하지 않음)을 형성하고, 리소그래피 기술을 이용하여 레지스트막을 개구(542) 형성용의 패턴의 레지스트 마스크로 형성한다.
이때, 개구(542) 형성용의 패턴은, 예를 들면 리소그래피 공정에 있어서의 차이량(최대로도 0.2 ㎛)에 대응하여, 그 하부 지름(514Bd)이 앞의 공정(도 23c 참조)에서 형성된 아래의 개구(541)의 상부 지름(514Ad)보다 작아지도록 형성한다.
여기서, 각 개구(541, 542)의 개구 지름에는 0.2 ㎛ 정도의 차가 생기게 되지만, 이와 같이 차가 0.2 ㎛로 아주 적으므로, 예를 들면 개구(541)의 형성시에 이용한 레지스트 마스크와 동일한 마스크 패턴을 이용할 수 있다. 즉, 리소그래피 공정에서의 제어만으로 개구 지름을 조정하는 것이 가능하다.
그리고, 이 레지스트 마스크를 통해 이방성 드라이 에칭에 의해 절연막(508)을 에칭 제거한다.
그 후, 레지스트 마스크를 제거함으로써, 도 23g에 도시한 바와 같이, 절연막(508)에 개구(542)가 형성된다.
이때, 하층(514A)내의 플라스마 SiN막(515)이 에칭 스토퍼로서 작용한다. 이것은, 이방성 드라이 에칭에 이용되는 반응 가스로서, 상술한 것과 동일한 C4F8가스, Ar가스, 02가스 등을 이용함으로써, 층(514A)내의 플라스마 SiN막(515)과 에칭되는 절연막(508)과의 사이에서 높은 선택비가 확보되기 때문이다. 이것에 의해, 층(514A)내의 플라스마 SiN막(515)의 표면에 영향을 주는 것은 아니다. 또, 각 개구간(접속부(520))에 있어서, 위의 개구(542)의 하부 지름을 아래의 개구(541)의 상부 지름보다 작게 형성하도록 했으므로, 예를 들면 개구(542)를 형성할 때의 리소그래피 공정에서의 레지스트 마스크의 개구 패턴과 아래의 개구(542)와의 사이에서 중첩 차이가 발생했다고 해도, 위의 개구(542)의 하부 지름(514Bd)이 아래의 개구(541)의 상부 지름(514Ad)으로부터 돌출해버리는 것과 같은 일은 없고, 절연막(508)을 부분적으로 에칭해버리는 것은 아니다.
그리고, 이때에 있어서도, 상술한 것과 마찬가지로, 개구(542)의 깊이(14Bb)를, 전단계에서 층(514A)을 형성하고 있는 만큼 얕게 형성할 수 있다.
다음에, 도 23h에 도시한 바와 같이, 개구(542)를 포함하여 절연막(508)상의 전면에 절연막(508)보다 높은 굴절률을 가지는 고굴절률층을 형성한다. 이 공정에 있어서도, 도 23d에 나타낸 경우와 마찬가지로, 예를 들면 고밀도 플라스마 CVD법에 의한 SiN막(소위 플라스마 SiN막)(15)을 형성한다. 이때에 있어서도, 상술한 바와 같이 개구(542)가 얕기 때문에, 개구(542)내에 양호하게 플라스마 SiN막을 매립할 수 있다.
다음에, 도 23i에 도시한 바와 같이, CMP법 또는 에치백법을 이용하여 플라스마 SiN막(515)을 절연막(508)의 표면까지 에칭 제거한다. 이 평탄화 처리시에 있어서도 상술한 바와 마찬가지로, 플라스마 SiN막(515)이 절연막(508)상에 잔존하지 않도록 하여 행한다.
이때에 있어서도, 예를 들면 CMP법을 이용하여 플라스마 SiN막(515)의 에칭 제거를 행했을 경우는, 플라스마 SiN막(515)이 잔존하지 않고, 절연막(508)의 상면이 평탄화 처리되므로, 예를 들면 그 다음의 공정에서 신호선을 형성할 때에, 다시 평탄화 처리를 행할 필요가 없다.
이것에 의해, 플라스마 SiN막(515)이 매립된 층(514B)이 형성된다. 그리고, 먼저 형성된 하층(514A)과 합해서 구멍(514)이 형성된다.
다음에, 도 23j에 도시한 바와 같이, 절연막(508), 구멍(514)내에 매립된 플라스마 SiN막(515)의 표면을 덮어 전면에 패시베이션막(510)을 형성하고, 패시베이션막(510)상에 평탄화막(511)을 형성한 후, 칼라 필터(512)를 형성한다. 그리고, 칼라 필터(512)상에 있어서, 수광부(504)상의 구멍(514)에 대응하는 위치에 온칩 렌즈(513)를 형성한다.
이와 같이 하여, 도 17에 나타내는 구조의 고체 촬상 소자를 형성할 수 있다.
상술한 본 실시예와 관련되는 촬상 소자의 제조 방법에 의하면, 절연막(508)중에 개구(541, 542)를 형성하고 각 개구(541, 542)에 플라스마 SiN막(515)을 매립하는 공정을 여러 차례 행함으로써 구멍(514)을 형성하므로, 예를 들면 형성된 각 개구(541, 542)의 각각의 깊이(14Ah 및 14Bh)를, 예를 들면 종래와 같은(모든 신호선을 형성하고 나서) 1회로 형성된 개구의 깊이(h)에 비해 얕게 형성할 수 있다.
즉, 종래에 비해 애스펙트비가 낮은 개구를 형성할 수 있다.
이것에 의해, 플라스마 CVD법을 이용하여 높은 굴절률을 가지는 플라스마 SiN막(515)을 각 개구(541, 542)내에 매립할 때에, 플라스마 SiN막(515)을 양호하게 매립할 수 있다.
또, 앞의 공정에서 형성하는 개구(541)의 상부 지름(514Ad)보다, 그 다음의 공정에서 형성하는 개구(542)의 하부 지름(514Bd)을 작게 형성하도록 했으므로, 개구(541, 542)의 접속부(520)에 있어서 불필요한 반사나 굴절이 발생해 버리는 것을 방지할 수 있다.
상술한 실시예에 있어서, 적어도 1개의 개구의 측벽을 테이퍼 형상으로 형성할 수도 있다.
예를 들면, 최상부에 형성하는 개구(542)의 측벽을 테이퍼 형상으로 하는 경우는, 도 23g에 나타내는 공정에 있어서, 리소그래피 기술을 이용하여 개구(542) 형성용의 레지스트 패턴을 형성할 때, 예를 들면 노광 조건을 조정함으로써 레지스트 패턴을 테이퍼 형상이 되도록 에칭하는 것으로 실현할 수 있다. 이때, C4F8가스를 이용하면, CF계 퇴적물에 의한 측벽 보호막 형성효과에 의해 양호한 테이퍼 형상을 용이하게 형성할 수 있다.
또, 상술한 바와 같이, 예를 들면 CMP법 등에 의해, 절연막(508)상의 플라스마 SiN막(515)을 제거할 경우는, 절연막(508)과 플라스마 SiN막(515)의 각각의 평탄화 처리를 1회로 행할 수 있다.
상술한 실시예에서는, 2회로 나누어 개구를 형성하는 것으로 구멍(514)을 형성하도록 했지만, 매립성이나 신호선의 수 및 깊이 등의 균형에 따라서는, 3회 이상으로 나누어 개구를 형성할 수도 있다.
보다 많은 회수로 나누어 구멍(514)을 형성했을 경우는, 각 개구에서의 플라스마 SiN막(515)의 매립성은 한층 더 향상한다.
또, 상술한 실시예에서는, 본 발명을 고체 촬상 소자에 적용했을 경우에 대해 설명했지만, 본 발명은 그 외의 고체 촬상 소자, 예를 들면 CCD 고체 촬상 소자에 있어서도 적용할 수 있는 것이다.
또한, 본 발명은, 상술의 실시예로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 그 외 여러 가지 구성을 취할 수 있다.
＜실시예 8＞
그 다음에, 본 발명의 제 8의 실시예(이하 「실시예 8」이라고 한다)에 대해 설명한다. 본 발명의 실시예 8은, 도파로 구조를 가지는 고체 촬상 소자에 있어서, 2종류의 투명막(폴리이미드계 수지(제 2의 고굴절률재), 플라즈마 질화 실리콘(제 1의 고굴절률재))을 조합한 도파로를 이용함으로써, 도파로의 매립성을 향상하고, 폴리이미드계 수지로부터의 금속 확산에 의한 흰점 증가를 억제하고, 동시에 트랜지스터의 신뢰성 열화를 억제할 수 있는 고체 촬상 소자 및 그 제조 방법을 제공하는 것이다.
도 24는 본 발명의 실시예 8에 의한 고체 촬상 소자를 나타내는 단면도이다.
도시의 예는, CMOS 이미지 센서에 적용한 예이며, Si 등의 반도체 재료로 구성되는 기체(620)의 소자 분리 영역(603)에 의해서 분리된 화소 영역에 포토 다이오드(광전변환부)(1)나 판독 게이트(604) 등의 화소 트랜지스터가 형성되어 있다.
또, 기체(620)의 상면에는, 게이트 절연막(602)을 통해 판독 게이트(604)의 전송 전극(polySi 전극)(4A)가 형성되며, 그 위에 절연막(621)을 통해 에칭 스토퍼막(605A)이 설치되어 있다. 이 에칭 스토퍼막(605A)은, 감압 CVD에 의한 질화 실리콘막(LP-질화 실리콘)에 의해 형성되어 있다.
또, 이 에칭 스토퍼막(605A)의 위에는, 상층막이 되는 복수층의 배선(608), 및 절연막(606)이 설치되어 있다. 각 배선(608) 및 기체(620)의 컨택트 영역의 사이에는 도전 플러그(607)가 설치되며, 각층의 배선(608)이 접속되어 있다. 또한, 절연막(606)에는 주로 SiO2가 이용되고 있다.
또, 최상층의 절연막(606)의 위에는 패시베이션막(610)이 설치되며, 그 위에 평탄화막(611)을 통해 칼라 필터(612) 및 온칩 렌즈(613)가 설치되어 있다.
그리고, 절연막(606)에는, 그 최상면으로부터 포토 다이오드(601)의 수광 영역상의 게이트 절연막(602)에 도달하는 구멍(606A)이 형성되며, 이 구멍(606A)에 매립되는 형태로 도파로(609)가 설치되어 있다.
이 도파로(609)는, 도파로의 코어(도파로)가 외측의 플라스마 질화 실리콘에 의한 제 1도파로(609A)와, 이 제 1도파로(609A)내의 공동부에 매립된 폴리이미드계 수지(PIQ)로 이루어지는 제 2도파로(609B)로 구성된다. 또한, 제조 방법은 후술하지만, 제 1도파로(609A)는 상단부가 개구해 있고, 제 1도파로(609A)의 위쪽으로부터 폴리이미드재를 도포함으로써, 제 1도파로(609A)의 개구로부터 제 2도파로(609B)가 매립되어 있다.
자세한 것은 후술하지만, 폴리이미드계 수지는, 플라스마 질화 실리콘보다 굴절률이 낮지만, 주위의 SiO2보다 높은 굴절률을 가지고 있다.
이러한 구성에서는, 플라스마 질화 실리콘 단체에 의한 도파로에 비해 매립성을 개선할 수 있고, 더욱이, 플라스마 질화 실리콘과 폴리이미드계 수지가 밀착성이 높기 때문에, 뛰어난 광학 특성을 얻을 수 있는 이점이 있다.
또, 제 1도파로(609A)는 충분한 막두께로 형성되어 있으며, 제 2도파로(609B)와 게이트 절연막(602)이 충분히 떨어진 상태로 배치되며, 가능한 한 폴리이미드의 불순 금속이 포토 다이오드(601)측에 확산하지 않도록 형성되어 있다.
그리고, 본 예에서는, 구멍(606A)내에 제 1도파로(609A)를 매립한 후, 제 2도파로(609B)를 매립하기 전에, 수소 어닐처리(수소 분위기중의 열처리)를 행하고, 플라스마 질화 실리콘에 많이 포함되는 수소를 포토 다이오드(601)내에 확산시킴으로써, 포토 다이오드(601)내의 결정 결함을 감소시켜, 백상 노이즈(white noise)의 발생을 방지하도록 되어 있다.
즉, 제 1도파로(609A)(플라스마 질화 실리콘)에서는 수소를 함유하고 있고, 수소 분위기중에서 어닐 처리(예를 들면 400°C에서 60분)를 행함으로써, 포토 다이오드(601) 내로의 수소 공급이 촉진된다. 따라서, 제 2도파로(609B)로부터 포토 다이오드(601) 내로 확산된 금속에 의해, 결정 결함이 야기되어 생긴 댕글링 본드(dangling bond)에 대하여, 수소에 의한 종단 효과가 나타나 흰점 감소효과가 얻어진다.
이때, 제 1도파로(609A)가 차지하는 비율을 제 2도파로(609B)에 대하여 많게 함으로써, 수소 공급 효과의 증대, 및 제 2도파로(609B)에서 포토 다이오드(601)까지의 거리가 벌어지는 것으로, 흰점 감소효과는 더욱 커지고, 게다가, 제 1도파로(609A)의 쪽이 제 2도파로(609B)에 비해 굴절률이 높기 때문에, 집광성도 향상한다.
단, 제 1도파로(609A)의 비율을 너무 많이 크게 하면, 잔류 응력에 의한 박리(peeling off)의 문제, 도파로 표면이 제 1도파로(609A)에 의해 막힘으로써 도파로내의 보이드(void)의 발생(제 2도파로(609B)가 매립되지 않게 된다)이 염려되기 때문에, 제 1도파로(609A)의 막두께는 예를 들면 1000nm 정도가 적절하다.
또, 도 24에 도시한 바와 같이, 에칭 스토퍼막(605A)은, 도파로의 우물 구조를 얻기 위한 구멍(606A)을 에칭에 의해 형성할 때의 에칭 스토퍼로서 기능하는 질화 실리콘막이지만, 본 예에서는, 이 에칭 스토퍼막(605A)을 포토 다이오드 (601)의 수광 영역 이외의 영역에 남겨둠으로써, 플라스마 질화 실리콘을 이용한 수소 어닐 처리(수소 분위기중의 열처리)에 의해, 포토 다이오드(601)내에 수소를 확산할 때에, 다른 영역의 트랜지스터 등에 수소가 침입하지 않도록 하기 위한 수소 흡수막으로서 기능하는 것이다.
즉, 상술한 제 1도파로(609A)에 의한 수소 공급 효과는 트랜지스터의 소스·드레인 영역에 과잉의 수소가 공급되면, 드레인 애벌란쉬(avalanche) 효과가 촉진되며, 트랜지스터의 신뢰성(hot carrier 내성)에 악영향을 준다.
그래서, 에칭 스토퍼막(605A)을 형성하는 감압 CVD에 의한 질화 실리콘(LP-질화 실리콘)막은, 높은 수소 흡수 효과를 가지므로, 이 LP-질화 실리콘막을 수광 영역 이외의 영역(특히 트랜지스터를 덮는 영역)에 남겨 두어, 수소의 침입을 방지하는 것이다.
또한, 본 예에서는, 이러한 에칭 스토퍼막(605A)의 수광 영역 이외에 배치되는 질화 실리콘막을 수소 침입 방지막(605B)이라고 칭하여 설명한다.
이와 같은 수소 침입 방지막(605B)에 의해, 수소의 확산에 의한 트랜지스터 등의 특성 열화를 방지하며, 적정한 동작 특성을 유지하도록 되어 있다.
다만, 트랜지스터의 컨택트 영역에 대해서는 수소 침입 방지막(605B)이 제거되게 되지만, 플러그 내부에 Ti나 TiN 등으로 구성되는 배리어 메탈층(barrier metal layer)이 형성되어 있기 때문에, 이것에 의한 수소 흡수 효과에 의해서 보호된다.
한편, 도파로의 부분에서는, 수소를 유효하게 포토 다이오드(601)측에 공급하기 때문에, 에칭 스토퍼막(605A)을 완전하게 제거하고, 제 1도파로(609A)의 플라스마 질화 실리콘을 게이트 절연막(602)에 직접 접촉시켜, 상술한 수소 공급 효과를 얻도록 되어 있다.
또한, 수소 침입 방지막(605B)을 설치하는 영역으로서는, 반도체 기판상에 설치되는 복수의 트랜지스터 등의 능동 소자의 모든 영역(단 플러그 등의 관통부분은 뺀다)을 덮는 것이어도 괜찮고, 일부의 트랜지스터만을 덮는 것이어도 좋다.
특히, 본 예에서 도파로에 이용하는 플라스마 질화 실리콘에 가까운 영역에 배치되는 트랜지스터(예를 들면 판독 게이트 등의 화소 트랜지스터)에 있어서는, 수소가 침입할 가능성이 높기 때문에, 이 영역을 수소 침입 방지막(605B)의 질화 실리콘막으로 포위함으로써, 유효하게 수소를 흡수하여 트랜지스터로의 침입을 방지할 수 있으며, 극히 현저한 효과를 얻을 수 있다.
또, CMOS 이미지 센서에서는, 동일 칩상에 화소 영역과 주변 회로 영역이 설치되어 있으며, 주변 회로 영역내의 트랜지스터 등에 대해서도, 화소 영역내의 트랜지스터만큼은 아니지만, 수소가 침입할 가능성이 있으므로, 이 주변 회로 영역의 트랜지스터의 상면에 수소 침입 방지막(605B)을 설치하도록 해도 좋다. 또, 에칭 스토퍼막(605A) 및 수소 침입 방지막(605B)은 전영역에서 연속하여 있을 필요는 없고, 간헐적으로 배치되어 있어도 좋고, 수소 침입 방지막(605B)을 설치하는 위치는, 도 24에 도시한 바와 같이 판독 전극(604A)과 상층막과의 사이에 설치하는 경우에 한정하지 않고, 장소에 따라서는 게이트 절연막의 바로 위쪽 등이어도 좋다.
도 25a와 도 25b는 도파로내에 입사한 빛의 반사 경로를 나타내는 설명도이다. 도 25a는 제 1도파로(609A)에 입사한 빛의 모습을 나타내며, 도 25b는 제 2도파로(609B)에 입사한 빛의 모습을 나타내고 있다.
우선, 제 1도파로(609A)(플라스마 질화 실리콘막)의 굴절률은 n=2.0이고, 제 2도파로(609B)의 굴절률은 n=1.7이며, 또, 절연막(606)의 굴절률은 n=1.4이다.
이러한 굴절률의 관계에 의해, 도 25a에 나타내는 제 1도파로(609A)의 표면으로부터 입사하고, 그대로 제 1도파로(609A)와 절연막(606)과의 경계면에 도달한 빛은, 그 입사각(θ1), 즉, 이 입사각과 경계면과의 법선이 이루는 각(θ1)이 임계각 이상일 경우에, 입사광은 경계면에서 반사하도록 되어 있다.
마찬가지로 제 1도파로(609A)와 제 2도파로(609B)와의 경계면에 도달한 빛이, 양매체의 임계각(θ2) 이상일 경우에 전반사한다.
여기서, θ1과 θ2를 비교했을 경우에, 다음 식 (1)로 표시되는 스넬의 법칙이 성립한다.
n a·sin θa　　=　n b·sin θb ----- (1)
단, n a는 매체 a의 굴절률, sin θa는 매체 a의 굴절각, n b는 매체 b의 굴절률, sin　θb는 매체 b의 굴절각이다. 또, 예를 들면 n a＞n b일 때, θb가 90°를 초과할 때의 θa가 임계각이 된다.
따라서, 굴절률의 관계로부터 θ2 쪽이 크기 때문에, 제 1도파로(609A)에서 입사한 빛은 입사각이 θ2 이상이면 절연막(606) 및 제 2도파로(609B)의 경계면에 있어서 전반사하며, 포토 다이오드(601)에 입사한다.
또, 도25b에 도시한 바와 같이, 제 2도파로(609B)에서 입사한 빛은 제 1도파로(609A)와의 경계면에 있어서 굴절하고, 제 1도파로(609A)중을 진행하며, 제 1도파로(609A)와 절연막(606)의 경계면에서 전반사하고, 제 1도파로(609A)를 경유하여 제 2도파로(609B)에 들어가며, 더욱이 대향측의 제 1도파로(609A)와의 경계면에 있어서 굴절하고, 대향측의 제 1도파로(609A)와 절연막(606)의 경계면에서 전반사하며, 이것을 반복하여 포토 다이오드(601)에 입사한다.
이러한 빛의 전파 조건으로서는, 스넬의 법칙으로부터 제 1도파로(609A)의 굴절률이 제 2도파로(609B)의 굴절률보다 높고, 동시에 제 2도파로(609B)와 절연막(606)과의 임계각(θ3) 이상의 입사각이 필요로 된다.
＜실시예 9＞
다음에, 본 발명의 제 9의 실시예(이하　「실시예 9」라고 한다)인 고체 촬상 소의 제조 방법에 대해 설명한다.
도 26a ~ 도 26f는, 실시예 9에 있어서의 각 제조 공정을 나타내는 단면도이다.
우선, 도 26a에 있어서, 종래와 마찬가지의 공정으로, 기체(620)에 포토 다이오드(601)나 판독 게이트(604) 등의 각 소자를 형성하고, 게다가 기체(620)의 위에 게이트 절연막(602), 판독 전극(604A), 하층의 절연막(621) 등을 형성한다.
그리고, 그 상층 전면에 에칭 스토퍼막(605A) 및 수소 침입 방지막(605B)이 되는 질화 실리콘막(605)을 형성한다. 또한, 이 질화 실리콘막(605)은, 구멍 형성시의 에칭 선택비를 고려하여 감압 CVD에 의한 질화 실리콘막을 사용한다.
다음에, 도 26b에 있어서, 종래와 마찬가지의 공정으로, 상층막(절연막(606), 도전 플러그(607), 배선(608) 등)을 형성한다. 또한, 이때, 질화 실리콘막(605)의 불필요한 부분을 예를 들면 도전 플러그(607)용 컨택트홀 형성 공정의 드라이 에칭 등에 의해 선택적으로 제거하고, 애칭 스토퍼막(605A)과 수소 침입 방지막(605B)을 형성한다. 또한, 이 질화 실리콘막(605)의 에칭에 처해서는, CH2F2, CHF2 등의 수소 함유 유기계 가스를 사용한다.
그리고, 상층막에 에칭에 의해서 구멍(606A)을 형성한다. 이때, 상층막상에 레지스트 패터닝을 행하고, 에칭 스토퍼막(605A)을 스토퍼로 한 이방성 드라이 에칭에 의해서 개구 작업을 행하며, 그 후, 레지스트를 제거하고, 에칭 스토퍼막(605A)의 도파로에 대응하는 부분을 제거하며, 이 부분의 게이트 절연막(602)을 노출시킨다.
다음에, 도 26c에 도시한 바와 같이, 상층막(절연막(606))의 상면에 플라스마 CVD를 행함으로써, 플라스마 질화 실리콘막(609a)을 형성하고, 플라스마 질화 실리콘의 일부를 구멍(606A)내에 매립하며, 제 1도파로(609A)가 되는 부분을 형성한다. 그리고, 이 단계에서 수소 분위기중에서 어닐 처리를 행한다. 이것은, 예를 들면 400°C에서 60분간을 행한다. 이것에 의해, 수소를 포토 다이오드(601)에 공급한다.
다음에, 도 26d에 도시한 바와 같이, 플라스마 질화 실리콘막(609a)의 위로부터 폴리이미드막(609b)을 도포하고, 플라스마 질화 실리콘막(609a)의 공동부에 폴리이미드의 제 2도파로(609B)가 되는 부분을 매립한다.　 이것은 3000rpm, 30초간의 스핀 코트로 도포한다.
다음에, 밑바탕(산화막, 질화막)과의 접착력을 확보하기 위해, 질소 또는 공기 분위기중에서 경화 처리를 행한다. 이것은, 예를 들면 300°C에서 350°C로 60분간을 행한다.
다음에, 도 26e에 도시한 바와 같이, 상층막(절연막(606))의 상면에 남은 플라스마 질화 실리콘막(609a)과 폴리이미드막(609b)을 다운 플로 플라즈마 에칭에 의해 제거하고, 상층막(절연막(606))의 상면까지 에치백 처리하여 글로벌 평탄화 처리를 행한다. 또한, 폴리이미드막(609b)에는 불소계 가스를 이용하며, 플라스마 질화 실리콘막(609b)에는 CHF2, Ar, O2가스를 이용한다.
이 후, 도 26f에 도시한 바와 같이, 종래와 마찬가지의 공정으로, 패시베이션막(610), 평탄화막(611), 칼라 필터(612), 온칩 렌즈(613)를 차례차례 형성하며, 고체 촬상 소자를 완성한다.

Claims (1)

  1. 수광부를 구비한 기체상에 절연막을 형성하는 공정과, 상기 절연막의 상기 수광부에 대응하는 개소에 개구부를 형성하는 공정과, 상기 개구부에 광투과성 재료를 매립하여 도파로를 형성하는 공정을 행하여, 상기 도파로가 외부로부터의 입사광을 상기 수광부까지 인도하도록 구성된 고체 촬상 소자를 제조하는 고체 촬상 소자의 제조 방법에 있어서,
    상기 개구부를 형성하는 공정에서, 해당 개구부를 형성하기 위한 포토레지스트(photoresist) 패터닝(patterning)에 있어서의 레지스트 형상을 순테이퍼 형상으로 하고, 에칭에 의한 개구부 형성시에 상기 순테이퍼 형상을 전사하여, 빛의 입사 방향에서 본 평면 형상의 크기가 해당 빛의 입사측의 면에서 상기 수광부측으로 향하여 작아지는 순테이퍼 형상부를 가진 개구부를 형성하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
KR1020117001529A 2002-12-13 2003-12-12 고체 촬상 소자 및 그 제조방법 KR20110015473A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2002-362685 2002-12-13
JP2002362685A JP4427949B2 (ja) 2002-12-13 2002-12-13 固体撮像素子及びその製造方法
JPJP-P-2002-373415 2002-12-25
JPJP-P-2002-373745 2002-12-25
JP2002373745A JP4117545B2 (ja) 2002-12-25 2002-12-25 固体撮像素子及びその製造方法
JP2002373415 2002-12-25
JPJP-P-2003-320920 2003-09-12
JP2003320920A JP4120543B2 (ja) 2002-12-25 2003-09-12 固体撮像素子およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010687A Division KR20050085579A (ko) 2002-12-13 2003-12-12 고체 촬상 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110015473A true KR20110015473A (ko) 2011-02-15

Family

ID=32601010

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020057010687A KR20050085579A (ko) 2002-12-13 2003-12-12 고체 촬상 소자 및 그 제조방법
KR1020117001532A KR101089684B1 (ko) 2002-12-13 2003-12-12 고체 촬상 소자 및 그 제조방법
KR1020117001531A KR20110011751A (ko) 2002-12-13 2003-12-12 고체 촬상 소자 및 그 제조방법
KR1020117001529A KR20110015473A (ko) 2002-12-13 2003-12-12 고체 촬상 소자 및 그 제조방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020057010687A KR20050085579A (ko) 2002-12-13 2003-12-12 고체 촬상 소자 및 그 제조방법
KR1020117001532A KR101089684B1 (ko) 2002-12-13 2003-12-12 고체 촬상 소자 및 그 제조방법
KR1020117001531A KR20110011751A (ko) 2002-12-13 2003-12-12 고체 촬상 소자 및 그 제조방법

Country Status (4)

Country Link
US (2) US7442973B2 (ko)
KR (4) KR20050085579A (ko)
TW (1) TWI236767B (ko)
WO (1) WO2004055898A1 (ko)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453109B2 (en) * 2004-09-03 2008-11-18 Canon Kabushiki Kaisha Solid-state image sensor and imaging system
KR100666371B1 (ko) * 2004-12-23 2007-01-09 삼성전자주식회사 이미지 소자의 제조 방법
US7675096B2 (en) * 2005-03-30 2010-03-09 Fujifilm Corporation Solid-state image pickup element and method of producing the same
WO2007037294A1 (en) * 2005-09-27 2007-04-05 Canon Kabushiki Kaisha Photoelectric conversion device and fabrication method therefor
US7884434B2 (en) * 2005-12-19 2011-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system
JP2007201047A (ja) * 2006-01-25 2007-08-09 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US20070200055A1 (en) * 2006-02-24 2007-08-30 Tower Semiconductor Ltd. Via wave guide with cone-like light concentrator for image sensing devices
US7358583B2 (en) 2006-02-24 2008-04-15 Tower Semiconductor Ltd. Via wave guide with curved light concentrator for image sensing devices
US9423397B2 (en) 2006-03-10 2016-08-23 Indx Lifecare, Inc. Waveguide-based detection system with scanning light source
US9976192B2 (en) 2006-03-10 2018-05-22 Ldip, Llc Waveguide-based detection system with scanning light source
US9528939B2 (en) 2006-03-10 2016-12-27 Indx Lifecare, Inc. Waveguide-based optical scanning systems
US7951583B2 (en) * 2006-03-10 2011-05-31 Plc Diagnostics, Inc. Optical scanning system
JP4703443B2 (ja) 2006-03-14 2011-06-15 株式会社東芝 受光素子及び光配線ｌｓｉ
JP2007287872A (ja) * 2006-04-14 2007-11-01 Fujifilm Corp 半導体素子及び半導体素子の製造方法
KR101176545B1 (ko) * 2006-07-26 2012-08-28 삼성전자주식회사 마이크로 렌즈의 형성방법과 마이크로 렌즈를 포함한이미지 센서 및 그의 제조방법
EP1930950B1 (en) 2006-12-08 2012-11-07 Sony Corporation Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera
ITRM20070280A1 (it) * 2007-05-22 2008-11-23 Micron Technology Inc Photon guiding structure and method of forming the same.
TW200913238A (en) * 2007-06-04 2009-03-16 Sony Corp Optical member, solid state imaging apparatus, and manufacturing method
JP5188107B2 (ja) * 2007-06-21 2013-04-24 株式会社東芝 アレイ型受光素子
US8885987B2 (en) * 2007-09-06 2014-11-11 Quantum Semiconductor Llc Photonic via waveguide for pixel arrays
JP5164509B2 (ja) * 2007-10-03 2013-03-21 キヤノン株式会社 光電変換装置、可視光用光電変換装置及びそれらを用いた撮像システム
KR101425796B1 (ko) * 2007-10-08 2014-08-04 삼성전자주식회사 다층 금속 구조체의 전송선로 및 이의 형성 방법
KR100907156B1 (ko) * 2007-10-22 2009-07-09 주식회사 동부하이텍 이미지 센서 및 그 제조방법
KR100896879B1 (ko) * 2007-10-31 2009-05-12 주식회사 동부하이텍 이미지 센서 및 그 제조방법
WO2009057075A2 (en) * 2007-11-01 2009-05-07 Insiava (Pty) Ltd Optoelectronic device with light directing arrangement and method of forming the arrangement
KR100937662B1 (ko) * 2007-12-24 2010-01-19 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
JP2009252983A (ja) * 2008-04-04 2009-10-29 Canon Inc 撮像センサー、及び撮像センサーの製造方法
JP2009267252A (ja) * 2008-04-28 2009-11-12 Canon Inc 撮像センサ、及び撮像装置
JP4697258B2 (ja) * 2008-05-09 2011-06-08 ソニー株式会社 固体撮像装置と電子機器
GB2461026B (en) * 2008-06-16 2011-03-09 Plc Diagnostics Inc System and method for nucleic acids sequencing by phased synthesis
JP5446484B2 (ja) * 2008-07-10 2014-03-19 ソニー株式会社 固体撮像装置とその製造方法および撮像装置
JP5342821B2 (ja) * 2008-07-16 2013-11-13 パナソニック株式会社 固体撮像素子
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8890271B2 (en) * 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
KR101023071B1 (ko) * 2008-09-05 2011-03-24 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
JP5402083B2 (ja) * 2008-09-29 2014-01-29 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5521302B2 (ja) * 2008-09-29 2014-06-11 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101038825B1 (ko) 2008-11-05 2011-06-03 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US20100230583A1 (en) * 2008-11-06 2010-09-16 Sony Corporation Solid state image pickup device, method of manufacturing the same, image pickup device, and electronic device
JP5109962B2 (ja) * 2008-12-22 2012-12-26 ソニー株式会社 固体撮像装置および電子機器
JP5012823B2 (ja) * 2009-01-28 2012-08-29 ソニー株式会社 撮像装置および撮像方法
JP2010177391A (ja) * 2009-01-29 2010-08-12 Sony Corp 固体撮像装置、電子機器、固体撮像装置の製造方法
JP2010182765A (ja) * 2009-02-04 2010-08-19 Sony Corp 固体撮像装置および電子機器
JP5402092B2 (ja) 2009-03-04 2014-01-29 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP4856204B2 (ja) * 2009-03-24 2012-01-18 株式会社東芝 固体撮像装置の製造方法
TWI425629B (zh) * 2009-03-30 2014-02-01 Sony Corp 固態影像拾取裝置及其製造方法，影像拾取裝置及電子裝置
KR101087997B1 (ko) * 2009-04-17 2011-12-01 (주)실리콘화일 광도파관을 구비하는 이미지센서 및 그 제조방법
AU2010241641B2 (en) * 2009-04-29 2015-05-14 Ldip, Llc Waveguide-based detection system with scanning light source
JP2010283145A (ja) * 2009-06-04 2010-12-16 Sony Corp 固体撮像素子及びその製造方法、電子機器
JP5446485B2 (ja) * 2009-06-10 2014-03-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
TWI418024B (zh) * 2009-07-06 2013-12-01 Pixart Imaging Inc 影像感測元件及其製作方法
JP2011023409A (ja) * 2009-07-13 2011-02-03 Panasonic Corp 固体撮像装置
US8093673B2 (en) * 2009-07-31 2012-01-10 Aptina Imaging Corporation Columnated backside illumination structure
JP2011108759A (ja) * 2009-11-13 2011-06-02 Canon Inc 固体撮像装置
KR20110095696A (ko) * 2010-02-19 2011-08-25 삼성전자주식회사 씨모스 이미지 센서
JP5595298B2 (ja) 2010-04-06 2014-09-24 キヤノン株式会社 固体撮像装置及び撮像システム
JP5506517B2 (ja) * 2010-04-12 2014-05-28 キヤノン株式会社 固体撮像素子
JP5783741B2 (ja) * 2011-02-09 2015-09-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP5709564B2 (ja) * 2011-02-09 2015-04-30 キヤノン株式会社 半導体装置の製造方法
JP5241902B2 (ja) * 2011-02-09 2013-07-17 キヤノン株式会社 半導体装置の製造方法
KR101232282B1 (ko) * 2011-04-27 2013-02-12 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US8466437B2 (en) * 2011-04-28 2013-06-18 Aptina Imaging Corporation High resolution fluorescence detection system
JP2013004685A (ja) * 2011-06-15 2013-01-07 Canon Inc 固体撮像装置の製造方法
JP5975617B2 (ja) 2011-10-06 2016-08-23 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
US9379275B2 (en) * 2012-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing dark current in image sensors
JP6021439B2 (ja) * 2012-05-25 2016-11-09 キヤノン株式会社 固体撮像装置
US9112087B2 (en) * 2012-09-16 2015-08-18 Shalom Wretsberger Waveguide-based energy converters, and energy conversion cells using same
US8976833B2 (en) * 2013-03-12 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Light coupling device and methods of forming same
US9041015B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US9659992B2 (en) 2013-03-21 2017-05-23 Infineon Technologies Ag Method of manufacturing an imager and imager device
US9201195B2 (en) * 2013-06-28 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for reducing light crosstalk in integrated circuit device
JP6282109B2 (ja) 2013-12-26 2018-02-21 キヤノン株式会社 撮像装置の製造方法および撮像装置
US10018566B2 (en) 2014-02-28 2018-07-10 Ldip, Llc Partially encapsulated waveguide based sensing chips, systems and methods of use
JP6235412B2 (ja) * 2014-05-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6192598B2 (ja) * 2014-06-19 2017-09-06 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
AU2016200223B2 (en) * 2015-01-16 2017-02-09 Personal Genomics Taiwan, Inc. Optical sensor with light-guiding feature and method for preparing the same
WO2016138427A1 (en) 2015-02-27 2016-09-01 Indx Lifecare, Inc. Waveguide-based detection system with scanning light source
US9362444B1 (en) * 2015-03-18 2016-06-07 International Business Machines Corporation Optoelectronics and CMOS integration on GOI substrate
JP2016219550A (ja) * 2015-05-18 2016-12-22 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
JP6539123B2 (ja) 2015-06-18 2019-07-03 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
JP2017022293A (ja) 2015-07-13 2017-01-26 キヤノン株式会社 固体撮像装置の製造方法
KR20180071802A (ko) * 2016-12-20 2018-06-28 삼성전자주식회사 이미지 센서
US10410566B1 (en) * 2017-02-06 2019-09-10 Andrew Kerdemelidis Head mounted virtual reality display system and method
WO2018194069A1 (ja) * 2017-04-18 2018-10-25 凸版印刷株式会社 固体撮像素子及び固体撮像素子の製造方法
KR102007924B1 (ko) 2017-10-24 2019-08-06 김서현 안전 글루건
JP6645527B2 (ja) 2018-02-27 2020-02-14 セイコーエプソン株式会社 透過型液晶表示装置、および電子機器
GB2576607B (en) * 2019-06-26 2021-06-16 X Fab Semiconductor Foundries Gmbh Single photon avalanche diode devices
EP3780120B1 (en) * 2019-08-12 2022-11-09 Ams Ag Optoelectronic device and method of producing an optoelectronic device
US20230411540A1 (en) * 2022-06-16 2023-12-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061824B2 (ja) 1984-08-17 1994-01-05 松下電子工業株式会社 固体撮像装置の製造方法
JPH0758772B2 (ja) 1986-08-12 1995-06-21 松下電子工業株式会社 固体撮像装置の製造方法
JPS6344760A (ja) 1986-08-12 1988-02-25 Matsushita Electronics Corp 固体撮像装置
JPH06112513A (ja) * 1992-09-28 1994-04-22 Ricoh Co Ltd 光電変換装置及びその作製方法
JPH0745805A (ja) 1993-07-29 1995-02-14 Olympus Optical Co Ltd オンチップマイクロレンズを備えた固体撮像装置
JP2757838B2 (ja) 1995-10-25 1998-05-25 日本電気株式会社 半導体装置の製造方法
JPH09266295A (ja) * 1996-03-28 1997-10-07 Sony Corp 撮像素子の製造方法
JPH10326885A (ja) * 1997-05-26 1998-12-08 Sony Corp 固体撮像素子
JPH1187675A (ja) * 1997-07-16 1999-03-30 Sony Corp 固体撮像素子の製造方法および固体撮像素子
JP2000124438A (ja) 1998-10-19 2000-04-28 Toshiba Corp 固体撮像装置
JP4281132B2 (ja) * 1998-11-11 2009-06-17 ソニー株式会社 固体撮像素子
JP2001077339A (ja) * 1999-09-03 2001-03-23 Sony Corp 固体撮像素子
JP3485304B2 (ja) * 2000-01-05 2004-01-13 松下電器産業株式会社 固体撮像装置
JP3827909B2 (ja) * 2000-03-21 2006-09-27 シャープ株式会社 固体撮像装置およびその製造方法
JP2002110953A (ja) 2000-10-04 2002-04-12 Toshiba Corp 固体撮像装置
JP3672085B2 (ja) 2000-10-11 2005-07-13 シャープ株式会社 固体撮像素子およびその製造方法
JP2002237582A (ja) 2001-02-09 2002-08-23 Sony Corp 固体撮像素子及びその製造方法
JP2002246579A (ja) * 2001-02-15 2002-08-30 Seiko Epson Corp 固体撮像素子及びその製造方法
JP2003258220A (ja) 2002-02-28 2003-09-12 Canon Inc 撮像素子及び撮像装置

Also Published As

Publication number Publication date
WO2004055898A1 (ja) 2004-07-01
KR20110010840A (ko) 2011-02-07
TW200425492A (en) 2004-11-16
KR101089684B1 (ko) 2011-12-07
KR20050085579A (ko) 2005-08-29
TWI236767B (en) 2005-07-21
US7842986B2 (en) 2010-11-30
US20080265353A1 (en) 2008-10-30
US20060115230A1 (en) 2006-06-01
US7442973B2 (en) 2008-10-28
KR20110011751A (ko) 2011-02-08

Similar Documents

Publication Publication Date Title
KR101089684B1 (ko) 고체 촬상 소자 및 그 제조방법
JP4120543B2 (ja) 固体撮像素子およびその製造方法
JP5783741B2 (ja) 固体撮像装置、及び固体撮像装置の製造方法
US8546173B2 (en) Photoelectric conversion device and fabrication method therefor
KR100892719B1 (ko) 로직 임베디드 ｃｉｓ칩을 사용하기 적합한 이미지 센싱소자 및 이의 제조 방법
JP5241902B2 (ja) 半導体装置の製造方法
US20090283807A1 (en) Anti-Reflection Structures For CMOS Image Sensors
JP5709564B2 (ja) 半導体装置の製造方法
US20110006387A1 (en) Solid-state imaging device
US9136295B2 (en) Semiconductor device and method for manufacturing the same
JP2009252949A (ja) 固体撮像装置及びその製造方法
JP4117545B2 (ja) 固体撮像素子及びその製造方法
JP6083572B2 (ja) 固体撮像装置及びその製造方法
US9391227B2 (en) Manufacturing method of semiconductor device
JP2012186396A (ja) 固体撮像装置およびその製造方法
JP5968481B2 (ja) 半導体装置の製造方法
JP2008103757A (ja) 固体撮像素子およびその製造方法
JP2014154834A (ja) 固体撮像素子
JP7008054B2 (ja) 光電変換装置および機器
KR20100080135A (ko) 이미지 센서 및 그 제조방법
JP5329001B2 (ja) 半導体装置の製造方法
KR20090068655A (ko) 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application