JP2010182765A - 固体撮像装置および電子機器 - Google Patents

Abstract

【課題】マイクロレンズによって取り込んだ光を、導波路を通して光電変換部に導く経路中における光量ロスを低減できるようにする。
【解決手段】導波路構造を有する画素が複数配置されてなるＣＭＯＳイメージセンサにおいて、導波路４０の中心Ｏがマイクロレンズ４２の中心Ｑを通る主光線（光軸Ｒ）に対して導波路４０と受光センサ部３２の領域とが重なる面積が大きくなる方向にずれた導波路構造とする。
【選択図】図３

Description

本発明は、固体撮像装置および電子機器に関し、特に導波路構造の固体撮像装置および当該固体撮像装置を有する電子機器に関する。

固体撮像装置としては、光電変換部が形成される素子形成部の配線層側の面（表面）側から入射光を取り込む、いわゆる表面入射型の固体撮像装置が一般的である。この表面入射型の固体撮像装置は、光電変換部の領域の上に配線層、保護膜、カラーフィルタ、マイクロレンズなどの画素構成部材が設けられた構成となっている。

ところで、表面入射型を含む固体撮像装置では、画素サイズ（セルサイズ）の微細化が１μｍ程度まで進んだことで、マイクロレンズ上に結像する像光（入射光）の光量は少なくならざるを得ない。しかも、マイクロレンズと光電変換部との間に配線層等が介在するために、マイクロレンズ上に結像した光が光電変換部にたどり着くまでに配線層等において大きな光量ロスが生じる。その結果、画素の感度が大きく低下する。

そこで、光を効率的に光電変換部に導くために、即ち集光効率を上げるために、画素中央部に導波路を設け、当該導波路内に光を閉じ込めることで光量ロスの低減を図った、いわゆる導波路構造の固体撮像装置が種々提案されている（例えば、特許文献１参照）。

特開２００８−２１０９７５号公報

表面入射型の固体撮像装置において、画素サイズの微細化が進むと、基板上の光電変換部や画素トランジスタのレイアウトの自由度が無くなる。その結果、導波路構造の固体撮像装置では、光電変換部の領域重心がマイクロレンズや導波路の中心からずれる。このように、マイクロレンズや導波路の中心に対して光電変換部の領域重心がずれることで、入射光の一部が光電変換部の領域から外れるためにその外れた分だけ光量ロスが生じる。

そこで、本発明は、マイクロレンズによって取り込んだ光を、導波路を通して光電変換部に導く経路中における光量ロスを低減可能とした導波路構造の固体撮像装置および当該固体撮像装置を有する電子機器を提供することを目的とする。

上記目的を達成するために、本発明に係る固体撮像装置は、
レンズと、
前記レンズを介して入射する光を電気信号に変換する光電変換部と、
前記レンズと前記光電変換部との間に設けられた導波路と
を有する複数の画素を備え、
前記導波路は少なくとも出射側の部位の中心が前記レンズの中心を通る主光線に対して当該導波路の出射側端部と前記光電変換部の領域とが重なる面積が大きくなる方向にずれて配置された
構成となっている。

導波路の例えば全体の中心がレンズの中心を通る主光線に対して導波路と光電変換部の領域とが重なる面積が大きくなる方向にずれていると、レンズと導波路との間で生じる光量ロスが、導波路の全体の中心がレンズの中心と一致している場合に比べて多少大きくなる。一方、導波路と光電変換部の領域とが重なる面積が大きいため、導波路内に閉じ込められた光は、効率良く光電変換部の受光面に導かれる。

ここで、導波路−光電変換部間の光量ロスは、レンズや導波路の中心に対して光電変換部の領域重心がずれている場合の導波路−光電変換部間の光量ロスに比べて小さい。したがって、導波路の中心がレンズの中心を通る主光線に対して導波路と光電変換部の領域とが重なる面積が大きくなる方向にずれた構造を採ることで、レンズ−光電変換部間の経路（光路）中におけるトータルでの光量ロスを低減できる。

本発明によれば、レンズ−光電変換部間の経路中での光量ロスを、レンズや導波路の中心に対して光電変換部の領域重心がずれている場合に比べて低減できる。

本発明が適用されるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。 単位画素の回路構成の一例を示す回路図である。 本発明の第１実施形態に係る導波路構造を有する画素の端面構造を示す断面図である。 第１実施形態に係る導波路構造におけるマイクロレンズと導波路とフォトダイオードとの位置関係を示す平面図である。 第１実施形態に係る導波路構造を有する画素についての製造方法の工程の一例を示す工程図である。 第１実施形態に係る製造方法の変形例を示す図である。 従来例に係る導波路構造を有する単位画素の断面構造の一例を示す断面図である。 従来例に係る導波路構造におけるマイクロレンズと導波路とフォトダイオードとの位置関係を示す平面図である。 受光領域上のエネルギー分布についてのシミュレーション結果を、従来例に係る導波路構造の場合（Ａ）と第１実施形態に係る導波路構造の場合（Ｂ）とを対比して示す図である。 本発明の第２実施形態に係る導波路構造を有する画素の端面構造を示す断面図である。 第２実施形態に係る導波路構造におけるマイクロレンズと導波路とフォトダイオードとの位置関係を示す平面図である。 第２実施形態に係る導波路構造を有する画素についての製造方法の工程の一例を示す工程図（その１）である。 第２実施形態に係る導波路構造を有する画素についての製造方法の工程の一例を示す工程図（その１）である。 受光領域上のエネルギー分布についてのシミュレーション結果を、従来例に係る導波路構造の場合（Ａ）と第２実施形態に係る導波路構造の場合（Ｂ）とを対比して示す図である。 本発明による電子機器の一例である撮像装置の構成例を示すブロック図である。

以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。

１．本発明が適用される固体撮像装置（ＣＭＯＳイメージセンサの例）
２．第１実施形態（導波路が１段の場合の例）
３．第２実施形態（導波路が多段の場合の例）
４．変形例
５．電子機器（撮像装置の例）

＜１．本発明が適用される固体撮像装置＞
（システム構成）
図１は、本発明が適用される固体撮像装置、例えばＸ−Ｙアドレス型固体撮像装置の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または部分的に使用して作成されたイメージセンサである。

図１に示すように、本適用例に係るＣＭＯＳイメージセンサ１０は、半導体基板（チップ）１８上に形成された画素アレイ部１１と、当該画素アレイ部１１と同じ半導体基板１８上に集積された周辺回路部とを有する構成となっている。周辺回路部としては、例えば垂直駆動部１２、カラム処理部１３、水平駆動部１４およびシステム制御部１５が設けられている。

画素アレイ部１１には、入射する可視光をその光量に応じた電荷量に光電変換する光電変換部（例えば、フォトダイオード）を含む図示せぬ単位画素（以下、単に「画素」と記述する場合もある）が行列状に２次元配置されている。そして、画素個々には、図示を省略するが、入射光を集光するレンズ、いわゆるマイクロレンズや、カラー対応の場合にはカラーフィルタなどが設けられる。単位画素の具体的な構成については後述する。

画素アレイ部１１にはさらに、行列状の画素配列に対して行ごとに画素駆動線１６が図の左右方向（画素行の画素配列方向／水平方向）に沿って形成され、列ごとに垂直信号線１７が図の上下方向（画素列の画素配列方向／垂直方向）に沿って形成されている。図１では、画素駆動線１６について１本として示しているが、１本に限られるものではない。画素駆動線１６の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。

垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成されている。ここでは、具体的な構成については図示を省略するが、垂直駆動部１２は、読出し走査系と掃出し走査系とを有する構成となっている。読出し走査系は、信号を読み出す単位画素について行単位で順に選択走査を行う。

一方、掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行して当該読出し行の単位画素の光電変換素子から不要な電荷を掃き出す（リセットする）掃出し走査を行う。この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。

垂直駆動部１２によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１７の各々を通してカラム処理部１３に供給される。カラム処理部１３は、画素アレイ部１１の画素列ごとに、選択行の各画素２０から出力されるアナログの画素信号に対してあらかじめ定められた信号処理を行う。

カラム処理部１３での信号処理としては、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング)処理が挙げられる。ＣＤＳ処理は、選択行の各画素から出力されるリセットレベルと信号レベルとを取り込み、これらレベルの差を取ることによって１行分の画素の信号を得るとともに、画素の固定パターンノイズを除去する処理である。カラム処理部１３に、アナログの画素信号をデジタル化するＡＤ変換機能を持たせる場合もある。

水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応した回路部分を順番に選択走査する。この水平駆動部１４による選択走査により、カラム処理部１３で画素列ごとに信号処理された画素信号が順番に出力される。

システム制御部１５は、半導体基板１８の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、本ＣＭＯＳイメージセンサ１０の内部情報などのデータを出力する。システム制御部１５はさらには、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部１２、カラム処理部１３および水平駆動部１４などの駆動制御を行う。

（単位画素の回路構成）
図２は、単位画素２０の回路構成の一例を示す回路図である。図２に示すように、本回路例に係る単位画素２０は、光電変換部である例えばフォトダイオード２１に加えて、例えば転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の４つのトランジスタを有する構成となっている。

ここでは、４つのトランジスタ２２〜２５として、例えばＮチャネルのＭＯＳトランジスタを用いている。ただし、ここで例示した転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

この単位画素２０に対して、画素駆動線１６として、例えば、転送線１６１、リセット線１６２および選択線１６３の３本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送線１６１、リセット線１６２および選択線１６３の各一端は、垂直駆動部１２の各画素行に対応した出力端に、画素行単位で接続されている。

フォトダイオード２１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。増幅トランジスタ２４のゲート電極と電気的に繋がったノード２６をＦＤ（フローティングディフュージョン）部と呼ぶ。

転送トランジスタ２２は、フォトダイオード２１のカソード電極とＦＤ部２６との間に接続されている。転送トランジスタ２２のゲート電極には、高レベル（例えば、Ｖｄｄレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスφＴＲＦが転送線１６１を介して与えられる。これにより、転送トランジスタ２２はオン状態となり、フォトダイオード２１で光電変換された光電荷をＦＤ部２６に転送する。

リセットトランジスタ２３は、ドレイン電極が画素電源Ｖｄｄに、ソース電極がＦＤ部２６にそれぞれ接続されている。リセットトランジスタ２３のゲート電極には、ＨｉｇｈアクティブのリセットパルスφＲＳＴがリセット線１６２を介して与えられる。これにより、リセットトランジスタ２３はオン状態となり、フォトダイオード２１からＦＤ部２６への信号電荷の転送に先立って、ＦＤ部２６の電荷を画素電源Ｖｄｄに捨てることによって当該ＦＤ部２６をリセットする。

増幅トランジスタ２４は、ゲート電極がＦＤ部２６に、ドレイン電極が画素電源Ｖｄｄにそれぞれ接続されている。そして、増幅トランジスタ２４は、リセットトランジスタ２３によってリセットした後のＦＤ部２６の電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力する。増幅トランジスタ２４はさらに、転送トランジスタ２２によって信号電荷を転送した後のＦＤ部２６の電位を光蓄積信号（信号レベル）Ｖｓｉｇとして出力する。

選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線１７にそれぞれ接続されている。選択トランジスタ２５のゲート電極には、Ｈｉｇｈアクティブの選択パルスφＳＥＬが選択線１６３を介して与えられる。これにより、選択トランジスタ２５はオン状態となり、単位画素２０を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線１７に中継する。

なお、選択トランジスタ２５については、画素電源Ｖｄｄと増幅トランジスタ２４のドレインとの間に接続した回路構成を採ることも可能である。

また、単位画素２０としては、上記構成の４つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ２４と選択トランジスタ２５とを兼用した３つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。

（瞳補正）
上記構成のＣＭＯＳイメージセンサ１０は、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器に撮像デバイスとして搭載されて用いられる。そして、このような用途に当たって、一般的に、射出瞳距離の短い薄型のカメラ・レンズに対して、周辺減光を軽減する目的で、瞳補正と呼ばれる周知の技術が用いられる。

この瞳補正とは次のような技術である。先ず、撮像面となる画素アレイ部１１の中央部では、画素２０個々に入射される光を取り込むマイクロレンズの中心とフォトダイオード２１の開口の中心（即ち、フォトダイオード２１の領域重心）とを一致させる。ここで、レンズは一つの軸の周りに回転対称な面でできており、その回転対称軸が光軸となる。そして、回転対称軸とレンズ球面とが交わる点をマイクロレンズの中心となる。因みに、画素アレイ部１１の中心の画素位置は像高０割と呼ばれる。

一方、画素アレイ部１１の周辺部では、マイクロレンズの中心の位置をフォトダイオード２１の開口の中心に対して、外側に向かうにつれて主光線の向きに合わせてずらしている。ここで、主光線とは、マイクロレンズの中心を通る一本の光線を言う。そして、画素個々のマイクロレンズの中心を通る主光線は、画素アレイ部１１の中央部ではマイクロレンズの光軸と一致し、画素アレイ部１１の周辺部ではマイクロレンズの光軸に対して傾きを持つことになる。因みに、画素アレイ部１１の周辺角部、即ち画素アレイ部１１の中心から一番遠い画素位置は像高１０割と呼ばれる。

このように、画素アレイ部１１の周辺部において、マイクロレンズの中心位置とフォトダイオード２１の開口中心との間にオフセットを持たせる技術が瞳補正である。この瞳補正の技術を用いることで、カメラ・レンズの薄型化が進み、マイクロレンズへの入射光が撮像面に対して様々な角度で入ってきたとしても、フォトダイオード２１の開口周辺部での光のケラレを回避できる。これにより、画素アレイ部１１全体（撮像面全面）に亘って画素２０個々の集光効率をほぼ一定にすることができるために、感度における総合的な性能向上を図ることができる。

以上説明した本発明の適用例に係るＣＭＯＳイメージセンサ１０は、画素２０個々に入射する光を効率的にフォトダイオード２１に導く（即ち、集光効率を上げる）ことを目的として、画素中央部に導波路を設けた導波路構造を有している。そして、本発明は、導波路構造を有するＣＭＯＳイメージセンサ１０において、マイクロレンズによって取り込んだ光を、導波路を通してフォトダイオード２１に導く経路（光路）中における光量ロスを低減するための構造を特徴としている。この光量ロスを低減するための具体的な実施形態について以下に説明する。

＜２．第１実施形態＞
（画素構造）
図３は、本発明の第１実施形態に係る導波路構造を有する画素の断面構造を示す断面図である。ここでは、図面の簡素化のために、画素アレイ部１１の中央部に位置するある１つの単位画素２０についての導波路構造を示している。図４に、第１実施形態に係る導波路構造におけるマイクロレンズと導波路とフォトダイオードとの位置関係を示す。

図３において、半導体基板、例えばシリコン基板３１の表層部には、光電変換を行う受光センサ部（光電変換部）３２が形成されている。受光センサ部３２は、例えばＰ型拡散層とその表面側のＮ型拡散層とによって構成されたダイオード（図２のフォトダイオード２１に相当）として形成される。この受光センサ部３２については、Ｐ型拡散層からなる正孔蓄積層によってさらに表面を覆う構成としても良い。

シリコン基板３１上には、下地絶縁膜３３を介して層間絶縁膜３４が成膜されている。この層間絶縁膜３４の表面側には、溝パターン内に導電性材料を埋め込んでなる配線３５が形成されている。そして、層間絶縁膜３４の成膜と溝パターン内への配線３５の形成とを繰り返し、最後に層間絶縁膜３４を成膜することによって多層配線層３６が形成されている。

多層配線層３６の受光センサ部３２（フォトダイオード２１）の上方の部位には、導波路用の孔３７が形成されている。この孔３７はその中心（孔３７の横断面の中心）Ｏが、受光センサ部３２の開口の中心（即ち、受光センサ部３２の領域重心）Ｐと好ましくは一致するように形成されている。また、孔３７はその底部の面積が、受光センサ部３２の領域面積よりも小さくなるように形成されている。

孔３７の内部には、その内壁面、即ち多層配線層３６の露出表面に沿って導波膜３８が形成されている。そして、導波膜３８の内部に光透過性埋込み層（透明膜）３９が埋め込まれることで、導波路４０が形成されている。これにより、孔３７の中心Ｏが導波路４０の中心となる。したがって、導波路４０の中心Ｏと受光センサ部３２の領域重心Ｐとが一致することになる。ここで、導波路４０の中心とは、導波路４０の横断面の中心を言うものとする。また、導波路４０の出射側（図の下側）の端部の面積は、受光センサ部３２の領域面積よりも小さいことになる。

導波路４０の上方には所定の色のカラーフィルタ４１が形成され、当該カラーフィルタ４１の上にはレンズ、具体的にはオンチップレンズと称されるマイクロレンズ４２が設けられている。ここで、導波路４０の中心Ｏと受光センサ部３２の領域重心Ｐとが一致しているのに対して、マイクロレンズ４２はその中心Ｑが、導波路４０の中心Ｏに対してずれるように形成されている。

このとき、導波路４０はその中心Ｏが、マイクロレンズ４２の中心Ｑを通る主光線に対して導波路４０と受光センサ部３２の領域とが重なる面積が大きくなる方向にずれて配置されることになる。ここで、画素アレイ部１１の中心部では、マイクロレンズ４２には中心Ｑを含む光軸Ｒに対して平行に光が入射するために中心Ｑを通る主光線は光軸Ｒと一致する。

一方、画素アレイ部１１の周辺部では、マイクロレンズ４２には中心Ｑを含む光軸Ｒに対して斜めに光が入射するために中心Ｑを通る主光線は光軸Ｒに対して角度を持つ。したがって、先述した瞳補正の技術を採用するＣＭＯＳイメージセンサにあっては、マイクロレンズ４２の中心Ｑに対する導波路４０の中心Ｏのずれについては、マイクロレンズ４２の中心Ｑや光軸Ｒを基準にするのではなく、中心Ｑを通る主光線を基準としている。

（製造方法）
続いて、上述した第１実施形態に係る導波路構造を有する画素についての製造方法の工程の一例について、図５の工程図を用いて説明する。図５において、図３と同等部分には同一符号を付して示している。

〔工程１〕多層配線層３６までの形成
受光センサ部３２が表層部に形成されたシリコン基板３１上に下地絶縁膜３３を成膜する。次に、下地絶縁膜３３上に層間絶縁膜３４を成膜し、次いで、この層間絶縁膜３４の表面側に溝パターンを形成して当該溝パターンの内部に例えばメタルを埋め込むことによって配線３５を形成する。そして、層間絶縁膜３４の成膜と溝パターン内への配線３５の形成とを繰り返し、最後に層間絶縁膜３４を成膜することによって多層配線層３６を形成する。

〔工程２〕導波路用の孔３７の形成
次に、例えばＣＧ系ガスを用いたドライエッチングにより、レジストマスク５１を使用して導波路用の孔３７を多層配線層３６に形成する。その際に、導波路用の孔３７と受光センサ部３２の領域とが重なる面積が大きくなるように当該孔３７をレイアウトする。これにより、マイクロレンズ４２の中心Ｑ（光軸Ｒ）と異なる位置に導波路４０の中心Ｏが位置することになる。このときのマイクロレンズ４２の中心Ｑに対する導波路４０の中心Ｏのシフト量としては、光量ロスを最小限に抑える上では、１０〜２００ｎｍ程度が望ましい。

また、例えばメタルからなる配線３５の露出を避けるためには、例えば次の２つの製法を採ることが考えられる。その１つは、導波路用の孔３７の径を小さく形成して、導波路４０と配線３５との間の距離を保つ製法である。他の１つは、図６に示すように、多層配線層３６の層間絶縁膜３４とエッチングレートが違う材料、具体的には層間絶縁膜３４よりもエッチングレートが低い（エッチングされにくい）材料を用いた保護層５２を形成する製法である。ここで、エッチングレートとは、エッチングすべき膜をエッチングする際の単位当たりの速度のことである。

〔工程３〕導波膜３８の形成
次に、多層配線層３６の上に、さらには導波路用の孔３７の内部にその内壁に沿って、即ち多層配線層３６の露出表面に沿って導波膜３８を形成する。導波膜３８の材料としては、従来の導波路構造などで用いられている周知の材料を用いることができる。

〔工程４〕導波路用の孔３７の埋込み
次に、導波路用の孔３７の内部に、導波膜３８を介して光透過性の材料を埋め込むことによって光透過性埋込み層３９を形成する。このとき埋め込む光透過性の材料としては、従来の導波路構造などで用いられている周知の材料、即ち高屈折率材料を用いることができる。そして、導波膜３８および光透過性埋込み層３９によって導波路４０が形成されることになる。

〔工程５〕カラーフィルタ４１およびマイクロレンズ４２の形成
最後に、多層配線層３６上に光透過性埋込み層３９を介して各副画素に対応した色のカラーフィルタ４１を画素単位で形成し、次いで、カラーフィルタ４１上にマイクロレンズ４２を画素単位で形成する。

（作用効果）
以上説明したように、第１実施形態に係る導波路構造は、導波路４０の中心Ｏがマイクロレンズ４２の中心Ｑを通る主光線に対して導波路４０と受光センサ部３２の領域とが重なる面積が大きくなる方向にずれた構造となっている。そして、第１実施形態に係る導波路構造によれば、次のような作用効果を得ることができる。

すなわち、本実施形態に係る導波路構造を採ることで、マイクロレンズ４２と導波路４０との間で生じる光量ロスが、導波路４０の中心Ｏがマイクロレンズ４２の中心Ｑと一致している場合に比べて多少大きくなる。一方、導波路４０と受光センサ部３２の領域とが重なる面積が大きいため、導波路４０内に結合した（閉じ込められた）光は、効率良く受光センサ部３２の受光面に導かれる。

ここで、導波路４０−受光センサ部３２間の光量ロスは、図７および図８に示すように、マイクロレンズ４２の中心Ｑや導波路４０の中心Ｏに対して受光センサ部３２の領域重心Ｐがずれている場合の導波路４０−受光センサ部３２間の光量ロスに比べて小さい。特に、導波路４０の中心Ｏと受光センサ部３２の領域重心Ｐとが一致しており、しかも導波路４０の出射側端部の面積が受光センサ部３２の領域面積よりも小さいために、導波路４０−受光センサ部３２間の光量ロスを極めて小さい抑えることができる。

したがって、導波路４０の中心Ｏがマイクロレンズ４２の中心Ｑを通る主光線に対してずれた本実施形態に係る画素構造を採ることで、マイクロレンズ４２−受光センサ部３２間の経路（光路）中におけるトータルでの光量ロスを低減できる。すなわち、マイクロレンズ４２−受光センサ部３２間の経路中での光量ロスを、図７および図８に示すように、マイクロレンズ４２や導波路４０の中心Ｑ，Ｏに対して受光センサ部３２の領域重心Ｐがずれている場合に比べて低減できる。図７および図８において、図３および図４と同等部分には同一符号を付して示している。

図９に、受光センサ部３２の受光領域上のエネルギー分布についてのシミュレーション結果を、従来例に係る導波路構造の場合（Ａ）と第１実施形態に係る導波路構造の場合（Ｂ）とを対比して示す。

ＣＭＯＳイメージセンサ１０がカラー対応の場合には、カラー画像を形成する単位となる１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当する。より具体的には、１つの画素は、例えば、赤色（Ｒ）光を受光する副画素、緑色（Ｇ）光を受光する副画素、青色（Ｂ）光を受光する副画素の３つの副画素から構成される。

図９には、１つの画素が２つのＧ副画素と各々１つのＲ，Ｂ副画素とからなる場合を示している。そして、図９において、Ｇ副画素の受光領域（受光センサ部３２の領域）３２Ｇを実線で、Ｒ副画素の受光領域３２Ｒを破線で、Ｂ副画素の受光領域３２Ｂを一点鎖線でそれぞれ示している。また、本シミュレーション結果では、２つのＧ副画素の受光領域３２Ｇに入射する緑色光のエネルギー分布について代表して示している。

マイクロレンズ４２や導波路４０の中心Ｑ，Ｏに対して受光センサ部３２の領域重心Ｐがずれている従来例に係る導波路構造の場合には、図９（Ａ）に示すように、受光領域３２Ｇに入射する光の一部が当該受光領域３２Ｇからはみ出す（外れる）。その結果、そのはみ出した分だけ、導波路４０−受光センサ部３２間で光量ロスが生じるために、画素の感度（平行光感度）で低下する。

これに対して、本実施形態に係る導波路構造の場合には、図９（Ｂ）から明らかなように、受光領域３２Ｇへの入射光の当該受光領域３２Ｇからのはみ出しを減らすことができる。これは、特に、導波路４０の中心Ｏと受光センサ部３２の領域重心Ｐとが一致しており、しかも導波路４０の出射側端部の面積が受光センサ部３２の領域面積よりも小さいことによる。そして、受光領域３２Ｇからの光のはみ出しを低減できる分だけ画素の感度向上を図ることができる。

このように、本実施形態に係る導波路構造を採ることで、従来例に係る導波路構造に比べて感度を向上できることで、画素サイズのさらなる微細化に対応できる。具体的には、画素サイズのさらなる微細化が進み、基板上の受光センサ部３２や画素トランジスタ（図２のトランジスタ２２〜２５）のレイアウトの自由度が無くなる。その結果、受光センサ部３２の領域重心Ｐがマイクロレンズ４２の中心Ｑからずれたとしても、入射光の一部が受光センサ部３２の領域からはみ出すことに伴う感度低下を最小限に抑えることができるために、画素サイズのさらなる微細化に寄与できることになる。

なお、本実施形態では、導波路４０の出射側端部の位置を多層配線層３６の最下層の配線３５の位置までとしたが、これに限られるものではなく、例えば図３に破線で示すように、受光センサ部３２の受光面に接する位置とすることも可能である。このような構造とすることで、導波路４０−受光センサ部３２間の光量ロスを、導波路４０の出射側端部が受光センサ部３２の受光面から離れている図３の構造の場合よりも小さい抑えることができる。

＜３．第２実施形態＞
（画素構造）
図１０は、本発明の第２実施形態に係る導波路構造を有する画素の断面構造を示す断面図であり、図中、図３と同等部分には同一符号を付して示している。

ここでは、図面の簡素化のために、画素アレイ部１１の中央部に位置するある１つの単位画素２０についての導波路構造を示している。図１１に、第２実施形態に係る導波路構造におけるマイクロレンズと導波路とフォトダイオードとの位置関係を示す。

第１実施形態に係る導波路構造は、導波路４０を１段構成とし、導波路４０全体の中心Ｏをマイクロレンズ４２の中心Ｑを通る主光線に対して導波路４０と受光センサ部３２の領域とが重なる面積が大きくなる方向にずらす構成を採っている。

これに対して、第２実施形態に係る導波路構造では、先ず、導波路４０を多段構成、例えば２段構成としている。具体的には、導波路４０は、マイクロレンズ４２に近い側（図の上側）に位置する第１導波路４０Ａと、受光センサ部３２に近い側（図の下側）に位置する第２導波路４０Ｂとの２段構成となっている。

この２段構成の導波路４０において、第１導波路４０Ａは、その中心Ｏ１がマイクロレンズ４２の中心を通る主光線（本例では、光軸Ｒと一致）と一致するように配置されている。ここで、第１導波路４０Ａの中心Ｏ１とは、当該導波路４０Ａの横断面の中心を言うものとする。また、第１導波路４０Ａは、はその出射側端部が第２導波路４０Ｂの入射側端部と接している。

一方、第２導波路４０Ｂはその中心Ｏ２がマイクロレンズ４２の中心を通る主光線に対して導波路４０と受光センサ部３２の領域とが重なる面積が大きくなる方向にずれて配置されている。ここで、第２導波路４０Ｂの中心Ｏ２とは、当該導波路４０Ｂの横断面の中心を言うものとする。

より具体的には、第２導波路４０Ｂと受光センサ部３２との間での光量ロスを最小限に抑えるためには、第２導波路４０Ｂはその中心Ｏ２が受光センサ部３２の領域重心Ｐと一致するようにレイアウトされるのが好ましい。さらには、第２導波路４０Ｂはその出射側端部（図の下端部）の面積が受光センサ部３２の受光面積よりも小さく、当該出射側端部が受光センサ部３２の受光面に接している（実際には、下地絶縁膜３３を介して接している）。

（製造方法）
続いて、上述した第２実施形態に係る導波路構造を有する画素についての製造方法の工程の一例について、図１２および図１３の工程図を用いて説明する。図１２および図１３において、図１０と同等部分には同一符号を付して示している。

〔工程１〕最下層の層間絶縁膜３４までの形成
受光センサ部３２が表層部に形成されたシリコン基板３１上に下地絶縁膜３３を成膜する。次いで、下地絶縁膜３３上に多層配線層３６における最下層の層間絶縁膜３４を成膜する。

〔工程２〕第２導波路４０Ｂ用の孔３７Ｂの形成
次に、例えばＣＧ系ガスを用いたドライエッチングにより、レジストマスク５１Ｂを使用して第２導波路４０Ｂ用の孔３７Ｂを最下層の層間絶縁膜３４に形成する。その際に、第２導波路４０Ｂ用の孔３７Ｂを、受光センサ部３２の領域と重なる面積が大きくなるようにレイアウトする。

〔工程３〕第２導波路４０Ｂ用の孔３７Ｂの埋込み
次に、第２導波路４０Ｂ用の孔３７Ｂの内部に、ＣＶＤ(Chemical Vapor Deposition；化学気相成長)法などにより、ＳｉＮなどの光透過性の材料を埋め込むことによって第２光透過性埋込み層（透明膜）３９Ｂを形成する。そして、第２光透過性埋込み層３９Ｂにより第２導波路４０Ｂが形成される。この第２導波路４０Ｂの出射側端部（下端部）は、受光センサ部３２の受光領域に収まる大きさが望ましい。

〔工程４〕平坦化
次に、第２導波路４０Ｂ用の孔３７Ｂに埋め込んだ第２光透過性埋込み層３９Ｂの表面を、ＣＭＰ(Chemical Mechanical Polishing；化学的機械研磨）などにより研磨し、平坦化する。

〔工程５〕多層配線層３６の形成
次に、第２光透過性埋込み層３９Ｂ上に層間絶縁膜３４を成膜し、この層間絶縁膜３４の表面側に溝パターンを形成して当該溝パターンの内部に例えばメタルを埋め込むことによって配線３５を形成する。そして、層間絶縁膜３４の成膜と溝パターン内への配線３５の形成とを繰り返し、最後に層間絶縁膜３４を成膜することによって多層配線層３６を形成する。

〔工程６〕第１導波路４０Ａ用の孔３７Ａの形成
次に、例えばＣＧ系ガスを用いたドライエッチングにより、レジストマスク５１Ａを使用して第１導波路４０Ａ用の孔３７Ａを多層配線層３６に形成する。その際、第１導波路４０Ａ用の孔３７Ａをその中心（第１導波路４０Ａの中心Ｏ１）が、マイクロレンズ４２の中心Ｑ（光軸Ｒ）と重なるようにレイアウトする。

〔工程７〕導波膜３８の形成
次に、多層配線層３６の上に、さらには第１導波路４０Ａ用の孔３７Ａの内部にその内壁に沿って、即ち多層配線層３６の露出表面に沿って導波膜３８を形成する。導波膜３８の材料としては、従来の導波路構造などで用いられている周知の材料を用いることができる。

〔工程８〕第１導波路４０Ａ用の孔３７Ａの埋込み
次に、第１導波路４０Ａ用の孔３７Ａの内部に、導波膜３８を介して光透過性の材料を埋め込むことによって第１光透過性埋込み層３９Ａを形成する。そして、導波膜３８および第１光透過性埋込み層３９Ａによって第１導波路４０Ａが形成される。

ここで、第１導波路４０Ａ用の孔３７Ａに埋め込む光透過性の材料、即ち第１導波路４０Ａの材料としては、従来の導波路構造などで用いられている周知の材料、即ち高屈折率材料を用いることができる。ただし、第１導波路４０Ａの材料は、第２導波路４０Ｂの材料と同一であることが望ましい。また、第１導波路４０Ａの材料と第２導波路４０Ｂの材料の屈折率は同じまたは近い値であることが望ましい。

第１導波路４０Ａと第２導波路４０Ｂとを単一の材料によって構成することで、第１導波路４０Ａから第２導波路４０Ｂに至る光路中での反射をなくすことができる。また、第１導波路４０Ａの材料と第２導波路４０Ｂの材料の屈折率は同じまたは近い値であることで、第１導波路４０Ａから第２導波路４０Ｂに至る光路中で屈折が生じる界面ができないようにすることができる。その結果、ために、第１導波路４０Ａと第２導波路４０Ｂとの間で生じる光量ロスを最小限に抑えることができる。

〔工程９〕カラーフィルタ４１およびマイクロレンズ４２の形成
最後に、多層配線層３６上に光透過性埋込み層３９Ａを介して各副画素に対応した色のカラーフィルタ４１を画素単位で形成し、次いで、カラーフィルタ４１上にマイクロレンズ４２を画素単位で形成する。

（作用効果）
以上説明したように、第２実施形態に係る導波路構造は、導波路４０が例えば２段構成で、第２導波路４０Ｂの中心Ｏ２がマイクロレンズ４２の中心を通る主光線に対して導波路４０と受光センサ部３２の領域とが重なる面積が大きくなる方向にずれた構造となっている。そして、第２実施形態に係る導波路構造によれば、次のような作用効果を得ることができる。

すなわち、第２導波路４０Ｂが受光センサ部３２の領域と重なる面積が大きくなるようにレイアウトされていることで、第２導波路４０Ｂ−受光センサ部３２間の光量ロスを、図７の従来例に係る導波路構造の場合よりも小さい抑えることができる。特に、第２導波路４０Ｂの中心Ｏ２が受光センサ部３２の領域重心Ｐと一致し、しかも、第２導波路４０Ｂの出射側端部の面積が受光センサ部３２の受光面積よりも小さいことで、第２導波路４０Ｂと受光センサ部３２との間での光量ロスを最小限に抑えることができる。

また、第１導波路４０Ａの中心Ｏ１がマイクロレンズ４２の中心を通る主光線と一致するレイアウトとなっていることで、マイクロレンズ４２−第１導波路４０Ａ間の光量ロスを、第１実施形態に係る導波路構造の場合よりも小さい抑えることができる。その結果、第１導波路４０Ａ−第２導波路４０Ｂ間で多少の光量ロスはあるものの、両者の端部間が接していることで、マイクロレンズ４２に入射した光を、第１導波路４０Ａおよび第２導波路４０Ｂを経由して効率良く受光センサ部３２へ導くことができる。

図１４に、受光センサ部３２の受光領域上のエネルギー分布についてのシミュレーション結果を、従来例に係る導波路構造の場合（Ａ）と第２実施形態に係る導波路構造の場合（Ｂ）とを対比して示す。

図１４には、１つの画素が２つのＧ副画素と各々１つのＲ，Ｂ副画素とからなる場合を示している。そして、図１４において、Ｇ副画素の受光領域（受光センサ部３２の領域）３２Ｇを実線で、Ｒ副画素の受光領域３２Ｒを破線で、Ｂ副画素の受光領域３２Ｂを一点鎖線でそれぞれ示している。また、本シミュレーション結果では、２つのＧ副画素の受光領域３２Ｇに入射する緑色光のエネルギー分布について代表して示している。

マイクロレンズ４２や導波路４０の中心Ｑ，Ｏに対して受光センサ部３２の領域重心Ｐがずれている従来例に係る導波路構造の場合には、図１４（Ａ）に示すように、受光領域３２Ｇに入射する光の一部が当該受光領域３２Ｇからはみ出す（外れる）。その結果、そのはみ出した分だけ、導波路４０−受光センサ部３２間で光量ロスが生じるために、画素の感度（平行光感度）で低下する。

これに対して、本実施形態に係る導波路構造の場合には、図１４（Ｂ）から明らかなように、受光領域３２Ｇへの入射光の当該受光領域３２Ｇからのはみ出しを、第１実施形態に係る導波路構造の場合よりも減らすことができる。これは、特に、第１導波路４０Ａの中心Ｏ１がマイクロレンズ４２の中心を通る主光線と一致し、かつ、第２導波路４０Ｂが受光センサ部３２の領域と重なる面積が大きくなるようにレイアウトされていることによる。

したがって、本実施形態に係る画素構造を採ることで、第１実施形態に係る画素構造に比べて感度をさらに向上でき、その結果、画素サイズのさらなる微細化に対応できる。すなわち、画素サイズのさらなる微細化が進み、受光センサ部３２の領域重心Ｐがマイクロレンズ４２の中心Ｑからずれたとしても、それに伴う感度低下を最小限に抑えることができるために、画素サイズのさらなる微細化に寄与できることになる。

＜３．変形例＞
上記各実施形態では、本発明が適用される固体撮像装置として、瞳補正の技術を採用したＣＭＯＳイメージセンサを示したが、本発明は、瞳補正の技術を採用したＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、瞳補正の技術を採用していないＣＭＯＳイメージセンサに対しても同様に、第１，第２実施形態に係る技術を適用することが可能である。

また、上記各実施形態では、ＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、ＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、可視光の光量に応じた電荷を物理量として検知して電気信号として出力する単位画素が行列状に配置されてなるＸ−Ｙアドレス型の固体撮像装置全般に適用可能である。さらには、Ｘ−Ｙアドレス型の固体撮像装置に限らず、ＣＣＤ(Charge Coupled Device)イメージセンサに代表される電荷転送型の固体撮像装置にも適用可能である。

なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

＜４．電子機器＞

本発明は、固体撮像装置への適用に限られるものではなく、撮像装置などの電子機器にも適用可能である。ここで、電子機器とは、デジタルスチルカメラやビデオカメラ等の撮像装置（カメラシステム）や、撮像機能を有する携帯電話機やＰＤＡ（Personal Digital Assistant）などのモバイル機器などのことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。

［撮像装置］
図１５は、本発明による電子機器の一例である撮像装置の構成例を示すブロック図である。図１５に示すように、本発明に係る撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理部であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８がバスライン１０９を介して相互に接続された構成となっている。

レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述した第１，第２実施形態に係る導波路構造を有する画素が複数配置されてなるＣＭＯＳイメージセンサが用いられる。

表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６および操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

このような撮像装置１００は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールに適用される。この撮像装置１００の撮像素子１０２として先述した第１，第２実施形態に係るＣＭＯＳイメージセンサを用いることで、当該ＣＭＯＳイメージセンサは感度を向上できるために、画質に優れた電子機器を提供できることになる。また、感度を向上できることで、画素サイズの微細化に対応できるために、多画素化に伴う高精細な撮像画像を提供できることになる。

１０…ＣＭＯＳイメージセンサ、１１…画素アレイ部、１２…垂直駆動部、１３…カラム処理部、１４…水平駆動部、１５…システム制御部、１８…半導体基板、２０…単位画素、２１…フォトダイオード、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…選択トランジスタ、２６…ＦＤ（フローティングディフュージョン）部、３１…シリコン基板、３２…受光センサ部、３３…下地絶縁膜、３４…層間絶縁膜、３５…配線、３６…多層配線層、３７…導波路用の孔、３８…導波膜、３９…光透過性埋込み層、４０…導波路、４０Ａ…第１導波路、３７Ａ…第１導波路用の孔、３７Ｂ…第２導波路用の孔、４０Ｂ…第２導波路、４１カラーフィルタ、４２…マイクロレンズ、Ｏ…導波路の中心、Ｏ１…第１導波路の中心、Ｏ２…第２導波路の中心、Ｐ…受光センサ部の領域重心、Ｑ…マイクロレンズの中心、Ｒ…マイクロレンズの光軸

Claims (10)

1. レンズと、
   前記レンズを介して入射する光を電気信号に変換する光電変換部と、
   前記レンズと前記光電変換部との間に設けられた導波路と
   を有する複数の画素を備え、
   前記導波路は少なくとも出射側の部位の中心が前記レンズの中心を通る主光線に対して前記導波路の出射側端部と前記光電変換部の領域とが重なる面積が大きくなる方向にずれて配置されている
   固体撮像装置。
2. 前記導波路はその出射側端部の面積が前記光電変換部の領域面積よりも小さい
   請求項１記載の固体撮像装置。
3. 前記導波路はその出射側端部が前記光電変換部の受光面に接している
   請求項２記載の固体撮像装置。
4. 前記導波路は、前記レンズに近い側に位置する第１の導波路と、前記光電変換部に近い側に位置する第２の導波路との少なくとも２つの導波路からなり、
   前記第１の導波路はその中心が前記レンズの中心を通る主光線と一致するように配置され、
   前記第２の導波路はその中心が前記レンズの中心を通る主光線に対して当該導波路と前記光電変換部の領域とが重なる面積が大きくなる方向にずれて配置されている
   請求項１記載の固体撮像装置。
5. 前記第２の導波路はその中心が前記光電変換部の領域重心と一致するように配置されている
   請求項４記載の固体撮像装置。
6. 前記第２の導波路はその出射側端部の面積が前記光電変換部の領域面積よりも小さく、当該出射側端部が前記光電変換部の受光面に接している
   請求項５記載の固体撮像装置。
7. 前記第１の導波路はその出射側端部が前記第２の導波路の入射側端部と接している
   請求項４記載の固体撮像装置。
8. 前記第１の導波路と前記第２の導波路とは単一の材料によって構成されている
   請求項４記載の固体撮像装置。
9. 前記第１の導波路の材料と前記第２の導波路の材料の屈折率が同じまたは近い値である
   請求項４記載の固体撮像装置。
10. レンズと、
    前記レンズを介して入射する光を電気信号に変換する光電変換部と、
    前記レンズと前記光電変換部との間に設けられた導波路と
    を有する複数の画素を備え、
    前記導波路の少なくとも出射側の部位の中心が前記レンズの中心を通る主光線に対して前記導波路の出射側端部と前記光電変換部の領域とが重なる面積が大きくなる方向にずれている
    固体撮像装置を有する電子機器。