KR20090037801A - 코어 기판 및 그 제조 방법 - Google Patents

코어 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20090037801A
KR20090037801A KR1020080086684A KR20080086684A KR20090037801A KR 20090037801 A KR20090037801 A KR 20090037801A KR 1020080086684 A KR1020080086684 A KR 1020080086684A KR 20080086684 A KR20080086684 A KR 20080086684A KR 20090037801 A KR20090037801 A KR 20090037801A
Authority
KR
South Korea
Prior art keywords
hole
substrate
plating layer
core
wall surface
Prior art date
Application number
KR1020080086684A
Other languages
English (en)
Inventor
신 히라노
겐지 이이다
야스토모 마에하라
도모유키 아베
다카시 나카가와
히데아키 요시무라
세이고 야마와키
노리카즈 오자키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090037801A publication Critical patent/KR20090037801A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 도전성을 갖는 코어부를 구비한 코어 기판에 있어서, 도통 스루홀과 코어부가 전기적으로 단락되는 것을 방지하며, 고밀도로 배선이 형성되는 배선 기판의 제조에 적합하게 이용할 수 있는 코어 기판 및 그 제조 방법을 제공한다.
도통 스루홀(52)이 관통하는 기초 구멍(18)이 마련된 도전성을 갖는 코어부(10)와, 상기 코어부(10)의 양면에 적층하여 형성된 배선층(48)과, 상기 기초 구멍(18)의 내벽면에 피착 형성된 도금층(19)과, 상기 도금층(19)과 상기 도통 스루홀(52)의 외주면 사이에 충전된 절연재(20)를 구비한다.

Description

코어 기판 및 그 제조 방법{CORE SUBSTRATE AND METHOD OF PRODUCING THE SAME}
본 발명은 도전성을 갖는 코어부를 구비한 코어 기판 및 그 제조 방법과, 이 코어 기판을 이용한 배선 기판에 관한 것으로, 보다 상세하게는 코어 기판에 도통 스루홀을 형성하는 방법을 특징으로 하는 코어 기판 및 그 제조 방법과, 이 코어 기판을 이용한 배선 기판에 관한 것이다.
반도체 소자를 탑재하는 배선 기판이나 반도체 웨이퍼의 검사에 사용되는 시험용 기판에는 카본 파이버 강화 플라스틱(CFRP)을 코어 기판에 구비하고 있는 제품이 있다. 이 카본 파이버 강화 플라스틱을 구비한 코어 기판은 종래의 유리 에폭시 기판으로 이루어지는 코어 기판과 비교하여 저 열팽창률이며, 기판의 열팽창 계수를 기판에 탑재되는 반도체 소자의 열팽창 계수에 매칭시킬 수 있고, 반도체 소자와 배선 기판 사이에 생기는 열응력을 회피할 수 있다고 하는 이점을 갖는다.
배선 기판은 코어 기판의 양면에 배선층을 적층하여 형성되며, 코어 기판에는 그 양면에 적층되는 배선층과 전기적 도통을 취하기 위한 도통 스루홀 PTH(Plated through hole)가 형성된다. 이 도통 스루홀은 기판에 관통 구멍을 형 성하며, 도금에 의해 관통 구멍의 내벽면에 도통부(도금층)를 형성함으로써 형성된다.
그런데, 카본 파이버 강화 플라스틱과 같은 도전성을 갖는 코어부를 구비하는 코어 기판의 경우에는, 단순히 기판에 관통 구멍을 형성하여 관통 구멍의 내벽면에 도금을 시행하면, 도통 스루홀과 코어부가 전기적으로 단락하여 버린다. 이 때문에, 도전성을 갖는 코어부를 구비하는 코어 기판에 도통 스루홀을 형성할 때에는, 코어 기판에 도통 스루홀보다도 큰 직경의 기초 구멍을 형성하고, 기초 구멍에 절연성을 갖는 수지를 충전한 후, 기초 구멍에 도통 스루홀을 관통시켜, 도통 스루홀과 코어부가 전기적으로 단락하지 않도록 하고 있다(특허문헌 1, 특허문헌 2 참조).
[특허문헌 1] 일본 특허 재공표 제2004/064467호 공보
[특허문헌 2] 일본 특허 공개 제2006-222216호 공보
그러나, 코어 기판에 마련하는 기초 구멍을 드릴 가공에 의해 형성한 것과 같은 경우에는, 기초 구멍의 내벽면에 버(burr)가 생기며, 기초 구멍에 관통시킨 도통 스루홀과 코어부가 전기적으로 도통할 우려가 있다. 이 때문에, 예컨대 특허문헌 2에서는, 기초 구멍의 내벽면을 절연층에 의해 피복하며, 도통 스루홀과 도전성을 구비하는 코어부가 전기적으로 단락하지 않도록 하는 방법이 취해지고 있다. 그러나, 조면(粗面)에 형성된 기초 구멍의 내벽면을 확실하게 절연층에 의해 피복하는 것은 반드시 용이하다고 할 수 없다.
또한, 배선 기판은 최근 점점 더 고밀도화하며, 그와 함께 도통 스루홀은 직경을 작게하여 도통 스루홀과 기초 구멍의 내벽면과의 이격 간격이 좁아지고, 도통 스루홀과 코어부는 한층 더 도통(단락)하기 쉬운 상태가 되고 있다.
본 발명은 코어부(10)와 같이 도전체를 코어부로 하는 코어 기판의 제조 공정에서, 도통 스루홀과 코어부가 전기적으로 단락하는 것을 방지하며, 고밀도로 배선이 형성되는 배선 기판의 제조에 적합하게 이용할 수 있는 코어 기판 및 그 제조 방법과, 이 코어 기판을 이용한 배선 기판을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해 다음 구성을 구비한다.
즉, 본 발명에 따른 코어 기판은 도통 스루홀이 관통하는 기초 구멍이 마련된, 도전성을 갖는 코어부와, 상기 코어부의 양면에 적층하여 형성된 배선층과, 상 기 기초 구멍의 내벽면을 피복하는 도금층과, 상기 도금층과 상기 도통 스루홀의 외주면 사이에 충전된 절연재를 구비하는 것을 특징으로 한다.
상기 코어 기판은 상기 기초 구멍의 내벽면을 피복하는 도금층에 적층되어 절연 피막이 피복되어 있음으로써, 더 확실하게 도통 스루홀과 도전성을 갖는 코어부의 전기적 단락을 방지할 수 있다.
또한, 상기 도금층은 상기 기초 구멍의 내벽면을 평활하게 하는 두께로 마련되어 있음으로써, 기초 구멍에 수지 등의 절연재를 충전하였을 때에, 수지 중에 보이드를 생기게 하지 않도록 하여 충전할 수 있으며, 도통 스루홀과 코어부의 전기적 단락을 방지하는데 유효하다.
또한, 상기 도금층은 상기 기초 구멍의 내벽면에 부착하는 도전체 부착물을 차폐하는 두께로 마련되어 있음으로써, 드릴 가공 등에 의해 기초 구멍을 가공하였을 때에 기초 구멍의 내벽면에 부착한 카본 등의 도전체 부착물이 기초 구멍에 충전되는 절연재 중에 혼입하는 것을 효과적으로 방지할 수 있으며, 도통 스루홀과 코어부의 전기적 단락을 방지하는데 유효하다.
또한, 상기 코어 기판은 상기 코어부가 카본 파이버를 함유하는 프리프레그를 복수매 적층하고, 가압·가열하여 평판체로 형성된 카본 파이버 강화 플라스틱으로 이루어지는 것이 적합하게 사용된다.
또한, 코어 기판의 제조 방법에서, 도통성을 갖는 코어부를 구비하는 기판에 기초 구멍을 형성하는 공정과, 상기 기초 구멍이 형성된 기판에 도금을 시행하며, 상기 기초 구멍의 내벽면을 도금층에 의해 피복하는 공정과, 상기 도금층이 형성된 기초 구멍에 절연재를 충전하는 공정과, 상기 절연재가 충전된 기초 구멍 내를 관통하는 관통 구멍을 형성하는 공정과, 도금에 의해 상기 관통 구멍의 내벽면에 도금층을 피착 형성하며, 도통 스루홀을 형성하는 공정을 구비하는 것을 특징으로 한다.
또한, 코어부에 기초 구멍을 가공하는 방법으로서는, 드릴 가공에 한정되는 것이 아니며, 여러 가지 기초 구멍 가공 방법에 대하여 본 발명을 적용할 수 있다.
또한, 상기 기초 구멍에 절연재를 충전하는 공정에 이어서, 기판의 양면에 기판과 일체로 배선층을 형성하는 공정을 구비하며, 상기 배선층이 일체 형성된 기판에 상기 기초 구멍 내를 관통하는 관통 구멍을 형성하는 제조 공정에 따를 수도 있다.
또한, 상기 기초 구멍이 형성된 기판에 도금을 시행하여, 상기 기초 구멍의 내벽면을 도금층에 의해 피복하는 공정에 이어서, 상기 도금층을 전원 공급층으로 하는 전착법에 의해, 상기 도금층에 적층하여 절연 피막을 형성하는 공정을 구비하며, 상기 절연 피막이 형성된 기초 구멍에 절연재를 충전함으로써, 도금층에 적층하여 절연 피막을 형성할 수 있고, 도통 스루홀과 코어부의 전기적 단락을 적합하게 회피하는 배선 기판으로서 제공할 수 있다.
또한, 상기 기초 구멍이 형성된 기판에 도금을 시행할 때에는, 상기 기초 구멍의 내벽면을 평활화하는 두께로 도금층을 피착 형성하며, 상기 기초 구멍이 형성된 기판에 도금을 시행할 때에는, 상기 기초 구멍의 내벽면에 부착하는 도전체 부착물을 차폐하는 두께로 도금층을 피착 형성함으로써, 기초 구멍에 절연재를 충전 할 때에 절연재 내에 보이드가 생기는 것을 효과적으로 억제할 수 있으며, 기초 구멍의 내벽면에 부착한 도전체 부착물이 기초 구멍의 내벽면으로부터 박리되는 것을 효과적으로 억제하여 도통 스루홀과 코어부가 전기적으로 단락하는 것을 방지할 수 있다.
또한, 상기 코어부를 형성하는 공정으로서, 카본 파이버를 함유하는 프리프레그를 복수매 적층하고, 가압 및 가열하여 평판체로서 형성하는 공정을 구비하는 것을 특징으로 한다.
또한, 상기 코어 기판에 배선층을 적층함으로써 다층의 배선 기판으로서 얻을 수 있다.
본 발명에 따른 코어 기판은 도통 스루홀이 관통하는 기초 구멍의 내벽면을 도금층에 의해 피복함으로써, 기초 구멍에 절연재를 충전할 때에 절연재 내에 보이드가 생기는 것을 방지하며, 도통 스루홀과 코어부의 전기적 단락을 방지할 수 있다. 또한, 기초 구멍을 가공하였을 때에 기초 구멍의 내벽면에 도전체의 부착물이 존재하고 있는 것과 같은 경우에는, 도금층에 의해 기초 구멍의 내벽면으로부터 도전체 부착물이 박리하는 것을 방지하며, 도전체 부착물을 도금층에 의해 차폐함으로써, 기초 구멍에 충전하는 절연재에 도전체가 혼입하는 것을 방지하여 절연재의 절연성을 유지하고, 도전체 부착물에 의해 도통 스루홀과 코어부가 단락하는 것을 방지할 수 있다.
(기초 구멍 형성 공정)
도 1, 도 2는 본 발명에 따른 코어 기판의 제조 공정에서, 도통 스루홀을 관통시키는 기초 구멍을 기판에 형성하며, 기초 구멍에 절연재를 충전하기까지의 공정을 도시한다.
도 1a는 카본 파이버 강화 플라스틱으로 이루어지는 코어부(10)의 양면에 프리프레그(12)를 통하여 동박(14)을 접합하며, 평판체로 형성한 기판(16)을 도시한다. 코어부(10)는 카본 크로스에 에폭시 수지 등의 고분자 재료를 함침시킨 프리프레그를 4장 적층하고 가열 및 가압하여 일체로 형성된다. 또한, 코어부(10)를 구성하는 카본 파이버를 포함하는 프리프레그의 적층 수는 임의로 선택할 수 있다.
본 실시형태에서는, 장섬유 카본 파이버로 이루어지는 카본 파이버 크로스를 사용하여 코어부(10)를 형성하였지만, 카본 파이버 크로스 외에, 카본 파이버 부직포, 카본 파이버 메쉬 등을 사용할 수 있다. 카본 파이버의 열팽창 계수는 약 0 ppm/℃이며, 카본 파이버 강화 플라스틱을 구성하는 카본 파이버의 함유율, 카본 파이버에 함침시키는 수지의 소재, 수지에 혼입시키는 필러의 재료를 선택함으로써 코어부(10)의 열팽창 계수를 조절할 수 있다. 실시형태의 코어부(10)의 열팽창 계수는 1 ppm/℃ 정도이다.
또한, 카본 파이버 강화 플라스틱으로 이루어지는 코어부(10)를 구비하는 코어 기판 전체로서의 열팽창 계수는, 코어 기판을 구성하는 배선층 및 배선층 사이에 개재되는 절연층의 열팽창 계수를 선택함으로써 조절할 수 있다. 또한, 코어 기판의 양면에 빌드 업층을 적층하여 형성되는 배선 기판의 열팽창 계수는 코어 기 판과 빌드 업층의 열팽창 계수를 선택함으로써 적절하게 조절할 수 있다. 반도체 소자의 열팽창 계수는 약 3.5 ppm/℃이다. 배선 기판의 열팽창 계수를 이것에 탑재되는 반도체 소자의 열팽창 계수에 매칭시키는 것은 용이하게 가능하다.
도 1b는 기판(16)에 기초 구멍(18)을 뚫은 상태이다. 기초 구멍(18)은 드릴 가공에 의해 기판(16)을 두께 방향으로 관통하도록 형성한다. 기초 구멍(18)은 후공정에서 형성하는 도통 스루홀의 관통 구멍보다도 큰 직경으로 형성된다. 본 실시형태에서는, 기초 구멍(18)의 구멍 직경을 0.8 ㎜로 하며, 도통 스루홀의 구멍 직경을 0.35 ㎜로 하였다. 기초 구멍(18)은 코어 기판에 형성되는 도통 스루홀의 각각의 평면 배치 위치에 맞추어 형성한다.
기초 구멍(18)을 드릴 가공에 의해 뚫으면, 드릴의 마모 등에 의해 기초 구멍(18)의 내벽면에 버(burr)가 생기며, 기초 구멍(18)이 조면(粗面)(요철면)이 되고, 기초 구멍(18)의 내벽면에 코어부(10)의 절삭 가루(11)가 부착하여 잔류하는 경우가 있다.
카본 파이버 강화 플라스틱으로 이루어지는 코어부(10)의 경우는, 카본의 절삭 가루(11)가 기초 구멍(18)의 내벽면에 부착하여 잔류하며, 이 절삭 가루(11)는 도전성을 갖기 때문에, 절삭 가루(11)가 기초 구멍(18)에 충전되는 수지(20)에 혼입하면, 수지(20)의 절연성이 저해되며, 도통 스루홀과 코어부(10)가 전기적으로 단락한다고 하는 장해가 생긴다.
본 실시형태에서는, 이 문제를 회피하기 위해, 기판(16)에 기초 구멍(18)을 뚫은 후, 기판(16)에 무전해 구리 도금 및 전해 구리 도금을 이 순서로 시행하며, 기초 구멍(18)의 내벽면을 도금층(19)에 의해 피복하는 공정을 채용한다. 기판(16)에 무전해 구리 도금을 시행함으로써, 기초 구멍(18)의 내면의 전면(全面)과, 기판(16)의 표리면의 전면(全面)에 무전해 구리 도금층이 형성된다. 이 무전해 구리 도금층을 도금 급전층으로 하여 전해 구리 도금을 시행함으로써, 기초 구멍(18)의 내면과, 기판(16)의 양면에 도금층(19)을 형성할 수 있다. 무전해 구리 도금층의 두께는 0.5 ㎛ 정도, 전해 구리 도금층의 두께는 10 ㎛∼20 ㎛ 정도이다.
기판(16)에 도금을 시행하여 기초 구멍(18)의 내벽면을 피복하는 목적은, 드릴 가공에 의해 조면이 된 기초 구멍(18)의 내벽면을 평활화하는 것과, 기초 구멍(18)의 내벽면에 부착하여 잔류하는 절삭 가루(11)가 내벽면으로부터 박리하지 않도록 하는 것에 있다. 따라서, 도금층(19)은 기초 구멍(18)의 내벽면을 평활화할 수 있으며, 기초 구멍에 부착한 절삭 가루(11)를 차폐할 수 있는 두께로 마련하면 된다.
기판(16)에 무전해 구리 도금과 전해 구리 도금을 시행함으로써, 기초 구멍(18)의 내벽면의 전면을 도금층(19)에 의해 확실하게 피복할 수 있다.
도 1d는 기초 구멍(18)에 수지(20)를 충전한 상태이다. 수지(20)는 스크린 인쇄법 또는 메탈 마스크를 이용하여 기초 구멍(18)에 충전될 수 있다. 기초 구멍(18)에 수지(20)를 충전한 후, 가열 경화(cure) 공정에 의해 수지(20)를 경화시킨다. 수지(20)를 열경화시킨 후, 기초 구멍(18)으로부터 돌출하는 수지(20)의 단부면을 연마하고, 평탄화하며, 수지(20)의 단부면을 기판(16)의 표면[도금층(19)의 표면]과 동일면으로 한다.
수지(20)는 기초 구멍(18)에 충전하는 절연재이며, 적절하게 절연 재료를 사용할 수 있다. 본 실시형태에서는, 열경화형의 에폭시 수지를 사용하였다.
본 실시형태에서는, 기초 구멍(18)에 수지(20)를 충전하기 전에 기판(16)에 도금을 시행하여 기초 구멍(18)의 내벽면을 도금층(19)에 의해 피복하기 때문에, 기초 구멍(18)의 내벽면에 잔류한 절삭 가루(11)가 수지(20)에 혼입되는 것이 방지되며, 수지(20)의 절연성이 확보된다.
또한, 기초 구멍(18)의 내벽면에 도금을 시행함으로써 기초 구멍(18)의 내벽면이 평활면이 되며, 도금층(19)에 대한 수지(20)의 젖음성이 양호하기 때문에, 기초 구멍(18)에의 수지(20)의 충전성이 양호해지며, 수지(20) 내에 보이드가 생기는 것을 억제할 수 있다.
기초 구멍(18)의 내벽면이 조면으로 형성되어 있으면, 기초 구멍(18)에 수지(20)를 충전할 때에, 수지(20) 내에 에어가 혼입되기 쉬우며, 수지(20) 내에 보이드가 생기는 장해를 볼 수 있다. 이 보이드는 후공정에서 도통 스루홀을 형성할 때에, 도통 스루홀과 코어부를 연통시키도록 작용하며, 도통 스루홀과 코어부가 전기적으로 단락하는 원인이 된다. 기초 구멍(18)의 내벽면을 도금층(19)에 의해 피복하는 것은, 수지(20) 내에 보이드가 발생하는 것을 억제하며, 도통 스루홀과 코어부가 전기적으로 단락하는 것을 억제한다고 하는 작용 효과를 갖는다.
도 2는 도 1c에 도시한 도금 공정 후, 또한 전착법에 의해 기초 구멍(18)의 내벽면에 절연 피막(21)을 피착 형성하는 공정을 도시한다. 도 2a는 기판(16)에 도금을 시행하여 기초 구멍(18)의 내벽면과 기판(16)의 표면을 도금층(19)에 의해 피복한 상태이다.
도 2b는 전착법에 의해 기초 구멍(18)의 내벽면과 기판(16)의 표면에 절연 피막(21)을 형성한 상태를 도시한다. 도금층(19)은 기초 구멍(18)의 내벽면과 기판(16)의 양면 전체에 피착하고 있기 때문에, 도금층(19)을 전원 공급층으로 하는 전착법을 적용함으로써, 기초 구멍(18)의 내면의 전면(全面)과 기판(16)의 표면의 전면(全面)에 절연 피막(21)을 피착시킬 수 있다. 절연 피막(21)은 일례로서, 에폭시 수지의 전착액 내에 기판(16)을 침지하며, 도금층(19)을 직류 전원에 접속하고, 정전류법에 의해 전착할 수 있다. 절연 피막을 기판(16)의 표면 및 기초 구멍(18)의 내벽면에 피착한 후, 건조 처리 및 가열 처리를 행하여 절연 피막(21)을 경화시킨다. 절연 피막(21)의 두께는 10 ㎛∼20 ㎛이다.
도 2c는 전착법에 의해 절연 피막(21)을 피착시킨 후, 기초 구멍(18)에 수지(20)를 충전한 상태를 도시한다. 기초 구멍(18)에 수지(20)를 충전하여 수지(20)를 열경화시킨 후, 연마 가공에 의해 기초 구멍(18)으로부터 돌출하는 수지(20)의 단부면을 연마하여 평탄화한다. 이때에, 동시에 기판(16)의 표면에 피착하는 절연 피막(21)을 연마하여 제거한다.
본 실시형태와 같이, 기판(16)에 도금을 시행한 후, 기초 구멍(18)의 내벽면에 절연 피막(21)을 피착하는 방법에 따르면, 드릴 가공에 의해 형성한 기초 구멍(18)의 내벽면이 도금층(19)에 더하여 절연 피막(21)에 의해서도 피복되기 때문에, 기초 구멍(18)의 내벽면의 평활성을 더 향상시킬 수 있다. 또한, 기초 구멍(18)의 내벽면에 부착하는 절삭 가루를 피복하는 작용을 보다 확실하게 할 수 있 다. 기초 구멍(18)의 내벽면이 더 평활하게 됨으로써, 기초 구멍(18)에 수지(20)를 충전하였을 때에 수지(20) 내에 보이드가 생기는 것을 억제할 수 있으며, 수지(20) 내에 절삭 가루(11)가 혼입하는 것을 방지함으로써, 수지(20)의 절연성이 열화하는 것을 방지하고, 도통 스루홀과 코어부(10)가 전기적으로 단락하는 것을 방지할 수 있다.
제조 공정에 따라서는, 기판(16)에 기초 구멍(18)을 형성한 후, 기판(16)에 디스미어(desmear) 처리를 시행하며, 기초 구멍(18)의 내벽면의 오물을 제거하는 조작을 행하는 경우가 있다. 디스미어 처리에 따르면, 기판(16)의 표면이나 기초 구멍(18) 내의 오물이 제거되는 한편, 기초 구멍(18)의 내벽면의 표면 거칠기가 조장된다. 이러한 경우에는, 도금층(19)을 형성하는 공정에 더하여 절연 피막(21)에 의해 기초 구멍(18)의 내벽면을 피복함으로써, 기초 구멍(18)의 내벽면을 평활화할 수 있으며, 도통 스루홀과 코어부(10)가 단락하는 것을 회피할 수 있다.
또한, 상기 제조 공정에서는, 드릴 가공에 의해 기판(16)에 기초 구멍(18)을 형성하였지만, 본 발명은 드릴 가공에 의해 기초 구멍(18)을 형성하는 경우에 한하는 것이 아니다. 예컨대, 다른 기계 가공에 의한 경우나 레이저 가공에 의한 경우 등에도 적용할 수 있다. 또한, 상기 제조 공정에서는 코어부(10)로서 카본 파이버 강화 플라스틱을 사용한 예를 나타냈지만, 코어부(10)로서는 이 이외의 도전체를 사용하는 경우에도 적용할 수 있다.
(코어 기판의 제조 공정)
도 3, 도 4는 기판(16)의 양면에 배선층을 형성하며, 코어 기판(30)을 형성 하기까지의 공정을 도시한다.
도 3a는 기초 구멍(18)의 내벽면을 도금층(19)에 의해 피복하며, 기초 구멍(18)에 수지(20)를 충전하여 형성한 기판(16)의 양면에 배선층을 형성하기 위해, 프리프레그(40), 배선 시트(42), 프리프레그(44), 동박(46)을 이 순서로 배치한 상태를 도시한다. 배선 시트(42)는 절연 수지 시트(41)의 양면에 배선 패턴(42a)을 형성한 것이다. 배선 시트(42)는 예컨대, 유리 크로스로 이루어지는 절연 수지 시트의 양면에 동박을 피착한 양면 동박 기판의 동박층을 소정의 패턴으로 에칭하여 형성할 수 있다.
프리프레그(40), 배선 시트(42), 프리프레그(44), 동박(46)을 기판(16)의 양면에 정렬하여 적층하고, 가열하에서 가압함으로써 프리프레그(40, 44)를 열경화시키며, 기판(16)에 일체로 배선층(48)을 접합한다(도 3b). 프리프레그(40, 44)는 유리 크로스에 열경화형의 수지 재료를 함침하여 형성되며, 미경화 상태로 층간에 개재하여 가열 및 가압함으로써, 각 층간을 전기적으로 절연한 상태에서 배선층(48)을 일체화한다.
기판(16)의 양면에 형성하는 배선층(48)은 프리프레그를 통하여 배선 시트(42)를 임의의 매수로 적층함으로써 다층 구조로 형성할 수 있다. 배선층(48)의 표면의 동박(46)은 코어 기판의 양면에 빌드 업층을 형성할 때에, 최하층의 배선 패턴이 형성되는 층이다.
다음에, 배선층(48)이 적층된 기판(16)에 도통 스루홀을 형성하기 위한 관통 구멍(50)을 형성한다. 관통 구멍(50)은 드릴 가공에 의해, 기초 구멍(18)과 동심 (同芯)으로, 배선층(48) 및 기판(16)을 두께 방향으로 관통시켜 형성할 수 있다(도 3c). 관통 구멍(50)은 기초 구멍(18)보다도 작은 직경으로 형성하기 때문에, 관통 구멍(50)의 수지(20)를 통과하는 부위에서는, 수지(20)가 관통 구멍(50)의 내벽면으로 노출한다.
도 4a는, 관통 구멍(50)을 형성한 후, 기판에 무전해 구리 도금 및 전해 구리 도금을 시행하여 관통 구멍(50)의 내면에 도통 스루홀(52)을 형성한 상태를 도시한다. 무전해 구리 도금에 의해, 관통 구멍(50)의 내면 및 기판의 표면의 전면(全面)에 무전해 구리 도금층이 형성된다. 이 무전해 구리 도금층을 도금 급전층으로 하여 전해 구리 도금을 시행함으로써, 관통 구멍(50)의 내벽면의 전면과 기판의 표면의 전면에 도금층(52a)이 피착 형성된다. 관통 구멍(50)의 내벽면에 형성된 도금층(52a)은 기판의 표리면의 배선 패턴을 전기적으로 접속하는 도통 스루홀(52)이 된다.
도 4b는 관통 구멍(50)에 절연성 수지(54)를 충전하는 공정을 도시한다. 수지(54)로서는, 예로서 에폭시 수지를 사용할 수 있다. 수지(54)는 스크린 인쇄법 등에 의해 관통 구멍(50)에 충전할 수 있다. 수지(54)를 충전한 후, 가열 큐어 공정에 의해 수지(54)를 열경화시킨다.
도 4c는 기판의 표면에 피착 형성된 동박(46)과 도금층(52a)을 소정의 패턴으로 에칭하며, 기판의 표면에 배선 패턴(56)을 형성하여 코어 기판(58)으로 한 상태를 도시한다. 본 실시형태에서는, 도 4b의 공정 후, 기판의 표면에 덮개 도금(55)을 마련하며, 덮개 도금(55)과 도금층(52a)과 동박(46)을 에칭하여 배선 패 턴(56)을 형성하였다.
코어 기판(58)의 표리면에 형성된 배선 패턴(56)은 도통 스루홀(52)을 통하여 전기적으로 접속한다. 또한, 배선층(48)의 내층에 형성된 배선 패턴(42a)이 적절한 위치에서 도통 스루홀(52)에 접속한다.
본 실시형태의 코어 기판의 제조 방법에서는, 기판(16)에 도통 스루홀(52)을 관통시키기 위한 기초 구멍(18)을 형성한 후, 도금에 의해 기초 구멍(18)의 내벽면을 도금층(19)에 의해 피복하는 공정을 채용함으로써, 기초 구멍(18)의 내벽면과 도통 스루홀(52)의 외주면 사이에는 절연재로서의 수지(20)가 충전되며, 도통 스루홀(52)과 코어부(10)의 전기적인 절연이 확보된다. 기초 구멍(18)의 내벽면에 부착하여 잔류하는 카본 등의 도전성 부착물은 도금층(19)에 의해 차폐되어 수지(20) 내에 혼입되는 것이 방지되며, 수지(20)의 전기적인 절연성이 확보되는 것, 기초 구멍(18)에 수지(20)를 충전할 때에 수지(20) 내에 보이드가 생기는 것이 억제되고, 도통 스루홀(52)과 도금층(19)이 보이드에 의해 전기적으로 단락하는 것이 방지되기 때문이다.
도 5는 도 2c에 도시한, 기초 구멍(18)의 내벽면에 도금층(19)을 피착 형성하며, 도금층(19)의 표면을 절연 피막(21)에 의해 피복한 기판(16)에 대해서, 도 3, 도 4에 도시한 공정과 마찬가지로 하여, 기판(16)의 양면에 배선층(48)을 형성하며, 기판을 관통하는 도통 스루홀(52)을 형성하여 코어 기판(58)으로 한 상태를 도시한다. 코어 기판(58)의 양면에는 배선 패턴(56)이 형성되며, 도통 스루홀(52)을 통하여 코어 기판(58)의 양면의 배선 패턴(56)이 전기적으로 접속되어 있다.
본 실시형태의 코어 기판(58)에서는, 코어부(10)에 형성한 기초 구멍(18)의 내벽면이 도금층(19)과 절연 피막(21)에 의해 이중으로 피복되며, 기초 구멍(18)의 내측면이 절연 피막(21)으로 되어 있기 때문에, 기초 구멍(18)에 수지(20)를 충전하였을 때에, 만약 수지(20) 내에 보이드가 발생하며, 보이드 부분에서 도통 스루홀(52)에 팽창부(52b)가 생겼다고 하여도, 절연 피막(21)이 도금층(19)과의 사이에 개재됨으로써, 도통 스루홀(52)과 코어부(10)가 단락하는 것을 방지할 수 있다.
이 절연 피막(21)의 작용은 기초 구멍(18)에 수지(20)를 충전하였을 때에, 기초 구멍(18)의 측면에 보이드가 발생하면, 보이드 부분에서 도통 스루홀(52)과 기초 구멍(18)의 내벽면이 연통하는 상태가 되는 경우가 있으며, 이에 의해 도통 스루홀(52)과 기초 구멍(18)의 내벽면이 도통한다고 하는 문제가 배경에 있다. 기초 구멍(18)의 내벽면을 도금층(19)에 의해 피복함으로써, 수지(20) 내에 보이드가 발생하는 것을 억제할 수 있지만, 절연 피막(21)을 마련하는 방법은 수지(20) 내에 보이드가 만약 발생하여도, 확실하게 도통 스루홀(52)과 코어부(10)를 절연하는 방법으로서 유효하다.
(배선 기판의 제조 방법)
도 4c에 도시하는 코어 기판(58)의 표리면에 배선 패턴을 적층 형성함으로써 배선 기판을 형성할 수 있다. 도 6은 도 4c에 도시하는 코어 기판(58)의 양면에 배선 패턴을 적층하여 형성한 배선 기판을 도시한다.
코어 기판(58)의 양면에 배선 패턴을 적층 구조로 형성하는 방법으로서는, 예컨대 빌드 업법에 의해 배선 패턴을 적층 구조로 할 수 있다. 도 6a는 코어 기 판(58)의 양면에 1층째의 빌드 업층(60a)을 형성한 상태, 도 6b는 제2층째의 빌드 업층(60b)를 적층하여 형성한 상태를 도시한다. 도 6에서는 빌드 업층(60)을 2층으로 적층한 구성을 도시하지만, 빌드 업층(60)은 임의의 층수의 적층 구조로 할 수 있다.
도 6a에 도시하는 1층째의 빌드 업층(60a)은 절연층(61a)과 절연층(61a)의 표면에 형성된 배선 패턴(62a)과, 하층의 배선 패턴(56)과 상층의 배선 패턴(62a)을 전기적으로 접속하는 비아(via)(63a)를 구비한다. 도 6b에 도시하는 2층째의 빌드 업층(60b)도 절연층(61b)과 배선 패턴(62b)과 비아(63b)를 구비한다.
코어 기판(58)의 양면에 형성된 빌드 업층(60)의 배선 패턴(62a, 62b)은 도통 스루홀(52) 및 비아(63a, 63b)를 통하여 전기적으로 도통된다.
빌드 업층(60)을 형성하는 공정은 이하와 같은 공정이다.
우선, 빌드 업층의 예로서, 코어 기판(58)의 양면에 에폭시 필름 등의 절연성 수지 필름을 라미네이트하여 절연층(61a)을 형성하며, 레이저 가공에 의해, 비아(63a)를 형성하는 비아 구멍을 바닥면에서 코어 기판(58)의 표면에 형성되어 있는 배선 패턴(56)이 노출하도록 절연층(61a)에 개구시킨다.
다음에, 디스미어(desmear) 처리에 의해 비아 구멍의 내면을 거칠게 하며, 무전해 구리 도금을 시행하여 비아 구멍 내면 및 절연층(61a)의 표면에 무전해 구리 도금층을 형성한다.
다음에, 무전해 구리 도금층의 표면에 포토 레지스트를 피착하며, 노광 및 현상 조작에 의해, 무전해 구리 도금층의 배선 패턴(62a)이 되는 부위를 노출시킨 레지스트 패턴을 형성한다.
계속해서, 레지스트 패턴을 마스크로 하여, 무전해 구리 도금층을 도금 급전층으로 하는 전해 구리 도금을 시행하며, 무전해 구리 도금층이 노출하고 있는 부위에 전해 구리 도금을 쌓아 올려 형성한다. 이 공정에서, 비아 구멍에 전해 구리 도금이 충전되며, 비아(63a)가 형성된다.
다음에, 레지스트 패턴을 제거하며, 무전해 구리 도금층의 노출 영역을 에칭하여 제거함으로써, 절연층(61a)의 표면에 소정의 패턴으로 배선 패턴(62a)이 형성된다.
제2층째의 빌드 업층(60b)에 대해서도, 상기 공정과 마찬가지로 하여 형성할 수 있다. 각 배선층에서는, 임의의 패턴에 배선 패턴(62a, 62b)을 형성할 수 있다. 최상층에서는, 반도체 소자를 접속하기 위한 전극, 혹은 외부 접속 단자를 접합하기 위한 접속 패드를 패턴 형성하며, 외부에 노출하는 전극 혹은 접속 패드를 제외하여 보호막에 의해 피복한다. 외부에 노출되는 전극 혹은 접속 패드에 대해서는, 보호 도금이 필요하며, 이 보호 도금으로서는 금도금 등이 시행된다.
도 7은 도 5에 도시한 코어 기판(58)의 양면에 빌드 업층(60)을 형성한 예를 도시한다. 빌드 업층(60)의 구성은 상술한 도 6에 도시하는 빌드 업층(60)과 같다.
상기 예는 빌드 업법에 의한 제조 공정의 일례를 서술한 것으로, 빌드 업법에 의한 배선층의 형성 방법에는 구체적으로는 여러 가지 방법이 이루어지고 있다. 또한, 배선층을 적층 구조로 형성하는 방법은 빌드 업법 외에 여러 가지 방법이 있 다. 본 발명에 따른 배선 기판은 빌드 업법에 의한 제조 방법에 한정되는 것이 아니며, 배선층을 적층 구조로 형성하는 여러 가지 방법을 이용할 수 있다.
도 1a 내지 도 1d는 기판에 기초 구멍을 형성하며, 수지를 충전하기까지의 제조 공정을 도시하는 단면도이다.
도 2a 내지 도 2c는 기판에 기초 구멍을 형성하며, 수지를 충전하기까지의 제조 공정을 도시하는 단면도이다.
도 3a 내지 도 3c는 코어 기판의 제조 공정을 도시하는 단면도이다.
도 4a 내지 도 4c는 코어 기판의 제조 공정을 도시하는 단면도이다.
도 5는 코어 기판의 다른 구성예를 도시하는 단면도이다.
도 6a 및 도 6b는 배선 기판의 구성 및 배선 기판의 제조 공정을 도시하는 단면도이다.
도 7은 배선 기판의 다른 구성예를 도시하는 단면도이다.

Claims (12)

  1. 도통 스루홀이 관통하는 기초 구멍이 마련된 도전성을 갖는 코어부와,
    상기 코어부의 양면에 적층되어 형성된 배선층과,
    상기 기초 구멍의 내벽면을 피복하는 도금층과,
    상기 도금층과 상기 도통 스루홀의 외주면 사이에 충전된 절연재
    를 구비하는 것을 특징으로 하는 코어 기판.
  2. 제1항에 있어서, 상기 기초 구멍의 내벽면을 피복하는 도금층에 적층되어 절연 피막이 피복되어 있는 것을 특징으로 하는 코어 기판.
  3. 제1항 또는 제2항에 있어서, 상기 도금층은 상기 기초 구멍의 내벽면을 평활하게 하는 두께로 마련되어 있는 것을 특징으로 하는 코어 기판.
  4. 제1항에 있어서, 상기 도금층은 상기 기초 구멍의 내벽면에 부착되는 도전체 부착물을 차폐하는 두께로 마련되어 있는 것을 특징으로 하는 코어 기판.
  5. 제1항에 있어서, 상기 코어부는 카본 파이버를 함유하는 프리프레그가 복수매 가압 및 가열되어 평판체로 형성된 카본 파이버 강화 플라스틱으로 이루어지는 것을 특징으로 하는 코어 기판.
  6. 도통성을 갖는 코어부를 구비하는 기판에 기초 구멍을 형성하는 공정과,
    상기 기초 구멍이 형성된 기판에 도금을 시행하며, 상기 기초 구멍의 내벽면을 도금층에 의해 피복하는 공정과,
    상기 도금층이 형성된 기초 구멍에 절연재를 충전하는 공정과,
    상기 절연재가 충전된 기초 구멍 내를 관통하는 관통 구멍을 형성하는 공정과,
    도금에 의해 상기 관통 구멍의 내벽면에 도금층을 피착 형성하여, 도통 스루홀을 형성하는 공정
    을 포함하는 것을 특징으로 하는 코어 기판의 제조 방법.
  7. 제6항에 있어서, 상기 기초 구멍에 절연재를 충전하는 공정에 이어서, 기판의 양면에 기판과 일체로 배선층을 형성하는 공정을 포함하고,
    상기 배선층이 일체 형성된 기판에 상기 기초 구멍 내를 관통하는 관통 구멍을 형성하는 것을 특징으로 하는 코어 기판의 제조 방법.
  8. 제6항에 있어서, 상기 기초 구멍이 형성된 기판에 도금을 시행하여, 상기 기초 구멍의 내벽면을 도금층에 의해 피복하는 공정에 이어서, 상기 도금층을 전원 공급층으로 하는 전착법에 의해, 상기 도금층에 적층하여 절연 피막을 형성하는 공정을 포함하고,
    상기 절연 피막이 형성된 기초 구멍에 절연재를 충전하는 것을 특징으로 하는 코어 기판의 제조 방법.
  9. 제6항에 있어서, 상기 기초 구멍이 형성된 기판에 도금을 시행할 때에, 상기 기초 구멍의 내벽면을 평활화하는 두께로 도금층을 피착 형성하는 것을 특징으로 하는 코어 기판의 제조 방법.
  10. 제6항에 있어서, 상기 기초 구멍이 형성된 기판에 도금을 시행할 때에, 상기 기초 구멍의 내벽면에 부착되는 도전체 부착물을 차폐하는 두께로 도금층을 피착 형성하는 것을 특징으로 하는 코어 기판의 제조 방법.
  11. 제6항에 있어서, 상기 코어부를 형성하는 공정으로서, 카본 파이버를 함유하는 프리프레그를 복수매 적층하고, 가압 및 가열하여 평판체로서 형성하는 공정을 포함하는 것을 특징으로 하는 코어 기판의 제조 방법.
  12. 도통 스루홀이 관통하는 기초 구멍이 마련된 도전성을 갖는 코어부와,
    상기 코어부의 양면에 적층되어 형성된 배선층과,
    상기 기초 구멍의 내벽면을 피복하는 도금층과,
    상기 도금층과 상기 도통 스루홀의 외주면 사이에 충전된 절연재
    를 구비하는 코어 기판에 배선층이 적층되어 형성되어 있는 것을 특징으로 하는 다층 배선 기판.
KR1020080086684A 2007-10-12 2008-09-03 코어 기판 및 그 제조 방법 KR20090037801A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00267140 2007-10-12
JP2007267140A JP2009099619A (ja) 2007-10-12 2007-10-12 コア基板およびその製造方法

Publications (1)

Publication Number Publication Date
KR20090037801A true KR20090037801A (ko) 2009-04-16

Family

ID=40533074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080086684A KR20090037801A (ko) 2007-10-12 2008-09-03 코어 기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20090095509A1 (ko)
JP (1) JP2009099619A (ko)
KR (1) KR20090037801A (ko)
CN (1) CN101409987A (ko)
TW (1) TW200917925A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102300384A (zh) * 2010-06-23 2011-12-28 环旭电子股份有限公司 多层式印刷电路板
US8508037B2 (en) * 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
JP5874309B2 (ja) 2011-10-21 2016-03-02 富士通株式会社 配線基板及びその製造方法
JP6064478B2 (ja) * 2012-09-19 2017-01-25 富士通株式会社 プリント配線板、クラック予知装置およびクラック予知方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
KR101544079B1 (ko) 2014-08-06 2015-08-12 대덕지디에스 주식회사 연경성회로기판 제조방법
JP6242771B2 (ja) * 2014-09-04 2017-12-06 株式会社ユニバーサルエンターテインメント 遊技機
US20190230788A1 (en) * 2016-09-30 2019-07-25 Intel Corporation Substrate with stress relieving features
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
TWI742297B (zh) * 2018-07-05 2021-10-11 同泰電子科技股份有限公司 具有填縫層的電路板結構

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法

Also Published As

Publication number Publication date
US20090095509A1 (en) 2009-04-16
TW200917925A (en) 2009-04-16
CN101409987A (zh) 2009-04-15
JP2009099619A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
KR20090037801A (ko) 코어 기판 및 그 제조 방법
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
KR101056718B1 (ko) 기판의 제조 방법
KR101025524B1 (ko) 배선 기판 및 그 제조 방법
US9040837B2 (en) Wiring board and method for manufacturing the same
KR101072333B1 (ko) 기판의 제조 방법
KR101003341B1 (ko) 코어 기판 및 그 제조 방법
US11812556B2 (en) Printed circuit board and manufacturing method thereof
US20110284282A1 (en) Wiring board and method for manufacturing the same
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
CN105409334B (zh) 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法
JP2006286724A (ja) 配線基板及びその製造方法
US10779408B2 (en) Printed wiring board
US20120012553A1 (en) Method of forming fibrous laminate chip carrier structures
US8493173B2 (en) Method of cavity forming on a buried resistor layer using a fusion bonding process
JP2000323841A (ja) 多層回路基板とその製造方法
US20220248530A1 (en) Wiring substrate
JP2023039074A (ja) 配線基板の製造方法
CN110958762A (zh) 印刷布线基板
JP2021002536A (ja) 配線基板及び配線基板の製造方法
JP2020150096A (ja) プリント配線板の製造方法
JP2005026548A (ja) マルチワイヤ配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application