CN101409987A - 芯基板及其制造方法 - Google Patents
芯基板及其制造方法 Download PDFInfo
- Publication number
- CN101409987A CN101409987A CNA2008102134541A CN200810213454A CN101409987A CN 101409987 A CN101409987 A CN 101409987A CN A2008102134541 A CNA2008102134541 A CN A2008102134541A CN 200810213454 A CN200810213454 A CN 200810213454A CN 101409987 A CN101409987 A CN 101409987A
- Authority
- CN
- China
- Prior art keywords
- location hole
- hole
- core
- substrate
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/0281—Conductive fibers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0323—Carbon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开了一种芯基板,在该芯基板中,能够可靠地防止导电的芯部与镀通孔部之间发生短路,且线缆能够以高密度状态形成。该芯基板包括:导电的芯部,其具有定位孔,通过该定位孔形成镀通孔部;多个线缆层,其分别层叠于该芯部的两侧面上;镀层,其覆盖该定位孔的内表面;及绝缘材料,其填充在位于该镀层与该镀通孔部的外周表面之间的空间。
Description
技术领域
本发明涉及一种具有导电的芯部的芯基板、制造该芯基板的方法以及包括该芯基板的电路板,更准确地说,本发明涉及一种形成有镀通孔部的芯基板,一种制造该芯基板的方法以及一种包括该芯基板的电路板。
背景技术
用于测试待安装半导体元件的电路板和半导体晶片的一些测试基板包括由碳纤维增强型塑料(CFRP)组成的芯基板。与传统的玻璃环氧型芯基板相比,由碳纤维增强型塑料组成的芯基板的热膨胀系数较小,具有这种芯基板的电路板的热膨胀系数能够与待安装于这些电路板上的半导体元件的热膨胀系数相对应。因此,能够有效地避免半导体元件与电路板之间产生的热应力。
电路板通过在芯基板的两侧面上层叠多个线缆层而形成,镀通孔(PTH)部在芯基板中形成,以便与芯基板的两侧面上的线缆层相互电连接。镀通孔部通过以下方式而形成:在基板中钻出多个通孔,并在这些通孔的内表面形成镀层(导电部)。
在芯基板具有由例如碳纤维增强型塑料组成的导电的芯部的情况下,如果镀通孔部仅通过钻出通孔并对其内表面进行喷镀而形成,则镀通孔部与芯部将会发生电短路。因此,通过以下步骤在具有导电的芯部的芯基板中形成镀通孔部:在芯基板中形成多个定位孔,所述定位孔的直径大于待形成的镀通孔部的直径;用绝缘树脂填充定位孔;以及在所填充的通孔中形成镀通孔部。利用这种方法,镀通孔部与芯基板不会发生电短路(参见日本特许公报No.2004/064467,日本专利公报No.2006-222216)。
然而,如果钻出定位孔,定位孔的内表面上将会形成毛刺,镀通孔部与芯部将会发生电短路。为解决该问题,定位孔的内表面覆盖有绝缘层,以使电镀通孔与芯部不会发生电短路(参见日本专利公报No.2006-222216)。然而这样难以完全覆盖这些定位孔的粗糙的内表面。
此外,目前,线缆层的密度已经大幅增加,镀通孔部的直径大幅减小,且镀通孔部与定位孔的内表面之间的间隔大幅减小。因此,镀通孔部与芯部容易发生电短路。
发明内容
本发明构思为用以解决上述问题。
本发明的一个目的在于提供一种芯基板,其中,能够可靠地防止导电的芯部与镀通孔部发生短路,且线缆能够以高密度状态形成。
另一目的在于提供一种制造所述芯基板的方法。
又一目的在于提供一种具有所述芯基板的电路板。
为实现上述目的,本发明具有以下构造。
即,本发明的芯基板包括:导电的芯部,其具有定位孔,通过所述定位孔形成镀通孔部;多个线缆层,其分别层叠于该芯部的两侧面上;镀层,其覆盖该定位孔的内表面;及绝缘材料,其填充在位于该镀层与该镀通孔部的外周表面之间的空间。
该芯基板还可包括绝缘膜,其覆盖着覆盖该定位孔的内表面的镀层。利用这种结构,能够进一步可靠地防止导电的芯部与镀通孔部之间发生短路。
在该芯基板中,该镀层可使该定位孔的内表面变得平滑。利用这种结构,能够填充该定位孔而不会在树脂中形成孔隙,从而能够有效地防止导电的芯部与镀通孔部之间发生短路。
在该芯基板中,该镀层可包围粘在该定位孔的内表面上的、导电的附着物。利用这种结构,能够有效地防止导电的附着物如碳尘侵入到绝缘材料中,从而能够有效地防止导电的芯部与镀通孔部之间发生短路,其中所述导电的附着物通过例如钻定位孔而形成,并粘在该定位孔的内表面上。
优选地,该芯部由碳纤维增强型塑料组成,且该芯部通过对多个包括碳纤维的预浸料进行加热与加压形成为平板。
本发明的制造芯基板的方法包括以下步骤:在具有导电的芯部的基板中形成定位孔;在该定位孔的内表面形成镀层;用绝缘材料填充已形成有镀层的定位孔;在已填充有绝缘材料的定位孔中形成通孔;及在通孔的内表面上形成镀层,以形成镀通孔部。
应当指出,该定位孔可利用钻头形成于该芯部中,但本发明并不局限于钻头。用于形成孔的其它适当装置可用于形成该定位孔。
在该方法中,在用树脂填充该定位孔后,可在该基板的两侧面上一体地形成多个线缆层,以及在已经一体形成有所述多个线缆层的基板中形成贯穿该定位孔的通孔。
在该方法中,在通过对具有该定位孔的基板进行喷镀而在该通孔的内表面上形成镀层后,可通过电沉积工艺在该镀层上形成绝缘膜,其中该镀层用作电力供应层。利用这种方法,能够在电路板中适当地防止导电的芯部与镀通孔部之间发生短路。
在该方法中,可在对具有该定位孔的基板进行喷镀时形成用于使该定位孔的内表面平滑的镀层;或者,可在对具有该定位孔的基板进行喷镀时形成用于包围粘在定位孔的内表面上的附着物的镀层。利用这种方法,在用绝缘材料填充定位孔时,能够有效地防止在绝缘材料中形成孔隙。此外,能够有效地防止导电的附着物从定位孔的内表面脱落,从而能够有效地防止导电的芯部与镀通孔部之间发生短路。
在该方法中,该芯部可通过以下步骤形成为平板:层叠多个包括碳纤维的预浸料;及对所述层叠的预浸料进行加热与加压。
此外,本发明的多层电路板包括:芯基板,其包括:导电的芯部,其具有定位孔,通过所述定位孔形成镀通孔部;多个线缆层,其分别层叠于该芯部的两侧面上;镀层,其覆盖该定位孔的内表面;及绝缘材料,其填充在位于该镀层与该镀通孔部的外周表面之间的空间;及线缆层,其层叠于该芯基板上。
在本发明的芯基板中,镀通孔部所穿过的定位孔的内表面覆盖有镀层,因而能够防止在用绝缘材料填充定位孔时形成孔隙,并能够防止导电的芯部与镀通孔部之间发生短路。即使导电的附着物粘在定位孔的内表面上,镀层也能防止导电的附着物从定位孔的内表面脱落,从而能够防止导电的附着物与填充定位孔的绝缘材料混合。因此,能够保持绝缘材料的绝缘性能,并能够防止由于导电的附着物所导致的、导电的芯部与镀通孔部之间的短路。
附图说明
现在,将通过示例并参考附图来说明本发明的实施例,其中:
图1A-图1D为示出了加工基板的步骤的局部剖视图,其中在基板中形成有多个定位孔,且定位孔中填充有树脂;
图2A-图2C为示出了加工基板的步骤的局部剖视图,其中定位孔中形成有绝缘膜,且定位孔中填充有树脂;
图3A-图3C为示出了制造芯基板的步骤的局部剖视图;以及
图4A-图4C为示出了制造芯基板的进一步步骤的局部剖视图;
图5为另一芯基板的局部剖视图;
图6A和图6B为示出了制造电路板的步骤的局部剖视图;以及
图7为另一电路板的局部剖视图。
具体实施方式
现在,将参考附图详细说明本发明的优选实施例。
(形成定位孔的步骤)
图1A-图2C示出了加工基板的步骤,其中,基板中形成多个定位孔,且定位孔填充有绝缘材料,其中镀通孔部将形成于所述定位孔中。
图1A示出了平板状的基板16,其包括芯部10及铜箔14,芯部10由碳纤维增强型塑料组成,多个铜箔14分别利用预浸料12结合于芯部10的两侧面。芯部10通过以下步骤形成:层叠四个预浸料,每个预浸料均通过用聚合物,例如环氧树脂,浸渍碳布而形成;对层叠的预浸料进行加热与加压,以使其形成一体。应当指出,构成芯部10的、包括碳纤维的预浸料的层叠的数量可任意选择。
在本实施例中,芯部10由碳纤维织布构成,每个碳纤维织布均由碳纤维长丝组成。此外,可使用碳纤维无纺布、碳纤维网等代替碳纤维织布。碳纤维的热膨胀系数约为0ppm/℃,芯部10的热膨胀系数能够通过选择碳纤维增强型塑料中的碳纤维、包含在碳纤维中的树脂材料、与树脂混合的填充物等的含量的比率(rate)来进行调节。在本实施例中,芯部10的热膨胀系数约为1ppm/℃。
具有由碳纤维增强型塑料组成的芯部10的整个芯基板的热膨胀系数能够通过以下方式来调节,即:选择构成芯基板的线缆层的热膨胀系数和设置在这些线缆层之间的绝缘层的热膨胀系数。此外,电路板的热膨胀系数能够通过选择芯基板和内建层的热膨胀系数来适当地调节,其中,电路板通过在芯基板的两侧面上层叠多个内建层而形成。半导体原件热膨胀系数约为3.5ppm/℃。电路板的热膨胀系数能够易于与待安装在电路板上的半导体元件的热膨胀系数相对应。
在图1B中,在基板16中钻出多个定位孔18。定位孔18为通孔,其通过钻头沿基板16的厚度方向钻出。定位孔的直径大于将通过以下步骤形成的镀通孔部的通孔的直径。在本实施例中,定位孔18的直径为0.8mm;镀通孔部的通孔的直径为0.35mm。定位孔18位于与待形成于芯基板中的镀通孔部相对应的、指定的平面位置。
在钻定位孔18时,在这些定位孔18的内表面上由于例如钻头的磨损而形成毛刺,定位孔18具有粗糙或不平坦的内表面。此外,芯部10的钻尘11将会粘在定位孔18的内表面上。
在芯部10由碳纤维增强型塑料组成的情况下,碳尘粘在定位孔18的内表面上。碳尘11具有导电性,因此如果碳尘11侵入到填充定位孔18的树脂20中,树脂20的绝缘性能将会被削弱。此外,镀通孔部和芯部10将会发生电短路。
为解决此问题,在本实施例中,在基板16中形成定位孔18后,依次进行化学镀铜与电解镀铜,以使镀层19覆盖定位孔18的内表面。通过用铜对基板16进行化学镀,在定位孔18的整个内表面和基板16的整个侧面上形成铜层。接着,通过利用铜层作为电力供应层进行电解镀,从而能够在定位孔18的内表面和基板16的两侧面上形成镀层19。由化学镀形成的铜层的厚度约为0.5μm;由电解镀形成的镀层19的厚度约为10-20μm。
对基板16进行喷镀与对定位孔18的内表面进行涂覆(coating)的目的在于使定位孔18的、已经由于钻孔工艺而***糙的内表面平滑且使粉尘11不会从定位孔18的内表面脱落(peel)。因此,镀层19的厚度可设计为使得定位孔的内表面平滑,并包围或包埋粉尘11。
通过利用铜对基板16进行化学镀与电解镀,能够确保定位孔18的整个内表面覆盖有镀层19。
在图1D中,定位孔18填充有树脂20。定位孔18能够通过丝网印刷或使用金属掩模而填充有树脂20。在用树脂20填充定位孔18后,通过加热工艺来固化树脂20。在使树脂20热固化后,将树脂20从定位孔18向外突出的端部磨平,从而使固化的树脂20的端面与基板16的表面(镀层19的表面)齐平。
用以填充定位孔18的树脂20为绝缘材料。许多种绝缘材料均可使用。在本实施例中,绝缘材料为热固性环氧树脂。
在本实施例中,在用树脂20填充定位孔18前,对基板16进行喷镀,以使定位孔18的内表面覆盖有镀层19。因此,粘在定位孔18的内表面上的粉尘11不会与树脂20发生混合,从而能够确保树脂20的绝缘性能。
通过对定位孔18的内表面进行喷镀,定位孔18的内表面变成平滑的面,从而使树脂20相对于镀层19的浸湿性(wetness)得以改善。因此,树脂20能够被平滑地导入到定位孔18中,而不会在树脂20中形成孔隙。
如果定位孔18的内表面变得粗糙,则空气将会易于与树脂20混合,并在树脂20中将形成孔隙。在通过以下步骤形成电镀通孔部时,孔隙使镀通孔部与芯部相连通,因此镀通孔部与芯部将会发生电短路。通过用镀层19覆盖电镀孔18的内表面,能够防止在树脂20中形成孔隙,并能够有效地防止芯部与镀通孔部之间发生短路。
图2A-图2C示出了另外的制造步骤,其中,在进行图1C所示的喷镀步骤后,通过电沉积法在定位孔18的内表面上形成绝缘膜21。
在图2A中,对基板16进行喷镀,从而定位孔18的内表面与基板16的两侧面覆盖有镀层19。
在图2B中,通过电沉积法,在定位孔18的内表面与基板16的表面上形成绝缘膜21。镀层19完全地覆盖定位孔18的内表面与基板16的两侧面。因此,这些绝缘膜21能够通过电沉积法形成在定位孔18的内表面与基板16的整个侧表面上,其中镀层19用作电力供应层。例如,绝缘膜21能够通过恒定电流法来电沉积,其中基板浸泡在环氧树脂的电沉积溶液中,随后使直流电流过镀层19。在定位孔18的内表面与基板16的两侧面上电沉积绝缘膜21后,进行干燥工艺与加热工艺,以便固化绝缘膜21。绝缘膜21的厚度为10-20μm。
在图2C中,在电沉积绝缘膜21后,用树脂20填充定位孔18。在用树脂20填充定位孔18并固化树脂20后,将树脂20的从定位孔18向外突出的端部磨平。此时,将在基板16的两侧面上形成的绝缘膜21同时磨除。
在本实施例中,在对基板16进行喷镀后,在定位孔18的内表面上形成绝缘膜21。因此,定位孔18的、已经由于钻孔工艺而***糙的内表面不仅覆盖有镀层19,还覆盖有绝缘膜21,因而定位孔18的内表面的平滑度能得以进一步提高。此外,能够确保粘在定位孔18的内表面上的钻尘11被覆盖。通过提高定位孔18的内表面的平滑度,能够防止在用树脂20填充定位孔18时,在树脂20中形成孔隙。此外,能够防止粉尘11与树脂20混合,从而能够确保树脂20的绝缘性能,并能够有效防止芯部10与镀通孔部之间发生短路。
在一些情况下,对基板16进行去污处理(desmear treatment),从而在基板16中形成定位孔18后,从定位孔18的内表面去除玷污物(contamination)。通过进行去污处理,能够从定位孔18的内表面与基板16的表面去除玷污物。然而,定位孔18的内表面***糙。在这种情况下,通过在定位孔18的内表面上形成镀层19和绝缘膜21,可使定位孔18的内表面变得平滑。此外,能够有效地防止芯部10与镀通孔部之间发生短路。
在上述实施例中,定位孔18利用钻头形成,但本发明并不局限于钻头。距离来说,其它适当装置,例如激光,可用于形成定位孔18。此外,芯部10由碳纤维增强型塑料组成,但芯部10可由其它导电材料组成。
(制造芯基板的步骤)
图3A-图4C示出了制造芯基板的步骤,其中基板16的两侧面上形成有线缆层。
在图3A中,定位孔18的内表面覆盖有镀层19,且定位孔18填充有树脂20。此外,在基板16的两侧面上依次层叠预浸料40、线缆片42、预浸料44及铜箔46。每个线缆片42均由绝缘树脂片41和线缆图案42a构成,其中线缆图案42a形成在绝缘树脂片41的两表面上。线缆片42可通过按指定的图案蚀刻敷铜基板(copper-bonded substrate)的铜箔层而形成,该敷铜基板由玻璃布所组成的绝缘树脂板和结合在该绝缘树脂板的两面上的铜箔构成。
在图3B中,在基板16的两侧面上依次层叠预浸料40、线缆片42、预浸料44及铜箔46。接着,对它们进行加热与加压,从而使预浸料40、44固化,并使线缆层48一体地层叠在基板16上。预浸料40、44通过用树脂浸渍玻璃布形成,未固化的预浸料40、44设置在这些层之间。通过进行加热与加压工艺,预浸料40、44与线缆层48绝缘,并与线缆层48形成为一体。
形成在基板16的两侧面上的线缆层48中的每一个均能够形成为多层的结构。在这种情况下,多个线缆片42与预浸料一起层叠。在芯基板的两侧面上形成内建层时,在铜箔46的表面中形成最外部的线缆图案。
在图3C中,在已经层叠有线缆层48的基板16中钻出通孔50,以便形成镀通孔部。通孔50与定位孔18同轴,且利用钻头沿与线缆层48形成一体的基板16的厚度方向钻出。由于通孔50的直径小于定位孔18的直径,因此树脂20露出在这些穿过树脂20的通孔50的内表面中。
在图4A中,在形成通孔50后,利用化学镀法及电解镀法对基板16进行镀铜,以便在通孔50的内表面上形成镀通孔部52。通过进行化学镀法,通孔50的内表面和基板16的整个表面覆盖有铜。随后,使用铜层作为电力供应层进行电解镀法,从而使通孔50的内表面和基板16的整个表面覆盖有镀层52a。在通孔50的内表面上形成的镀层52a用作镀通孔部52,其与在基板16的两侧面上形成的线缆图案相互连接。
在图4B中,通孔50填充有绝缘树脂54。例如,绝缘树脂54为环氧树脂。通孔50可通过例如丝网印刷法来填充绝缘树脂54。在通孔50中填充绝缘树脂54后,对树脂54进行加热与固化。
在图4C中,按指定的图案对基板16的两侧面上的铜箔46和镀层52a进行蚀刻,以形成芯基板58,其中,在基板16的侧面上形成线缆图案56。在本实施例中,在进行如图4B所示的步骤后,在基板16的侧面上形成盖状镀层55,随后通过蚀刻盖状镀层55、镀层52a及铜箔46形成线缆图案56。
芯基板58的两侧面上的线缆图案56通过镀通孔部52相互电连接。在线缆层48中形成的线缆图案42a在适当的位置处电连接至镀通孔部52。
在本实施例的芯基板的制造方法中,在基板16中形成定位孔18后,利用喷镀法使定位孔18的内表面覆盖有镀层19,镀通孔部52将分别形成于这些定位孔18中。因此,树脂20填充在位于各定位孔18的内表面与各镀通孔部52的外周表面之间的空间,从而能够确保镀通孔部52与芯部10绝缘。通过用镀层19包围或包埋粘在这些定位孔18的内表面上的导电粉尘,能够防止粉尘与树脂20混合。因此,能够确保树脂20的绝缘性能,且在用树脂20填充定位孔18时,能够防止在树脂20中形成孔隙,从而能够防止因这些孔隙所致的、镀通孔部52与镀层19之间的短路。
图5示出了芯基板58,其中:镀层19通过图2C所示的步骤,形成在定位孔18的内表面上;通过图3A-图4C所示的步骤,线缆层48形成在基板16的两侧面上,镀通孔部52形成在基板16中。线缆图案56形成在芯基板58的两侧面上,且形成在芯基板58的两侧面上的这些线缆图案56通过镀通孔部52相互电连接。
在本实施例的芯基板58中,在芯部10中形成的定位孔18的内表面双重地覆盖有镀层19和绝缘膜21,且绝缘膜21露出在定位孔18的内表面上。因此,即使在用树脂20填充定位孔18时,树脂20中形成了孔隙且这些孔隙使镀通孔部52中产生膨胀部分52b,但在这些膨胀部分52b与镀层19之间存在绝缘膜21,从而能够防止镀通孔部52与芯部10之间发生短路。
如果用树脂20填充定位孔18时,定位孔18的内侧面上形成有孔隙,则镀通孔部52将在与这些孔隙相对应的位置处,电连接至定位孔18的内表面。由于形成孔隙,镀通孔部52将电连接至定位孔18的内表面。为解决此问题,通过用镀层19覆盖定位孔18的内表面,能防止在树脂20中形成孔隙。此外,即使在树脂20中形成孔隙,绝缘膜21仍能使镀通孔部52与芯部10可靠且有效地绝缘。
(制造电路板的步骤)
通过在图4C所示的芯基板58的两侧面上层叠线缆图案,能制造出电路板。图6A和图6B示出了制造电路板的步骤,其中线缆图案层叠在图4C中所示的芯基板58的两侧面上。
线缆图案能够通过例如内建法,在芯基板58的两侧面上层叠或分层。在图6A中,在芯基板58的两侧面上形成第一内建层60a;在图6B中,形成第二内建层60b。在图6A和图6B中,形成了两层的内建层60。应当指出,每个内建层60中的层数可任意选择。
在图6A中,每个第一内建层60a均包括:绝缘层61a;线缆图案62a,其形成于绝缘层61a的表面上;及多个通路63a,其将下部线缆图案56电连接至上部线缆图案62a。在图6B中,每个第二内建层60b均包括:绝缘层61b;线缆图案62b;及多个通路63b。
线缆图案62a和62b通过镀通孔部52及通路63a和63b相互电连接,其中这些线缆图案62a和62b包括于在芯基板58的两侧面上形成的内建层60中。
现在将说明形成内建层60的步骤。
首先,通过层叠绝缘树脂膜,例如环氧膜,在芯基板58的两侧面上形成绝缘层61a,再利用激光装置在绝缘层61a中钻出通路孔(via hole),其中,在这些通路孔中将形成通路63a,并且在芯基板58的侧面上形成的线缆图案56在这些通路孔中露出。
接着,对通路孔内表面进行去污处理,以使其内表面***糙,然后通过化学镀法使通路孔的内表面和绝缘层61a的表面覆盖有铜层。
用光致抗蚀剂覆盖化学镀铜层,随后通过对光致抗蚀剂进行曝光与显影,形成抗蚀图案(resist pattern),部分待形成为线缆图案62a的化学镀铜层在这些抗蚀图案中露出。
此外,进行电解镀法,以便向化学镀铜层的露出部分供应铜,以提高其中的铜,在该电解镀法中,抗蚀图案用作掩模,化学镀铜层用作电力供应层。在该步骤中,通路孔填充有通过电解镀法供应的铜,并且形成通路63a。
接着,去除抗蚀图案,蚀刻并去除化学镀铜层的露出部分,从而在绝缘层61a的表面上按指定图案形成线缆图案62a。
第二内建层60b可如第一内建层60a一样形成。在每个线缆层中,线缆图案62a和62b能够以任意的图案形成。将与半导体元件连接的电极或将与外部连接器连接的连接焊盘(connecting pad)均在最外层中被图案化;并且最外层除露出部分如电极、连接焊盘以外,均覆盖有保护膜。露出的电极或连接焊盘用例如金进行喷镀,以进行保护。
图7示出了电路板,其中在图5所示的芯基板58的两侧面上形成多个内建层60。内建层60的结构与图6A和图6B所示的情况类似。
已经对内建法的一个示例进行了说明,但在本发明中可使用其它内建法。此外,用于形成具有成层结构的线缆层的其它方法可用于代替内建法。在本发明中,形成具有层结构的线缆层的方法并不局限于内建法。
在不脱离本发明的实质特征的精神的情况下,本发明可以按照其它特定形式来具体实施。因此,从各个方面来说,这些实施例均应被视为示例说明性的,而非限制性的,本发明的范围由所附的权利要求书来表示,而不是由前述说明来表示,因而在权利要求书的等同的含义及范围内的所有变化均应包含在本发明的范围内。
Claims (12)
1.一种芯基板,包括:
导电的芯部,其具有定位孔,通过所述定位孔形成镀通孔部;
多个线缆层,其分别层叠于所述芯部的两侧面上;
镀层,其覆盖所述定位孔的内表面;及
绝缘材料,其填充在位于所述镀层与所述镀通孔部的外周表面之间的空间。
2.根据权利要求1所述的芯基板,
还包括绝缘膜,所述绝缘膜覆盖着覆盖所述定位孔的内表面的镀层。
3.根据权利要求1所述的芯基板,其中,
所述镀层使所述定位孔的内表面变得平滑。
4.根据权利要求1所述的芯基板,其中,
所述镀层包围粘在所述定位孔的内表面上的导电的附着物。
5.根据权利要求1所述的芯基板,其中,
所述芯部由碳纤维增强型塑料组成,且所述芯部通过对多个包括碳纤维的预浸料进行加热与加压形成为平板。
6.一种制造芯基板的方法,包括以下步骤:
在具有导电的芯部的基板中形成定位孔;
在所述定位孔的内表面形成镀层;
用绝缘材料填充已形成有镀层的定位孔;
在已填充有绝缘材料的定位孔中形成通孔;及
在通孔的内表面上形成镀层,以形成镀通孔部。
7.根据权利要求6所述的方法,其中,
在用树脂填充所述定位孔后,在所述基板的两侧面上一体地形成多个线缆层,及
在已经一体地形成有多个线缆层的基板中形成贯穿所述定位孔的通孔。
8.根据权利要求6所述的方法,其中,
在通过对具有所述定位孔的基板进行喷镀而在所述通孔的内表面上形成镀层后,通过电沉积工艺在用作电力供应层的镀层上形成绝缘膜。
9.根据权利要求6所述的方法,其中,
在对具有所述定位孔的基板进行喷镀时形成用于使所述定位孔的内表面平滑的镀层。
10.根据权利要求6所述的方法,其中,
在对具有所述定位孔的基板进行喷镀时形成用于包围粘在所述定位孔的内表面上的导电的附着物的镀层。
11.根据权利要求6所述的方法,其中,
所述芯部通过以下步骤形成为平板:层叠多个包括碳纤维的预浸料;及对所述层叠的预浸料进行加热与加压。
12.一种多层电路板,包括:
芯基板,其包括:导电的芯部,其具有定位孔,通过所述定位孔形成镀通孔部;多个线缆层,其分别层叠于所述芯部的两侧面上;镀层,其覆盖所述定位孔的内表面;及绝缘材料,其填充在位于所述镀层与所述镀通孔部的外圆周表面之间的空间;及
线缆层,其层叠于所述芯基板上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007267140A JP2009099619A (ja) | 2007-10-12 | 2007-10-12 | コア基板およびその製造方法 |
JP2007267140 | 2007-10-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101409987A true CN101409987A (zh) | 2009-04-15 |
Family
ID=40533074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008102134541A Pending CN101409987A (zh) | 2007-10-12 | 2008-09-04 | 芯基板及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090095509A1 (zh) |
JP (1) | JP2009099619A (zh) |
KR (1) | KR20090037801A (zh) |
CN (1) | CN101409987A (zh) |
TW (1) | TW200917925A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102300384A (zh) * | 2010-06-23 | 2011-12-28 | 环旭电子股份有限公司 | 多层式印刷电路板 |
CN103250245A (zh) * | 2010-12-07 | 2013-08-14 | 英特尔公司 | 无凸起内建层和层叠芯混合结构及组装它们的方法 |
WO2018058560A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Substrate with stress relieving features |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5874309B2 (ja) | 2011-10-21 | 2016-03-02 | 富士通株式会社 | 配線基板及びその製造方法 |
JP6064478B2 (ja) * | 2012-09-19 | 2017-01-25 | 富士通株式会社 | プリント配線板、クラック予知装置およびクラック予知方法 |
JP2015213124A (ja) * | 2014-05-02 | 2015-11-26 | イビデン株式会社 | パッケージ基板 |
KR101544079B1 (ko) | 2014-08-06 | 2015-08-12 | 대덕지디에스 주식회사 | 연경성회로기판 제조방법 |
JP6242771B2 (ja) * | 2014-09-04 | 2017-12-06 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
KR20190041215A (ko) * | 2017-10-12 | 2019-04-22 | 주식회사 아모그린텍 | 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판 |
TWI742297B (zh) * | 2018-07-05 | 2021-10-11 | 同泰電子科技股份有限公司 | 具有填縫層的電路板結構 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100477891C (zh) * | 2003-01-16 | 2009-04-08 | 富士通株式会社 | 多层布线基板及其制造方法、纤维强化树脂基板制造方法 |
-
2007
- 2007-10-12 JP JP2007267140A patent/JP2009099619A/ja not_active Withdrawn
-
2008
- 2008-08-06 TW TW097129809A patent/TW200917925A/zh unknown
- 2008-08-08 US US12/188,736 patent/US20090095509A1/en not_active Abandoned
- 2008-09-03 KR KR1020080086684A patent/KR20090037801A/ko not_active Application Discontinuation
- 2008-09-04 CN CNA2008102134541A patent/CN101409987A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102300384A (zh) * | 2010-06-23 | 2011-12-28 | 环旭电子股份有限公司 | 多层式印刷电路板 |
CN103250245A (zh) * | 2010-12-07 | 2013-08-14 | 英特尔公司 | 无凸起内建层和层叠芯混合结构及组装它们的方法 |
CN103250245B (zh) * | 2010-12-07 | 2016-09-21 | 英特尔公司 | 无凸起内建层和层叠芯混合结构及组装它们的方法 |
WO2018058560A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Substrate with stress relieving features |
Also Published As
Publication number | Publication date |
---|---|
US20090095509A1 (en) | 2009-04-16 |
TW200917925A (en) | 2009-04-16 |
KR20090037801A (ko) | 2009-04-16 |
JP2009099619A (ja) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101409987A (zh) | 芯基板及其制造方法 | |
US9743526B1 (en) | Wiring board with stacked embedded capacitors and method of making | |
CN101409984B (zh) | 电路板及其生产方法 | |
CN101409985B (zh) | 衬底的制造方法 | |
CN101409986B (zh) | 芯衬底及其制造方法 | |
CN101409983B (zh) | 衬底的制造方法 | |
WO2009141929A1 (ja) | 配線板とその製造方法 | |
US20130240259A1 (en) | Method of manufacturing wiring board, wiring board, and via structure | |
JP4846258B2 (ja) | 配線基板及びその製造方法 | |
CN105409334B (zh) | 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法 | |
TW200810657A (en) | Method for manufacturing multilayer printed wiring board | |
US20120012553A1 (en) | Method of forming fibrous laminate chip carrier structures | |
JP2004349357A (ja) | 多層プリント配線板の製造方法 | |
JP2004207338A (ja) | 配線基板 | |
US9179556B2 (en) | Preventing the formation of conductive anodic filaments in a printed circuit board | |
TW200906258A (en) | Method for fabricating a circuit board | |
JP2020150094A (ja) | プリント配線板およびその製造方法 | |
JP2012049160A (ja) | 配線基板およびその製造方法 | |
JP2018152512A (ja) | プリント配線板の製造方法 | |
TWI291845B (en) | Printed wiring board and method of making the same | |
JP2020150096A (ja) | プリント配線板の製造方法 | |
JP2008124240A (ja) | プリント配線基板及びその製造方法 | |
JP2007311466A (ja) | 多層プリント配線基板及びその製造方法 | |
KR20000041051A (ko) | 절연 수지기판의 도금층 형성방법 | |
JP2017050568A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20090415 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |