KR101072333B1 - 기판의 제조 방법 - Google Patents

기판의 제조 방법 Download PDF

Info

Publication number
KR101072333B1
KR101072333B1 KR1020080077434A KR20080077434A KR101072333B1 KR 101072333 B1 KR101072333 B1 KR 101072333B1 KR 1020080077434 A KR1020080077434 A KR 1020080077434A KR 20080077434 A KR20080077434 A KR 20080077434A KR 101072333 B1 KR101072333 B1 KR 101072333B1
Authority
KR
South Korea
Prior art keywords
substrate
hole
layer
plating layer
resist pattern
Prior art date
Application number
KR1020080077434A
Other languages
English (en)
Other versions
KR20090037795A (ko
Inventor
야스모토 마에하라
겐지 이이다
도모유키 아베
신 히라노
다카시 나카가와
히데아키 요시무라
세이고 야마와키
노리카즈 오자키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090037795A publication Critical patent/KR20090037795A/ko
Application granted granted Critical
Publication of KR101072333B1 publication Critical patent/KR101072333B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/135Electrophoretic deposition of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 기판에 마련한 기초 구멍의 내벽면을 피복하는 도금층을 침식시키지 않으면서, 신뢰성이 높은 기판의 제조 방법을 제공한다.
기판(16)에 기초 구멍(18)을 형성하는 공정과, 기판(16)에 도금을 시행하여 상기 기초 구멍(18)의 내벽면을 도금층(19)으로 피복하는 공정과, 상기 기판(16)의 표면에 포토 레지스트를 라미네이트하고, 그 포토 레지스트를 노광 및 현상하여 적어도 상기 관통 구멍(18)의 평면 영역을 덮는 레지스트 패턴(72)을 형성하는 공정과, 상기 레지스트 패턴(72)을 마스크로 하여, 상기 기판(16)의 표면에 피착 형성된 도체층(14, 19)을 에칭하는 공정을 포함하며, 상기 레지스트 패턴(72)을 형성하는 공정에서는, 상기 도체층(14, 19)이 노출되는 영역이 상기 에칭 공정에서 상기 도체층(14, 19)이 측면 에칭되는 양보다도, 상기 기초 구멍(18)의 개구 가장자리로부터 이격되어 배치되도록 레지스트 패턴(72)을 형성한다.

Description

기판의 제조 방법{METHOD OF PRODUCING SUBSTRATE}
본 발명은 도전성을 갖는 코어부를 구비한 코어 기판 및 이 코어 기판을 이용한 배선 기판 등의 제조에 적용할 수 있는 기판의 제조 방법에 관한 것으로, 특히 기판에 형성한 관통 구멍의 내벽면에 도금층을 형성하는 공정을 포함하는 기판의 제조 방법에 관한 것이다.
반도체 소자를 탑재하는 배선 기판이나 반도체 웨이퍼의 검사에 사용되는 시험용 기판에는 카본 파이버 강화 플라스틱(CFRP)을 코어 기판에 구비하고 있는 제품이 있다. 이 카본 파이버 강화 플라스틱을 구비하는 코어 기판은 종래의 유리 에폭시 기판으로 이루어지는 코어 기판과 비교하여 열팽창률이 낮으며, 기판의 열팽창 계수를 기판에 탑재되는 반도체 소자의 열팽창 계수에 매칭시킬 수 있어, 반도체 소자와 배선 기판 사이에 생기는 열 응력을 회피할 수 있다고 하는 이점을 갖는다.
배선 기판은 코어 기판의 양면에 배선층을 적층하여 형성되며, 코어 기판에는 그 양면에 적층되는 배선층과 전기적 도통을 취하기 위한 도통 스루홀[PTH(Plated through hole)]이 형성된다. 이 도통 스루홀은 기판에 관통 구멍을 형성하며, 도금에 의해 관통 구멍의 내벽면에 도통부(도금층)를 형성함으로써 형성된다. 그런데, 카본 파이버 강화 플라스틱과 같이 도전성을 갖는 코어부를 구비하는 코어 기판의 경우에는, 단순히 기판에 관통 구멍을 형성하여 관통 구멍의 내벽면에 도금을 시행하면, 도통 스루홀과 코어부가 전기적으로 단락되어 버린다. 이 때문에, 도전성을 갖는 코어부를 구비하는 코어 기판에 도통 스루홀을 형성할 때에는 코어 기판에 도통 스루홀보다도 대직경의 기초 구멍을 관통 형성하며, 기초 구멍에 절연성을 갖는 수지를 충전한 후, 기초 구멍에 도통 스루홀을 관통시켜 도통 스루홀과 코어부가 전기적으로 단락되지 않도록 하고 있다(특허문헌 1, 2 참조).
[특허문헌 1: 일본 특허 재공표 제2004-064467호 공보]
[특허문헌 2: 일본 특허 공개 제2006-222216호 공보]
[특허문헌 3: 일본 특허 공개 제2001-203458호 공보]
코어 기판을 구성하는 코어부에 마련하는 기초 구멍(prepared hole)을 드릴 가공에 의해 형성한 경우에는 기초 구멍의 내벽면에 버(burr)가 생겨, 기초 구멍에 관통시킨 도통 스루홀과 코어부가 전기적으로 도통할 우려가 있다. 이 때문에, 예컨대 특허문헌 2에 있어서는, 기초 구멍의 내벽면을 절연층으로 피복하여, 도통 스루홀과 도전성을 갖는 코어부가 전기적으로 단락되지 않도록 하는 방법이 취해지고 있다. 그러나, 거친면(粗面)으로 된 기초 구멍의 내벽면을 확실하게 절연층으로 피복하는 것이 반드시 용이하다고는 할 수 없다.
또, 코어 기판은 코어부의 양면에 배선층을 적층하여 형성하지만, 코어부를 카본 파이버 강화 플라스틱과 같이 열팽창 계수가 작은 재료로 형성한 경우에는 배선층의 열팽창 계수가 상당히 크기 때문에, 코어부와 배선층 사이에 열팽창 계수의 상이에 의한 큰 열응력이 작용하여, 코어부와 배선층의 계면에서 박리가 생기거나, 크랙이 생기거나 하는 문제가 발생한다. 이러한 문제를 회피하기 위해서는 코어부와 배선층의 접합 강도를 높일 필요가 있다.
상술한 바와 같이, 도전성을 갖는 코어부를 구비한 코어 기판에 도통 스루홀을 형성하는 경우에는, 기판에 관통 구멍을 형성하고, 관통 구멍의 내벽면에 전기적 도통을 위해 도금층을 형성하고 있다. 이러한 공정을 포함하는 기판의 제조 공정에 있어서는, 도금층에 의한 전기적 도통성을 확보하기 위해 도금층을 보호할 필요가 있다.
본 발명은 내벽면에 도금층이 피착 형성된 관통 구멍을 구비하는 기판의 제조에 적합하게 적용할 수 있는 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해 다음의 구성을 구비한다.
즉, 기판에 기초 구멍을 형성하는 공정과, 기판에 도금을 시행하여 상기 기초 구멍의 내벽면을 도금층으로 피복하는 공정과, 상기 기판의 표면에 포토 레지스트를 라미네이트하고, 상기 포토 레지스트를 노광 및 현상하여 적어도 상기 기초 구멍의 평면 영역을 덮는 레지스트 패턴을 형성하는 공정과, 상기 레지스트 패턴을 마스크로 하여 상기 기판의 표면에 피착 형성된 도체층을 에칭하는 공정을 포함하며, 상기 레지스트 패턴을 형성하는 공정에서는, 상기 도체층이 노출되는 영역이 상기 에칭 공정에서 상기 도체층이 측면 에칭되는 양보다도, 상기 기초 구멍의 개구 가장자리로부터 이격되어 배치되도록 레지스트 패턴을 형성하는 것을 특징으로 한다.
또한, 기판에 기초 구멍을 형성하고, 기초 구멍의 내벽면에 도체층(도금층)을 형성하는 공정은 배선 기판의 제조 공정에 있어서 자주 행해진다. 본 발명은, 기초 구멍의 내벽면에 도금층을 피착 형성한 후, 기판의 표면에 형성되어 있는 도체층을 소정 패턴으로 에칭할 때에, 기초 구멍의 내벽면에 피착 형성된 도금층을 손상시키지 않도록 에칭하는 방법으로서 이용된다.
또, 본 발명은, 상기 기판이 도전성을 갖는 코어부를 구비하고, 상기 기초 구멍이 도통 스루홀을 관통시키도록 형성되며, 상기 기초 구멍의 내벽면을 피복하는 경우에도 적용될 수 있다.
또, 상기 기초 구멍의 내벽면에 도금층을 피착 형성하고, 상기 기초 구멍에 절연재를 충전한 후, 상기 기초 구멍에 절연재가 충전된 기판의 표면에 포토 레지스트를 라미네이트하고, 상기 포토 레지스트를 노광 및 현상하여 적어도 상기 절연재가 충전된 기초 구멍의 평면 영역을 덮는 레지스트 패턴을 형성하는 공정과, 상기 레지스트 패턴을 마스크로 하여 상기 기판의 표면에 피착 형성된 도체층을 에칭하는 공정을 포함하며, 상기 레지스트 패턴을 형성하는 공정에서는, 상기 도체층이 노출되는 영역이 상기 에칭 공정에서 상기 도체층이 측면 에칭되는 양보다도, 상기 기초 구멍의 개구 가장자리로부터 이격되어 배치되도록 레지스트 패턴을 형성하는 것을 특징으로 한다. 이 방법에 따르면, 기초 구멍의 내벽면을 피복하는 도금층이 에칭 시에 손상되는 일이 없으며, 또, 기판 표면의 도체층을 소정 패턴으로 에칭함으로써, 기판 상에 적층되는 배선층과 기판의 밀착성이 향상된다.
또, 상기 레지스트 패턴을 형성하는 공정에서, 상기 기초 구멍과 기초 구멍의 외주 가장자리를 따라 링 형상으로 피복되도록 포토 레지스트를 패터닝함으로써, 기초 구멍의 외주 가장자리를 따라 링 형상의 랜드가 형성된다. 또, 상기 기초 구멍의 내벽면을 도금층으로 피복함으로써, 기초 구멍에 도통 스루홀을 관통시켰을 때에 도통 스루홀과 코어부가 전기적으로 단락되는 것을 방지할 수 있다.
또, 상기 기초 구멍의 내벽면을 도금층으로 피복하는 공정에 이어서, 상기 도금층을 전원 공급층으로 하는 전착법에 의해, 상기 기초 구멍의 내벽면을 절연 피막으로 피복하는 공정을 포함하며, 상기 절연 피막으로 내벽면이 피복된 기초 구 멍에 상기 절연재를 충전함으로써, 도통 스루홀과 코어부의 전기적 단락을 더 확실하게 방지할 수 있다. 또, 본 발명의 방법에 의해, 기초 구멍의 내벽면에 절연 피막을 피착한 경우도 기초 구멍의 내벽면에 피착하는 도금층이 손상되는 것을 방지할 수 있다.
또, 상기 기초 구멍에 절연재를 충전하는 공정에 이어서, 기판의 표면에 무전해 도금을 시행하는 공정을 포함하며, 상기 무전해 도금층이 피착 형성된 기판의 표면에 포토 레지스트를 라미네이트하여 레지스트 패턴을 형성하는 공정을 채용함으로써, 레지스트 패턴을 제거하는 공정에서, 기초 구멍에 충전된 절연재로부터 레지스트 패턴을 간단하게 제거할 수 있다.
또, 본 발명은, 상기 도체층을 에칭하고, 상기 레지스트 패턴을 제거한 후, 상기 코어부의 양면에 배선층을 적층하여 형성하는 공정을 포함하고, 상기 배선층이 일체 형성된 기판에 상기 기초 구멍을 관통하는 관통 구멍을 형성하며, 상기 관통 구멍의 내벽면에 도금층을 피착 형성하여 도통 스루홀을 형성하는 공정을 포함하는 기판의 제조 공정에도 적용될 수 있다.
또, 본 발명은, 상기 도통 스루홀을 형성하는 공정에 이어서, 상기 관통 구멍에 수지를 충전하는 공정과, 기판의 표면에 피착 형성된 도체층을 소정 패턴으로 에칭하여 상기 도통 스루홀을 통해 전기적으로 접속된 배선 패턴을 기판의 표면에 형성하는 공정을 포함하는 기판의 제조 공정에도 적용될 수 있다.
또, 상기 기판의 제조 방법에 의해 형성된 기판의 양면에 배선층을 적층하여 배선 기판을 형성하는 공정을 포함함으로써, 코어 기판의 양면에 배선층이 형성된 배선 기판을 얻을 수 있다.
상기 배선 기판은 빌드 업 법에 의해, 상기 기판의 양면에 배선층을 적층하여 형성할 수 있다.
또, 상기 코어부로서, 카본 파이버를 함유하는 프리프레그를 복수매 포개고, 가압 및 가열하여 평판체로 형성한 것을 사용한 경우는, 기판의 열팽창 계수를 기판에 탑재되는 반도체 소자의 열팽창 계수에 매칭시킬 수 있어, 신뢰성이 높은 배선 기판으로서 제공하는 것이 가능해진다.
본 발명에 따른 기판의 제조 방법에 의하면, 기판의 표면의 도체층을 에칭할 때에 관통 구멍의 내벽면을 피복하는 도금층이 손상되는 것을 방지할 수 있으며, 관통 구멍의 내벽면에 설치한 도금층에 의한 작용을 확보할 수 있다. 또, 기판의 표면의 도체층을 소정 패턴으로 에칭함으로써 기판과 배선층의 밀착성을 향상시킬 수 있으며, 기판과 배선층의 열팽창 계수가 매칭되지 않은 경우에도, 기판과 배선층의 계면이 박리되거나, 계면에 크랙이 생긴다고 하는 문제를 회피할 수 있다.
(코어 기판의 제조 방법)
이하, 본 발명에 따른 기판의 제조 방법의 실시형태로서, 도전성을 갖는 코어부를 구비하는 코어 기판의 제조 방법에 대해서 설명한다.
도 1, 도 2는 코어 기판의 도통 스루홀을 관통시키는 기초 구멍을 기판에 형성하고, 가스 배기 구멍을 형성하여 기초 구멍에 절연재를 충전하기까지의 공정을 도시한다.
도 1a는 카본 파이버 강화 플라스틱으로 이루어지는 코어부(10)의 양면에 프리프레그(12)를 사이에 두고 동박(14)을 접합하여, 평판체로 형성한 기판(16)을 도시한다. 코어부(10)는 카본 크로스에 에폭시 수지 등의 고분자 재료를 함침시킨 프리프레그를 4장 적층하고, 가열 및 가압하여 일체 형성된다. 또한, 코어부(10)를 구성하는 카본 파이버를 포함하는 프리프레그의 적층 수는 임의로 선택할 수 있다.
본 실시형태에서는 장섬유 카본 파이버로 이루어지는 카본 파이버 크로스를 사용하여 코어부(10)를 형성하였지만, 카본 파이버 크로스 이외에, 카본 파이버 부직포, 카본 파이버 메시 등을 사용할 수 있다. 카본 파이버의 열팽창 계수는 약 0 ppm/℃이고, 카본 파이버 강화 플라스틱에 있어서의 카본 파이버의 함유율, 카본 파이버에 함침시키는 수지, 수지에 혼입시키는 필러의 재료를 선택함으로써 코어부(10)의 열팽창 계수를 조절할 수 있다. 본 실시형태의 코어부(10)의 열팽창 계수는 1 ppm/℃ 정도이다.
또, 카본 파이버 강화 플라스틱으로 이루어지는 코어부(10)를 구비하는 코어 기판 전체의 열팽창 계수는, 코어 기판을 구성하는 배선층, 배선층 간에 개재시키는 절연층의 열팽창 계수를 선택함으로써 조절할 수 있다. 또, 코어 기판의 양면에 빌드 업 법 등에 의해 배선층을 적층하여 형성되는 배선 기판의 열팽창 계수는, 코어 기판과 그 양면에 형성되는 배선층(빌드 업 층)의 열팽창 계수를 선택함으로써 조절할 수 있다. 반도체 소자의 열팽창 계수는 약 3.5 ppm/℃이다. 배선 기판의 열팽창 계수를 이 배선 기판에 탑재하는 반도체 소자의 열팽창 계수에 용이하게 매칭 시킬 수 있다.
도 1b는 기판(16)에 기초 구멍(18)을 뚫은 상태이다. 기초 구멍(18)은 드릴 가공에 의해 기판(16)을 두께 방향으로 관통하도록 형성한다. 기초 구멍(18)은 후공정에서 형성되는 도통 스루홀의 관통 구멍보다도 큰 직경으로 형성된다. 본 실시형태에서는 기초 구멍(18)의 구멍 직경을 0.8 ㎜로 하고, 도통 스루홀의 구멍 직경을 0.35 ㎜로 하였다. 기초 구멍(18)은 코어 기판에 형성되는 도통 스루홀의 각각의 평면 배치 위치에 맞추어 형성된다.
기초 구멍(18)을 드릴 가공에 의해 뚫으면, 드릴의 마모 등에 의해 기초 구멍(18)의 내벽면에 버가 생겨, 내벽면이 거친면(요철면)으로 되어, 내벽면에 코어부(10)의 절삭가루(11)가 부착되어 잔류하는 경우가 있다.
카본 파이버 강화 플라스틱으로 이루어지는 코어부(10)의 경우는, 카본의 절삭가루(11)가 기초 구멍(18)의 내벽면에 부착되어 잔류하고, 이 절삭가루(11)는 도전성을 갖기 때문에, 절삭가루(11)가 기초 구멍(18)에 충전되는 절연재로서의 수지(20)에 혼입되면, 수지(20)의 절연성이 저해되며, 도통 스루홀과 코어부(10)가 전기적으로 단락되는 장해가 생긴다.
본 실시형태에 있어서는, 도통 스루홀과 코어부(10)가 단락되지 않도록 기판(16)에 기초 구멍(18)을 뚫은 후, 기판(16)에 무전해 구리 도금 및 전해 구리 도금을 이 순서로 시행하고, 기초 구멍(18)의 내벽면을 도금층(19)으로 피복하는 공정을 채용한다. 기판(16)에 무전해 구리 도금을 시행함으로써, 기초 구멍(18)의 내면의 전면(全面)과, 기판(16)의 표리면의 전면(全面)에 무전해 구리 도금층이 형성 된다. 이 무전해 구리 도금층을 도금 급전층으로 하여 전해 구리 도금을 시행함으로써, 기초 구멍(18)의 내면과, 기판(16)의 양면에 도금층(19)을 형성할 수 있다. 무전해 구리 도금층의 두께는 0.5 ㎛ 정도, 전해 구리 도금층의 두께는 10 ㎛∼20 ㎛ 정도이다.
이와 같이, 기초 구멍(18)의 내벽면을 도금층(19)으로 피복하면, 기초 구멍(18)의 내벽면이 평활면이 되기 때문에, 기초 구멍(18)에 수지(20)를 충전하기 쉬워지며, 수지(20) 중에 보이드가 발생하기 어려워져, 보이드 부분에서 도통 스루홀과 코어부(10)가 전기적으로 단락되는 것을 방지할 수 있다. 또, 기초 구멍(18)에 내벽면에 부착된 절삭가루(11)가 도금층(19)에 의해 차폐되어, 기초 구멍(18)의 내벽면으로부터 박리하기 어려워져 수지(20)의 절연성을 저해하지 않게 된다.
그런데, 기초 구멍(18)에 수지(20)를 충전하는 공정에서는, 수지(20)를 열경화시키기 위해 가열 경화 공정을 거치기 때문에, 그때에 코어부(10)를 구성하는 수지 중에 포함되어 있었던 용제 등으로부터 분해성의 가스가 발생하고, 제조 공정 중에서 코어부(10)에 흡수된 수분이 수증기로서 발생한다.
가열 경화 공정에서 생긴 분해성의 가스나 수증기는, 어떠한 경로를 경유해서든 코어부(10)의 외측으로 빠져나오려고 하지만, 도금층(19)이 기초 구멍(18)의 내벽면을 포함하는 기판(16)의 전 표면을 완전히 피복하고 있기 때문에, 가스의 도피처가 없어, 기초 구멍(18)의 내벽면의 도금층(19)이 부풀어 오르거나, 기판(16)의 표면의 동박(14), 도금층(19)이 부풀어 오르는 문제가 생긴다. 도금층(19)은 기초 구멍(18)의 내벽면을 평활화하고, 기초 구멍(18)의 내벽면을 피복할 목적으로 형성하고 있기 때문에, 도금층(19)이 부풀어 오르거나 해서는 그 목적을 달성할 수 없게 된다.
또한, 기판(16)의 기초 구멍(18)의 내벽면을 포함하는 표면 전체를 도금층(19) 혹은 동박(14)에 의해 완전히 피복하는 구성은 기초 구멍(18)에 수지(20)를 충전하는 공정에서의 가열 시에 문제가 될 뿐만 아니라, 기판(16)의 양면에 프리프레그를 통해 배선 시트를 가열 및 가압하여 배선층을 형성하는 경우에도 문제가 된다.
또, 코어 기판의 양면에 빌드 업 층을 형성하여 배선 기판으로 하는 경우에는 제조 공정 중에 가열 공정이 있기 때문에, 이 경우에도, 내층의 코어부(10) 혹은 기판으로부터 발생하는 가스에 의해 동박(14) 혹은 도금층(19)이 부풀어 오르는 문제가 발생할 수 있다.
이 때문에, 본 실시형태에 있어서는, 코어부(10)로부터 발생하는 분해성의 가스 혹은 수증기를 배출시키는 경로를 확보하기 위해, 기판(16)의 표면에 가스 배기 구멍(140)을 형성한다. 도 1d는 기판(16)의 표면에 가스 배기 구멍(140)을 형성하기 위해, 기판(16)의 표면에 드라이 필름 레지스트(포토 레지스트)를 라미네이트하고, 노광 및 현상에 의해, 가스 배기 구멍(140)을 형성하는 부위를 노출시킨 레지스트 패턴(70)을 형성한 상태를 도시한다.
가스 배기 구멍(140)은 기판(16)의 표면을 피복하는 동박(14) 및 동박(14)에 적층된 도금층(19)을 부분적으로 뚫어, 코어부(10)의 외면을 피복하는 프리프레그(12)의 표면을 노출시켜 코어부(10)와 외부를 연통시키는 경로를 형성하기 위한 것이다.
가스 배기 구멍(140)을 형성하는 위치 및 크기는 적절하게 선택하는 것이 가능하다. 본 실시형태에 있어서는, 기초 구멍(18)의 내벽면에서의 도금층(19)의 팽창을 피하기 위해, 기초 구멍(18)의 근방에 가스 배기 구멍(140)을 배치하는 구성으로 하고 있다.
본 실시형태에서는, 가스 배기 구멍(140)과 기초 구멍(18)의 개구 가장자리의 간격(D)을 300 ㎛∼350 ㎛로 하였지만, 가스 배기 구멍(140)을 배치하는 위치는 가스 배기 구멍(140)을 에칭에 의해 형성할 때의 측면 에칭량을 고려하여 결정하면 된다.
레지스트 패턴(70)을 마스크로 하여 기판(16) 표면의 동박(14) 및 도금층(19)을 에칭할 때의 측면 에칭량은 에칭 시의 에칭액이 돌아 들어가는 것에 의해 생기는 것이며, 동박(14) 및 도금층(19)의 두께와, 사용하는 에칭액, 에칭액의 분사 조건 등의 에칭 조건에 따라 변동된다. 레지스트 패턴(70)을 설계할 때에는 에칭 시에 에칭액이 기초 구멍(18)의 내벽면에까지 도달하지 않도록 (거리 D를) 설정하면 된다.
도 2a는 레지스트 패턴(70)을 마스크로 하여 도금층(19)과 동박(14)을 에칭하여 가스 배기 구멍(140)을 형성한 상태를 도시한다. 가스 배기 구멍(140)을 형성한 부위에서는, 하층의 프리프레그(12)의 표면이 노출되고, 코어부(10)와 기판(16)의 외부가 가스 배기 구멍(140)을 경유하여 연통하고, 코어부(10)와 외부를 연통시키는 경로가 형성된다.
도 3은 기판(16)의 표면에 가스 배기 구멍(140)을 형성한 상태를 기판(16)의 평면 방향에서 본 상태를 도시한다. 기판(16)을 관통하는 기초 구멍(18)이 종횡 방향으로 소정 간격으로 정렬 배치되고, 가스 배기 구멍(140)은 기초 구멍(18)의 둘레 가장자리 근방에, 십자 배치로서 각각 4개 배치되어 있다. 가스 배기 구멍(140)의 바닥면에는 프리프레그(12)의 표면이 노출된다.
가스 배기 구멍(140)은 기초 구멍(18)의 개구 가장자리로부터 거리 D 만큼 이격된 위치에 배치되어 있다. 가스 배기 구멍(140)을 기초 구멍(18)의 개구 가장자리로부터 이격시키고 있는 것은, 상술한 바와 같이, 동박(14)과 도금층(19)을 에칭할 때에 기초 구멍(18)의 내벽면의 도금층(19)을 침범하지 않도록 하기 위한 것이다. 기판(16)의 표면은 도금층(19)이다. 도 2a는 도 3의 A-A 선 단면도이다.
기판(16)에 형성하는 기초 구멍(18)의 배치는, 종횡 방향으로 정렬한 배치로 하는 방법에 한정되지 않고, 임의의 배치로 할 수 있다. 물론 가스 배기 구멍(140)도 인접한 기초 구멍(18)의 중간에 복수 배치하는 것도 가능하고, 기초 구멍(18)의 주위에 방사 방향으로 배치하거나, 기판(16)의 평면 내에서 소정 간격으로 정렬시켜 배치할 수도 있다.
전술한 바와 같이, 기초 구멍(18)의 개구 가장자리의 근방에 가스 배기 구멍(140)을 배치하고 있는 것은, 기초 구멍(18) 근방으로부터의 가스 배출 작용을 유효하게 하기 위한 것이다. 기초 구멍(18)의 주위 이외에, 기판(16)의 표면에 다수개의 가스 배기 구멍(140)을 형성하면, 코어부(10)로부터 가스가 빠져나가기 쉬워지고, 또, 기판(16)의 표면에 다수의 요철이 형성되기 때문에, 기판(16)의 표면 에 절연층을 피착 형성할 때에, 절연층과 기판(16)의 접합 강도를 증대시키는 작용 효과를 얻을 수 있다.
도 2b는 기초 구멍(18)에 절연재로서 수지(20)를 충전한 상태를 도시한다. 스크린 인쇄 법 혹은 메탈 마스크를 이용하여 기초 구멍(18)에 수지(20)를 충전할 수 있다.
기초 구멍(18)에 수지(20)를 충전한 후, 가열 경화 공정에 의해, 수지(20)를 경화시킨다. 본 실시형태에서는, 열경화형의 에폭시 수지를 사용하고, 수지(20)를 가열 경화하는 공정에서는, 160℃ 정도로 가열한다. 기판(16)의 표면에 가스 배기 구멍(140)이 형성되어 있기 때문에, 가열 공정에서 코어부(10)로부터 발생하는 분해성의 가스 혹은 수증기는, 가스 배기 구멍(140)으로부터 외부로 배출되어, 도금층(19)이나 동박(14)이 부풀어 오르는 장해를 방지할 수 있다.
기초 구멍(18)에 수지(20)를 충전하여 열경화한 후, 기초 구멍(18)으로부터 돌출하는 수지(20)의 단부면을 연마하고, 수지(20)의 단부면을 평탄화하며, 기판(16)의 표면과 수지(20)의 단부면이 동일면이 되도록 연마 가공한다.
도 4는 기초 구멍(18)의 내벽면을 도금층(19)으로 피복한 후, 또한 기초 구멍(18)의 내벽면을 절연 피막(21)으로 피복하는 공정예를 도시한다. 도 4a는 도 2a에 도시한 기초 구멍(18)을 도금층(19)으로 피복한 상태를 도시한다.
도 4b는 도금층(19)을 전원 공급층으로 하는 전착법에 의해 기초 구멍(18)의 내벽면과 기판(18)의 표면에 피착 형성된 동박(14) 및 도금층(19)의 표면에 절연 피막(21)을 형성한 상태를 도시한다. 도금층(19)은 기초 구멍(18)의 내벽면과 기 판(16)의 표면 전체에 피착되어 있기 때문에, 도금층(19)을 전원 공급층으로 하는 전착법을 적용함으로써, 기초 구멍(18)의 내면의 전면과 기판(16)의 표면의 전면에 절연 피막(21)을 피착시킬 수 있다. 절연 피막(21)은, 일례로서, 에폭시 수지의 전착액 중에 기판(16)을 침지하고, 도금층(19)을 직류 전원에 접속하여, 정전류법에 의해 전착할 수 있다.
이 절연 피막(21)은 기초 구멍(18)과 도통 스루홀의 전기적 단락을 더 확실하게 방지하기 위해 설치한 것이다.
절연 피막(21)을 기판(16)의 표면 및 기초 구멍(18)의 내벽면에 피착한 후, 건조 처리 및 가열 처리를 행하여 절연 피막(21)을 경화시킨다. 절연 피막(21)의 두께는 10 ㎛∼20 ㎛이다.
도 4c는 절연 피막(21)으로 내벽면이 피복된 기초 구멍(18)에, 절연재로서 수지(20)를 충전한 상태를 도시한다. 기초 구멍(18)에 수지(20)를 충전한 후, 가열 경화에 의해 수지(20)를 열경화시킬 때에도, 기판(16)의 표면에 가스 배기 구멍(140)이 형성되어 있기 때문에, 코어부(10)로부터 발생한 가스, 기판에 흡수된 수분에 의한 수증기가 가스 배기 구멍(140)으로부터 배출되어, 동박(14), 도금층(19) 및 절연 피막(21)을 부풀어 오르게 하는 변형을 생기게 하는 일 없이 처리할 수 있다.
기초 구멍(18)에 수지(20)를 충전하여 열경화시킨 후, 기초 구멍(18)으로부터 돌출하는 수지(20)의 단부면을 연마하여 평탄면으로 가공한다. 이 연마 가공 시에 기판(16)의 표면의 절연 피막(21)을 연마하여 제거하고, 기판(16)의 표면과 수 지(20)의 단부면을 동일면으로 한다.
또한, 기초 구멍(18)의 내벽면을 도금층(19)으로 피복하는 것은, 거친면으로 된 기초 구멍(18)의 내벽면을 원활면으로 하여, 기초 구멍(18)에 수지(20)를 충전할 때에 보이드를 발생시키지 않도록 하여, 수지(20) 중에 생긴 보이드 부분에서 도통 스루홀과 도전성을 갖는 코어부(10)가 전기적으로 단락되는 것을 방지하기 위한 것이다. 도금층(19)에 적층하고 절연 피막(21)으로 피복하면, 기초 구멍(18)의 내벽면의 평활성이 더 양호해져, 수지(20)의 충전성이 양호해지고, 절연 피막(21)이 기초 구멍(18)과 도통 스루홀 사이에 개재됨으로써, 코어부(10)와 도통 스루홀의 전기적 단락을 더 확실하게 방지할 수 있다.
코어 기판은 도 2b 혹은 도 4c에 도시한 바와 같이, 기판(16)에 마련한 기초 구멍(18)에 수지(20)를 충전한 후, 기판(16)의 양면에 배선층을 적층하여 형성하고, 기초 구멍(18)에 도통 스루홀을 관통시킴으로써 형성된다.
이 경우에, 기판(16)의 코어부(10)의 열팽창 계수와 배선층의 열팽창 계수에 큰 차이가 있으면, 기판(16)과 배선층의 계면이 박리하거나, 계면에 크랙이 생기거나 한다. 이 때문에, 기판(16)과 배선층 사이에는 동박 등의 도체를 개재시키지 않고, 기판(16)의 표면에 프리프레그(수지층)(12)를 노출시키며, 배선층의 절연층과 기판(16)의 절연층을 접합시키도록 하는 것이 좋다. 이는, 수지와 동박의 밀착력과 비교하여 수지끼리의 밀착력이 훨씬 강하기 때문이다.
(도체층의 에칭 공정)
도 5는 이 때문에, 기판(16)의 표면에 드라이 필름 레지스트(포토 레지스트) 를 라미네이트하고, 기초 구멍(18)의 외주 가장자리를 따라 소정 폭으로 동박(14) 및 도금층(19)을 남기도록 하여 기판(16)의 표면으로부터 동박(14)과 도금층(19)을 제거하는 공정을 도시한다.
도 5a는 기판(16)에 마련한 기초 구멍(18)에 수지(20)를 충전한 후, 기판(16)의 표면에 무전해 구리 도금을 시행하고, 기판(16)의 표면을 무전해 구리 도금층(80)으로 피복한 상태를 도시한다.
도 5b는 무전해 구리 도금을 시행한 기판(16)의 표리면에 드라이 필름 레지스트(포토 레지스트)를 라미네이트하고, 노광 및 현상하여 레지스트 패턴(72)을 형성한 상태를 도시한다. 레지스트 패턴(72)은 기초 구멍(18)의 평면 영역 부분과, 기초 구멍(18)의 개구 가장자리를 따라 소정 폭으로 피복하도록 형성한다.
도 5c는 레지스트 패턴(72)을 마스크로 하여 화학적 에칭을 시행하고, 기판(16)의 표면에서 노출되어 있는 부위의 무전해 구리 도금층(80), 도금층(19) 및 동박(14)을 제거한 상태를 도시한다.
레지스트 패턴(72)은 기초 구멍(18)의 영역과 기초 구멍(18)의 개구 가장자리를 따라 소정 폭으로 피복하도록 설치되기 때문에, 레지스트 패턴(72)을 마스크로 하여 에칭하면, 기초 구멍(18)의 주위에 링 형상으로 동박(14)과 도금층(19)이 잔류한다.
도 5d는 기초 구멍(18)의 외주 가장자리를 따라 동박(14)과 도금층(19)이 잔류하여 랜드(142)가 형성된 상태를 도시한다. 기판(16)의 표면에는 프리프레그(12)가 노출되고, 기초 구멍(18)에는 수지(20)가 충전되어 있다. 기초 구멍(18)에 충전 된 수지(20)의 단부면과 랜드(142)의 단부면(상면)은 동일면으로 되어 있다.
도 5a에 도시하는 공정에 있어서, 기판(16)의 양면에 무전해 구리 도금을 시행한 것은, 동박(14) 및 도금층(19)을 에칭한 후, 레지스트 패턴(72)을 제거할 때에 기초 구멍(18)에 충전된 수지(20)로부터 레지스트 패턴(72)만을 용이하게 제거할 수 있도록 하기 위한 것이다.
즉, 기판(16)의 양면에 무전해 구리 도금을 시행하지 않고, 기판(16)의 양면에 그대로 드라이 필름 레지스트를 라미네이트하면, 드라이 필름 레지스트와 수지(20)는 수지끼리이기 때문에 밀착력이 강하여, 에칭 후에 레지스트 패턴(72)을 수지(20)로부터 용이하게 제거할 수 없다. 이 경우에, 드라이 필름 레지스트[레지스트 패턴(72)]를 수지(20)로부터 무리하게 벗기거나, 혹은 화학적으로 제거하면, 수지(20)의 단부면에 박리 시에 잔사가 발생하거나, 수지(20)의 단부면이 열화한다고 하는 문제가 생긴다.
이에 대하여, 기판(16)의 표면에 미리 무전해 구리 도금을 시행하고 나서 드라이 필름 레지스트를 라미네이트하는 방법이라면, 박리법에 의해서도 화학적으로 무전해 구리 도금층(80)을 용해하여 제거하는 방법에 의해서도, 에칭 후에 드라이 필름 레지스트[레지스트 패턴(72)]를 간단하게 제거할 수 있다. 이는, 무전해 구리 도금을 시행함으로써, 수지(20)의 단부면과 레지스트 패턴(72) 사이에 무전해 구리 도금층(80)이 개재되어, 무전해 구리 도금층(80)이 박리층으로서 작용하기 때문이다.
박리용으로서 사용하는 무전해 구리 도금층의 두께는 0.5 ㎛∼1 ㎛ 정도면 된다. 드라이 필름 레지스트의 박리에 이용하는 무전해 도금층으로서는, 무전해 구리 도금 이외의 금속 도금에 의한 것이 가능하지만, 도금의 용이성, 에칭의 용이성으로부터 무전해 구리 도금을 유효하게 이용할 수 있다.
또, 도 5b에 도시한 바와 같이, 본 실시형태에서는 기판(16)의 양면에 레지스트 패턴(72)을 형성할 때에, 기초 구멍(18)의 외주 가장자리를 따라 폭 W로 동박(14)과 도금층(19)을 남기도록 드라이 필름을 패터닝하고 있다. 이와 같이, 기초 구멍(18)의 외주 가장자리를 따라 동박(14)과 도금층(19)을 남기도록 하는 것은, 동박(14)과 도금층(19)을 에칭했을 때에 기초 구멍(18)의 내벽면을 피복하는 도금층(19)이 에칭되지 않도록 하기 위해서이다. 이는, 기초 구멍(18)의 평면 영역 범위만을 레지스트 패턴(72)으로 피복한 경우에는, 동박(14)과 도금층(19)을 에칭했을 때에 기초 구멍(18)의 내벽면에 에칭액이 돌아 들어가, 기초 구멍(18)의 내벽면을 피복하는 도금층(19)이 에칭되어 버리기 때문이다.
도 5b는 기초 구멍(18)의 외주 가장자리로부터 폭 W만큼 돌출하도록 하여 기초 구멍(18)을 레지스트 패턴(72)으로 피복한 상태를 도시한다. 이 상태에서 동박(14)과 도금층(19)을 화학적으로 에칭하면, 랜드(142)는 측면 에칭된다. 이 측면 에칭의 양은 동박(14)과 도금층(19)의 두께, 사용하는 에칭액, 에칭액의 분사압 등의 에칭 조건에 따라 다르지만, 피에칭층 두께의 70% 정도가 측면 에칭량으로 된다. 따라서, 레지스트 패턴(72)을 기초 구멍(18)의 외주 가장자리로부터 돌출시키는 양(W)을 설정할 때는 이 측면 에칭량을 고려하여, 에칭 시에 에칭액이 기초 구멍(18)의 내벽면까지 도달하지 않도록, 그리고 이에 따라 기초 구멍(18)의 내벽면 의 도금층(19)을 보호하도록 설정할 필요가 있다.
(배선층의 형성 공정)
도 6, 도 7은 전술한 제조 공정에 의해, 기초 구멍(18)의 외주 가장자리에 랜드(142)가 형성된 기판의 양면에 배선층을 형성하고, 계속해서 도통 스루홀을 형성하여 코어 기판을 형성하기까지의 공정을 도시한다.
도 6a는 프리프레그(40), 배선 시트(42), 프리프레그(44), 동박(46)을 기판(16)의 양면에 정렬하여 배치한 상태를 도시한다. 배선 시트(42)는 절연 수지 시트(41)의 양면에 배선 패턴(42a)을 형성한 것이다. 배선 시트(42)는, 예컨대 유리 크로스로 이루어지는 절연 수지 시트의 양면에 동박을 피착한 양면 동박 기판의 동박층을 소정 패턴으로 에칭하여 형성된다.
프리프레그(40), 배선 시트(42), 프리프레그(44), 동박(46)을 기판(16)의 양면에 정렬시키고, 가열 및 가압함으로써 프리프레그(40, 44)를 열경화시키고, 기판(16)에 일체로 배선층(48)을 형성한다(도 6b). 프리프레그(40, 44)는 유리 크로스에 열경화형의 수지 재료를 함침하여 형성되며, 미경화 상태로 층간에 개재하여 가열 및 가압함으로써, 각 층간을 전기적으로 절연한 상태에서 배선층(48)을 일체화한다.
다음에, 배선층(48)이 적층된 기판(16)에 도통 스루홀을 형성하기 위한 관통 구멍(50)을 형성한다. 관통 구멍(50)은 드릴 가공에 의해, 기초 구멍(18)과 동심(同芯)으로, 배선층(48) 및 기판(16)을 두께 방향으로 관통시켜 형성한다(도 6c). 관통 구멍(50)은 기초 구멍(18)보다도 작은 직경으로 형성되기 때문에, 관통 구 멍(50)의 수지(20)를 통과하는 부위에서는 수지(20)가 관통 구멍(50)의 내벽면에 노출된다.
도 7a는 관통 구멍(50)을 형성한 후, 기판에 무전해 구리 도금 및 전해 구리 도금을 시행하고, 관통 구멍(50)의 내면에 도통 스루홀(52)을 형성한 상태를 도시한다. 무전해 구리 도금에 의해, 관통 구멍(50)의 내면 및 기판 표면의 전면에 무전해 구리 도금층이 형성된다. 이 무전해 구리 도금층을 도금 급전층으로 하여 전해 구리 도금을 시행함으로써, 관통 구멍(50)의 내벽면의 전면과 기판의 표면의 전면에 도금층(52a)이 피착 형성된다. 관통 구멍(50)의 내벽면에 형성된 도금층(52a)은 기판 표리면의 배선 패턴을 전기적으로 접속하는 도통 스루홀(52)이 된다.
도통 스루홀(52)을 형성한 후, 관통 구멍(50)에 수지(54)를 충전하고, 덮개 도금을 시행한 후, 기판의 표면에 피착 형성되어 있는 동박(46), 도금층(52a), 덮개 도금층(55)을 소정 패턴으로 에칭하고, 기판의 표면에 배선 패턴(56)을 형성하여 코어 기판(58)을 얻을 수 있다(도 7b).
코어 기판(58)의 표리면에 형성된 배선 패턴(56)은 도통 스루홀(52)을 통해 전기적으로 접속된다. 또, 배선층(48)의 내층에 형성된 배선 패턴(42a)이 적절한 위치에서 도통 스루홀(52)에 접속된다.
코어 기판(58)에 있어서는, 코어부(10)를 포함하는 기판(16)에 형성한 기초 구멍(18)의 내벽면에 도금층(19)이 피착 형성됨으로써, 코어부(10)와 도통 스루홀(52)이 전기적으로 단락되는 것이 방지되어 있다.
도 8은 도 4c에 도시한, 기초 구멍(18)의 내벽면에 도금층(19)과 절연 피 막(21)을 적층한 기판(16)을 사용하여 코어 기판(58)을 제조한 예를 도시한다.
이 경우도, 도 6, 도 7에 도시한 배선층(48)의 형성 방법과 완전히 동일하게, 기판(16)의 양면에 배선층(48)을 적층하여 일체화함으로써 코어 기판(58)을 형성할 수 있다. 코어 기판(58)의 양면에 배선 패턴(56)이 형성되며, 코어 기판(58)의 양면에 형성된 배선 패턴(56)은 도통 스루홀(52)을 통해 전기적으로 접속되어 있다.
본 실시형태의 코어 기판(58)에서는 코어부(10)에 형성한 기초 구멍(18)의 내벽면이 도금층(19)과 절연 피막(21)에 의해 이중으로 적층되고, 기초 구멍(18)의 내측이 절연 피막(21)이기 때문에, 기초 구멍(18)에 수지(20)를 충전했을 때에, 만일 수지(20) 중에 보이드가 발생하고, 보이드 부분에서 도통 스루홀(52)에 팽창부(52b)가 생겼다고 하여도, 절연 피막(21)이 도금층(19)과의 사이에 개재됨으로써, 도통 스루홀(52)과 코어부(10)가 단락되는 것을 확실하게 방지할 수 있다.
(배선 기판)
배선 기판은 코어 기판(58)의 양면에, 예컨대 빌드 업 법에 의해 배선층을 적층하여 형성함으로써 얻을 수 있다.
도 9는 도 7b에 도시한, 기판(16)의 양면에 2층의 빌드 업 층(60a, 60b)을 적층한 빌드 업 층(60)을 구비하는 배선 기판을 도시한다.
1층째의 빌드 업 층(60a)은 절연층(61a) 및 배선 패턴(62a)과, 하층의 배선 패턴(56)과 배선 패턴(62a)을 전기적으로 접속하는 비아(via)(63a)를 구비한다. 2층째의 빌드 업 층(60b)은 절연층(61b) 및 배선 패턴(62b)과 비아(63b)를 구비한 다.
코어 기판(58)의 양면에 형성된 빌드 업 층(60)의 배선 패턴(62a, 62b)은 도통 스루홀(52) 및 비아(63a, 63b)를 통해 전기적으로 도통된다.
빌드 업 층(60)은 일반적인 빌드 업 법에 따라 형성된다. 즉, 코어 기판(58)의 양면에 에폭시 필름 등의 절연성 수지 필름을 라미네이트하여 절연층(61a)을 형성하고, 레이저 가공에 의해, 비아(63a)를 형성하는 비아 구멍을 바닥면에서 코어 기판(58)의 표면에 형성되어 있는 배선 패턴(56)이 노출되도록 절연층(61a)에 개구시킨다.
다음에, 디스미어(desmear) 처리에 의해 비아 구멍의 내면을 거칠게 하고, 무전해 구리 도금을 시행하여 비아 구멍의 내면 및 절연층(61a)의 표면에 무전해 구리 도금층을 형성한다.
다음에, 무전해 구리 도금층의 표면에 포토 레지스트를 피착하고, 노광 및 현상 조작에 의해, 무전해 구리 도금층의 배선 패턴(62a)이 되는 부위를 노출시킨 레지스트 패턴을 형성한다.
계속해서, 레지스트 패턴을 마스크로 하여, 무전해 구리 도금층을 도금 급전층으로 하는 전해 구리 도금을 시행하고, 무전해 구리 도금층이 노출되어 있는 부위에 전해 구리 도금을 쌓아 올려 형성한다. 이 공정에서, 비아 구멍에 전해 구리 도금이 충전되어, 비아(63a)가 형성된다.
다음에, 레지스트 패턴을 제거하고, 무전해 구리 도금층의 노출 영역을 에칭하여 제거함으로써, 절연층(61a)의 표면에 배선 패턴(62a)이 형성된다.
2층째의 빌드 업 층(60b)에 대해서도, 마찬가지로 하여 형성할 수 있다.
배선층의 최상층에서는 반도체 소자를 접속하기 위한 전극, 혹은 외부 접속 단자를 접합하기 위한 접속 패드를 패턴 형성하고, 외부에 노출되는 전극 혹은 접속 패드를 제외하고 보호막에 의해 피복한다. 외부에 노출되는 전극 혹은 접속 패드에 대해서는, 금 도금 등의 소요의 보호 도금이 시행된다.
배선 기판의 제조 방법에는 여러 가지의 방법이 있다. 코어 기판(58)의 양면에 형성하는 배선층의 형성 방법도 전술한 방법에 한정되지 않는다.
상기 실시형태에서는 본 발명의 적용예로서, 도전성을 갖는 카본 파이버 강화 플라스틱으로 이루어지는 코어부(10)를 구비하는 코어 기판의 제조 방법에 대해서 설명하였다. 본 발명은 도전성을 갖는 코어부를 구비하는 코어 기판의 제조에 적용하는 외에, 수지 코어를 구비하는 코어 기판의 제조 공정에 있어서도 마찬가지로 적용 가능하다. 또, 관통 구멍의 내벽면에 도금층을 형성한 후, 상기 도금층이 에칭되지 않도록 레지스트 패턴을 형성하는 공정에서는 공통으로 본원 발명의 방법을 적용할 수 있다.
도 1a∼도 1d는 기판에 기초 구멍과 가스 배기 구멍을 형성하는 공정을 도시한 단면도이다.
도 2a 및 도 2b는 기판에 가스 배기 구멍을 형성하고, 기초 구멍에 수지를 충전하는 공정을 도시한 단면도이다.
도 3은 기초 구멍과 가스 배기 구멍의 평면도이다.
도 4a∼도 4c는 기판에 가스 배기 구멍을 형성하고, 기초 구멍에 수지를 충전하는 다른 공정을 도시한 단면도이다.
도 5a∼도 5d는 기판 표면의 도체층을 에칭하는 공정을 도시한 단면도이다.
도 6a∼도 6c는 코어 기판의 제조 공정을 도시한 단면도이다.
도 7a 및 도 7b는 코어 기판의 제조 공정을 도시한 단면도이다.
도 8은 코어 기판의 다른 구성예를 도시한 단면도이다.
도 9는 배선 기판의 단면도이다.

Claims (11)

  1. 수지제(製)의 기판에 기초 구멍을 형성하는 제1 공정과,
    상기 기판에 도금을 시행하여, 상기 기초 구멍의 내벽면을 도금층에 의해 피복하는 제2 공정과,
    상기 기판의 표면에 포토 레지스트를 라미네이트하고, 상기 포토 레지스트를 노광 및 현상하여, 적어도 상기 기초 구멍의 평면 영역을 덮는 레지스트 패턴을 형성하는 제3 공정과,
    상기 레지스트 패턴을 마스크로 하여, 상기 기판의 표면에 피착 형성된, 상기 도금층을 포함하는 도체층을 에칭하여 상기 기판의 일부를 노출시키는 제4 공정
    을 포함하고,
    상기 레지스트 패턴을 형성하는 공정에서는, 상기 도체층을 에칭하는 영역과 상기 기초 구멍의 개구 가장자리와의 거리가, 상기 에칭 공정에서 상기 도체층의 측면이 에칭되는 거리보다도 길어지도록, 상기 도체층을 에칭하는 영역이 상기 개구 가장자리로부터 이격되어 배치되어 있는 것을 특징으로 하는 기판의 제조 방법.
  2. 제1항에 있어서, 상기 기판은 도전성을 갖는 코어부를 구비하고,
    상기 기초 구멍은 도통 스루홀을 관통시키도록 형성되며, 상기 기초 구멍의 내벽면을 도금층으로 피복하는 것을 특징으로 하는 기판의 제조 방법.
  3. 제2항에 있어서, 상기 기초 구멍의 내벽면을 도금층으로 피복하고, 상기 기초 구멍에 절연재를 충전한 후,
    상기 기초 구멍에 절연재가 충전된 기판의 표면에 포토 레지스트를 라미네이트하고, 상기 포토 레지스트를 노광 및 현상하여 적어도 상기 절연재가 충전된 기초 구멍의 평면 영역을 덮는 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴을 마스크로 하여 상기 기판의 표면에 피착 형성된, 상기 도금층을 포함하는 도체층을 에칭하는 공정을 포함하고,
    상기 레지스트 패턴을 형성하는 공정에서는, 상기 도체층이 노출되는 영역이 상기 에칭 공정에서 상기 도체층이 측면 에칭되는 거리보다 더 긴 거리만큼 상기 기초 구멍의 개구 가장자리로부터 이격되어 배치되도록 레지스트 패턴을 형성하는 것을 특징으로 하는 기판의 제조 방법.
  4. 제3항에 있어서, 상기 레지스트 패턴을 형성하는 공정에서는, 상기 기초 구멍과 기초 구멍의 외주 가장자리를 따라 링 형상으로 피복되도록 포토 레지스트를 패터닝하는 것을 특징으로 하는 기판의 제조 방법.
  5. 제3항에 있어서, 상기 기초 구멍의 내벽면을 도금층으로 피복하는 공정에 이어서, 상기 도금층을 전원 공급층으로 하는 전착법에 의해 상기 기초 구멍의 내벽면을 절연 피막으로 피복하는 공정을 포함하고,
    상기 절연 피막으로 내벽면이 피복된 기초 구멍에 상기 절연재를 충전하는 것을 특징으로 하는 기판의 제조 방법.
  6. 제3항에 있어서, 상기 기초 구멍에 절연재를 충전하는 공정에 이어서, 기판의 표면에 무전해 도금을 시행하는 공정을 포함하고, 상기 무전해 도금층이 피착 형성된 기판의 표면에 포토 레지스트를 라미네이트하여 레지스트 패턴을 형성하는 것을 특징으로 하는 기판의 제조 방법.
  7. 제3항에 있어서, 상기 도체층을 에칭하고, 상기 레지스트 패턴을 제거한 후,
    상기 코어부의 양면에 배선층을 적층하여 형성하는 공정을 포함하고,
    상기 배선층이 일체 형성된 기판에 상기 기초 구멍을 관통하는 관통 구멍을 형성하고, 상기 관통 구멍의 내벽면에 도금층을 피착 형성하여 도통 스루홀을 형성하는 공정을 포함하는 것을 특징으로 하는 기판의 제조 방법.
  8. 제7항에 있어서, 상기 도통 스루홀을 형성하는 공정에 이어서,
    상기 관통 구멍에 수지를 충전하는 공정과,
    기판의 표면에 피착 형성된 도체층을 소정 패턴으로 에칭하여 상기 도통 스루홀을 통해 전기적으로 접속된 배선 패턴을 기판의 표면에 형성하는 공정을 포함하는 것을 특징으로 하는 기판의 제조 방법.
  9. 제8항에 기재된 기판의 제조 방법에 의해 형성된 기판의 양면에 배선층을 적층하여 배선 기판을 형성하는 공정을 포함하는 것을 특징으로 하는 기판의 제조 방법.
  10. 제9항에 있어서, 빌드 업 법에 의해 상기 기판의 양면에 배선층을 적층하여 형성하는 것을 특징으로 하는 기판의 제조 방법.
  11. 제2항에 있어서, 상기 코어부를 형성하는 공정으로서, 카본 파이버를 함유하는 프리프레그를 복수매 포개고, 가압 및 가열하여 평판체로 형성하는 공정을 포함하는 것을 특징으로 하는 기판의 제조 방법.
KR1020080077434A 2007-10-12 2008-08-07 기판의 제조 방법 KR101072333B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00267179 2007-10-12
JP2007267179A JP5125389B2 (ja) 2007-10-12 2007-10-12 基板の製造方法

Publications (2)

Publication Number Publication Date
KR20090037795A KR20090037795A (ko) 2009-04-16
KR101072333B1 true KR101072333B1 (ko) 2011-10-11

Family

ID=40532742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080077434A KR101072333B1 (ko) 2007-10-12 2008-08-07 기판의 제조 방법

Country Status (4)

Country Link
US (1) US8151456B2 (ko)
JP (1) JP5125389B2 (ko)
KR (1) KR101072333B1 (ko)
CN (1) CN101409983B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8284557B2 (en) * 2007-10-18 2012-10-09 Kyocera Corporation Circuit board, mounting structure, and method for manufacturing circuit board
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
JP2012174874A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd プリント配線板の製造方法及びプリント配線板
KR102134933B1 (ko) * 2012-08-31 2020-07-16 소니 주식회사 배선 기판 및 배선 기판의 제조 방법
DE102013224765A1 (de) * 2013-12-03 2015-06-03 Robert Bosch Gmbh Verfahren zur Via-Stift-Verfüllung
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
KR20220146907A (ko) * 2021-04-26 2022-11-02 삼성전기주식회사 인쇄회로기판
CN114501819B (zh) * 2022-02-21 2022-11-08 深圳市八达通电路科技有限公司 一种电路板的制造方法及电路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722615B1 (ko) * 2006-01-25 2007-05-28 삼성전기주식회사 플립칩 패키지 기판의 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0227857B1 (de) * 1985-12-30 1990-03-28 Ibm Deutschland Gmbh Verfahren zum Herstellen von gedruckten Schaltungen
US5153987A (en) * 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
JPH04120791A (ja) * 1990-09-12 1992-04-21 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
JPH0681172A (ja) * 1992-09-01 1994-03-22 Hitachi Cable Ltd 微細パターンの形成方法
US5949030A (en) 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
EP1121008B1 (en) * 1998-09-03 2008-07-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing the same
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
JP2001203458A (ja) 2000-01-21 2001-07-27 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3904361B2 (ja) * 2000-01-27 2007-04-11 日本特殊陶業株式会社 配線基板の製造方法
JP2002064160A (ja) * 2000-08-21 2002-02-28 Sumitomo Metal Electronics Devices Inc 導体パターンの形成方法
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP3822549B2 (ja) 2002-09-26 2006-09-20 富士通株式会社 配線基板
WO2004064467A1 (ja) 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
KR100570856B1 (ko) * 2003-04-02 2006-04-12 삼성전기주식회사 병렬적 다층 인쇄회로기판 제조 방법
KR20040104144A (ko) * 2003-06-03 2004-12-10 삼성전기주식회사 솔더 레지스트 패턴 형성 방법
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
JP4776247B2 (ja) * 2005-02-09 2011-09-21 富士通株式会社 配線基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722615B1 (ko) * 2006-01-25 2007-05-28 삼성전기주식회사 플립칩 패키지 기판의 제조방법

Also Published As

Publication number Publication date
KR20090037795A (ko) 2009-04-16
JP2009099622A (ja) 2009-05-07
CN101409983A (zh) 2009-04-15
US8151456B2 (en) 2012-04-10
US20090094825A1 (en) 2009-04-16
JP5125389B2 (ja) 2013-01-23
CN101409983B (zh) 2011-02-09

Similar Documents

Publication Publication Date Title
KR101025524B1 (ko) 배선 기판 및 그 제조 방법
KR101072333B1 (ko) 기판의 제조 방법
KR101056718B1 (ko) 기판의 제조 방법
KR101003341B1 (ko) 코어 기판 및 그 제조 방법
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
KR20090037801A (ko) 코어 기판 및 그 제조 방법
KR101441236B1 (ko) 배선판의 제조 방법, 배선판 및 비아의 구조
US11812556B2 (en) Printed circuit board and manufacturing method thereof
US20160021744A1 (en) Printed circuit board and method of manufacturing the same
CN105409334B (zh) 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法
JP2019121763A (ja) プリント配線板およびその製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
KR100294157B1 (ko) 다층인쇄회로기판의층간전기접속방법
JP3933822B2 (ja) プリント配線基板及びその製造方法
JP3576297B2 (ja) 電気検査治具及びその製造方法
CN116939950A (zh) 在内部铜焊盘上设有阻焊层的电路板
JP2015111730A (ja) 電子部品内蔵配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 9