KR20090010604A - 불휘발성 메모리 장치의 제조 방법 - Google Patents

불휘발성 메모리 장치의 제조 방법 Download PDF

Info

Publication number
KR20090010604A
KR20090010604A KR1020070073856A KR20070073856A KR20090010604A KR 20090010604 A KR20090010604 A KR 20090010604A KR 1020070073856 A KR1020070073856 A KR 1020070073856A KR 20070073856 A KR20070073856 A KR 20070073856A KR 20090010604 A KR20090010604 A KR 20090010604A
Authority
KR
South Korea
Prior art keywords
film
charge trapping
heat treatment
gas
layer
Prior art date
Application number
KR1020070073856A
Other languages
English (en)
Inventor
김홍석
황기현
박광민
최시영
백승재
이인선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070073856A priority Critical patent/KR20090010604A/ko
Priority to US11/902,209 priority patent/US8114735B2/en
Publication of KR20090010604A publication Critical patent/KR20090010604A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

불휘발성 메모리 장치의 제조에서, 기판의 채널 영역 상에는 터널 절연막이 형성되며, 상기 터널 절연막 상에는 실리콘 질화물을 포함하며 상기 채널 영역으로부터 전자들을 트랩핑하기 위한 전하 트랩핑 막이 형성된다. 질소를 포함하는 제1 가스와 산소를 포함하는 제2 가스를 이용하는 열처리가 수행되며, 이에 의해 상기 전하 트랩핑 막 내의 결함 사이트들이 제거되며 상기 전하 트랩핑 막이 치밀화된다. 상기 열처리된 전하 트랩핑 막 상에는 블록킹 막 및 도전막이 순차적으로 형성된다. 상기 도전막, 블록킹 막, 전하 트랩핑 막 및 터널 절연막은 상기 채널 영역 상에 게이트 구조물을 형성하기 위하여 패터닝된다. 따라서, 상기 게이트 구조물을 포함하는 불휘발성 메모리 장치의 데이터 유지 특성 및 신뢰도가 향상될 수 있다.

Description

불휘발성 메모리 장치의 제조 방법{Method of manufacturing a non-volatile memory device}
본 발명은 불휘발성 메모리 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 전하 트랩핑 막을 포함하는 불휘발성 메모리 장치의 제조 방법에 관한 것이다.
반도체 메모리 장치는 DRAM(dynamic random access memory) 및 SRAM(static random access memory)과 같이 데이터의 입·출력이 상대적으로 빠른 반면, 시간이 경과됨에 따라 데이터가 소실되는 휘발성(volatile) 메모리 장치와, ROM(read only memory)과 같이 데이터의 입·출력이 상대적으로 느리지만, 데이터를 영구 저장이 가능한 불휘발성(non-volatile) 메모리 장치로 구분될 수 있다. 상기 불휘발성 메모리 장치의 경우, 전기적으로 데이터의 입·출력이 가능한 EEPROM(electrically erasable programmable read only memory) 또는 플래시 EEPROM 메모리에 대한 수요가 늘고 있다. 상기 플래시 EEPROM 메모리 장치는 F-N 터널링(Fowler-Nordheim tunneling) 또는 채널 열전자 주입(channel hot electron injection)을 이용하여 전기적으로 데이터의 프로그래밍(programming) 및 소거(erasing)를 수행한다. 상기 플래시 메모리 장치는 플로팅 게이트 타입의 불휘발성 메모리 장치와 SONOS(silicon oxide nitride oxide semiconductor) 또는 MONOS(metal oxide nitride oxide semiconductor) 타입의 불휘발성 메모리 장치로 크게 구분될 수 있다.
상기 SONOS 또는 MONOS 타입의 불휘발성 메모리 장치는 반도체 기판 상에 형성된 터널 절연막, 상기 채널 영역을 통해 이동하는 전자들을 트랩핑하기 위한 전하 트랩핑 막, 상기 전하 트랩핑 막 상에 형성된 블록킹 막, 상기 블록킹 막 상에 형성된 게이트 전극, 상기 게이트 전극의 측면들 상에 형성된 스페이서를 포함할 수 있다.
상기 전하 트랩핑 막으로는 실리콘 질화막이 사용될 수 있다. 그러나, 상기 실리콘 질화막 내의 실리콘 댕글링 본드들, 실리콘 수소 결합들, 등과 같은 결함 사이트들은 측방 전하 확산을 유발시킬 수 있으며, 이에 따라 상기 불휘발성 메모리 장치의 데이터 유지 특성 및 신뢰성이 크게 저하될 수 있다.
한편, 상기 SONOS 또는 MONOS 타입의 불휘발성 메모리 장치는 싱글 레벨 셀(single level cell; SLC) 또는 멀티 레벨 셀(multi level cell; MLC)로서 사용될 수 있다.
상기 불휘발성 메모리 장치가 싱글 레벨 셀로서 사용되는 경우, 상기 전하 트랩핑 막에는 ‘0’ 또는 ‘1’의 로직 상태가 저장될 수 있다.
상기 불휘발성 메모리 장치(10)가 멀티 레벨 셀로서 사용되는 경우, 상기 전하 트랩핑 막에는 ‘00’, ‘01’, ‘10’ 또는 ‘11’의 로직 상태가 저장될 수 있다.
상기 불휘발성 메모리 장치가 멀티 레벨 셀로서 사용되는 경우, 상기 불휘발성 메모리 장치에는 싱글 레벨 셀로서 사용되는 경우와 비교하여 더 많은 열적 스트레스 또는 전기적 스트레스가 인가될 수 있다. 따라서, 상기 불휘발성 메모리 장치가 멀티 레벨 셀로서 사용되는 경우 약 6.0V 이상의 문턱 전압 윈도우가 요구된다.
상기 불휘발성 메모리 장치의 문턱 전압 윈도우를 증가시키기 위하여 상기 블록킹 막으로서 실리콘 질화물보다 높은 유전율을 갖는 금속 산화물 막이 사용될 수 있다. 예를 들면, 상기 블록킹 막으로서 알루미늄 산화막이 사용될 수 있다.
그러나, 상기 알루미늄 산화막을 형성하는 동안 상기 전하 트랩핑 막으로서 사용되는 실리콘 질화막과 상기 알루미늄 산화막 사이에 원치않는 막이 형성될 수 있다. 예를 들면, 상기 실리콘 질화막과 알루미늄 산화막 사이에는 알루미늄 실리콘 산질화막이 형성될 수 있으며, 상기 알루미늄 실리콘 산질화막은 상기 불휘발성 메모리 장치의 문턱 전압 윈도우를 감소시킬 수 있다. 즉, 상기 알루미늄 실리콘 산질화막에 의해 프로그래밍 또는 소거 동작시 상기 터널 절연막에 인가되는 전기장(electric field)이 감소될 수 있으며, 이에 따라 상기 문턱 전압 윈도우가 감소될 수 있다. 결과적으로, 상기 불휘발성 메모리 장치의 신뢰도가 저하될 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 데이터 유지 특성 및 신뢰도가 향상된 불휘발성 메모리 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 채널 영역을 갖는 기판 상에 터널 절연막이 형성되며, 상기 터널 절연막 상에는 실리콘 질화물을 포함하며 상기 채널 영역으로부터 전자들을 트랩핑하기 위한 전하 트랩핑 막이 형성된다. 상기 전하 트랩핑 막은 질소를 포함하는 제1 가스와 산소를 포함하는 제2 가스를 이용하여 열처리될 수 있으며, 이에 따라 상기 전하 트랩핑 막 내부의 결함 사이트들이 제거될 수 있으며, 상기 전하 트랩핑 막이 충분히 치밀화될 수 있다.
상기 열처리된 전하 트랩핑 막 상에는 블록킹 막 및 도전막이 순차적으로 형성되며, 상기 도전막, 블록킹 막, 전하 트랩핑 막 및 터널 절연막은 상기 채널 영역 상에 게이트 구조물을 형성하기 위하여 패터닝될 수 있다.
본 발명의 일 실시예에 따르면, 상기 열처리는 약 900℃ 내지 1250℃ 정도의 온도에서 수행될 수 있다.
본 발명의 일 실시예에 따르면, 상기 열처리는 약 1150℃ 내지 1250℃ 정도의 온도에서 수행될 수 있다.
본 발명의 일 실시예에 따르면, 상기 블록킹 막은 실리콘 질화물보다 높은 유전율을 갖는 금속 산화물을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 산화물은 하프늄(Hf), 지르코늄(Zr), 탄탈룸(Ta), 알루미늄(Al), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu), 등을 포함할 수 있으며, 이들은 단독으로 또는 혼합의 형태로 사용될 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 산화물은 실리콘을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 가스는 질소(N2), 암모니아(NH3), 등을 포함할 수 있으며, 이들은 단독으로 또는 혼합의 형태로 사용될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 가스는 산소(O2), 오존(O3), 일산화질소(NO), 등을 포함할 수 있으며, 이들은 단독으로 또는 혼합의 형태로 사용될 수 있다.
본 발명의 일 실시예에 따르면, 상기 열처리는 상기 제1 가스 및 상기 제2 가스의 혼합 가스를 이용하여 수행될 수 있다.
본 발명의 일 실시예에 따르면, 상기 혼합 가스는 약 90% 내지 99% 정도의 질소와 약 1% 내지 10% 정도의 일산화질소를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 혼합 가스는 약 95% 내지 98% 정도의 질소와 약 2% 내지 5% 정도의 일산화질소를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 혼합 가스는 약 95% 내지 99% 정도의 질소와 약 1% 내지 5% 정도의 산소를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 혼합 가스는 약 97% 내지 99% 정도의 질소와 약 1% 내지 3% 정도의 오존을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 가스를 이용하는 제1 열처리와 상기 제2 가스를 이용하는 제2 열처리가 순차적으로 수행될 수 있다.
본 발명의 일 실시예에 따르면, 상기 열처리에 의해 상기 전하 트랩핑 막 상에는 치밀화된 실리콘 산질화막이 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 도전막은 게이트 전극 구조물을 형성하기 위하여 패터닝될 수 있으며, 이어서 상기 블록킹 막, 전하 트랩핑 막 및 터널 절연막은 블록킹 막 패턴, 전하 트랩핑 막 패턴 및 터널 절연막 패턴을 형성하기 위하여 패터닝될 수 있다.
본 발명의 일 실시예에 따르면, 상기 게이트 전극 구조물의 측면들 상에는 스페이서가 형성될 수 있으며, 상기 블록킹 막, 전하 트랩핑 막 및 터널 절연막은 상기 스페이서를 식각 마스크로 이용하는 식각 공정을 통해 패터닝될 수 있다.
본 발명의 일 실시예에 따르면, 상기 게이트 구조물을 형성한 후 상기 게이트 구조물과 인접하는 상기 기판의 표면 부위들에는 소스/드레인 영역들이 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 전하 트랩핑 막 내의 결함 사이트들은 상기 열처리에 의해 충분히 제거될 수 있다. 또한, 상기 전하 트랩핑 막은 상기 열 처리에 의해 충분히 치밀화될 수 있으므로 상기 블록킹 막을 형성하는 동안 상기 전하 트랩핑 막 상에 원치않는 막이 생성되는 것이 방지될 수 있다. 결과적으로, 상기 불휘발성 메모리 장치의 데이터 유지 특성 및 신뢰도가 크게 개선될 수 있다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 1 및 도 2를 참조하면, 실리콘웨이퍼와 같은 반도체 기판(100)의 표면 부위에 소자 분리막(미도시)을 형성함으로써 액티브 영역을 정의한다. 구체적으로, 실리콘 부분 산화(Local oxidation of silicon; LOCOS) 공정 또는 셸로우 트렌치 소자분리(shallow trench isolation; STI) 공정을 통해 반도체 기판의(100) 표면 부위에 상기 소자 분리막을 형성한다.
상기 반도체 기판(100) 상에 터널 절연막(102), 전하 트랩핑 막(104), 블록킹 막(108), 및 도전막(110)을 순차적으로 형성한다.
상기 터널 절연막(102)은 실리콘 산화물(SiO2)로 이루어질 수 있으며, 열 산화 공정에 의해 형성될 수 있다. 상기 터널 절연막(102)은 약 30 내지 100Å 정도의 두께를 가질 수 있다. 예를 들면, 상기 터널 절연막(102)은 상기 반도체 기판(100) 상에 약 40Å 정도의 두께를 갖도록 형성될 수 있다.
상기 전하 트랩핑 막(104)은 상기 반도체 기판(100)의 채널 영역으로부터 전자들을 트랩하기 위하여 형성된다. 상기 전하 트랩핑 막(104)은 실리콘 질화물(예를 들면, Si3N4)을 포함할 수 있다.
상기 전하 트랩핑 막(104)은 저압 화학 기상 증착에 의해 상기 터널 절연막(102) 상에 약 20 내지 100Å 정도의 두께로 형성될 수 있다. 예를 들면, 상기 전하 트랩핑 막(104)은 상기 터널 절연막(102) 상에 약 60Å 정도의 두께로 형성될 수 있다.
상기 전하 트랩핑 막(104)을 형성한 후, 상기 전하 트랩핑 막(104)을 치밀화시키기 위하여 약 900℃ 내지 1250℃ 정도의 온도에서 열처리를 수행한다. 상기 열처리는 상기 전하 트랩핑 막(104)을 치밀화시킴으로써 상기 블록킹 막(108)을 형성하기 위한 후속 공정에서 상기 전하 트랩핑 막(104) 상에 원치않는 막이 형성되는 것을 방지하기 위하여 수행될 수 있다. 특히, 상기 열처리는 상기 전하 트랩핑 막(104)의 치밀화 효과를 상승시키기 위하여 약 1150℃ 내지 1250℃ 정도의 온도에 서 수행될 수 있다.
또한, 상기 열처리는 전하 트랩핑 막(104) 내의 결함 사이트들을 제거하기 위하여 수행될 수 있다. 특히, 상기 전하 트랩핑 막(104) 내에는 실리콘 댕글링 본드, 실리콘 수소 결합 등과 같은 결함 사이트들이 존재하며, 상기 결함 사이트들에 의해 상기 전하 트랩핑 막(104)의 전기적 특성이 저하될 수 있다. 예를 들면, 상기 결함 사이트들은 전하 트랩핑 막(104) 내에서 전자들의 측방 확산을 야기할 수 있으며, 이에 따라 상기 전하 트랩핑 막(104)을 포함하는 불휘발성 메모리 장치의 데이터 유지 특성 및 신뢰성이 저하될 수 있다.
상기 열처리는 상기 결함 사이트들을 제거하기 위하여 질소를 포함하는 제1 가스와 산소를 포함하는 제2 가스의 혼합 가스를 이용하여 수행될 수 있다. 상기 열처리를 수행하는 동안 상기 전하 트랩핑 막(104) 내의 수소와 산소가 치환될 수 있으며, 또한 실리콘 댕글링 본드들이 제거될 수 있다. 결과적으로, 상기 전하 트랩핑 막(104)의 표면 부위는 치밀화된 실리콘 산질화막(SiON)으로 형성될 수 있다.
추가적으로, 상기 열처리를 수행함으로써 상기 터널 절연막(102)과 상기 기판(100) 사이에서 계면 부위의 질소 농도를 증가시킬 수 있으며, 이에 따라 상기 터널 절연막(102)의 유전 상수가 증가될 수 있으며 상기 터널 절연막(102)을 통한 누설 전류를 감소시킬 수 있다. 결과적으로, 상기 불휘발성 메모리 장치의 신뢰성이 향상될 수 있다.
상기 제1 가스로는 질소(N2) 또는 암모니아(NH3)가 사용될 수 있으며, 이들 은 혼합 가스의 형태로 사용될 수도 있다. 상기 제2 가스로는 일산화질소(NO), 산소(O2) 또는 오존(O3)이 사용될 수 있으며, 이들은 혼합 가스의 형태로 사용될 수도 있다. 상기 혼합 가스는 약 0.5 내지 1.0ℓ/min 정도의 유량으로 제공될 수 있다.
예를 들면, 상기 열처리는 질소와 일산화질소의 혼합 가스를 이용하여 수행될 수 있다. 상기 혼합 가스는 약 90% 내지 99% 정도의 질소와 약 1% 내지 10% 정도의 일산화질소를 포함할 수 있다. 특히, 상기 혼합 가스는 약 95% 내지 98% 정도의 질소와 약 2% 내지 5% 정도의 일산화질소를 포함할 수 있다.
한편, 상기 제2 가스로서 아산화질소(N2O)가 사용될 수 있으나, 상기 아산화질소는 일산화질소에 비하여 상대적으로 산화력이 크기 때문에 상기 제2 가스로서 사용하기에 적절하지 않다.
본 발명의 다른 실시예에 따르면, 상기 혼합 가스는 약 95% 내지 99% 정도의 질소 가스와 약 1% 내지 5% 정도의 산소 가스를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 혼합 가스는 약 97% 내지 99% 정도의 질소 가스와 약 1% 내지 3% 정도의 오존 가스를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 전하 트랩핑 막(104)은 제1 열처리 및 제2 열처리에 의해 치밀화될 수 있다. 예를 들면, 상기 제1 가스를 이용하는 제1 열처리와 상기 제2 가스를 이용하는 제2 열처리가 순차적으로 수행될 수 있다. 특히, 상기 제2 열처리는 산소 또는 오존을 이용하는 급속 열처리 공정(rapid thermal process; RTP) 설비에 의해 수행될 수 있다. 예를 들면, 상기 제2 열처리 는 상기 급속 열처리 공정 설비를 이용하여 산소 가스 분위기에서 약 1분 내지 5분 동안 수행될 수 있다. 또한, 상기 제2 열처리는 상기 급속 열처리 공정 설비를 이용하여 오존 가스 분위기에서 약 1분 내지 3분 동안 수행될 수도 있다.
본 발명의 또 다른 실시예에 따르면, 상기 열처리는 상기 제1 가스를 이용하여 약 1000℃ 내지 1250℃ 정도의 온도에서 수행될 수 있다. 특히, 상기 열처리는 약 1150 내지 1250℃의 온도에서 수행될 수 있다. 예를 들면, 상기 열처리는 질소 가스 분위기에서 약 1200℃의 온도에서 수행될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 열처리는 아르곤(Ar) 또는 헬륨(He)과 같은 불활성 가스 분위기에서 수행될 수도 있다.
상기 제1 가스를 이용하여 상기 열처리를 수행하는 동안 상기 전하 트랩핑 막(104)의 표면 부위가 산화되는 것을 방지하기 위하여 상기 열처리는 약
Figure 112007053516180-PAT00001
이하의 산소 분압(partial pressure)을 갖는 가스 분위기에서 수행될 수 있다. 예를 들면, 상기 열처리는 약
Figure 112007053516180-PAT00002
내지
Figure 112007053516180-PAT00003
정도의 산소 분압을 갖는 가스 분위기에서 수행될 수 있다. 특히, 상기 열처리는 약
Figure 112007053516180-PAT00004
이하의 산소 분압을 갖는 가스 분위기에서 수행되는 것이 바람직하다.
상기 제1 가스를 이용하는 열처리는 상기 전하 트랩핑 막(104)을 치밀화시키고 상기 전하 트랩핑 막(104) 내의 결함 사이트들을 제거하기 위하여 수행될 수 있다.
도 3을 참조하면, 상기 블록킹 막(108)은 상기 열처리된 전하 트랩핑 막(106) 상에 형성된다. 상기 블록킹 막(108)은 상기 전하 트랩핑 막(106)과 상기 도전막(110) 사이에서 전기적인 절연을 제공한다. 상기 블록킹 막(108)은 실리콘 산화물 또는 실리콘 질화물보다 높은 유전율을 갖는 고유전율 물질로 이루어질 수 있으며, 화학 기상 증착 또는 원자층 증착에 의해 형성될 수 있다. 예를 들면, 상기 블록킹 막(108)은 알루미늄 산화물을 포함할 수 있으며, 상기 전하 트랩핑 막(106) 상에 약 100 내지 400Å 정도의 두께로 형성될 수 있다. 특히, 상기 블록킹 막(108)은 상기 전하 트랩핑 막(106) 상에 약 200Å 정도의 두께로 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 산화물은 하프늄(Hf), 지르코늄(Zr), 탄탈룸(Ta), 알루미늄(Al), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 등을 포함할 수 있다. 특히, 상기 블록킹 막(108)은 하프늄 알루미늄 산화물(HfAlO), 란탄 산화물(La2O3), 알루미늄 란탄 산화물(AlLaO), 하프늄 란탄 산화물(HfLaO) 등을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 블록킹 막(108)은 금속 산질화물, 금속 실리콘 산화물, 금속 실리콘 산질화물 등을 포함할 수 있으며, 상기 금속은 하프늄(Hf), 지르코늄(Zr), 탄탈룸(Ta), 알루미늄(Al), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 등을 포함할 수 있다.
상기 블록킹 막(108)을 형성하는 동안, 상기 전하 트랩핑 막(106)이 상기 열처리에 의해 충분히 치밀화된 상태이므로, 상기 전하 트랩핑 막(106) 상에 원치않는 반응 부산물 막, 예를 들면, 금속 실리콘 산질화물 막이 형성되는 것이 방지될 수 있다. 구체적으로, 상기 블록킹 막(108)을 형성하기 위하여 제공되는 금속 전구체와 산화제 및 상기 전하 트랩핑 막(106)의 표면 부위 사이에서의 반응이 충분히 억제될 수 있으며, 이에 따라 상기 전하 트랩핑 막(106) 상에 금속 실리콘 산화물 막, 예를 들면, 알루미늄 실리콘 산화물 막의 형성이 방지될 수 있다.
이하, 상기 열처리된 전하 트랩핑 막(106) 상에 블록킹 막(108)으로서 기능하는 알루미늄 산화막을 원자층 증착을 통해 형성하는 방법을 상세하게 설명한다.
먼저, 상기 전하 트랩핑 막(106)이 형성된 반도체 기판(100)을 원자층 증착을 위한 챔버(미도시) 내에 위치시킨다. 이때, 상기 챔버 내부의 온도는 약 150 내지 400℃ 정도로 유지될 수 있으며, 압력은 약 0.1 내지 3.0torr 정도로 유지될 수 있다. 예를 들면, 상기 챔버 내부의 온도는 약 300℃ 정도로 유지되며, 압력은 약 1.0torr 정도로 유지될 수 있다.
상기 전하 트랩핑 막(106) 상에 알루미늄 전구체를 포함하는 제1 반응 물질을 제공하여 상기 전하 트랩핑 막(106) 상에 알루미늄 전구체 막을 형성한다. 상기 제1 반응 물질로는 기상의 알루미늄 전구체가 사용될 수 있으며, 상기 기상의 알루미늄 전구체는 질소 또는 아르곤과 같은 캐리어 가스에 의해 운반될 수 있다. 또한, 상기 기상의 알루미늄 전구체는 액체 전달 시스템(liquid delivery system; LDS) 또는 버블러 시스템(bubbler system)을 통해 제공될 수 있다.
상기 알루미늄 전구체의 예로는 TMA(trimethyl aluminium, Al(CH3)3), TEA(triethyl aluminium, Al(C2H5)3) 등이 있으며, 이들의 혼합물이 사용될 수도 있다. 상기 제1 반응 물질은 약 0.5초 내지 3초 동안 상기 반도체 기판(100) 상으로 도입될 수 있다. 예를 들면, 상기 제1 반응 물질은 약 2초 동안 반도체 기판(100) 상으로 도입될 수 있다.
상기와 같이 반도체 기판(100) 상으로 제공된 제1 반응 물질의 일부는 상기 전하 트랩핑 막(106) 상에 화학 흡착되어 상기 알루미늄 전구체 막을 형성하며, 나머지는 상기 알루미늄 전구체 막 상에 물리 흡착되거나 상기 챔버 내에서 표류한다.
상기 알루미늄 전구체 막을 형성한 후, 상기 챔버 내부로 퍼지 가스를 제공하면서 상기 챔버를 진공 배기시킨다. 상기 퍼지 가스로는 질소 또는 아르곤이 사용될 수 있으며, 상기 퍼지 가스는 약 0.5 내지 5초 동안 공급될 수 있다. 예를 들면, 상기 퍼지 가스는 약 2초 동안 공급될 수 있다.
상기 알루미늄 전구체 막 상에 물리 흡착된 제1 반응 물질과 상기 챔버 내에 표류하는 제1 반응 물질은 상기 챔버 내로 공급되는 퍼지 가스와 함께 상기 챔버로부터 진공 배기된다.
상기 챔버를 퍼지시킨 후, 상기 반도체 기판(100) 상으로 산소를 포함하는 제2 반응 물질을 공급하여 상기 알루미늄 전구체 막을 산화시킴으로써 상기 전하 트랩핑 막(106) 상에 상기 알루미늄 산화물을 포함하는 블록킹 막(108)을 형성한다.
상기 산소를 포함하는 제2 반응 물질의 예로서는 O3, O2, H2O, 플라즈마 O2 등을 들 수 있다. 이들은 단독으로 사용될 수 있으며, 경우에 따라 혼합물의 형태로 사용될 수도 있다. 예를 들면, 상기 알루미늄 전구체 막 상으로 O3 가스가 약 1 내지 5초 동안 공급될 수 있다. 특히, 상기 제2 반응 물질은 상기 알루미늄 전구체 막 상으로 약 3초 동안 공급될 수 있다.
상기 전하 트랩핑 막(106)이 상기 열처리에 의해 충분히 치밀화된 상태이므로, 상기 제2 반응 물질이 공급되는 동안 상기 알루미늄 전구체 막과 제2 반응 물질 및 상기 전하 트랩핑 막(106) 사이의 반응이 충분히 억제될 수 있다. 결과적으로, 상기 전하 트랩핑 막(106)과 상기 블록킹 막(108) 사이에서 알루미늄 실리콘 산질화물과 같은 원치않는 반응 부산물 막이 형성되는 것이 충분히 방지될 수 있다.
상기 블록킹 막(108)을 형성한 후, 상기 챔버 내부로 퍼지 가스를 공급하여 상기 알루미늄 전구체 막과 상기 제2 반응 물질의 반응에 의해 발생된 반응 부산물과 잔여 제2 반응 물질을 챔버로부터 제거한다. 상기 퍼지 가스는 약 1초 내지 5초 동안 공급될 수 있다. 예를 들면, 상기 퍼지 가스는 약 3초 동안 공급될 수 있다.
상기 블록킹 막(108)을 형성하기 위한 단계들은 상기 블록킹 막(108)이 목적하는 두께를 가질 때까지 반복적으로 수행될 수 있다.
이어서, 상기 블록킹 막(108) 상에 도전막(110)을 형성한다. 상기 도전막(110)은 제1 도전막(112), 접착막(114), 제2 도전막(116)을 포함할 수 있다.
상기 블록킹 막(108) 상에 제1 도전막(112)을 약 100 내지 400Å 정도의 두께로 형성한다. 예를 들면, 상기 제1 도전막(112)은 화학 기상 증착, 원자층 증착, 물리 기상 증착 등을 이용하여 약 200Å 정도의 두께로 형성될 수 있다.
상기 제1 도전막(112)은 약 4eV 이상의 일함수를 갖는 물질로 이루어질 수 있다. 예를 들면, 상기 제1 도전막(112)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈룸(Ta), 탄탈룸 질화물(TaN), 텅스텐(W), 텅스텐 질화물(WN), 하프늄(Hf), 니오븀(Nb), 몰리브덴(Mo), 몰리브덴 질화물(Mo2N), 일산화루테늄(RuO), 이산화루테늄(RuO2), 이리듐(Ir), 이리듐 산화물(IrO2), 백금(Pt), 코발트(Co), 크롬(Cr), 티타늄알루미나이드(Ti3Al), 티타늄 알루미늄 질화물(Ti2AlN), 팔라듐(Pd), 텅스텐 실리사이드(WSi), 니켈 실리사이드(NiSi), 코발트 실리사이드(CoSi), 탄탈룸 실리사이드(TaSi) 등을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제1 도전막(112)의 일함수를 증가시키기 위한 후속 처리가 추가적으로 수행될 수 있다. 예를 들면, 상기 제1 도전막(112)을 형성한 후, 열처리, 플라즈마 처리 또는 이온 주입 공정 등이 추가적으로 수행될 수 있다. 상기 후속 처리는 상기 제1 도전막(112)을 이루는 물질 원소와 다른 물질 원소를 사용하여 수행될 수 있다. 특히, 상기 후속 처리는 2족 내지 8족 원소를 포함하는 가스를 이용하여 수행될 수 있다. 예를 들면, 상기 후속 처리는 N, O, F, Ne, He, P, S, Cl, Ar, As, Se, Br, Kr, Sb, Te, I 또는 Xe 원소를 포함하는 가스를 이용하여 수행될 수 있다.
상기 제1 도전막(112)을 형성한 후, 상기 제1 도전막(112) 상에 접착막(114)을 약 50Å 정도의 두께로 형성한다. 상기 접착막(114)으로는 금속 질화막이 사용될 수 있으며, 상기 금속 질화막으로는 텅스텐 질화막, 티타늄 질화막, 탄탈룸 질화막 등이 사용될 수 있다.
상기 접착막(114) 상에 제2 도전막(116)을 형성한다. 상기 제2 도전막(116)은 텅스텐으로 이루어질 수 있으며, 상기 접착막(114) 상에 약 300Å 정도의 두께로 형성될 수 있다. 이와는 다르게, 상기 제2 도전막(116)은 금속 실리사이드로 이루어질 수도 있다. 상기 금속 실리사이드로는 텅스텐 실리사이드, 탄탈룸 실리사이드, 코발트 실리사이드, 티타늄 실리사이드 등이 사용될 수 있다.
도 4를 참조하면, 상기 도전막(110) 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴은 본 발명의 기술 분야에서 널리 알려진 포토리소그래피 공정을 이용하여 형성될 수 있다.
상기 도전막(110)을 패터닝하여 상기 블록킹 막(108) 상에 제1 도전막 패턴(122), 접착막 패턴(124) 및 제2 도전막 패턴(126)을 포함하는 게이트 전극 구조물(120)을 형성한다. 예를 들면, 상기 포토레지스트 패턴을 식각 마스크로서 사용하는 이방성 식각 공정을 수행함으로써 상기 게이트 전극 구조물(120)을 형성할 수 있다. 상기 제1 도전막 패턴(122)은 게이트 전극으로서 기능할 수 있으며, 상기 제2 도전막 패턴(126)은 워드 라인으로서 기능할 수 있다.
상기 포토레지스트 패턴은 상기 게이트 전극 구조물(120)을 형성한 후, 애싱 및 스트립 공정을 통해 제거될 수 있다.
도 5를 참조하면, 상기 게이트 전극 구조물(120) 및 상기 블록킹 막(108) 상에 스페이서막(128)을 형성한다. 상기 스페이서막(128)은 실리콘 산화막(130) 및 실리콘 질화막(132)을 포함할 수 있다. 구체적으로, 상기 게이트 전극 구조물(120) 및 상기 블록킹 막(108) 상에 실리콘 산화막(130)을 형성한 후, 상기 실리콘 산화막(130) 상에 실리콘 질화막(132)을 형성한다. 상기 실리콘 산화막(130) 및 실리콘 질화막(132)은 화학 기상 증착 공정을 이용하여 각각 형성될 수 있다. 본 발명의 다른 실시예에 따르면, 상기 실리콘 질화막(130)은 상기 실리콘 산화막(132)을 형성한 후 인시튜 방식으로 형성될 수도 있다.
도 6을 참조하면, 상기 스페이서막(128)을 이방성 식각하여 상기 게이트 전극 구조물(120)의 측면들 상에 이중 스페이서(134)를 형성한다. 상기 이중 스페이서(134)는 실리콘 산화물 스페이서(136)와 실리콘 질화물 스페이서(138)를 포함한다.
본 발명의 다른 실시예에 따르면, 상기 스페이서막은 실리콘 산화물 또는 실리콘 질화물을 포함하는 단일막 구조를 가질 수도 있으며, 상기 게이트 전극 구조물(120)의 측면들 상에는 단일막 스페이서가 형성될 수도 있다.
도 7을 참조하면, 상기 게이트 전극 구조물(120) 및 상기 이중 스페이서(134)를 식각 마스크로 사용하는 이방성 식각을 수행하여 상기 블록킹 막(108), 전하 트랩핑 막(106) 및 터널 절연막(102)으로부터 블록킹 막 패턴(140), 전하 트 랩핑 막 패턴(142) 및 터널 절연막 패턴(146)을 형성한다.
결과적으로, 상기 반도체 기판(100)의 채널 영역(100a) 상에 상기 게이트 전극 구조물(120), 이중 스페이서(134), 블록킹 막 패턴(140), 전하 트랩핑 막 패턴(142) 및 터널 절연막 패턴(144)을 포함하는 게이트 구조물(150)이 형성된다.
본 발명의 다른 실시예에 따르면, 상기 게이트 구조물(150)을 형성하는 동안 발생된 상기 반도체 기판(100) 및 상기 게이트 구조물(150)의 식각 손상을 치유하기 위한 재산화 공정을 수행할 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 게이트 구조물은 상기 도전막(110), 블록킹 막(108), 전하 트랩핑 막(106) 및 터널 절연막(102)을 순차적으로 패터닝함으로써 형성될 수 있다. 상기와 같이 형성된 게이트 구조물은 도전막 패턴, 블록킹 막 패턴, 전하 트랩핑 막 패턴 및 터널 절연막 패턴을 포함할 수 있으며, 상기 게이트 구조물의 측면들 상에 스페이서가 형성될 수 있다.
이어서, 상기 게이트 구조물(150)과 인접한 반도체 기판(100)의 표면 부위들에 소스/드레인 영역들(152a, 152b)을 형성한다. 상기 소스/드레인 영역들(152a, 152b)은 상기 게이트 구조물(150)을 이온 주입 마스크로서 이용하는 이온 주입 공정 및 열처리 공정에 의해 형성될 수 있다.
상기한 바와 같이 본 발명의 일 실시예에 따라 제조된 불휘발성 메모리 장치(10)는 싱글 레벨 셀(single level cell; SLC) 또는 멀티 레벨 셀(multi level cell; MLC)로서 사용될 수 있으며, F-N 터널링 또는 채널 열전자 주입을 이용하여 전기적으로 데이터의 프로그래밍 및 소거를 수행할 수 있다.
상기 불휘발성 메모리 장치(10)가 싱글 레벨 셀로서 사용되는 경우, 상기 전하 트랩핑 막 패턴(142)에는 1비트의 정보가 저장될 수 있다. 예를 들면, 상기 전하 트랩핑 막 패턴(142)에는 ‘0’ 또는 ‘1’의 로직 상태가 저장될 수 있다.
구체적으로, 상기 게이트 전극 구조물(120)에 약 5 내지 18V 정도의 프로그래밍 전압이 인가되면, 상기 반도체 기판(100)의 채널 영역(100a)으로부터 전자들이 F-N 터널링에 의해 상기 전하 트랩핑 막 패턴(142)의 트랩 사이트들에 트랩된다. 이에 따라, 상기 전하 트랩핑 막 패턴(142)에는 ‘1’의 로직 상태가 저장된다. 즉, 상기 전하 트랩핑 막 패턴(142)에 저장된 로직 상태에 따라 상기 채널 영역(100a)에서의 문턱 전압이 변화되며, 상기 로직 상태는 상기 게이트 전극 구조물(120)과 드레인 영역(152b)에 서로 다른 읽기 전압들을 각각 인가하여 상기 채널 영역(100a)에서의 전류를 검출함으로써 판단될 수 있다.
상기 불휘발성 메모리 장치(10)가 멀티 레벨 셀로서 사용되는 경우, 상기 전하 트랩핑 막 패턴(142)에는 ‘00’, ‘01’, ‘10’ 또는 ‘11’의 로직 상태가 저장될 수 있다.
구체적으로, 상기 불휘발성 메모리 장치(10)는 상기 전하 트랩핑 막 패턴(142) 내에 트랩되는 전자들의 수에 따라 다른 문턱 전압들을 가질 수 있으며, 상기 문턱 전압들에 따라 상기 불휘발성 메모리 장치(10)에는 ‘00’, ‘01’, ‘10’ 또는 ‘11’의 로직 상태가 저장될 수 있다.
한편, 상기 전하 트랩핑 막 패턴(142)에는 채널 열전자 주입에 의해 전자들이 트랩될 수도 있다. 구체적으로, 상기 게이트 전극 구조물(120) 및 상기 드레인 영역(152b)에 프로그래밍 전압들이 인가되고, 상기 소스 영역(152a)이 접지되는 경우, 전자들은 상기 소스 영역(152a)으로부터 상기 드레인 영역(152b)을 향하여 상기 채널 영역(100a)을 통해 이동한다. 이때, 상기 전자들 중 일부는 상기 터널 절연막 패턴(144)의 전위 장벽(potential barrier)을 뛰어넘기에 충분한 에너지를 얻게되며, 상기 전하 트랩핑 막 패턴(142)의 트랩 사이트들에 트랩될 수 있다. 결과적으로, 상기 불휘발성 메모리 장치(10)의 문턱 전압이 상승되며, 이에 따라 상기 불휘발성 메모리 장치(10)에는 1 비트의 정보가 저장될 수 있다.
전하 트랩핑 막에 대한 분석
종래의 방법에 따라 반도체 기판 상에 약 40Å 정도의 두께를 갖고 제1 터널 절연막으로서 기능할 수 있는 실리콘 산화막을 형성하였다. 이어서, 상기 제1 터널 절연막 상에 제1 전하 트랩핑 막으로서 기능할 수 있는 실리콘 질화막을 약 70Å 정도의 두께로 형성하였다.
본 발명의 일 실시예에 따라 반도체 기판 상에 약 40Å 정도의 두께를 갖고 제2 터널 절연막으로서 기능할 수 있는 실리콘 산화막을 형성하고, 상기 제2 터널 절연막 상에 제2 전하 트랩핑 막으로서 기능할 수 있는 실리콘 질화막을 약 70Å 정도의 두께로 형성하였다. 이어서, 약 98% 정도의 질소 가스와 약 2% 정도의 일산화질소 가스의 혼합 가스를 이용하여 약 950℃의 온도에서 약 30분 동안 열처리를 수행하였다. 이때, 상기 혼합 가스는 약 1ℓ/min 정도의 유량으로 공급되었다. 예를 들면, 상기 열처리가 수행되는 챔버 내부로 질소 가스가 약 0.98ℓ/min 정도의 유량으로 공급되었으며, 일산화질소 가스가 약 0.02ℓ/min 정도의 유량으로 공급되었다.
본 발명의 일 실시예에 따라 반도체 기판 상에 약 40Å 정도의 두께를 갖고 제3 터널 절연막으로서 기능할 수 있는 실리콘 산화막을 형성하고, 상기 제3 터널 절연막 상에 제3 전하 트랩핑 막으로서 기능할 수 있는 실리콘 질화막을 약 70Å 정도의 두께로 형성하였다. 이어서, 질소 가스를 이용하여 약 1000℃의 온도에서 약 30분 동안 열처리를 수행하였다.
도 8은 종래의 기술에 의해 형성된 제1 터널 절연막과 제1 전하 트랩핑 막 내의 수소 농도와 본 발명의 실시예들에 의해 형성된 제2 및 제3 터널 절연막들 및 제2 및 제3 전하 트랩핑 막들 내의 수소 농도를 나타내는 그래프이다.
이차 이온 질량 분석기(secondary ion mass spectrometry; SIMS)상기 제1, 제2 및 제3 터널 절연막들과 상기 제1, 제2 및 제3 전하 트랩핑 막들 내의 수소 농도를 측정하였다. 도 8에 도시된 바와 같이, 상기 제2 및 제3 터널 절연막들 및 상기 제2 및 제3 전하 트랩핑 막들 내부의 수소 농도는 상기 제1 터널 절연막 및 제1 전하 트랩핑 막에 비하여 크게 감소되었음을 알 수 있다. 이는 제2 및 제3 터널 절연막들과 제2 및 제3 전하 트랩핑 막들 내의 실리콘 수소 결합들이 상기 혼합 가스를 사용하는 열처리와 상기 질소 가스를 사용하는 열처리에 의해 제거되었음을 의미한다.
도 9는 종래의 기술에 의해 형성된 제1 전하 트랩핑 막 내의 산소 농도와 본 발명의 실시예에 의해 형성된 제2 전하 트랩핑 막 내의 산소 농도를 나타내는 그래 프이다.
또한, 이차 이온 질량 분석기를 이용하여 상기 제1 전하 트랩핑 막과 제2 전하 트랩핑 막 내의 산소 농도를 측정하였다. 도 9에 도시된 바와 같이, 상기 제2 전하 트랩핑 막 내의 산소 농도는 상기 제1 전하 트랩핑 막에 비하여 증가되었음을 알 수 있다. 이는 상기 제2 전하 트랩핑 막 내의 실리콘 댕글링 본드들이 상기 혼합 가스를 이용하는 열처리에 의해 제거되었음을 의미한다.
불휘발성 메모리 장치의 고온 스트레스 특성
종래의 방법에 따라 반도체 기판 상에 제1 불휘발성 메모리 장치를 제조하였다. 구체적으로, 상기 제1 불휘발성 메모리 장치는 약 40Å 정도의 두께를 가지며 터널 절연막으로서 기능하는 실리콘 산화막, 약 70Å 정도의 두께를 가지며 전하 트랩핑 막으로서 기능하는 실리콘 질화막, 약 200Å 정도의 두께를 가지며 블록킹 막으로서 기능하는 알루미늄 산화막, 약 200Å 정도의 두께를 가지며 게이트 전극으로서 기능하는 탄탈룸 질화막, 약 50Å 정도의 두께를 가지며 접착막 또는 장벽막으로서 기능하는 텅스텐 질화막, 및 약 300Å 정도의 두께를 가지며 워드 라인으로서 기능하는 텅스텐 막을 포함한다.
본 발명의 일 실시예에 따라 반도체 기판 상에 제2 불휘발성 메모리 장치를 제조하였다. 구체적으로, 상기 제2 불휘발성 메모리 장치는 약 40Å 정도의 두께를 가지며 터널 절연막으로서 기능하는 실리콘 산화막, 약 70Å 정도의 두께를 가지며 전하 트랩핑 막으로서 기능하는 실리콘 질화막, 약 200Å 정도의 두께를 가지며 블 록킹 막으로서 기능하는 알루미늄 산화막, 약 200Å 정도의 두께를 가지며 게이트 전극으로서 기능하는 탄탈룸 질화막, 약 50Å 정도의 두께를 가지며 접착막 또는 장벽막으로서 기능하는 텅스텐 질화막, 및 약 300Å 정도의 두께를 가지며 워드 라인으로서 기능하는 텅스텐 막을 포함한다. 상기 제2 불휘발성 메모리 장치의 제조에서, 상기 실리콘 질화막을 형성한 후, 약 90% 정도의 질소 가스와 약 10% 정도의 일산화질소 가스의 혼합 가스를 이용하여 약 950℃의 온도에서 약 60분 동안 수행하였다. 상기 혼합 가스는 약 1ℓ/min 정도의 유량으로 공급되었다. 예를 들면, 상기 열처리가 수행되는 챔버 내부로 질소 가스가 약 0.9ℓ/min 정도의 유량으로 공급되었으며, 일산화질소 가스가 약 0.1ℓ/min 정도의 유량으로 공급되었다.
본 발명의 일 실시예에 따라 반도체 기판 상에 제3 불휘발성 메모리 장치를 제조하였다. 구체적으로, 상기 제3 불휘발성 메모리 장치는 약 40Å 정도의 두께를 가지며 터널 절연막으로서 기능하는 실리콘 산화막, 약 70Å 정도의 두께를 가지며 전하 트랩핑 막으로서 기능하는 실리콘 질화막, 약 200Å 정도의 두께를 가지며 블록킹 막으로서 기능하는 알루미늄 산화막, 약 200Å 정도의 두께를 가지며 게이트 전극으로서 기능하는 탄탈룸 질화막, 약 50Å 정도의 두께를 가지며 접착막 또는 장벽막으로서 기능하는 텅스텐 질화막, 및 약 300Å 정도의 두께를 가지며 워드 라인으로서 기능하는 텅스텐 막을 포함한다. 상기 제3 불휘발성 메모리 장치의 제조에서, 상기 실리콘 질화막을 형성한 후, 약 90% 정도의 질소 가스와 약 10% 정도의 일산화질소 가스의 혼합 가스를 이용하여 약 950℃의 온도에서 약 120분 동안 수행하였다. 상기 혼합 가스는 약 1ℓ/min 정도의 유량으로 공급되었다. 예를 들면, 상 기 열처리가 수행되는 챔버 내부로 질소 가스가 약 0.9ℓ/min 정도의 유량으로 공급되었으며, 일산화질소 가스가 약 0.1ℓ/min 정도의 유량으로 공급되었다.
본 발명의 일 실시예에 따라 반도체 기판 상에 제4 불휘발성 메모리 장치를 제조하였다. 구체적으로, 상기 제4 불휘발성 메모리 장치는 약 40Å 정도의 두께를 가지며 터널 절연막으로서 기능하는 실리콘 산화막, 약 70Å 정도의 두께를 가지며 전하 트랩핑 막으로서 기능하는 실리콘 질화막, 약 200Å 정도의 두께를 가지며 블록킹 막으로서 기능하는 알루미늄 산화막, 약 200Å 정도의 두께를 가지며 게이트 전극으로서 기능하는 탄탈룸 질화막, 약 50Å 정도의 두께를 가지며 접착막 또는 장벽막으로서 기능하는 텅스텐 질화막, 및 약 300Å 정도의 두께를 가지며 워드 라인으로서 기능하는 텅스텐 막을 포함한다. 상기 제4 불휘발성 메모리 장치의 제조에서, 상기 실리콘 질화막을 형성한 후, 약 95% 정도의 질소 가스와 약 5% 정도의 일산화질소 가스의 혼합 가스를 이용하여 약 950℃의 온도에서 약 60분 동안 수행하였다. 상기 혼합 가스는 약 1ℓ/min 정도의 유량으로 공급되었다. 예를 들면, 상기 열처리가 수행되는 챔버 내부로 질소 가스가 약 0.95ℓ/min 정도의 유량으로 공급되었으며, 일산화질소 가스가 약 0.05ℓ/min 정도의 유량으로 공급되었다.
이어서, 상기 제1, 제2, 제3 및 제4 불휘발성 메모리 장치들에 대하여 고온 스트레스 특성 시험을 수행하였다.
구체적으로, 각각의 제1, 제2, 제3 및 제4 불휘발성 메모리 장치들의 프로그래밍 동작을 수행한 후, 상기 제1, 제2, 제3 및 제4 불휘발성 메모리 장치들 각각의 문턱 전압을 측정하였다. 상기 프로그래밍 동작들을 수행하는 약 17.0V 정도의 프로그래밍 전압을 약 100㎲ 동안 인가되었다.
상기 각각의 제1, 제2, 제3 및 제4 불휘발성 메모리 장치들에 대하여 프로그래밍 동작과 소거 동작을 1200회 반복적으로 수행하였다. 여기서, 상기 동작들을 수행하는 동안 상기 제1, 제2, 제3 및 제4 불휘발성 메모리 장치들에는 약 17.0V 정도의 프로그래밍 전압이 인가되었으며, 약 -19.0V 정도의 소거 전압이 인가되었다. 또한, 상기 동작들을 수행하는 동안 상기 프로그래밍 전압은 100㎲ 동안 인가되었으며, 상기 소거 전압은 10㎳ 동안 인가되었다.
상기 프로그래밍 동작들과 소거 동작들을 반복적으로 수행한 후, 상기 제1, 제2, 제3 및 제4 불휘발성 메모리 장치들을 약 200℃의 온도로 약 2시간 동안 베이크(bake) 처리하였다. 상기 베이크 처리를 수행한 후, 상기 제1, 제2, 제3 및 제4 불휘발성 메모리 장치들의 문턱 전압을 측정하였다.
도 10은 종래의 기술에 의해 형성된 제1 불휘발성 메모리 장치의 문턱 전압 변화량과 본 발명의 실시예들에 의해 형성된 제2, 제3 및 제4 불휘발성 메모리 장치들의 문턱 전압 변화량들을 나타내는 그래프이다.
도 10을 참조하면, 상기 제1 불휘발성 메모리 장치와 비교하여 제2, 제3 및 제4 불휘발성 메모리 장치들의 문턱 전압 변화량이 크게 감소하였음을 알 수 있다. 특히, 상기 제4 불휘발성 메모리 장치의 문턱 전압 변화량이 가장 작은 것을 알 수 있으며, 이는 상기 불휘발성 메모리 장치들의 문턱 전압 변화량이 일산화질소의 유량에 의해 좌우됨을 의미한다. 결과적으로, 상기 전하 트랩핑 막의 열처리는 약 95% 내지 98% 정도의 질소 가스와 약 2% 내지 5% 정도의 일산화질소 가스의 혼합 가스를 이용하여 수행되는 것이 가장 바람직하다는 것을 확인할 수 있었다.
불휘발성 메모리 장치의 문턱 전압 윈도우
본 발명의 일 실시예에 따라 반도체 기판 상에 제5 불휘발성 메모리 장치를 제조하였다. 구체적으로, 상기 제5 불휘발성 메모리 장치는 약 40Å 정도의 두께를 가지며 터널 절연막으로서 기능하는 실리콘 산화막, 약 70Å 정도의 두께를 가지며 전하 트랩핑 막으로서 기능하는 실리콘 질화막, 약 200Å 정도의 두께를 가지며 블록킹 막으로서 기능하는 알루미늄 산화막, 약 200Å 정도의 두께를 가지며 게이트 전극으로서 기능하는 탄탈룸 질화막, 약 50Å 정도의 두께를 가지며 접착막 또는 장벽막으로서 기능하는 텅스텐 질화막, 및 약 300Å 정도의 두께를 가지며 워드 라인으로서 기능하는 텅스텐 막을 포함한다. 상기 제2 불휘발성 메모리 장치의 제조에서, 상기 실리콘 질화막을 형성한 후, 약 1200℃의 온도에서 약 3분 동안 급속 열처리 공정을 수행하였다. 상기 급속 열처리는 질소를 포함하는 가스 분위기에서 수행되었으며, 이때 상기 급속 열처리 공정이 수행되는 챔버 내부의 산소 분압은 약 5×10-6torr 정도로 측정되었다.
이어서, 상기 제1 및 제5 불휘발성 메모리 장치들의 문턱 전압들을 측정하였다. 그 결과를 도 8에 도시하였다. 도 6에서 가로축은 프로그래밍 전압 및 소거 전압의 인가 시간을 나타낸다.
상기 제1 불휘발성 메모리 장치에 약 17.0V의 프로그래밍 전압을 인가하였으 며, 이에 의해 프로그램된 제1 불휘발성 메모리 장치의 문턱 전압을 측정하였다.
상기 제1 불휘발성 메모리 장치에 약 -19.0V의 소거 전압을 인가하였으며, 이에 의해 소거된 제1 불휘발성 메모리 장치의 문턱 전압을 측정하였다.
상기 제5 불휘발성 메모리 장치에 약 17.0V의 프로그래밍 전압을 인가하였으며, 이에 의해 프로그램된 제5 불휘발성 메모리 장치의 문턱 전압을 측정하였다.
상기 제5 불휘발성 메모리 장치에 약 -19.0V의 소거 전압을 인가하였으며, 이에 의해 소거된 제5 불휘발성 메모리 장치의 문턱 전압을 측정하였다.
도 11은 종래의 기술에 의해 형성된 제1 불휘발성 메모리 장치의 문턱 전압과 본 발명의 실시예에 의해 형성된 제5 불휘발성 메모리 장치의 문턱 전압을 나타내는 그래프이다.
도 11을 참조하면, 약 100㎲ 동안 상기 프로그래밍 전압을 인가하는 프로그램 동작에서, 상기 제5 불휘발성 메모리 장치의 문턱 전압은 상기 제1 불휘발성 메모리 장치와 비교하여 약 0.4V 정도 감소되었다.
또한, 약 10ms 동안 상기 소거 전압을 인가하는 소거 동작에서 상기 제5 불휘발성 메모리 장치의 문턱 전압은 상기 제1 불휘발성 메모리 장치와 비교하여 약 2.7V 정도 감소되었다.
결과적으로, 상기 제5 불휘발성 메모리 장치의 문턱 전압 윈도우가 상기 제1 불휘발성 메모리 장치와 비교하여 약 2.3V 정도 개선되었음이 확인되었다.
상기와 같은 본 발명의 실시예들에 따르면, 불휘발성 메모리 장치의 전하 트 랩핑 막은 고온 열처리에 의해 충분히 치밀화될 수 있으며, 이에 따라 상기 불휘발성 메모리 장치의 데이터 유지 특성 및 신뢰도가 개선될 수 있다.
특히, 질소를 포함하는 제1 가스와 산소를 포함하는 제2 가스의 혼합 가스를 사용하는 열처리에 의해 전하 트랩핑 막은 충분히 치밀화될 수 있으며, 상기 전하 트랩핑 막 상에는 치밀화된 실리콘 산질화막이 형성될 수 있다. 또한, 상기 전하 트랩핑 막의 열처리는 질소를 포함하는 가스 분위기에서 수행될 수 있다.
상기 전하 트랩핑 막 내부의 결함 사이트들은 상기 열처리에 의해 충분히 제거될 수 있으며, 상기 전하 트랩핑 막이 상기 열처리에 의해 충분히 치밀화되므로 후속하는 블록킹 막의 증착 공정에서 금속 실리콘 산질화막과 같은 반응 부산물 막이 형성되는 것이 방지될 수 있다.
결과적으로, 상기 전하 트랩핑 막 내에서의 전하 측방 확산 및 상기 불휘발성 메모리 장치의 문턱 전압 윈도우의 감소가 방지될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8은 종래의 기술에 의해 형성된 제1 터널 절연막과 제1 전하 트랩핑 막 내의 수소 농도와 본 발명의 실시예들에 의해 형성된 제2 및 제3 터널 절연막들 및 제2 및 제3 전하 트랩핑 막들 내의 수소 농도를 나타내는 그래프이다.
도 9는 종래의 기술에 의해 형성된 제1 전하 트랩핑 막 내의 산소 농도와 본 발명의 실시예에 의해 형성된 제2 전하 트랩핑 막 내의 산소 농도를 나타내는 그래프이다.
도 10은 종래의 기술에 의해 형성된 제1 불휘발성 메모리 장치의 문턱 전압 변화량과 본 발명의 실시예들에 의해 형성된 제2, 제3 및 제4 불휘발성 메모리 장치들의 문턱 전압 변화량들을 나타내는 그래프이다.
도 11은 종래의 기술에 의해 형성된 제1 불휘발성 메모리 장치의 문턱 전압과 본 발명의 실시예에 의해 형성된 제5 불휘발성 메모리 장치의 문턱 전압을 나타내는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 불휘발성 메모리 장치 100 : 반도체 기판
102 : 터널 절연막 104 : 전하 트랩핑 막
106 : 열처리된 전하 트랩핑 막 108 : 블록킹 막
110 : 도전막 120 : 게이트 전극 구조물
134 : 이중 스페이서 150 : 게이트 구조물
152a, 152b : 소스 드레인 영역

Claims (18)

  1. 채널 영역을 갖는 기판 상에 터널 절연막을 형성하는 단계;
    상기 터널 절연막 상에 실리콘 질화물을 포함하며 상기 채널 영역으로부터 전자들을 트랩핑하기 위한 전하 트랩핑 막을 형성하는 단계;
    상기 전하 트랩핑 막 내의 결함 사이트들을 제거하고 상기 전하 트랩핑 막을 치밀화시키기 위하여 질소를 포함하는 제1 가스와 산소를 포함하는 제2 가스를 이용하여 열처리를 수행하는 단계;
    상기 열처리된 전하 트랩핑 막 상에 블록킹 막을 형성하는 단계;
    상기 블록킹 막 상에 도전막을 형성하는 단계; 및
    상기 도전막, 블록킹 막, 전하 트랩핑 막 및 터널 절연막을 패터닝하여 상기 채널 영역 상에 게이트 구조물을 형성하는 단계를 포함하는 불휘발성 메모리 장치의 제조 방법.
  2. 제1항에 있어서, 상기 열처리는 900℃ 내지 1250℃의 온도에서 수행되는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  3. 제2항에 있어서, 상기 열처리는 1150℃ 내지 1250℃의 온도에서 수행되는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  4. 제1항에 있어서, 상기 블록킹 막은 실리콘 질화물보다 높은 유전율을 갖는 금속 산화물을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  5. 제4항에 있어서, 상기 금속 산화물은 하프늄(Hf), 지르코늄(Zr), 탄탈룸(Ta), 알루미늄(Al), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb) 및 루테튬(Lu)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  6. 제5항에 있어서, 상기 금속 산화물은 실리콘을 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  7. 제1항에 있어서, 상기 제1 가스는 질소(N2) 및 암모니아(NH3)로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  8. 제1항에 있어서, 상기 제2 가스는 산소(O2), 오존(O3) 및 일산화질소(NO)로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  9. 제1항에 있어서, 상기 열처리는 상기 제1 가스 및 상기 제2 가스의 혼합 가스를 이용하여 수행되는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  10. 제9항에 있어서, 상기 혼합 가스는 90% 내지 99%의 질소와 1% 내지 10%의 일산화질소를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  11. 제10항에 있어서, 상기 혼합 가스는 95% 내지 98%의 질소와 2% 내지 5%의 일산화질소를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  12. 제9항에 있어서, 상기 혼합 가스는 95% 내지 99%의 질소와 1% 내지 5%의 산소를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  13. 제9항에 있어서, 상기 혼합 가스는 97% 내지 99%의 질소와 1% 내지 3%의 오존을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  14. 제1항에 있어서, 상기 제1 가스를 이용하는 제1 열처리와 상기 제2 가스를 이용하는 제2 열처리가 순차적으로 수행되는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  15. 제1항에 있어서, 상기 열처리에 의해 상기 전하 트랩핑 막 상에는 치밀화된 실리콘 산질화막이 형성되는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  16. 제1항에 있어서, 상기 게이트 구조물을 형성하는 단계는,
    상기 도전막을 패터닝하여 게이트 전극 구조물을 형성하는 단계; 및
    상기 블록킹 막, 전하 트랩핑 막 및 터널 절연막을 패터닝하여 블록킹 막 패턴, 전하 트랩핑 막 패턴 및 터널 절연막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  17. 제16항에 있어서, 상기 게이트 전극 구조물의 측면들 상에 스페이서를 형성하는 단계를 더 포함하며, 상기 블록킹 막, 전하 트랩핑 막 및 터널 절연막은 상기 스페이서를 식각 마스크로 이용하는 식각 공정을 통해 패터닝되는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  18. 제1항에 있어서, 상기 게이트 구조물을 형성한 후 상기 게이트 구조물과 인접하는 상기 기판의 표면 부위들에 소스/드레인 영역들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
KR1020070073856A 2006-09-20 2007-07-24 불휘발성 메모리 장치의 제조 방법 KR20090010604A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070073856A KR20090010604A (ko) 2007-07-24 2007-07-24 불휘발성 메모리 장치의 제조 방법
US11/902,209 US8114735B2 (en) 2006-09-20 2007-09-20 Method of manufacturing a non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073856A KR20090010604A (ko) 2007-07-24 2007-07-24 불휘발성 메모리 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090010604A true KR20090010604A (ko) 2009-01-30

Family

ID=40489756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073856A KR20090010604A (ko) 2006-09-20 2007-07-24 불휘발성 메모리 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090010604A (ko)

Similar Documents

Publication Publication Date Title
US7564094B2 (en) Non-volatile memory devices and methods of manufacturing the same
KR100757333B1 (ko) 불휘발성 메모리 장치의 제조 방법
US7419918B2 (en) Methods of forming a thin-film structure, methods of manufacturing non-volatile semiconductor devices using the same, and resulting non-volatile semiconductor devices
TWI453899B (zh) MOS type semiconductor memory device
US20050205969A1 (en) Charge trap non-volatile memory structure for 2 bits per transistor
KR100807227B1 (ko) 불휘발성 메모리 장치 및 이의 제조 방법
US8114735B2 (en) Method of manufacturing a non-volatile memory device
KR100757324B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100823715B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100819003B1 (ko) 비휘발성 메모리 소자 제조 방법
KR100757335B1 (ko) 불휘발성 메모리 장치 및 이를 제조하는 방법
KR101153310B1 (ko) Mos형 반도체 메모리 장치의 제조 방법 및 플라즈마 cvd 장치
KR100807220B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR101036928B1 (ko) 반도체 장치 제조방법
KR100759845B1 (ko) 불휘발성 메모리 장치 및 이의 제조 방법
US8163626B2 (en) Enhancing NAND flash floating gate performance
JP4358504B2 (ja) 不揮発性半導体記憶装置の製造方法
US20090124070A1 (en) Methods of Manufacturing Semiconductor Devices Including Metal Oxide Layers
US8455344B2 (en) Method of manufacturing non-volatile memory device
KR100807228B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100814374B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR20090010604A (ko) 불휘발성 메모리 장치의 제조 방법
KR100763535B1 (ko) 불휘발성 메모리 장치의 제조 방법
US8187973B2 (en) Method for manufacturing semiconductor device and the semiconductor device
KR20090049533A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application