KR20080106168A - 부품 접합 방법, 부품 적층 방법, 및 부품 접합 구조체 - Google Patents

부품 접합 방법, 부품 적층 방법, 및 부품 접합 구조체 Download PDF

Info

Publication number
KR20080106168A
KR20080106168A KR1020087018230A KR20087018230A KR20080106168A KR 20080106168 A KR20080106168 A KR 20080106168A KR 1020087018230 A KR1020087018230 A KR 1020087018230A KR 20087018230 A KR20087018230 A KR 20087018230A KR 20080106168 A KR20080106168 A KR 20080106168A
Authority
KR
South Korea
Prior art keywords
component
adhesive layer
substrate
semiconductor
layer
Prior art date
Application number
KR1020087018230A
Other languages
English (en)
Inventor
히로시 하지
미츠루 오조노
테루아키 카사이
마사루 노노무라
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20080106168A publication Critical patent/KR20080106168A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 과제는 열압착 공정의 생산성 향상을 실현할 수 있는 부품 접합 방법 및 부품 적층 방법을 제공하는 것이다. 하면에 열경화성의 접착층(13c)이 설치된 반도체 부품(13)을, 표면에 수지층을 갖는 기판(5)에 접합하는 부품 접합에 있어서, 미리 기판(5)의 수지 표면(5a)을 플라즈마 처리에 의해 표면 개질을 수행하여 젖음성을 향상시킨 후, 가열 수단을 갖는 부품 지지 노즐(12)에 의해 반도체 부품(13)을 지지하고, 표면 개질된 수지층에 접착층(13c)을 접촉시키고, 접착층(13c)을 가열 수단에 의해 가열하여 열경화시킨다. 이로 인해 접착층(13c)과 수지 표면(5a)의 밀착성을 향상시키고, 부품 지지 노즐(12)을 접착층(13c)의 완전 경화를 기다리지 않고 반도체 부품(13)으로부터 이격시킬 수 있어, 부품 접합에 요하는 시간을 단축하여 열압착 공정의 생산성 향상을 실현할 수 있다.
부품, 접합, 적층

Description

부품 접합 방법, 부품 적층 방법, 및 부품 접합 구조체{METHOD OF BONDING PART, METHOD OF STACKING PART, AND STRUCTURE INCLUDING PART BONDED}
본 발명은 표면에 수지층을 갖는 기판에 열경화성의 접착층을 갖는 반도체 부품을 접합하는 부품 접합 방법 및 한 쪽 면에 수지층을 가지고 다른 쪽 면에 열경화성의 접착층을 갖는 복수의 부품을 적층하는 부품 적층 방법에 관한 것이다.
반도체 장치의 제조 공정에 있어서, 반도체 웨이퍼로부터 잘라 내어진 개체의 반도체 소자는 접착제를 통하여 리드 프레임이나 플렉시블 기판 등의 기판에 실장된다. 반도체 소자의 기판으로의 탑재 공정은, 종래에는 기판 상에 미리 도포된 접착제 상에 반도체 소자를 탑재하는 방법이 채용되고 있었지만, 최근 반도체 소자의 박형화에 따라 종래 공법을 그대로 적용하는 것이 곤란해지고 있다.
즉, 반도체 소자를 기판에 양호한 상태로 접착하기 위해서는, 기판과 반도체 소자 사이에 박막 형상의 접착제를 균일하게 개재시킬 필요가 있는데, 휘어지기 쉽고 강성이 작은 박형의 반도체 소자를 접착제 상에 탑재하는 경우에는, 미리 도포된 접착제를 반도체 소자 자체의 강성으로 펴서 넓히기 어렵다. 또한 박형의 반도체 소자를 접착제 상에 눌러 가압하면, 접착제는 반도체 소자의 상면으로 타고 올라가기 쉽고, 탑재 툴을 오손시켜 정상적인 부품 지지 동작을 방해하는 문제를 일 으키기 쉽다.
이 때문에 최근, 반도체 소자를 개체로 분할하기 전의 반도체 웨이퍼 상태에 있어서, 미리 반도체 웨이퍼에 반경화 상태의 접착용 수지를 필름 형상으로 한 다이 어태치 필름을 점착하여 반도체 소자 자체에 접착층을 형성하는 방법이 채용되어 오고 있다(예를 들면, 일본 특허공개 2001-185563호 공보 참조). 이로 인해, 반도체 소자를 수지층에 의해 보강하여 휘기 쉬운 박형의 반도체 소자의 취급을 용이하게 함과 동시에, 기판으로의 탑재시 접착제가 타고 올라오는 등의 문제를 배제할 수 있다.
그러나, 상술한 일본 특허공개 2001-185563호 공보에 나타내는 반도체 소자의 탑재에 있어서는, 접착용 수지를 열경화시키기 위하여 열압착 툴에 의해 반도체 소자를 기판에 대하여 가압한 상태를 소정 시간 유지할 필요가 있었다. 이 유지 시간은 접착용 수지를 어느 정도 경화시킬 필요가 있기 때문에 통상은 세컨드 오더의 시간을 필요로 하여, 대폭적인 시간 단축은 곤란하였다. 그리고 이것이 열압착 공정에서의 시간 단축을 곤란하게 하여 생산성 향상을 저해하는 요인이 되고 있으며, 특히 박형의 반도체 부품을 기판 상에서 적층하는 칩온칩 구조의 실장 형태에 있어서 특히 현저하였다.
그런 점에서 본 발명은 열압착 공정의 생산성 향상을 실현할 수 있는 부품 접합 방법 및 부품 적층 방법을 제공하는 것을 목적으로 한다.
본 발명의 부품 접합 방법은, 표면에 수지층을 갖는 기판에 열경화성의 접착층을 갖는 반도체 부품을 상기 접착층을 통하여 접합하는 부품 접합 방법으로서, 플라즈마 처리에 의해 상기 수지층의 표면 개질을 수행하고, 부품 지지 노즐에 의해 상기 반도체 부품을 지지하고, 표면 개질된 상기 수지층에 상기 접착층을 접촉시키고, 상기 접착층을 가열 수단에 의해 가열하여 열경화시킨다.
본 발명의 부품 적층 방법은, 한 쪽 면에 수지층을 가지고 다른 쪽 면에 열경화성의 접착층을 가지며 적어도 제 1 부품 및 제 2 부품을 포함하는 복수의 부품을 기판 상에서 적층하는 부품 적층 방법으로서, 상기 기판에 상기 제 1 부품을 탑재하고, 플라즈마 처리에 의해 상기 제 1 부품의 수지층의 표면 개질을 수행하고, 부품 지지 노즐에 의해 상기 제 2 부품을 지지하고, 표면 개질된 상기 제 1 부품의 수지층에 상기 제 2 부품의 접착층을 접촉시키고, 상기 제 2 부품의 접착층을 가열 수단에 의해 가열하여 열경화시킨다.
본 발명의 부품 접합 구조체는, 표면에 수지층을 갖는 기판에 열경화성의 접착층을 갖는 반도체 부품을 상기 접착층을 통하여 접합한 부품 접합 구조체로서, 플라즈마 처리에 의해 상기 수지층의 표면 개질을 수행하고, 부품 지지 노즐에 의해 상기 반도체 부품을 지지하고, 표면 개질된 상기 수지층에 상기 접착층을 접촉시키고, 상기 접착층을 가열 수단에 의해 가열하여 열경화시킨 것이다.
본 발명에 따르면, 플라즈마 처리에 의해 수지층의 표면 개질을 수행함으로써, 반도체 부품에 미리 설치된 접착층과 수지층의 밀착성을 향상시키고, 부품 접합에 요하는 시간을 단축하여 열압착 공정의 생산성 향상을 실현할 수 있다.
도 1은 본 발명의 실시예 1의 부품 접합 방법의 공정 설명도.
도 2는 본 발명의 실시예 1의 부품 접합 방법의 공정 설명도.
도 3은 본 발명의 실시예 1의 부품 접합 방법의 공정 설명도.
도 4는 본 발명의 실시예 1의 부품 접합 방법의 공정 설명도.
도 5는 본 발명의 실시예 1의 부품 접합 방법의 공정 설명도.
도 6은 본 발명의 실시예 1의 부품 접합 방법의 공정 설명도.
도 7은 본 발명의 실시예 2의 부품 적층 방법의 공정 설명도.
도 8은 본 발명의 실시예 2의 부품 적층 방법의 공정 설명도.
도 9는 본 발명의 실시예 2의 부품 적층 방법의 공정 설명도.
도 10은 본 발명의 실시예 2의 부품 적층 방법의 공정 설명도.
(도면의 주요 부분에 대한 부호의 설명)
1 플라즈마 처리 장치
5 기판
9 부품 실장 장치
12 부품 지지 노즐
13 제 1 반도체 부품(제 1 부품)
14 경화 오븐
15, 25 2층 적층체
13a, 23a, 26a 반도체 칩
13b, 23b, 26b 수지층
13c, 23c, 26c 접착층
23 제 2 반도체 부품
24 스페이서(제 2 부품)
26 제 3 반도체 부품
27 3층 적층체
(실시예 1)
도 1, 도 2, 도 3, 도 4, 도 5, 도 6은 본 발명의 실시예 1의 부품 접합 방법의 공정 설명도이다. 여기에 나타내는 부품 접합에서는, 표면에 폴리이미드나 유리 에폭시 등 수지층을 갖는 기판에, 열경화성의 접착층이 미리 형성된 반도체 부품을 열압착에 의해 접합하여 실장한다.
열압착에 앞서, 먼저 기판 표면의 젖음성을 향상시키는 것을 목적으로 하여, 기판의 표면 개질을 위한 플라즈마 처리가 플라즈마 처리 장치에 의해 수행된다. 도 1(a)에 나타내는 바와 같이 플라즈마 처리 장치(1)는 진공 기밀의 진공 챔버(1a)에 의해 형성된 처리실(2)의 내부에, 하부 전극(3) 및 상부 전극(4)을 대향시켜 배치한 구성으로 되어 있다. 표면 개질 처리 대상의 기판(5)은 표면의 수지층을 위로 향하게 한 자세로 하부 전극(3) 상에 재치된다.
플라즈마 처리에 있어서는, 처리실(2) 내를 진공 배기부(6)에 의해 진공 배기하여 감압하고, 이어서 처리실(2) 내에 가스 공급부(7)에 의해 플라즈마 발생용 가스를 공급하면서, 고주파 전원(8)에 의해 하부 전극(3)과 상부 전극(4) 사이에 고주파 전압을 인가한다. 여기에서는 플라즈마 발생용 가스로서, 산소 가스 혹은 아르곤 가스가 이용된다. 이로 인해 도 1(b)에 나타내는 바와 같이, 처리실(2) 내에는 산소 가스나 아르곤 가스의 플라즈마가 발생하여, 기판(5) 표면의 수지층을 대상으로 한 플라즈마 처리가 수행된다. 이 플라즈마 처리에 의해 수지층의 표면이 개질되고 표면의 젖음성이 향상한다. 즉 본 실시예에서는 산소 가스 혹은 아르곤 가스를 플라즈마 발생용 가스로서 이용한 플라즈마 처리에 의해, 기판(5)의 표면의 수지층의 표면 개질을 수행하도록 하고 있다.
여기에서 표면 개질에 대하여 설명한다. 기판(5)의 표면의 수지층을 구성하는 폴리이미드 등의 수지는 각종 유기 결합에 의해 구성되어 있고, 수지층에는 탄소 단결합기(C-C)나 카르보닐기(C=O) 등, 탄소와 산소, 수소 등을 포함하는 원자끼리가 고유의 형태로 결합한 유기 결합이 다수 존재한다. 유기 결합은 각각 고유의 결합 에너지를 가지고 있으며, 이 결합 에너지값보다 큰 에너지가 외부로부터 주어짐으로써 이들 유기 결합은 분해된다.
표면 개질을 목적으로 한 플라즈마 처리에서는, 수지층에 존재하는 복수 종류의 유기 결합 중, 카르보닐기 등 친수성의 유기 결합기를 남기고 다른 결합기를 선택적으로 제거하는 것이 가능한 플라즈마 처리 조건이 설정된다. 즉, 플라즈마에 의해 발생하는 하전 입자의 에너지를 제어함으로써, 결합 에너지가 큰 카르보닐기 등의 유기 결합기를 남기고, 결합 에너지가 낮은 탄소 단결합기 등을 선택적으로 제거하는 것이 가능한 에너지역의 하전 입자를 충돌시키도록 한다. 이로 인해, 기판(5)의 수지 표면층에서는 카르보닐기 등 친수성의 유기 결합기의 비율이 증가하 고, 젖음성이 대폭적으로 향상한다.
이 후, 표면 개질 후의 기판(5)은 부품 실장 장치(9)에 보내지고, 도 2(a)에 나타내는 바와 같이, 반송 기구(11)에 의해 반송되어 부품 실장 위치에 위치 결정 지지된다. 부품 실장 장치(9)는 가열 수단을 갖는 부품 지지 노즐(12)에 의해 실장 대상의 부품을 지지하여 기판(5)에 압착하는 기능을 가지고 있으며, 부품 지지 노즐(12)은 먼저 최초로 제 1 반도체 부품(13)을 지지한다. 또한, 반송 기구(11)도 필요에 따라 가열 수단을 가지고 있다.
제 1 반도체 부품(13)은 도 2(b)에 나타내는 바와 같이, 상면에 수지층(13b)을 갖는 반도체 칩(13a)의 하면에 접착층(13c)을 형성한 구성으로 되어 있다. 접착층(13c)은 반경화 상태의 열경화성 수지로 이루어지고, 반도체 칩(13a)이 개체로 분할되기 전의 반도체 웨이퍼 상태에 있어서, 반경화 상태의 수지를 시트 형상으로 한 다이 어태치 필름을 점착함으로써 형성되어 있다. 제 1 반도체 부품(13)을 지지한 부품 지지 노즐(12)은 기판(5) 상으로 이동하여 제 1 반도체 부품(13)을 실장 위치에 위치 맞춤한다.
다음으로 도 2(c)에 나타내는 바와 같이, 제 1 반도체 부품(13)을 지지한 부품 지지 노즐(12)을 하강시켜, 접착층(13c)을 기판(5)의 표면의 표면 개질된 수지층에 접촉시킨다. 이어서, 도 2(d)에 나타내는 바와 같이, 부품 지지 노즐(12)에 내장된 가열 수단에 의해 제 1 반도체 부품(13)을 가열하면서, 제 1 반도체 부품(13)을 기판(5)에 대하여 가압한다. 이로 인해 반경화 상태였던 접착층(13c)의 열경화가 진행한다. 이 때, 기판(5)의 수지 표면(5a)은 전공정에서 표면 개질되어 젖음성이 대폭 향상되어 있기 때문에, 반경화 상태의 접착층(13c)은 수지 표면(5a)에서 빠르게 유동하여, 내부에 기포를 잔류시키는 일 없이 수지 표면(5a)의 표면과 양호하게 밀착한다.
그리고 소정의 열압착 시간이 경과한 후, 도 3(a)에 나타내는 바와 같이, 부품 지지 노즐(12)을 기판(5)으로부터 상승시켜 제 1 반도체 부품(13)으로부터 이격시킨다. 이 때, 접착층(13c)은 수지 표면(5a)과 밀착하여 박리나 위치 어긋남을 일으킬 우려가 없기 때문에, 접착층(13c)이 완전히 열경화하기 전에 부품 지지 노즐(12)을 상승시켜 제 1 반도체 부품(13)으로부터 이격시키는 것이 가능하게 되어 있다. 이로 인해, 종래의 다이 어태치 필름에 의한 부품 접합 과정에서 수초의 오더로 필요로 하고 있었던 열압착 시간이 약 0.2초로 단축되어, 생산성을 대폭 향상시키는 것이 가능하게 되고 있다.
이 후, 도 3(b)에 나타내는 바와 같이, 다른 실시예의 제 1 반도체 부품(13)을 마찬가지로 기판(5)에 열압착에 의해 접합하고, 모든 제 1 반도체 부품(13)의 열압착이 완료됐으면 기판(5)을 경화 공정으로 보낸다. 즉, 열압착 완료 후의 기판(5)은 경화 오븐(14) 내에 수용되어, 소정의 경화 온도로 소정 시간 유지된다. 이로 인해 접착층(13c)의 열경화가 완료되고, 제 1 반도체 부품(13)의 기판(5)으로의 접합이 완료된다. 또한, 도 2(d)에 나타내는 열압착 과정에 있어서 충분히 열경화 반응이 진행하고 있는 경우에는, 도 3(c)의 별도 공정에 의한 경화 공정은 생략할 수도 있다.
이 후, 제 1 반도체 부품(13)이 접합된 기판(5)은 다시 플라즈마 처리 장 치(1)에 보내지고, 도 4(a)에 나타내는 바와 같이, 진공 챔버(1a) 내의 하부 전극(3) 상에 제 1 반도체 부품(13)을 위로 향하게 한 자세로 재치된다. 그리고 도 4(b)에 나타내는 바와 같이, 처리실(2)에서 플라즈마 방전을 발생시킴으로써, 수지층인 수지층(13b)의 상면이 플라즈마 처리에 의해 표면 개질된다. 이 후 표면 개질 후의 기판(5)은, 도 5(a)에 나타내는 바와 같이 다시 부품 실장 장치(9)로 보내져 반송 기구(11)에 지지된다.
이어서, 도 5(b)에 나타내는 바와 같이, 제 2 반도체 부품(23)을 지지한 부품 지지 노즐(12)을 기판(5) 상으로 이동시켜, 제 1 반도체 부품(13)에 대하여 위치 맞춤한다. 제 2 반도체 부품(23)은 제 1 반도체 부품(13)와 동일 구성의 반도체 부품으로서, 상면에 수지층(23b)을 갖는 반도체 칩(23a)의 하면에 접착층(23c)을 형성한 구성으로 되어 있다. 접착층(23c)은 접착층(13c)과 마찬가지로 다이 어태치 필름을 점착함으로써 형성되어 있다. 또한 제 2 반도체 부품(23)을 제 1 반도체 부품(13) 상에 적층한 상태에 있어서 제 1 반도체 부품(13)을 대상으로 한 와이어 본딩의 방해가 되지 않도록, 제 2 반도체 부품(23)의 외형 치수는 제 1 반도체 부품(13)보다도 한 치수 작게 설정되어 있다.
다음으로 도 5(c)에 나타내는 바와 같이, 제 2 반도체 부품(23)을 지지한 부품 지지 노즐(12)을 하강시켜, 접착층(23c)을 제 1 반도체 부품(13)의 표면의 표면 개질된 수지층(13b)에 접촉시킨다. 이어서, 도 5(d)에 나타내는 바와 같이, 부품 지지 노즐(12)에 내장된 가열 수단에 의해 제 2 반도체 부품(23)을 가열하면서 제 2 반도체 부품(23)을 제 1 반도체 부품(13)에 대하여 가압한다. 이로 인해 반경화 상태였던 접착층(23c)의 열경화가 진행한다. 이 때, 제 1 반도체 부품(13)의 수지 표면(13d)은 전공정에서 표면 개질되어 젖음성이 대폭 향상되어 있기 때문에, 반경화 상태의 접착층(23c)은 수지 표면(13a)에서 빠르게 유동하여 수지 표면(13d)의 표면과 양호하게 밀착한다.
그리고 소정의 열압착 시간이 경과한 후, 도 6(a)에 나타내는 바와 같이, 부품 지지 노즐(12)을 상승시켜 제 2 반도체 부품(23)으로부터 이격시킨다. 이로 인해, 기판(5) 상에 있어서 제 1 반도체 부품(13)과 제 2 반도체 부품(23)을 적층한 2층 적층체(15)가 형성된다. 이 때, 도 2(d)와 마찬가지로 접착층(23c)은 수지 표면(13d)과 밀착하여 박리나 위치 어긋남을 일으킬 우려가 없기 때문에, 접착층(23c)이 완전히 열경화하기 전에 부품 지지 노즐(12)을 상승시켜 제 2 반도체 부품(23)으로부터 이격시키는 것이 가능하게 되어 있다. 이로 인해, 마찬가지로 열압착 시간이 단축되어, 생산성을 대폭 향상시킬 수 있다.
이 후, 도 6(b)에 나타내는 바와 같이, 마찬가지로 다른 2층 적층체(15)를 기판(5) 상에 형성하는 작업이 완료됐으면 기판(5)을 경화 공정으로 보낸다. 즉, 2층 적층체(15) 형성 완료 후의 기판(5)은 경화 오븐(14) 내에 수용되어, 소정의 경화 온도로 소정 시간 유지된다. 이로 인해 접착층(23c)의 열경화가 완료되고, 2층 적층체(15)의 형성이 완료된다. 또한, 마찬가지로 도 5(d)에 나타내는 열압착 과정에 있어서 충분히 열경화 반응이 진행하고 있는 경우에는, 도 6(c)의 별도 공정에 의한 경화 공정은 생략할 수도 있다.
이 후, 2층 적층체(15)가 형성된 기판(5)은 와이어 본딩 공정으로 보내지고, 도 6(d)에 나타내는 바와 같이, 반도체 칩(13a, 23a)의 외연부에 형성된 접속용 단자와 기판(5)의 전극을 본딩 와이어(16)에 의해 접속하여, 기판(5) 상에 두 개의 전자 부품을 적층한 칩온칩 구조의 실장체가 완성된다.
상술한 칩온칩 구조의 실장체를 형성하기 위한 부품 접합에서는, 플라즈마 처리에 의해 수지층의 표면 개질을 수행함으로써, 반도체 부품에 미리 설치된 접착층과 수지층의 밀착성을 향상시키도록 하고 있다. 이로 인해, 다이 어태치 필름에 의해 부품 접합을 수행하는 경우에 적용되고 있던 종래의 프로세스와 비교하여, 부품 접합에 요하는 시간을 대폭 단축하여, 열압착 공정의 생산성 향상을 실현할 수 있다.
(실시예 2)
도 7, 도 8, 도 9, 도 10은 본 발명의 실시예 2의 부품 적층 방법의 공정 설명도이다. 이 부품 적층 방법에서는, 한 쪽 면에 수지층을 가지고 다른 쪽 면에 열경화성의 접착층을 갖는 복수의 부품을, 기판(5) 상에서 적층하는 것이다. 본 실시예 2에서는 두 개의 반도체 부품을 스페이서(24)를 통하여 적층하는 예를 나타내고 있다.
도 7(a)에 있어서, 부품 실장 장치(9)의 반송 기구(11)에 지지된 기판(5)에는 실시예 1에 나타내는 것과 동일한 제 1 반도체 부품(13)이 접합되어 있다. 제 1 반도체 부품(13)의 기판(5)으로의 접합은, 실시예 1에서 도 1 내지 도 4로 나타내는 방법과 동일한 과정으로 수행된다.
이어서, 도 7(b)에 나타내는 바와 같이, 스페이서(24)를 지지한 부품 지지 노즐(12)을 기판(5) 상으로 이동시켜, 제 1 반도체 부품(13)에 대하여 위치 맞춤한다. 스페이서(24)는, 유사한 외형 치수를 갖는 두 개의 반도체 부품을 적층하는 구성의 반도체 장치에 있어서, 하층 부품의 와이어 본딩을 가능하게 하기 위한 극간을 확보하는 것을 목적으로 하여 두 개의 부품 사이에 개재시키는 용도로 이용된다. 스페이서(24)는 수지제의 수지판(24a)의 하면에 접착층(24b)을 형성한 구성으로 되어 있다. 접착층(24b)은 접착층(13c)과 마찬가지로 다이 어태치 필름을 점착함으로써 형성되어 있다.
다음으로 도 7(c)에 나타내는 바와 같이, 스페이서(24)를 지지한 부품 지지 노즐(12)을 하강시켜, 접착층(24b)을 제 1 반도체 부품(13)의 표면의 표면 개질된 수지층(13b)에 접촉시킨다. 이어서, 도 7(d)에 나타내는 바와 같이, 부품 지지 노즐(12)에 내장된 가열 수단에 의해 스페이서(24)를 가열하면서 스페이서(24)를 제 1 반도체 부품(13)을 대하여 가압한다. 이로 인해 반경화 상태였던 접착층(24b)의 열경화를 진행시킨다. 이 때, 제 1 반도체 부품(13)의 수지 표면(13d)은 전공정에서 표면 개질되어 젖음성이 대폭 향상되어 있기 때문에, 반경화 상태의 접착층(24b)은 수지 표면(13d)에서 빠르게 유동하여 수지 표면(13d)의 표면과 양호하게 밀착한다.
그리고 소정의 열압착 시간이 경과한 후, 도 8(a)에 나타내는 바와 같이, 부품 지지 노즐(12)을 상승시켜 스페이서(24)로부터 이격시킨다. 이로 인해, 기판(5) 상에 있어서 제 1 반도체 부품(13)과 스페이서(24)를 적층한 2층 적층체(25)가 형성된다. 이 때, 도 2(d)와 마찬가지로 접착층(24b)은 수지 표면(13d)과 밀착하여 박리나 위치 어긋남을 일으킬 우려가 없기 때문에, 접착층(24b)이 완전히 열경화하기 전에 부품 지지 노즐(12)을 상승시켜 스페이서(24)로부터 이격시키는 것이 가능하게 되어 있다. 이로 인해, 마찬가지로 열압착 시간이 단축되어, 생산성을 대폭 향상시킬 수 있다.
이 후, 도 8(b)에 나타내는 바와 같이, 마찬가지로 다른 2층 적층체(25)를 기판(5) 상에 형성하는 작업이 완료됐으면 기판(5)을 경화 공정으로 보낸다. 즉, 2층 적층체(25) 형성 완료 후의 기판(5)은 경화 오븐(14) 내에 수용되어, 소정의 경화 온도로 소정 시간 유지된다. 이로 인해 접착층(24b)의 열경화가 완료되고, 2층 적층체(25)의 형성이 완료된다.
이 후, 2층 적층체(25)가 형성된 기판(5)은 다시 플라즈마 처리 장치에 보내지고, 도 4(a)에 나타내는 바와 같이, 플라즈마 처리 장치(1) 내의 하부 전극(3) 상에 재치된다. 그리고 도 4(b)에 나타내는 바와 같이, 처리실(2)에서 플라즈마 방전을 발생시킴으로써, 수지층인 수지층(24a)의 상면이 플라즈마 처리에 의해 표면 개질된다. 이 후 표면 개질 후의 기판(5)은, 도 9(a)에 나타내는 바와 같이 다시 부품 실장 장치(9)로 보내져 반송 기구(11)에 지지된다.
이어서, 도 9(b)에 나타내는 바와 같이, 제 3 반도체 부품(26)을 지지한 부품 지지 노즐(12)을 기판(5) 상으로 이동시켜, 2층 적층체(25)에 대하여 위치 맞춤한다. 제 3 반도체 부품(26)은 제 1 반도체 부품(13)와 동일 구성의 반도체 부품으로서, 상면에 수지층(26b)을 갖는 반도체 칩(26a)의 하면에 접착층(26c)을 형성한 구성으로 되어 있다. 접착층(26c)은 접착층(13c)과 마찬가지로 다이 어태치 필름을 점착함으로써 형성되어 있다.
다음으로 도 9(c)에 나타내는 바와 같이, 제 3 반도체 부품(26)을 지지한 부품 지지 노즐(12)을 하강시켜, 접착층(26c)을 스페이서(24)의 표면의 표면 개질된 수지판(24a)에 접촉시킨다. 이어서, 도 9(d)에 나타내는 바와 같이, 부품 지지 노즐(12)에 내장된 가열 수단에 의해 제 3 반도체 부품(26)을 가열하면서 제 3 반도체 부품(26)을 스페이서(24)에 대하여 가압한다. 이로 인해 반경화 상태였던 접착층(26c)의 열경화를 진행시킨다. 이 때, 스페이서(24)의 수지판(24a)은 전공정에서 표면 개질되어 젖음성이 대폭 향상되어 있기 때문에, 반경화 상태의 접착층(26c)은 수지 표면(24a)에서 빠르게 유동하여 수지판(24a)과 양호하게 밀착한다.
그리고 소정의 열압착 시간이 경과한 후, 도 10(a)에 나타내는 바와 같이, 부품 지지 노즐(12)을 상승시켜 제 3 반도체 부품(26)으로부터 이격시킨다. 이로 인해, 기판(5) 상에 있어서 2층 적층체(25) 상에 제 3 반도체 부품(26)을 더 적층한 3층 적층체(27)가 형성된다. 이 때, 도 2(d)와 마찬가지로 접착층(26c)은 수지 판(24a)과 밀착하여 박리나 위치 어긋남을 일으킬 우려가 없기 때문에, 접착층(26c)이 완전히 열경화하기 전에 부품 지지 노즐(12)을 상승시켜 제 3 반도체 부품(26)으로부터 이격시키는 것이 가능하게 되어 있다. 이로 인해, 마찬가지로 열압착 시간이 단축되어, 생산성을 대폭 향상시킬 수 있다.
이 후, 도 10(b)에 나타내는 바와 같이, 마찬가지로 다른 3층 적층체(27)를 기판(5) 상에 형성하는 작업이 완료됐으면 기판(5)을 경화 공정으로 보낸다. 즉, 3층 적층체(27) 형성 완료 후의 기판(5)은 경화 오븐(14) 내에 수용되어, 소정의 경 화 온도로 소정 시간 유지된다. 이로 인해 접착층(26c)의 열경화가 완료되고, 3층 적층체(27)의 형성이 완료된다. 또한, 마찬가지로 도 9(d)에 나타내는 열압착 과정에 있어서 충분히 열경화 반응이 진행하고 있는 경우에는, 도 10(c)의 별도 공정에 의한 경화 공정은 생략할 수도 있다.
이 후, 3층 적층체(27)가 형성된 기판(5)은 와이어 본딩 공정으로 보내져, 도 10(d)에 나타내는 바와 같이 반도체 칩(13a, 26a)의 외연부에 형성된 접속용 단자와 기판(5)의 전극을 본딩 와이어(28)에 의해 접속하여, 기판(5) 상에 두 개의 제 1 반도체 부품(13), 제 3 반도체 부품(26)을 3층 적층체(27)를 통하여 적층한 칩온칩 구조의 실장체가 완성된다.
상술한 부품 적층 방법에서는, 기판(5)에 제 1 부품으로서의 제 1 반도체 부품(13)을 탑재하고, 산소 가스 혹은 아르곤 가스를 플라즈마 발생용 가스로서 이용한 플라즈마 처리에 의해 제 1 반도체 부품(13)의 수지층(13b)의 표면 개질을 수행하고, 가열 수단을 갖는 부품 지지 노즐(12)에 의해 제 2 부품으로서의 스페이서(24)를 지지하여, 표면 개질된 수지층(13b)에 스페이서(24)의 접착층(24b)을 접촉시키고, 접착층(24b)을 가열 수단에 의해 가열하여 열경화시키는 프로세스를 채용하고 있다. 그리고, 스페이서(24)의 접착층(24b)이 완전히 열경화하기 전에, 부품 지지 노즐(12)을 스페이서(24)로부터 이격시키도록 하고 있다.
마찬가지로 2층 적층체(25) 상에 제 3 반도체 부품(26)을 적층하는 공정에서는, 스페이서(24)가 제 1 부품에, 제 3 반도체 부품(26)이 제 2 부품에 각각 해당하고, 이들 2부품의 적층에는 상술과 동일한 프로세스가 적용되고 있다. 즉 본 실 시예 2에 나타내는 부품 적층 방법에서는, 적어도 제 1 부품 및 제 2 부품을 포함하는 복수의 부품을 대상으로 하고 있다. 이 부품 적층 방법에서도 실시예 1과 동일한 효과를 각 계층마다 얻을 수 있으며, 적층되는 계층수가 많아짐에 따라 그 효과는 특히 현저해진다.
본 발명을 상세하게 또한 특정의 실시예를 참조하여 설명하였으나, 본 발명의 정신과 범위를 벗어나지 않는 한 다양한 변경이나 수정을 가할 수 있다는 것은 당업자에게 있어 자명하다. 본 발명은 2006년 2월 28일 출원된 일본 특허 출원 제 2006-051729호에 기초한 것으로서, 그 내용은 여기에 참조로서 포함된다.
본 발명의 부품 접합 방법 및 부품 적층 방법은 열압착 공정의 생산성 향상을 실현할 수 있다는 효과를 가지며, 표면에 수지층을 갖는 기판에 열경화성의 접착층을 갖는 반도체 부품을 열압착에 의해 접합하는 분야에서 유용하다.

Claims (5)

  1. 표면에 수지층을 갖는 기판에 열경화성의 접착층을 갖는 반도체 부품을 상기 접착층을 통하여 접합하는 부품 접합 방법으로서,
    플라즈마 처리에 의해 상기 수지층의 표면 개질을 수행하고,
    부품 지지 노즐에 의해 상기 반도체 부품을 지지하고,
    표면 개질된 상기 수지층에 상기 접착층을 접촉시키고,
    상기 접착층을 가열 수단에 의해 가열하여 열경화시키는 것을 특징으로 하는 부품 접합 방법.
  2. 제1항에 있어서,
    상기 접착층이 완전히 열경화하기 전에, 상기 부품 지지 노즐을 상기 반도체 부품으로부터 이격시키는 것을 특징으로 하는 부품 접합 방법.
  3. 한 쪽 면에 수지층을 가지고 다른 쪽 면에 열경화성의 접착층을 가지며 적어도 제 1 부품 및 제 2 부품을 포함하는 복수의 부품을 기판 상에서 적층하는 부품 적층 방법으로서,
    상기 기판에 상기 제 1 부품을 탑재하고,
    플라즈마 처리에 의해 상기 제 1 부품의 수지층의 표면 개질을 수행하고,
    부품 지지 노즐에 의해 상기 제 2 부품을 지지하고,
    표면 개질된 상기 제 1 부품의 수지층에 상기 제 2 부품의 접착층을 접촉시키고,
    상기 제 2 부품의 접착층을 가열 수단에 의해 가열하여 열경화시키는 것을 특징으로 하는 부품 적층 방법.
  4. 제3항에 있어서,
    상기 제 2 부품의 접착층이 완전히 열경화하기 전에, 상기 부품 지지 노즐을 상기 제 2 부품으로부터 이격시키는 것을 특징으로 하는 부품 적층 방법.
  5. 표면에 수지층을 갖는 기판에 열경화성의 접착층을 갖는 반도체 부품을 상기 접착층을 통하여 접합한 부품 접합 구조체로서,
    플라즈마 처리에 의해 상기 수지층의 표면 개질을 수행하고,
    부품 지지 노즐에 의해 상기 반도체 부품을 지지하고,
    표면 개질된 상기 수지층에 상기 접착층을 접촉시키고,
    상기 접착층을 가열 수단에 의해 가열하여 열경화시킨 부품 접합 구조체.
KR1020087018230A 2006-02-28 2007-02-09 부품 접합 방법, 부품 적층 방법, 및 부품 접합 구조체 KR20080106168A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006051729A JP4844168B2 (ja) 2006-02-28 2006-02-28 部品接合方法および部品積層方法
JPJP-P-2006-00051729 2006-02-28

Publications (1)

Publication Number Publication Date
KR20080106168A true KR20080106168A (ko) 2008-12-04

Family

ID=38458874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087018230A KR20080106168A (ko) 2006-02-28 2007-02-09 부품 접합 방법, 부품 적층 방법, 및 부품 접합 구조체

Country Status (6)

Country Link
US (1) US8614118B2 (ko)
JP (1) JP4844168B2 (ko)
KR (1) KR20080106168A (ko)
CN (1) CN101395707B (ko)
TW (1) TW200741910A (ko)
WO (1) WO2007099759A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100151114A1 (en) * 2008-12-17 2010-06-17 Zimmer, Inc. In-line treatment of yarn prior to creating a fabric
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US20120109301A1 (en) 2010-11-03 2012-05-03 Zimmer, Inc. Modified Polymeric Materials And Methods Of Modifying Polymeric Materials
US10649497B2 (en) * 2014-07-23 2020-05-12 Apple Inc. Adaptive processes for improving integrity of surfaces
WO2016014047A1 (en) 2014-07-23 2016-01-28 Apple Inc. Adaptive processes for improving integrity of surfaces
US10083896B1 (en) 2017-03-27 2018-09-25 Texas Instruments Incorporated Methods and apparatus for a semiconductor device having bi-material die attach layer
USD953183S1 (en) 2019-11-01 2022-05-31 Nvent Services Gmbh Fuel sensor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185994A (ja) * 1985-02-13 1986-08-19 信越化学工業株式会社 耐熱性フレキシブルプリント配線用基板およびその製造方法
EP0954208A4 (en) 1996-12-27 2002-09-11 Matsushita Electric Ind Co Ltd METHOD AND DEVICE FOR FIXING AN ELECTRONIC COMPONENT ON A CIRCUIT BOARD
JP3012575B2 (ja) * 1997-10-03 2000-02-21 九州日本電気株式会社 Ｌｏｃ型半導体装置の製造方法
JP3427702B2 (ja) * 1997-11-12 2003-07-22 松下電器産業株式会社 電子部品のプラズマ処理装置
JPH11251335A (ja) * 1998-03-04 1999-09-17 Oki Electric Ind Co Ltd 半導体素子の実装装置及びその実装方法
JP4240711B2 (ja) 1999-12-27 2009-03-18 日立化成工業株式会社 ダイボンディング用接着フィルム及び半導体装置の製造方法
AU776266C (en) * 2000-01-31 2006-01-05 Diagnoswiss S.A. Method for fabricating micro-structures with various surface properties in multilayer body by plasma etching
JP2003264205A (ja) * 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4067507B2 (ja) * 2003-03-31 2008-03-26 三洋電機株式会社 半導体モジュールおよびその製造方法
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2005251779A (ja) * 2004-03-01 2005-09-15 Mitsui Chemicals Inc 接着フィルムおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
WO2007099759A1 (ja) 2007-09-07
CN101395707A (zh) 2009-03-25
US8614118B2 (en) 2013-12-24
CN101395707B (zh) 2013-04-24
TW200741910A (en) 2007-11-01
JP4844168B2 (ja) 2011-12-28
US20090035892A1 (en) 2009-02-05
JP2007234713A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
KR20080106168A (ko) 부품 접합 방법, 부품 적층 방법, 및 부품 접합 구조체
JP5161732B2 (ja) 半導体装置の製造方法
JP2010245412A (ja) 半導体集積回路装置の製造方法
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JP2010153498A (ja) 樹脂封止パッケージ及びその製造方法
US9635756B2 (en) Circuit board incorporating semiconductor IC and manufacturing method thereof
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
CN114050113A (zh) 封装方法
JP6017398B2 (ja) 半導体装置の製造方法
JP2011514686A (ja) チップをウェハ上にボンディングするための方法
JP2009224437A (ja) 薄膜電子デバイスの製造装置及び薄膜電子デバイスの製造方法
JP2009260226A (ja) 半導体装置の製造方法
JP2002170919A (ja) 半導体チップの積層実装方法
JP2013065761A (ja) 半導体装置の製造方法および半導体装置の製造装置
TW200921808A (en) Bubble exclusion method for chip adhesive layer of semiconductor packaging
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
TWI425580B (zh) 製造半導體晶片封裝模組之方法
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
TWI248652B (en) Chip bonding process
TW201320281A (zh) 記憶裝置、半導體裝置及半導體裝置之製造方法
US20230321752A1 (en) Workpiece separation device and workpiece separation method
JP2013016577A (ja) 半導体装置の製造方法
Long et al. A Study to Reduce Molding Film Defects During Vacuum Lamination Process
JP2002313825A (ja) ベアチップ実装方法及びベアチップ処理装置
JPH10340927A (ja) 半導体装置の製造方法およびボンディング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right