JP2002313825A - ベアチップ実装方法及びベアチップ処理装置 - Google Patents

ベアチップ実装方法及びベアチップ処理装置

Info

Publication number
JP2002313825A
JP2002313825A JP2001113878A JP2001113878A JP2002313825A JP 2002313825 A JP2002313825 A JP 2002313825A JP 2001113878 A JP2001113878 A JP 2001113878A JP 2001113878 A JP2001113878 A JP 2001113878A JP 2002313825 A JP2002313825 A JP 2002313825A
Authority
JP
Japan
Prior art keywords
bare chip
semiconductor substrate
resin
substrate surface
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001113878A
Other languages
English (en)
Inventor
Akimasa Okaji
昭昌 岡地
Nobuhiro Hanai
信洋 花井
Toshihiro Murayama
敏宏 村山
Noriyuki Honda
位行 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001113878A priority Critical patent/JP2002313825A/ja
Publication of JP2002313825A publication Critical patent/JP2002313825A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】ベアチップの半導体基板面とコーティングされ
た樹脂との間の密着性を向上させ得るベアチップ実装方
法を提供する。 【解決手段】本発明のベアチップ実装方法においては、
基板40に表面実装されたベアチップ42の半導体基板
面43に非接触洗浄処理を施し、非接触洗浄処理に連続
して少なくともベアチップ42の半導体基板面43に樹
脂コーティング処理46を施す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ベアチップ実装方
法及びベアチップ処理装置に関する。
【0002】
【従来の技術】部品実装密度の増加に伴い、ベアチップ
の使用が進められている。ここで、ベアチップとは、ウ
エハを個々の素子単位に分割した半導体チップを指し、
パッケージに封止されていないものである。通常、ベア
チップは、ワイヤボンディング方式やフェースダウンボ
ンディング方式にて基板に実装される。更に、基板のベ
アチップが実装された部分は樹脂で被覆される。そし
て、この基板は、例えばマザーボードに取り付けられ、
あるいは又、LSI内蔵基板として用いられる。
【0003】フェースダウンボンディング方式にてベア
チップを基板に実装した状態においては、ベアチップの
半導体基板面(ウエハの裏面に相当する)が露出してい
る。それ故、プラズマ洗浄処理や紫外線照射洗浄処理と
いった非接触洗浄処理法に基づきベアチップの半導体基
板面を洗浄する。その後、スクリーン印刷法やディスペ
ンサ法に基づき、露出したベアチップの半導体基板面を
含むベアチップ全体に対して樹脂コーティング処理を行
う。
【0004】
【発明が解決しようとする課題】ところで、従来の技術
においては、ベアチップの半導体基板面を洗浄処理した
後、樹脂コーティング処理を行うまで、ベアチップの半
導体基板面は、長時間、外気に晒されている。その結
果、ベアチップの半導体基板面の状態が劣化し、本来の
洗浄効果が低下してしまう。このような洗浄効果の低下
は、ベアチップの半導体基板面とコーティングされた樹
脂との間の密着性の低下をもたらす。特に、LSI内蔵
基板にあっては、ベアチップの半導体基板面とコーティ
ングされた樹脂との間の密着性の向上は、信頼性の観点
から重要である。
【0005】また、ベアチップの半導体基板面上にコー
ティングされた樹脂の厚さは、通常、0.1〜0.3m
m程度と厚い。このように樹脂の厚さが厚いと、LSI
内蔵基板全体の厚さが厚くなってしまうといった問題が
ある。然るに、従来の技術においては、ベアチップの半
導体基板面とコーティングされた樹脂との間の密着性の
観点から、樹脂の厚さを薄くすることは困難である。
【0006】従って、本発明の目的は、ベアチップの半
導体基板面とコーティングされた樹脂との間の密着性を
向上させ得るベアチップ実装方法、及び、ベアチップ処
理装置を提供することにある。
【0007】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のベアチップ実装方法は、基板に表面実装さ
れたベアチップの半導体基板面に非接触洗浄処理を施
し、非接触洗浄処理に連続して少なくともベアチップの
半導体基板面に樹脂コーティング処理を施すことを特徴
とする。
【0008】本発明のベアチップ実装方法においては、
非接触洗浄処理に連続して少なくともベアチップの半導
体基板面に樹脂コーティング処理を施すので、半導体基
板面が清浄な状態での樹脂コーティング処理が可能とな
り、半導体基板面と樹脂との間の密着性の向上を図るこ
とができる。
【0009】尚、樹脂は、ベアチップの半導体基板面上
から基板上にかけてコーティングされていてもよい。
【0010】本発明のベアチップ実装方法における非接
触洗浄処理として、減圧あるいは大気圧雰囲気における
プラズマ洗浄処理、若しくは、紫外線照射洗浄処理を挙
げることができる。プラズマ洗浄処理にあっては、例え
ば平行平板プラズマ装置を使用し、アルゴン(Ar)ガ
スを放電用ガスとして用い、スパッタ作用によってベア
チップの半導体基板面上の汚染物の除去、半導体基板面
の活性化、親水性の付与を行うことができる。また、紫
外線照射洗浄処理にあっては、例えば、低圧水銀灯から
の185nmや254nmの波長の紫外線によって酸素
を励起させ、生成するオゾンや発生期状態の酸素によっ
て有機性の汚染物を分解、酸化除去し、また、半導体基
板面の活性化、親水性の付与を行うことができる。
【0011】本発明のベアチップ実装方法にあっては、
樹脂コーティング処理をスクリーン印刷法若しくはディ
スペンサ法に基づき行うことが好ましい。尚、これらの
方法は周知の方法とすることができる。
【0012】更には、本発明のベアチップ実装方法にあ
っては、非接触洗浄処理後の半導体基板面を外気に晒す
こと無く、少なくともベアチップの半導体基板面に樹脂
コーティング処理を施すことが好ましく、そのために
は、非接触洗浄処理及び樹脂コーティング処理を同一処
理室内で行うことが望ましい。尚、処理室の雰囲気は、
採用する非接触洗浄方法に依存する。即ち、非接触洗浄
処理を減圧雰囲気で行う場合には、樹脂コーティング処
理も減圧雰囲気で行えばよいし、非接触洗浄処理を大気
圧雰囲気で行う場合には、樹脂コーティング処理も大気
圧雰囲気で行えばよい。また、非接触洗浄処理を不活性
ガス雰囲気で行う場合には、樹脂コーティング処理も不
活性ガス雰囲気で行えばよい。
【0013】上記の目的を達成するための本発明のベア
チップ処理装置は、(A)減圧雰囲気とし得る処理室
と、(B)該処理室内に配設され、ベアチップが実装さ
れた基板を載置するステージと、(C)該処理室内に配
設され、ベアチップの半導体基板面を洗浄するためのプ
ラズマ洗浄装置と、(D)該処理室内に配設され、少な
くともベアチップの半導体基板面に樹脂コーティング処
理を施すためのディスペンサ装置、を備えていることを
特徴とする。
【0014】本発明のベアチップ処理装置においては、
プラズマ洗浄に連続して少なくともベアチップの半導体
基板面に樹脂コーティング処理を施すので、半導体基板
面が清浄な状態での樹脂コーティングが可能となり、半
導体基板面と樹脂との間の密着性の向上を図ることがで
きる。
【0015】プラズマ洗浄装置として、例えば平行平板
電極を備え、アルゴン(Ar)ガスを放電用ガスとして
用い、スパッタ作用によってベアチップの半導体基板面
上の汚染物を除去する装置を例示することができる。
尚、この場合には、一方の電極がステージに相当する。
ディスペンサ装置は、周知のディスペンサ装置とするこ
とができる。
【0016】尚、本発明のベアチップ実装方法を実施す
るためのベアチップ処理装置は、本発明のベアチップ処
理装置に限定されない。
【0017】本発明における基板として、片面あるいは
両面に配線が形成されたリジッド基板、メタルコア基
板、メタルベース基板、セラミックス基板を例示するこ
とができる。これらの各種の基板の製造方法は従来の方
法とすればよい。リジッド基板を構成する基材の構成
は、本質的には任意であり、例えば、ガラス布/エポキ
シ樹脂、ガラス不織布/エポキシ樹脂、ガラス布/ガラ
ス不織布/エポキシ樹脂、合成繊維/エポキシ樹脂、ガ
ラス布/ポリイミド樹脂、ガラス布/変性ポリイミド樹
脂、ガラス布/エポキシ変性ポリイミド樹脂、ガラス布
/ビスマレイミド/トリアジン/エポキシ樹脂、ガラス
布/フッ素系樹脂、ガラス布/PPO(ポリフェニレン
オキサイド)樹脂、ガラス布/PPE(ポリフェニレン
エーテル)樹脂の組合せを例示することができる。配線
は、配線に要求される仕様に基づき、例えば、70μm
厚、35μm厚、18μm厚、12μm厚、9μm厚の
銅箔にエッチング加工を行って形成してもよいし、この
ような厚さの銅箔にパネルメッキを施した後、エッチン
グ加工を施すサブトラクト法にて形成してもよく、更に
は、このような厚さの銅箔にパターンメッキを施した
後、エッチング加工を施すセミアディティブ法や、基材
上に直接パターンメッキを行うフルアディティブ法にて
形成してもよい。
【0018】ベアチップの実装方式として、はんだ接合
を用いるフリップチップ方式、はんだを用いずにベアチ
ップ電極に設けられた金属バンプと基板回路とを導電性
樹脂や異方性導電樹脂を用いて電気的に接続する方法、
絶縁性の熱硬化型樹脂あるいは紫外線硬化型樹脂を用
い、これらの樹脂の収縮応力によりベアチップを圧着す
るマイクロバンプボンディング方式を挙げることができ
る。また、接着剤を用いずに、超音波を用いて金属バン
プと基板回路を金属結合させて電気的に接続させる方式
も可能である。
【0019】ベアチップが実装された基板それ自体がプ
リント配線板として機能する形態もあるし、ベアチップ
が実装された基板がCSP(Chip Scale Package ある
いはChip Size Package)として機能し、この基板をマ
ザーボード(プリント配線板)に取り付ける形態もある
し、CSPをマルチチップモジュール(MCM)化し、
かかるモジュールをマザーボード(プリント配線板)に
取り付ける形態もある。あるいは又、ベアチップが実装
された基板上に、絶縁層及び配線層を積層することによ
り、LSI内蔵基板として用いることもできる。
【0020】本発明における樹脂として、エポキシ系樹
脂やシリコーン系樹脂、フェノール系樹脂といった各種
熱硬化性樹脂、液晶ポリマー系樹脂、フッ素系樹脂、熱
可塑性ポリイミド樹脂、ポリエーテルサルフォン(PE
S)樹脂といった各種熱可塑性樹脂、エポキシ系樹脂、
感光性ポリイミド樹脂、ベンゾシクロブテン(BCB)
樹脂といった各種紫外線(UV)硬化型樹脂を挙げるこ
とができる。樹脂には、フィラー等の各種添加物が添加
されていてもよい。
【0021】樹脂の線膨張率αは、半導体基板の線膨張
率よりも大きく、基板の線膨張率よりも小さいことが望
ましく、具体的には、例えば、熱硬化性樹脂を用いる場
合、硬化後のガラス転移点以下の温度における線膨張率
が5〜60×10-6/゜C程度であることが望ましい。
このような線膨張率を有する樹脂を用いることによっ
て、半導体基板と基板とが直接接触する場合と比較し
て、熱ストレスによって発生する応力の緩和を図ること
ができ、ベアチップが実装された基板の信頼性の向上を
図ることができる。
【0022】また、実装完了後における樹脂の厚さ(即
ち、熱硬化性樹脂や紫外線硬化型樹脂を用いる場合、硬
化後の樹脂の厚さ、また、熱可塑性樹脂を用いる場合、
乾燥後の樹脂の厚さ)は、5×10-6m以上であって5
×10-5m以下とすることが好ましい。樹脂と半導体基
板面との密着性が向上するが故に、従来よりも1/2以
下の樹脂厚とすることが可能となる。そして、樹脂厚を
このように薄くできるが故に、LSI内蔵基板全体の厚
さが厚くなってしまうといった問題の発生を回避するこ
とができる。
【0023】半導体基板として、シリコン半導体基板や
化合物半導体基板を挙げることができる。
【0024】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態(以下、実施の形態と略称する)に基づき本発
明を説明する。
【0025】(実施の形態1)本発明のベアチップ実装
方法の実施に適したベアチップ処理装置の概念図を図1
に示す。基板40は、片面に配線、電極部41が形成さ
れたガラスエポキシ基板から構成されている。ベアチッ
プ42は、例えば、バンプ44を用いたフリップチップ
方式にて基板40に設けられた電極部41に取り付けら
れて、基板40に実装されている。ベアチップ42と基
板40との間には、接着用樹脂45を介在させてもよ
い。
【0026】ベアチップ処理装置は、処理室10と、ベ
アチップ42が実装された基板40を載置するステージ
11A,11Bと、ベアチップ42の半導体基板面43
を洗浄するためのプラズマ洗浄装置20と、少なくとも
ベアチップ42の半導体基板面43に樹脂コーティング
処理を施すためのディスペンサ装置30から構成されて
いる。ステージ11A,11B、プラズマ洗浄装置20
及びディスペンサ装置30は、処理室10内に配設され
ている。更には、プラズマ洗浄装置20及びステージ1
1Aと、ディスペンサ装置30及びステージ11Bと
は、処理室10内で異なる領域、即ち、処理部10A及
び処理部10Bに配設されている。プラズマ洗浄装置2
0は平行平板電極方式であり、一方の平行平板電極21
は、処理部10Aの上部に配設されている。また、ステ
ージ11Aは、他方の平行平板電極を兼ねており、高周
波電源22に接続されている。プラズマ洗浄装置20
は、減圧下で動作する方式であってもよいし、大気圧雰
囲気にて動作する方式であってもよいが、実施の形態1
においては後者の方式を採用した。処理部10Aには、
処理部10Aにアルゴンガスを導入するための配管23
が設けられている。
【0027】実施の形態1のベアチップ実装方法におい
ては、先ず、基板40に表面実装されたベアチップ42
の半導体基板面43に非接触洗浄処理、具体的には、プ
ラズマ洗浄処理を施す。具体的には、扉を介して搬送手
段(これらは図示せず)によって基板40を処理室10
に搬入し、ステージ11Aに載置する。そして、表1に
例示する条件にてプラズマ洗浄処理を行う。
【0028】[表1] アルゴンガス流量 :5ミリリットル/分 処理部10Aの圧力:大気圧 高周波電源出力 :500W 洗浄時間 :10〜120秒
【0029】その後、ステージ11Aに載置された基板
40を、図示しない搬送手段によってディスペンサ装置
30の直下に位置するステージ11B搬送する。そし
て、少なくともベアチップ42の半導体基板面42にデ
ィスペンサ装置30を用いて樹脂コーティング処理を施
す。これによって、ベアチップ42の半導体基板面42
から基板40の表面にかけて樹脂層46を形成すること
ができる。こうして、非接触洗浄処理後の半導体基板面
を外気に晒すこと無く、少なくともベアチップ42の半
導体基板面43に樹脂コーティング処理を連続的に施す
ことができる。樹脂として、熱硬化性樹脂であるエポキ
シ系樹脂を用いた。尚、この樹脂の硬化後のガラス転移
点以下の温度における線膨張率は、約30〜50×10
-6/゜Cである。また、硬化後の樹脂層46の厚さが2
0〜25μmとなるようにディスペンサ装置30を設定
した。
【0030】その後、ステージ11Bに載置された基板
40を搬送手段によって扉(これらは図示せず)を介し
て処理室10から搬出し、硬化炉(図示せず)を用いて
樹脂層46を硬化させる。
【0031】尚、紫外線硬化型樹脂を用いる場合には、
基板40を処理室10から搬出した後、紫外線硬化装置
を用いて樹脂層46を硬化させればよい。また、熱可塑
性樹脂を用いる場合には、基板40を処理室10から搬
出した後、乾燥装置を用いて樹脂層46を乾燥させれば
よい。
【0032】実施の形態1において、非接触洗浄処理と
して、プラズマ洗浄処理装置20を用いたプラズマ洗浄
処理の代わりに、図2に概念図を示すように、紫外線照
射装置24を用いた紫外線照射洗浄処理を行ってもよ
い。尚、図2中、参照番号25は紫外線ランプ(例え
ば、低圧水銀灯)である。この紫外線ランプ25から射
出された185nmや254nmの波長の紫外線によっ
てベアチップ42の半導体基板面43を照射すること
で、紫外線照射洗浄処理を行うことができる。
【0033】あるいは又、実施の形態1において、樹脂
コーティング処理を、ディスペンサ装置30を用いたデ
ィスペンサ法による代わりに、図3あるいは図4に概念
図を示すように、スクリーン印刷装置31を用いたスク
リーン印刷法にて行ってもよい。尚、図3及び図4中、
参照番号32はスクリーン、参照番号33はスキージ、
参照番号46Aは印刷すべき樹脂である。
【0034】(実施の形態2)実施の形態2は、本発明
のベアチップ処理装置及びベアチップ実装方法に関す
る。本発明のベアチップ処理装置の概念図を図5に示
す。このベアチップ処理装置は、処理室10と、ベアチ
ップ42が実装された基板40を載置するステージ11
と、ベアチップ42の半導体基板面43を洗浄するため
のプラズマ洗浄装置20と、少なくともベアチップ42
の半導体基板面43に樹脂コーティング処理を施すため
のディスペンサ装置30から構成されている。ステージ
11、プラズマ洗浄装置20及びディスペンサ装置30
は、処理室10内に配設されている。更には、実施の形
態1にて説明したベアチップ処理装置と異なり、プラズ
マ洗浄装置20、ディスペンサ装置30及びステージ1
1は、同じ領域に配設されている。即ち、プラズマ洗浄
装置20とディスペンサ装置30とは組み合わせて配置
されている。プラズマ洗浄装置20は平行平板電極方式
であり、一方の平行平板電極21は、処理室10の上部
に配設されている。また、ステージ11は、他方の平行
平板電極を兼ねており、高周波電源22に接続されてい
る。実施の形態2にあっては、プラズマ洗浄装置20
は、減圧下で動作する方式である。処理室10には、処
理室10にアルゴンガスを導入するための配管23が設
けられている。
【0035】実施の形態2のベアチップ実装方法におい
ては、先ず、基板40に表面実装されたベアチップ42
の半導体基板面43に非接触洗浄処理、具体的には、プ
ラズマ洗浄処理を施す。具体的には、扉を介して搬送手
段(これらは図示せず)によって基板40を処理室10
に搬入し、ステージ11Aに載置する。そして、表2に
例示する条件にてプラズマ洗浄処理を行う。
【0036】[表2] アルゴンガス流量:5ミリリットル/分 処理室の圧力 :10Pa 高周波電源出力 :500W 洗浄時間 :10〜120秒
【0037】その後、ディスペンサ装置30を作動させ
て、少なくともベアチップ42の半導体基板面42に樹
脂コーティング処理を施す。尚、処理室10内は減圧状
態にあるので、ディスペンサ装置30に設けられた開閉
機構(図示せず)を開くことによって、外部と処理室1
0内の圧力差に基づきディスペンサ装置30から樹脂が
排出される。これによって、ベアチップ42の半導体基
板面42から基板40の表面にかけて樹脂層46を形成
することができる。こうして、非接触洗浄処理後の半導
体基板面を外気に晒すこと無く、少なくともベアチップ
42の半導体基板面43に樹脂コーティング処理を連続
的に施すことができる。尚、実施の形態2においては、
実施の形態1と同じ樹脂を使用した。また、硬化後の樹
脂層46の厚さも、実施の形態1と同じとなるようにデ
ィスペンサ装置30を設定した。
【0038】その後、ステージ11に載置された基板4
0を搬送手段によって扉(これらは図示せず)を介して
処理室10から搬出し、硬化炉(図示せず)を用いて樹
脂層46を硬化させる。尚、紫外線硬化型樹脂を用いる
場合には、基板40を処理室10から搬出した後、紫外
線硬化装置を用いて樹脂層46を硬化させればよい。ま
た、熱可塑性樹脂を用いる場合には、基板40を処理室
10から搬出した後、乾燥装置を用いて樹脂層46を乾
燥させればよい。
【0039】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。実施の形態にて説明したベアチップ処理装置の構
成、構造、ベアチップ実装方法の方法、条件は例示であ
り、適宜変更することができる。
【0040】本発明のベアチップ実装方法によって得ら
れたベアチップ実装基板に基づき、LSI内蔵基板を作
製することができる。具体的には、例えば、ベアチップ
実装基板の上及び下にプリプレグを積層し、これらのプ
リプレグの上及び下に銅張り積層板を積層し、かかる積
層体を加圧下、加熱することによって、プリプレグを硬
化させ、その後、穴開け加工、ビヤホールメッキを行
い、更に、エッチングによる配線形成を行うことで、L
SI内蔵基板を作製することができる。尚、LSI内蔵
基板の製造方法は、このような製造方法に限定するもの
ではない。プリプレグの代わりに、ベアチップ実装基板
の上に絶縁層を印刷、硬化させて、その上に配線層を形
成する、所謂ビルドアップ多層基板製造方法を応用する
ことも可能である。また、層間接続をするためのビヤホ
ールの形成方法として、メッキ法による接続の他に、導
電性ペースト、はんだ、スタッドバンプを用いることも
可能である。
【0041】
【発明の効果】本発明にあっては、ベアチップの半導体
基板面を洗浄処理した後、樹脂コーティング処理を行う
までの時間が短時間であるが故に、ベアチップの半導体
基板面の状態が劣化することを抑制でき、ベアチップの
半導体基板面とコーティングされた樹脂との間の密着性
の低下が生じることがないし、ベアチップの半導体基板
面とコーティングされた樹脂との間に異物等が混入する
といったこともない。従って、高い信頼性を得ることが
でき、特に、LSI内蔵基板への適用に適している。ま
た、ベアチップの半導体基板面をコーティングする樹脂
の厚さを従来よりも薄くできるが故に、LSI内蔵基板
の厚さに関する問題発生を回避できるし、LSI内蔵基
板の設計自由度を高めることができる。また、適切な線
膨張率を有する樹脂を選択することによって、熱ストレ
スによって発生する応力を低下させることが可能とな
り、ベアチップが実装された基板の信頼性の向上を図る
ことができる。
【図面の簡単な説明】
【図1】1つの処理室内にプラズマ洗浄装置とディスペ
ンサ装置が配設された、本発明のベアチップ実装方法の
実施に適した装置の概念図である。
【図2】1つの処理室内に紫外線照射装置とディスペン
サ装置が配設された、本発明のベアチップ実装方法の実
施に適した装置の概念図である。
【図3】1つの処理室内にプラズマ洗浄装置とスクリー
ン印刷装置が配設された、本発明のベアチップ実装方法
の実施に適した装置の概念図である。
【図4】1つの処理室内に紫外線照射装置とスクリーン
印刷装置が配設された、本発明のベアチップ実装方法の
実施に適した装置の概念図である。
【図5】発明の実施の形態2における本発明のベアチッ
プ処理装置の概念図である。
【符号の説明】
10・・・処理室、10A,10B・・・処理部、11
A,11B・・・ステージ、20・・・プラズマ洗浄装
置、21・・・平行平板電極、22・・・高周波電源、
23・・・配管、24・・・紫外線照射装置、25・・
・紫外線ランプ、30・・・ディスペンサ装置、31・
・・スクリーン印刷装置、32・・・スクリーン、33
・・・スキージ、40・・・基板、41・・・電極部、
42・・・ベアチップ、43・・・半導体基板面、44
・・・バンプ、45・・・接着用樹脂、46・・・樹脂
層、46A・・・印刷すべき樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村山 敏宏 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 本多 位行 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5F061 AA01 CA05 CB12

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板に表面実装されたベアチップの半導体
    基板面に非接触洗浄処理を施し、非接触洗浄処理に連続
    して少なくともベアチップの半導体基板面に樹脂コーテ
    ィング処理を施すことを特徴とするベアチップ実装方
    法。
  2. 【請求項2】非接触洗浄処理は、プラズマ洗浄処理若し
    くは紫外線照射洗浄処理であることを特徴とする請求項
    1に記載のベアチップ実装方法。
  3. 【請求項3】樹脂コーティング処理を、スクリーン印刷
    法若しくはディスペンサ法に基づき行うことを特徴とす
    る請求項1に記載のベアチップ実装方法。
  4. 【請求項4】非接触洗浄処理後の半導体基板面を外気に
    晒すこと無く、少なくともベアチップの半導体基板面に
    樹脂コーティング処理を施すことを特徴とする請求項1
    に記載のベアチップ実装方法。
  5. 【請求項5】非接触洗浄処理及び樹脂コーティング処理
    を同一処理室内で行うことを特徴とする請求項4に記載
    のベアチップ実装方法。
  6. 【請求項6】(A)減圧雰囲気とし得る処理室と、 (B)該処理室内に配設され、ベアチップが実装された
    基板を載置するステージと、 (C)該処理室内に配設され、ベアチップの半導体基板
    面を洗浄するためのプラズマ洗浄装置と、 (D)該処理室内に配設され、少なくともベアチップの
    半導体基板面に樹脂コーティング処理を施すためのディ
    スペンサ装置、を備えていることを特徴とするベアチッ
    プ処理装置。
JP2001113878A 2001-04-12 2001-04-12 ベアチップ実装方法及びベアチップ処理装置 Pending JP2002313825A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001113878A JP2002313825A (ja) 2001-04-12 2001-04-12 ベアチップ実装方法及びベアチップ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001113878A JP2002313825A (ja) 2001-04-12 2001-04-12 ベアチップ実装方法及びベアチップ処理装置

Publications (1)

Publication Number Publication Date
JP2002313825A true JP2002313825A (ja) 2002-10-25

Family

ID=18965041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001113878A Pending JP2002313825A (ja) 2001-04-12 2001-04-12 ベアチップ実装方法及びベアチップ処理装置

Country Status (1)

Country Link
JP (1) JP2002313825A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021021A (ja) * 2011-07-07 2013-01-31 Fuji Electric Co Ltd パワーモジュールの製造方法
JP2017143131A (ja) * 2016-02-09 2017-08-17 株式会社ディスコ 被加工物の樹脂被覆方法及び被加工物の加工方法
JP2019173066A (ja) * 2018-03-27 2019-10-10 キヤノントッキ株式会社 基板処理装置及びその制御方法、成膜装置、電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021021A (ja) * 2011-07-07 2013-01-31 Fuji Electric Co Ltd パワーモジュールの製造方法
JP2017143131A (ja) * 2016-02-09 2017-08-17 株式会社ディスコ 被加工物の樹脂被覆方法及び被加工物の加工方法
JP2019173066A (ja) * 2018-03-27 2019-10-10 キヤノントッキ株式会社 基板処理装置及びその制御方法、成膜装置、電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
TW202139373A (zh) 嵌入式晶片封裝及其製造方法
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
JP4714510B2 (ja) 配線基板の製造方法
JP2002271033A (ja) プリント配線板及びプリント配線板の製造方法
JP2002100870A (ja) プリント配線板及びプリント配線板の製造方法
JP2004363364A (ja) 金属表面処理方法、多層回路基板の製造方法、半導体チップ搭載基板の製造方法、半導体パッケージの製造方法及び半導体パッケージ
JP2002313825A (ja) ベアチップ実装方法及びベアチップ処理装置
EP1801870A1 (en) Partial adherent temporary substrate and method of using the same
JP2000138255A (ja) 半導体装置の製造方法と製造装置
JP2002118367A (ja) プリント配線板及びプリント配線板の製造方法
JP2005166902A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
KR100730763B1 (ko) 다층 상호연결 구조를 갖는 기판 및 기판의 제조 방법
JP2004055777A (ja) 複合多層配線基板の製造方法
JP4321980B2 (ja) 多層プリント配線板の製造方法
JP2004140254A (ja) 多層回路基板用部材および多層回路基板の製造方法
JP2008263234A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
KR20110038462A (ko) 인쇄회로기판의 제조방법
US8051557B2 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
JP2002151622A (ja) 半導体回路部品及びその製造方法
JP2003133717A (ja) 電子部品実装方法および実装システム
WO2016104519A1 (ja) プリント配線板の製造方法
JPH08255981A (ja) 回路基板形成方法及び回路基板
JPH11163018A (ja) 半導体装置の製造方法、多層配線基板及びその製造方法
US20240196526A1 (en) Wiring substrate