JP2005251779A - 接着フィルムおよびそれを用いた半導体装置 - Google Patents

接着フィルムおよびそれを用いた半導体装置 Download PDF

Info

Publication number
JP2005251779A
JP2005251779A JP2004055892A JP2004055892A JP2005251779A JP 2005251779 A JP2005251779 A JP 2005251779A JP 2004055892 A JP2004055892 A JP 2004055892A JP 2004055892 A JP2004055892 A JP 2004055892A JP 2005251779 A JP2005251779 A JP 2005251779A
Authority
JP
Japan
Prior art keywords
adhesive
film
semiconductor device
adhesive film
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004055892A
Other languages
English (en)
Inventor
Hitoshi Kinoshita
仁 木下
Kosuke Sugimoto
航介 椙本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP2004055892A priority Critical patent/JP2005251779A/ja
Publication of JP2005251779A publication Critical patent/JP2005251779A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体装置に用いるシリコンスペーサより低コストでハンドリングの良いスペーサ(接着テープ)を提供する。
【解決手段】電子線照射により、260℃での貯蔵弾性率を1MPa以上に改質したポリオレフィンフィルムの少なくとも片面に接着材層が形成されている。
【選択図】図2

Description

本発明は、接着フィルムおよびそれを用いた半導体装置に関する。さらに詳しくは、素子積層ICパッケージにおいてほぼ同サイズの素子を積層する場合にワイヤループの空間を確保するための接着フィルムに関する。
近年、ICパッケージの高密度実装化の要請に伴い、チップを複数積層する手法が取り入れられている。このタイプのパッケージで、ほぼ同サイズの素子を積層する場合に、電気的接続に用いられる金ワイヤのループ空間上に位置するチップが金ワイヤと接触しないように、チップより小さいサイズのダミーのシリコン片をスペーサとして積層する手法がある。しかしこのシリコンスペーサは、薄削りし、ダイアタッチフィルムを貼り付けたのち、ダイシングしてマウントする必要があり、原料が高価でありかつ、作成に手間、コストがかかる。
特開2003-303937号公報特開2003-124434号公報特開2002-261233号公報
本発明は、前記の問題を解決することを課題とし、シリコンスペーサより低コストでハンドリングの良いスペーサ(接着テープ)を提供することを目的とする。
本発明者等は鋭意検討した結果、本発明を完成した。
すなわち、本発明は、次の(I)または(II)に記載の内容を包含する。
(I) 260℃での貯蔵弾性率を1MPa以上に改質したポリオレフィンフィルムの少なくとも片面に接着材層が形成されていることを特徴とする接着フィルム。
(II) 電子線照射により改質したことを特徴とする(I)に記載の接着フィルム。
(III)(I)に記載の接着フィルムの接着材層を介してチップが接着されていることを特徴とする半導体装置。
本発明の接着フィルムをスペーサとして用いることで、素子積層パッケージを低コストで生産できる。
スペーサとして用いる接着フィルムに要求される特性としては、半導体パッケージ材料の信頼性を確保する上で、組み立て工程を歩留まり良く流れること、長期信頼性の加速テストに耐えることなどが要求される。組み立て工程における耐吸湿リフローの面では、吸湿率が低いこと、リフロー温度で水蒸気圧以上の弾性率を有し膨れないこと、周辺材料と強い強度で接着できることなどが挙げられる。また、長期信頼性の加速テストにおける高温高湿下での電気的長期信頼性の面ではイオン性不純物量が少ないこと、などが挙げられる。パッケージ設計の面では、厚み精度に優れることが求められる。
このような材料的要求を満たす物質として、ポリオレフィンは吸湿率が低くて、フィルム形成も容易で低コストであり好ましい。しかしリフロー温度のような高温では溶融発泡する場合があり、好ましくないので、架橋密度を上げて、少なくとも260℃での貯蔵弾性率が1MPa以上、より好ましくは5MPa以上に改質したものを使用するのが好適である。架橋密度を上げる方法は、電子線照射が好ましい。電子線照射の条件としては、フィルム物性をほぼ均質にすることが好ましいので、電子線の平均飛程がフィルム厚より長くなるよう、また線量はフィルム物性が上記のような高温弾性率を示すように調整する。
電子線照射により表面に接着材に対して親和性の良い官能基が形成されるが、さらにコロナ処理などの表面処理を施すことで接着界面の接着性を改質しても良い。
基材の材質としては、オレフィンの共重合体であれば特に限定されない。例えばポリエチレン、ポリプロピレンなどが挙げられる。イオン性や放射性の不純物が少ないフィラーが分散されていても構わない。
スペーサ厚み(接着テープの厚み)は主にワイヤループの設計により決まる。現状では100〜200μm程度であるが、ワイヤボンディング技術の向上に伴って、スペーサ厚みはより薄くなる可能性がある。
また、ハンドリングの面では、あらかじめ接着材層が基材の片面もしくは両面に形成されているので、実装時に接着材層を形成する工程が省けて好ましい。
接着材層の形成は、ダイボンディングフィルムを形成するのと類似の方法が適用でき、接着材の溶液を精密コーターで基材上にコートし、乾燥炉で溶剤を除く方法や、別途剥離性フィルム上に接着材の溶液を精密コーターでコートし、乾燥炉で溶剤を除いて形成したフィルムを基材にラミネートする方法などで形成できる。
接着材層が粘着性を有する場合は、セパレータにより保護した形態で製品化してもよい。
接着材は、公知のダイボンディングフィルムに使用する接着材で構わない。すなわち、被着体であるシリコン裏面や素子表面のポリイミド、窒化シリコン、基材表面などとの界面接着強度が強く、硬化後のリフロー温度での弾性率が1MPa以上、より好ましくは5MPa以上となる接着材が好ましい。接着材としては、例えば公知の特開2002-161250、特許3014578に開示されている熱可塑性樹脂(例えばポリイミド)と熱硬化性樹脂(例えばエポキシ樹脂)を組み合わせた樹脂組成物、特開平11-246829に開示されている熱可塑性樹脂(例えばアクリル系樹脂)と熱硬化性樹脂(例えばエポキシ樹脂)を組み合わせた樹脂組成物などが適用できる。熱可塑性樹脂や、熱硬化性樹脂は特に限定されず、プロセス中最高温度であるリフローの260℃で熱分解しない耐熱性や、より低温接着できる特性(より低いTg)などを備えることが好ましい。また、耐熱性を持たせるために、フィラーとして、導電性の金属粉や、非導電性の無機物質粉末を添加することもでき、これらの粒子との接着強度を増すためにカップリング剤を添加してもよい。
接着材層厚みはチップ間に使用する場合、表面凹凸が少ないので2〜50μm、より好ましくは5〜30μm程度が好ましい。
本発明の接着フィルムをスペーサとして実装するには、例えば指定サイズに切断した個片をダイボンダーで位置決めして接着する方法、指定幅にスリットしたテープ状のスペーサを指定長さにカットしてダイボンダーで位置決めして接着する方法などが挙げられる。接着条件としては、下の素子への応力を考慮して、好ましくは0.1MPa以下の圧力、接着温度は、好ましくは樹脂が溶融して接着できる温度以上で、より好ましくは100℃以上、接着時間は、効率を考慮して5s以下、より好ましくは1s以下である。
本発明の接着フィルムは、シリコンスペーサのように硬くないので、反らせて貼り付けることができ、接着界面に気泡を巻き込まない工夫ができる面でも優れている。
本発明における半導体素子は、シリコン、ガリウム砒素などの半導体基板上に配線、キャパシタ、ダイオード、トランジスタ、IOパッドなどを形成したものである。
本発明に係る半導体装置は、チップ間に本接着フィルムをスペーサとして用いるので、チップが2個以上搭載されたICパッケージである。チップと半導体装置の外部電極の接続はワイヤボンドや直接接続(フリップチップ接続)などを用いてよく、パッケージから外部への配線構造は、従来のリードフレームでも、配線基板でもよい。
実施例1
100μm厚のポリエチレンフィルム(260℃の貯蔵弾性率は溶融してしまい測定不能)に電子線照射装置で、250kVで加速した電子を照射量200kJ/kgで照射した。
電子線で処理したのちのフィルムの貯蔵弾性率を、引っ張りの粘弾性測定装置(レオメトリックス社製RSA−II)で測定したところ、260℃での貯蔵弾性率は4MPaであった。
さらに、フィルム両面をコロナ処理した。
電子照射した片面に、接着材ワニスAを乾燥厚み15μmになるようにコートし、110〜120℃で3分乾燥した。
接着材ワニスAの製法は下記のとおりであった。
ODPA(式1)とシリコーンジアミン(式2、中和当量(アミノ価)460)、APB5(式3)を102:56:44のモル比でNMP(1−メチル−2−ピロリドン)とメシチレン(1,3,5−トリメチルベンゼン)(重量比70/30)の混合溶液中に固形分が40%になるように仕込み、160〜180℃で10時間共沸脱水縮合してポリイミドワニスBを得た。
(化1)
Figure 2005251779
(化2)
Figure 2005251779
(化3)
Figure 2005251779
三井化学製テクモアVG3101L(登録商標)20重量部をメシチレンに固形分70%になるように溶解したエポキシ樹脂溶液を先に合成したポリイミドワニスB100重量部(固形分換算)に添加した。硬化剤として四国化成製キュアゾール2MAOK−PW0.8重量部をNMPで50倍に希釈してポリイミドワニスBに添加した。さらにフィラーとして龍森製1−FX(溶融シリカ)55重量部を配合し、粘度2000cpとなるようにメシチレンで希釈してプラネタリーミキサーで混合した。さらに、ビーズミルで分散し、粒子径10μmの粒子を92%透過するフィルターでろ過したのち、プラネタリーミキサーで真空攪拌し脱泡し、接着材ワニスAを得た。
比較例1
100μm厚のポリエチレンフィルムの両面をコロナ処理した。
このフィルムの貯蔵弾性率を、引っ張りの粘弾性測定装置で測定したところ、260℃での貯蔵弾性率は正確に測定できず、少なくとも1×10Pa以下と推定された。その片面に、接着材ワニスAを乾燥厚み15μmになるようにコートし、110〜120℃、3分の条件で剥離性のテフロン(登録商標)板上で乾燥した。
(実施例2および比較例2)
実施例1と比較例1で製造した接着フィルムをスペーサとして模擬半導体装置に組み込み、フロープロセスでの信頼性を比較した。模擬半導体装置の構造は、リードフレーム材(42アロイ)/接着材ワニスAからなる厚み25μmのフィルム状接着材(8mm□)/8mm□、200μm厚シリコンチップ/接着フィルム(スペーサ)(5mm□)/接着材ワニスAからなる厚み25μmのフィルム状接着材(8mm□)/8mm□、200μm厚シリコンチップの積層体をそれぞれ0.1MPa、150℃、1sの条件で熱圧着したのち、封止材で封止した(図1)。
この模擬半導体装置を125℃で24h乾燥し、60℃/60%RHで40h吸湿させ、260℃MAX10sホールドのリフロー炉に通した。
模擬半導体装置を超音波顕微鏡で検査したところ、実施例1で製造した接着フィルムを使用した模擬半導体装置では異常はなかったが、比較例1で製造した接着フィルムを使用した模擬半導体装置ではスペーサ部分で剥離が起きていることがわかった。
実施例2の模擬半導体装置の概念図 本発明の半導体装置の概念図

Claims (3)

  1. 260℃での貯蔵弾性率を1MPa以上に改質したポリオレフィンフィルムの少なくとも片面に接着材層が形成されていることを特徴とする接着フィルム。
  2. 電子線照射により改質したことを特徴とする請求項1に記載の接着フィルム。
  3. 請求項1に記載の接着フィルムの接着材層を介してチップが接着されていることを特徴とする半導体装置。
JP2004055892A 2004-03-01 2004-03-01 接着フィルムおよびそれを用いた半導体装置 Pending JP2005251779A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004055892A JP2005251779A (ja) 2004-03-01 2004-03-01 接着フィルムおよびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004055892A JP2005251779A (ja) 2004-03-01 2004-03-01 接着フィルムおよびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2005251779A true JP2005251779A (ja) 2005-09-15

Family

ID=35032013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004055892A Pending JP2005251779A (ja) 2004-03-01 2004-03-01 接着フィルムおよびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2005251779A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234713A (ja) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd 部品接合方法および部品積層方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234713A (ja) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd 部品接合方法および部品積層方法
US8614118B2 (en) 2006-02-28 2013-12-24 Panasonic Corporation Component bonding method, component laminating method and bonded component structure

Similar Documents

Publication Publication Date Title
JP5454018B2 (ja) フィルム状接着剤、接着シート及び半導体装置
JP4537555B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
CN108352333A (zh) 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
CN1260590A (zh) 半导体器件、半导体晶片、半导体组件及半导体器件的制造方法
KR20200006197A (ko) 접착시트 및 반도체 장치의 제조 방법
JP5580730B2 (ja) ダイシング・ダイボンドフィルム及び半導体素子
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
TW201532154A (zh) 接著膜、切晶黏晶膜、半導體裝置之製造方法及半導體裝置
JP2024010048A (ja) 半導体装置
US10920109B2 (en) Semiconductor device
JP7276105B2 (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
KR20120061610A (ko) 반도체용 접착제 조성물 및 이를 이용한 반도체용 접착 필름
WO2020065783A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
JP2005251779A (ja) 接着フィルムおよびそれを用いた半導体装置
JP7255146B2 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
JP2011214006A (ja) 接着フィルムおよびその用途ならびに半導体装置の製造方法
CN113795560A (zh) 半导体用黏合剂、半导体装置的制造方法及半导体装置
JP2009135506A (ja) 接着フィルムおよびその用途ならびに半導体装置の製造方法
JP2022033064A (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
TW201517181A (zh) 半導體裝置之製造方法
JP7435458B2 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
JP7223090B1 (ja) 接着剤用組成物及びフィルム状接着剤、並びに、フィルム状接着剤を用いた半導体パッケージ及びその製造方法
TWI751483B (zh) 半導體封裝之製造方法
KR102204964B1 (ko) 반도체 회로 접속용 접착제 조성물 및 이를 포함한 접착 필름
JP2017103289A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法