JP3427702B2 - 電子部品のプラズマ処理装置 - Google Patents

電子部品のプラズマ処理装置

Info

Publication number
JP3427702B2
JP3427702B2 JP31016497A JP31016497A JP3427702B2 JP 3427702 B2 JP3427702 B2 JP 3427702B2 JP 31016497 A JP31016497 A JP 31016497A JP 31016497 A JP31016497 A JP 31016497A JP 3427702 B2 JP3427702 B2 JP 3427702B2
Authority
JP
Japan
Prior art keywords
plasma
substrate
gas supply
electrode
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31016497A
Other languages
English (en)
Other versions
JPH11145120A (ja
Inventor
宏 土師
省二 酒見
勇 森迫
尚人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP31016497A priority Critical patent/JP3427702B2/ja
Publication of JPH11145120A publication Critical patent/JPH11145120A/ja
Application granted granted Critical
Publication of JP3427702B2 publication Critical patent/JP3427702B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品の表面処
理を行うプラズマ処理装置に関するものである。
【０００２】
【従来の技術】電子部品の種類としてＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）パッケージなどのように半導
体素子を基板上に搭載し、半導体素子を基板に形成され
た銅電極にワイヤボンディングによって電気的に接続す
る構造のものが知られている。ところでこの銅電極の表
面は、ワイヤボンディングに用いられる金ワイヤとの接
合性を確保するため基板の製造過程において金メッキさ
れる。この金メッキに先立ち、金メッキ後に銅が金メッ
キ層内へ拡散するのを防ぐ目的で、銅電極上にニッケル
を含むバリアメタル層が形成される。
【０００３】そして半導体素子を基板に搭載した後に
は、半導体素子を基板に接着する熱硬化性接着剤を硬化
させるため熱処理が行われる。このとき、メッキ工程で
金メッキ層中に混入したニッケルが金メッキ層の表面で
空気に触れることにより酸化膜などのニッケル化合物が
生成される。ところが、このニッケル化合物はワイヤボ
ンディング時に金ワイヤと金メッキ層の表面との接合を
阻害する。
【０００４】そこでワイヤボンディングに先立って、こ
の接合阻害物を除去してワイヤボンディング時の接合性
を向上させる目的で基板の上面をプラズマ処理すること
が行われる。このプラズマ処理は、減圧雰囲気中でプラ
ズマを発生させ、アルゴンなどのイオンを電子部品の上
面に衝突させることにより、スパッタリング効果で金メ
ッキ層表面の接合阻害物を除去するものである。このと
き、接合阻害物を十分に除去するためには、金メッキ層
の表面を５０〜１００オングストローム程度の厚さで除
去することが必要とされる。
【０００５】
【発明が解決しようとする課題】ところで、ワイヤボン
ディング後の電子部品は樹脂封止工程に送られ、エポキ
シ樹脂などの樹脂によって封止され樹脂モールドが形成
される。この樹脂モールドは半導体素子やボンディング
ワイヤを樹脂で完全に包み込むことにより、外力による
ダメージや異物の侵入から電子部品を保護するためのも
のであり、封止に用いられる樹脂と基板との密着性が良
好であることが求められる。
【０００６】ところが、基板のレジストの材質によって
は封止樹脂との密着性が必ずしも良好でなく、封止後に
レジストと封止樹脂の接着面から剥離を生じる場合があ
る。このレジストと封止樹脂の密着性を阻害する要因と
して、前述のプラズマ処理の条件が関係していると推測
される。以下、封止樹脂と基板の密着性とプラズマ処理
条件との相関関係を見いだすために行った実験について
説明する。
【０００７】図１０（ａ），（ｂ）は実験対象基板のレ
ジスト表面と封止樹脂の密着性を示すグラフ、図１１
（ａ）は実験対象基板の平断面図、図１１（ｂ）は同側
断面図である。図１０は、プラズマ発生用ガスとしてア
ルゴンガスを用いた場合の、基板のレジストと封止樹脂
の密着性と、プラズマ処理時間および高周波電源出力と
の関係を示したものである。図１０（ａ）、および
（ｂ）は、それぞれ高周波電源出力が５０Ｗ、および５
００Ｗの場合の、密着性（縦軸）とプラズマ処理時間
（横軸）をグラフに示している。
【０００８】ここで、図１１（ａ）、（ｂ）を参照して
この実験で採用されている封止樹脂の密着性の評価方法
について説明する。図１１（ａ）の電子部品の平面図に
おいて、基板１の表面にはリード状の電極２が形成され
ている。図１１（ｂ）の断面図に示すように基板１の表
面は電極２の表面も含めてレジスト３によって被覆され
ている。このレジスト３上に封止樹脂の樹脂モールド４
が形成される。この樹脂モールド４に外力が加えられた
場合には、樹脂モールド４は基板１の表面から剥離する
が、このとき樹脂モールド４とレジスト３の密着度によ
って、剥離の態様が異なる。
【０００９】即ち、樹脂モールド４とレジスト３の密着
性が良好な場合には、樹脂モールド４に外力を加えた場
合の剥離面はレジスト３と基板１表面との接着面Ｂ（も
しくはレジスト３と電極２との接着面Ｂ’）となり、樹
脂モールド４とレジスト３の密着性が不良の場合には、
剥離は樹脂モールド４とレジスト３の接着面Ｃに発生す
る。ここで、基板１の表面とレジスト３の表面は色彩が
全く異なるので、外力を加えて樹脂モールド４を剥離さ
せたときに、どの接着面から剥離したかを目視により明
瞭に判別することができる。
【００１０】したがって、全剥離面（図１１（ａ）に鎖
線にて示すＡ）に占める接着面Ｂ（またはＢ’）の剥離
面の割合、もしくは接着面Ｃの剥離面の割合を観察する
ことにより、樹脂モールド４とレジスト３面との密着度
を判断することができる。図１１（ａ）では、全剥離面
Ａのうち、ＢまたはＢ’での剥離面（斜線部で示してお
り、電極２が露呈している）が約４０％であり、その他
の部分ではレジスト３が基板１上に残留して電極２が覆
われたままとなっている。
【００１１】この実験では、前記剥離面の割合を目視に
より０から５までの６段階で評価している。剥離面の１
００％が接着面Ｂ，Ｂ’で剥離している場合（すなわ
ち、接着面Ｃは全く剥離しておらず、樹脂モールド４と
レジスト３の密着性が最良の場合）を評価５、１００〜
８０％を評価４、８０〜５０％を評価３、５０〜２０％
を評価２、２０〜０％を評価１、０％を評価０と定義し
ている。図１１（ａ）に示す例では、Ｂ、Ｂ’での剥離
面が約４０％であり、したがって評価２となる。
【００１２】ここで再び図１０に戻り、プラズマ処理に
よる接着面Ｃの剥離度合いの変化を説明する。図１０
（ａ）に示すように、プラズマ処理を行わない場合には
接着面Ｃの密着度を示す剥離度合いは最悪の評価０であ
るが、高周波電源出力５０Ｗで５秒程度プラズマ処理を
行うことにより評価は５まで上昇する。そしてプラズマ
処理を３０秒継続して行った場合でもこの結果は変わら
ない。
【００１３】これに対し、図１０（ｂ）に示す高周波電
源出力が５００Ｗの例では、プラズマ処理を行わない場
合に評価０であったサンプルが、プラズマ処理時間５秒
程度で評価５まで上昇する点では高周波電源出力５０Ｗ
の場合と同様であるが、高周波電源出力５００Ｗの場合
にはプラズマ処理時間が１０秒程度になると評価は急激
に低下し０となる。すなわち、ある程度以上の出力で所
定時間以上プラズマ処理を行うと樹脂モールド４とレジ
スト３の密着性は悪化する。なお、プラズマ処理の条件
を変えることにより、どのようなメカニズムで密着性に
悪影響を及ぼすかについてはまだ明確に解明されていな
い。
【００１４】これらの結果から、樹脂モールド４とレジ
スト３の密着性を確保するためにはプラズマ処理の条件
を低出力もしくは高出力・短時間に限定すればよいよう
に見えるが、しかしながら、樹脂モールド４とレジスト
３の密着性が低下しないプラズマ処理条件（図１０
（ａ）の例）では、高周波電源出力が不足しているため
スパッタリング効果が小さく、プラズマ処理の目的であ
る電極２上の接合阻害物の除去という目的が達成できな
い。
【００１５】そして、この接合阻害物除去のために十分
な高周波電源出力の条件、すなわち５００Ｗ、１０秒以
上（図１０（ｂ）の例）では、上述のように樹脂モール
ド４を形成する封止樹脂とレジスト３面の密着性が阻害
される。このように、従来の電子部品製造方法では、電
極２上の接合阻害物除去のためのプラズマ処理を行うと
基板１のレジスト３と樹脂モールド４の密着性が低下
し、樹脂封止後に剥離を生じることがあるという問題点
があった。
【００１６】そこで本発明は、基板のレジストと樹脂モ
ールドとの密着性を向上させることができる電子部品の
プラズマ処理装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】請求項１記載の電子部品
のプラズマ処理装置は、真空チャンバと、この真空チャ
ンバ内にあって基板と半導体素子より成る電子部品を載
置する下部電極と、この下部電極に高周波電圧を印加す
る高周波電源と、この高周波電源を制御する高周波電源
制御部と、前記真空チャンバ内を真空排気する真空排気
部と、前記真空チャンバ内に異なる種類およびまたは流
量のプラズマ発生用ガスを供給するプラズマガス供給手
段とを備え、前記高周波電源の出力ならびにプラズマ発
生用ガスの種類およびまたは流量を制御することによ
り、スパッタリング効果による基板の電極表面の異物除
去を目的としたプラズマ処理と、基板のレジストの表面
改質を目的としたプラズマ処理を行うようにした。
【００１８】請求項２記載の電子部品のプラズマ処理装
置は、請求項１記載の電子部品のプラズマ処理装置であ
って、前記プラズマガス供給手段が、異る種類のプラズ
マ発生用ガスを供給する複数のガス供給部であるように
した。
【００１９】請求項３記載の電子部品のプラズマ処理装
置は、請求項１記載の電子部品のプラズマ処理装置であ
って、前記プラズマガス供給手段が、ガス供給部とガス
供給部から供給されるプラズマ発生用ガスの流量を制御
する流量制御部を組み合わせて成るようにした。
【００２０】
【００２１】
【００２２】本発明によれば、基板の電極の金膜表面に
生成された接合阻害物をスパッタリングにより除去する
第１のプラズマ処理後に、基板のレジスト表面を改質す
る第２のプラズマ処理工程を設けることにより、ワイヤ
ボンディング後に行われる樹脂封止時の、基板のレジス
ト表面と封止樹脂との密着性を向上させることができ
る。
【００２３】
【発明の実施の形態】（実施の形態１）図１は本発明の
実施の形態１の電子部品のプラズマ処理装置の断面図、
図２、図３、図４は同電子部品の断面図、図５は同基板
のレジスト表面と封止樹脂の密着性を示すグラフ、図
６、図７、図８は同電子部品の断面図である。
【００２４】まず図１を参照して電子部品のプラズマ処
理装置について説明する。図１において、真空チャンバ
１１は上部ケーシング１２および下部ケーシング１３に
より形成される。下部ケーシング１３の内部には、下部
電極１４が配設されており、下部電極１４上には基板と
半導体素子より成る電子部品１５が載置される。下部電
極１４は高周波電源１６と接続されており、高周波電源
１６は高周波電源制御部１７によって制御される。また
上部ケーシング１２には上部電極１８が装着され、上部
電極１８は接地部１９に接続された接地電極となってい
る。
【００２５】下部ケーシング１３には、真空排気部２
０、第１のガス供給部２１、第２のガス供給部２２およ
び大気開放弁２３がそれぞれ管路により接続されてい
る。真空排気部２０は真空チャンバ１１内を吸引し、排
気する。第１のガス供給部２１、第２のガス供給部２２
はプラズマガス供給手段であり、それぞれ異る種類のプ
ラズマ発生用ガスを真空チャンバ１１に供給する。大気
開放弁２３は真空チャンバ１１内に大気を導入し、真空
を破壊する。制御部２４は、真空排気部２０、第１のガ
ス供給部２１、第２のガス供給部２２、大気開放弁２３
および高周波電源制御部１７を制御する。
【００２６】この電子部品のプラズマ処理装置は上記の
様に構成されており、以下この電子部品のプラズマ処理
装置を使用した電子部品製造方法について各図を参照し
て説明する。図２において、基板３１の上面には電極３
２が、また下面には電極３３が形成されており、基板３
１の表面はエポキシ樹脂などの樹脂より成るレジスト３
４で被覆されている。電極３２は銅電極３２ａ上にバリ
アメタル層としてニッケル膜３２ｂをニッケルメッキに
よりコーティングし、更にニッケル膜３２ｂの上面に金
膜３２ｃを金メッキによりコーティングして形成されて
いる。また電極３３も同様に銅電極３３ａ、ニッケル膜
３３ｂおよび金膜３３ｃより成る。電極３２と電極３３
は、内部回路３７によって接続されている。
【００２７】次に図３に示すように、基板３１上に半導
体素子４１が基板３１上面に予め塗布された接着剤４２
によって接着される。接着剤４２は熱硬化型であり、半
導体素子４１が搭載された基板３１を熱処理することに
より接着剤４２は硬化し、半導体素子４１は基板３１に
固定される。
【００２８】図４はこの熱処理後の基板３１の電極３
２，３３の断面図である。金膜３２ｃ，３３ｃ表面には
ニッケル化合物３５，３６が生じている。このニッケル
化合物３５，３６は、メッキ工程で金膜３２ｃ，３３ｃ
中に混入したニッケルのうち、金膜３２ｃの表層付近に
あるものが、熱処理中に金膜３２ｃ，３３ｃの表面で空
気と接触することによって生じるものである。このニッ
ケル化合物３５，３６のうち、上面の電極３２上のニッ
ケル化合物３５は後工程のワイヤボンディングにおい
て、金ワイヤと金膜３２ｃとの接合性を阻害する。
【００２９】次にこの接合性阻害物であるニッケル化合
物３５を除去するため、第１のプラズマ処理が行われ
る。基板３１を半導体素子４１の面を上向きにして図１
に示す真空チャンバ１１内の下部電極１４上に載置す
る。真空チャンバ１１を閉じた後、真空排気部２０を駆
動して真空チャンバ１１内を真空排気する。次いで第１
のガス供給部２１を駆動して真空チャンバ１１内にプラ
ズマ発生用のアルゴンガスを供給する。この後高周波電
源１６を駆動して下部電極１４に高周波電圧を印加する
ことにより、真空チャンバ１１内にプラズマ放電を発生
させる。これにより真空チャンバ１１内にはプラズマが
発生し、この結果アルゴンイオンや電子が電子部品１５
の上面に衝突する。
【００３０】この第１のプラズマ処理における処理条件
は、プラズマ発生用ガスとしてのアルゴンガスの流量が
５ｃｃ／ｍｉｎ、真空チャンバ１１内のプラズマ発生用
ガスの圧力が１０Ｐａ、高周波電源出力が５００Ｗ、プ
ラズマ処理時間は１０秒である。このプラズマ処理によ
り電極３２の表面のニッケル化合物３５は除去される
が、前述のようにこのままの状態では封止樹脂とレジス
ト３４表面との密着性が悪く、封止のための樹脂モール
ド形成後に剥離を生じやすい。
【００３１】そこで、引き続き基板３１の表面を改質す
るための第２のプラズマ処理を行う。この第２のプラズ
マ処理における処理条件は、プラズマ発生用ガスとして
第２のガス供給部２２から供給される酸素ガスを用い、
酸素ガス流量が５０ｃｃ／ｍｉｎ、真空チャンバ１１内
のプラズマ発生用ガスの圧力が３０Ｐａ、高周波電源出
力が２０Ｗ、である。この条件で第二のプラズマ処理を
行った場合の樹脂モールド４の密着性確認のための実験
の結果を図５に示す。
【００３２】図５に示すように、第１のプラズマ処理を
行っただけのサンプルでは、密着性の評価は０であり樹
脂モールド４とレジスト３の密着性は悪いが、酸素ガス
による第２のプラズマ処理を５秒行うと、密着性の評価
は５に上昇する。そして同一条件で処理時間を３０秒ま
で延長しても密着性の評価は変わらない。このように、
第１のプラズマ処理によって密着性が低下した基板３１
の表面に上述の条件で第２のプラズマ処理を行うことに
より、基板３１のレジスト３４の表面が改質され後工程
での樹脂モールドとの密着性を向上させることができ
る。
【００３３】次に図６に示すように、電子部品５はワイ
ヤボンディング装置に送られ、半導体素子４１の電極４
３と基板３１の電極３２を金ワイヤ４４で接続する。こ
れにより、半導体４１と電極３２が電気的に接続され
る。このとき、電極３２の金膜３２ｃの表面は第１のプ
ラズマ処理によりニッケル化合物の接合阻害物が除去さ
れているので、金ワイヤ４４は電極３２上に良好にボン
ディングされる。
【００３４】次に電子部品１５は樹脂封止される。図７
に示すように、半導体素子４１と金ワイヤ４４はエポキ
シ樹脂によって封止され樹脂モールド４５が形成され
る。このとき、基板３１のレジスト３４の表面は第２の
プラズマ処理によって改質されているので、封止樹脂で
あるエポキシ樹脂との密着性が改善されており、密着性
のよい良好な耐剥離性を有する樹脂モールド４５を形成
することができる。
【００３５】この後、図８に示すように基板３１の下面
の電極３３上に半田バンプ４６が形成されて電子部品１
５が完成する。このとき、電極３３の金膜３３ｃの表面
にはニッケル化合物が存在しているが、半田バンプ４６
の形成に際してはフラックス４７が塗布されてニッケル
化合物は還元されるため半田接合性を損なうことはな
い。なお実施の形態１では、第２のプラズマ処理のプラ
ズマ発生用ガスとして酸素を用いているが、塩素やフッ
素、臭素を用いてもよく、またはこれらを混合したもの
でも良い。
【００３６】（実施の形態２）図９は本発明の実施の形
態２の電子部品のプラズマ処理装置の断面図である。こ
こで図１に示す実施の形態１と同様の要素には同符号を
付して説明を省略する。本実施の形態２では、プラズマ
ガス供給手段として、ガス供給部５０と流量制御部５１
を備えている。すなわち、プラズマガス発生用ガスの種
類は１つであり、このガスの真空チャンバ１１への供給
流量を制御部２４により制御するようになっている。
【００３７】次に本実施の形態２の電子部品の製造方法
について説明する。ここで基板３１上に半導体素子４１
を搭載する工程までは、実施の形態１の図２〜図４に示
す工程と同様である。この後に行われる第１および第２
のプラズマ処理について説明する。図９において、真空
チャンバ１内に電子部品１５を搬入した後、真空チャン
バ１１内にはプラズマ発生用ガスとして酸素ガスが供給
される。次いで高周波電源１６を駆動して下部電極１４
に高周波電圧を印加することにより、真空チャンバ１１
内には酸素のプラズマが発生し、発生した酸素イオンや
酸素ラジカルのスパッタリング効果により電子部品１５
の表面のプラズマ処理を行う。この第１のプラズマ処理
で適用される処理条件は、電極３２の金膜３２ｃ上面の
ニッケル化合物を除去するのに十分なスパッタリング効
果を生じるプラズマ処理条件であり、この結果電極３２
の金膜３２ｃ表面のニッケル化合物４３が除去される。
【００３８】次に、基板３１の表面を改質するための第
２のプラズマ処理が行われる。ここではプラズマ発生用
ガスとして引き続き酸素ガスが使用されるが、酸素ガス
の流量が流量制御弁５１によって制御され、第１のプラ
ズマ処理時のガス供給量より少ない流量のガスが真空チ
ャンバ１１に供給される。また高周波電源１６の出力も
第１のプラズマ処理よりも低い処理条件に設定され、具
体的には、実施の形態１における第２のプラズマ処理の
条件と同様である。
【００３９】これにより、実施の形態１と同様に基板３
１のレジスト３４の表面が改質され、樹脂封止時のエポ
キシ樹脂との密着性が向上する。なお、プラズマ発生用
ガスとして本実施の形態２では酸素を用いているが、塩
素やフッ素、臭素を用いてもよく、またはこれらを混合
したものを用いることもできる。これ以降の工程につい
ては、実施の形態１と同様である。
【００４０】本発明は上記実施の形態１、２に限定され
ないのであって、例えば上記実施の形態１、２では第１
および第２のプラズマ処理を同一のプラズマ処理装置を
用いて連続して行うようにしているが、これらを分離し
１つのプラズマ処理装置にて第１のプラズマ処理を行
い、その後ワイヤボンディングを行った後に他のプラズ
マ処理装置にて第２のプラズマ処理を行うようにしても
よい。このようにすることにより、プラズマ処理条件を
その都度切り換える必要がなく、連続して効率よくプラ
ズマ処理を行うことができる。さらに、基板と半導体素
子を電気的に接続する工程として、ワイヤボンディング
を例に説明したが、ワイヤ以外の接合材（半田、導電性
接着材、異方性導電材等）を使用したフェイスダウンボ
ンディングでもよい。
【００４１】
【発明の効果】本発明によれば、基板の電極の金膜表面
に生成された接合阻害物をスパッタリングにより除去す
る第１のプラズマ処理後に、基板のレジスト表面を改質
する第２のプラズマ処理工程を設けるようにしたので、
電極のワイヤボンディング性の向上目的に行われる第１
のプラズマ処理によって基板のレジスト表面が過剰処理
された場合でも、基板のレジストの樹脂材料に応じて第
２のプラズマ処理の条件を適切に設定することにより、
基板のレジストと封止樹脂との密着性を向上させること
ができる。したがって従来は電極上の接合阻害物除去の
ためのプラズマ処理後に密着性が低下することを理由と
して選択することができなかった材質でも、第２のプラ
ズマ条件の設定によって選択が可能となり、基板や封止
材の樹脂材料の選択の自由度を拡大することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の電子部品のプラズマ処
理装置の断面図
【図２】本発明の実施の形態１の電子部品の断面図
【図３】本発明の実施の形態１の電子部品の断面図
【図４】本発明の実施の形態１の電子部品の断面図
【図５】本発明の実施の形態１の基板のレジスト表面と
封止樹脂の密着性を示すグラフ
【図６】本発明の実施の形態１の電子部品の断面図
【図７】本発明の実施の形態１の電子部品の断面図
【図８】本発明の実施の形態１の電子部品の断面図
【図９】本発明の実施の形態２の電子部品のプラズマ処
理装置の断面図
【図１０】（ａ）実験対象基板のレジスト表面と封止樹
脂の密着性を示すグラフ （ｂ）実験対象基板のレジスト表面と封止樹脂の密着性
を示すグラフ
【図１１】（ａ）実験対象基板の平断面図 （ｂ）実験対象基板の側断面図
【符号の説明】
１１ 真空チャンバ １４ 下部電極 １５ 電子部品 １６ 高周波電源 １７ 高周波電源制御部 ２０ 真空排気部 ２１ 第１のガス供給部 ２２ 第２のガス供給部 ３１ 基板 ３２、３３ 電極 ３２ａ、３３ａ 銅電極 ３２ｂ、３３ｂ ニッケル膜 ３２ｃ、３３ｃ 金膜 ３４ レジスト ３５、３６ ニッケル化合物 ４１ 半導体素子 ４４ 金ワイヤ ４５ 樹脂モールド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 尚人 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平６−338575（ＪＰ，Ａ) 国際公開96／042107（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 C23C 14/54 H01L 21/60 311

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】真空チャンバと、この真空チャンバ内にあ
    って基板と半導体素子より成る電子部品を載置する下部
    電極と、この下部電極に高周波電圧を印加する高周波電
    源と、この高周波電源を制御する高周波電源制御部と、
    前記真空チャンバ内を真空排気する真空排気部と、前記
    真空チャンバ内に異なる種類およびまたは流量のプラズ
    マ発生用ガスを供給するプラズマガス供給手段とを備
    え、前記高周波電源の出力ならびにプラズマ発生用ガス
    の種類およびまたは流量を制御することにより、スパッ
    タリング効果による基板の電極表面の異物除去を目的と
    したプラズマ処理と、基板のレジスト表面の改質を目的
    としたプラズマ処理を行うことを特徴とする電子部品の
    プラズマ処理装置。
  2. 【請求項２】前記プラズマガス供給手段が、異る種類の
    プラズマ発生用ガスを供給する複数のガス供給部である
    ことを特徴とする請求項１記載の電子部品のプラズマ処
    理装置。
  3. 【請求項３】前記プラズマガス供給手段が、ガス供給部
    とガス供給部から供給されるプラズマ発生用ガスの流量
    を制御する流量制御部を組み合わせて成ることを特徴と
    する請求項１記載のプラズマ処理装置。
JP31016497A 1997-11-12 1997-11-12 電子部品のプラズマ処理装置 Expired - Fee Related JP3427702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31016497A JP3427702B2 (ja) 1997-11-12 1997-11-12 電子部品のプラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31016497A JP3427702B2 (ja) 1997-11-12 1997-11-12 電子部品のプラズマ処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001216365A Division JP3671879B2 (ja) 2001-07-17 2001-07-17 電子部品製造方法および電子部品

Publications (2)

Publication Number Publication Date
JPH11145120A JPH11145120A (ja) 1999-05-28
JP3427702B2 true JP3427702B2 (ja) 2003-07-22

Family

ID=18001940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31016497A Expired - Fee Related JP3427702B2 (ja) 1997-11-12 1997-11-12 電子部品のプラズマ処理装置

Country Status (1)

Country Link
JP (1) JP3427702B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186707A (ja) * 2004-03-16 2004-07-02 Renesas Technology Corp 半導体装置の製造方法
JP4844168B2 (ja) * 2006-02-28 2011-12-28 パナソニック株式会社 部品接合方法および部品積層方法
JP5987297B2 (ja) * 2011-11-10 2016-09-07 富士電機株式会社 パワー半導体装置の製造方法

Also Published As

Publication number Publication date
JPH11145120A (ja) 1999-05-28

Similar Documents

Publication Publication Date Title
JP4239310B2 (ja) 半導体装置の製造方法
KR100908747B1 (ko) 반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법
JP2004319892A (ja) 半導体装置の製造方法
US5933752A (en) Method and apparatus for forming solder bumps for a semiconductor device
JP4086902B2 (ja) 工作物を製造するための方法および構成要素を処理する方法
KR20010108240A (ko) 구성부품의 제조 방법, 그의 이용, 공기 베어링 작업편 및진공 처리 챔버
KR101912578B1 (ko) 반도체 디바이스 패키징을 위한 패시베이션 층
EP1388167B1 (en) Method of removing oxide from copper bond pads
JP3427702B2 (ja) 電子部品のプラズマ処理装置
JP3671879B2 (ja) 電子部品製造方法および電子部品
JP2020004857A (ja) 半導体装置の製造方法
US8912653B2 (en) Plasma treatment on semiconductor wafers
JP4790407B2 (ja) 余分な成形材料を基板から除去するためのプラズマ法
JP5100032B2 (ja) 基板の表面改質方法及び半導体装置の製造方法
JPH10340977A (ja) 電子部品およびその製造方法
JP5120004B2 (ja) 基板の表面処理方法および半導体パッケージの製造方法
JPH10163241A (ja) 電子部品の製造方法
JP2907811B1 (ja) 半導体発光素子の実装方法および実装体
JP2731424B2 (ja) 半導体装置の製造方法
JP2002110735A (ja) フリップチップ実装方法及びプラズマ処理装置
JP2004311602A (ja) Ｉｃチップの実装方法
JP2003179094A (ja) 電子部品の製造方法および電子部品
JP2002083901A (ja) 電子部品
JP2000012590A (ja) 電子部品の電極構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees