JP3427702B2 - 電子部品のプラズマ処理装置 - Google Patents
電子部品のプラズマ処理装置Info
- Publication number
- JP3427702B2 JP3427702B2 JP31016497A JP31016497A JP3427702B2 JP 3427702 B2 JP3427702 B2 JP 3427702B2 JP 31016497 A JP31016497 A JP 31016497A JP 31016497 A JP31016497 A JP 31016497A JP 3427702 B2 JP3427702 B2 JP 3427702B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- substrate
- gas supply
- electrode
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
- H01L2224/85013—Plasma cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Wire Bonding (AREA)
- Physical Vapour Deposition (AREA)
Description
理を行うプラズマ処理装置に関するものである。
Grid Array)パッケージなどのように半導
体素子を基板上に搭載し、半導体素子を基板に形成され
た銅電極にワイヤボンディングによって電気的に接続す
る構造のものが知られている。ところでこの銅電極の表
面は、ワイヤボンディングに用いられる金ワイヤとの接
合性を確保するため基板の製造過程において金メッキさ
れる。この金メッキに先立ち、金メッキ後に銅が金メッ
キ層内へ拡散するのを防ぐ目的で、銅電極上にニッケル
を含むバリアメタル層が形成される。
は、半導体素子を基板に接着する熱硬化性接着剤を硬化
させるため熱処理が行われる。このとき、メッキ工程で
金メッキ層中に混入したニッケルが金メッキ層の表面で
空気に触れることにより酸化膜などのニッケル化合物が
生成される。ところが、このニッケル化合物はワイヤボ
ンディング時に金ワイヤと金メッキ層の表面との接合を
阻害する。
の接合阻害物を除去してワイヤボンディング時の接合性
を向上させる目的で基板の上面をプラズマ処理すること
が行われる。このプラズマ処理は、減圧雰囲気中でプラ
ズマを発生させ、アルゴンなどのイオンを電子部品の上
面に衝突させることにより、スパッタリング効果で金メ
ッキ層表面の接合阻害物を除去するものである。このと
き、接合阻害物を十分に除去するためには、金メッキ層
の表面を50〜100オングストローム程度の厚さで除
去することが必要とされる。
ディング後の電子部品は樹脂封止工程に送られ、エポキ
シ樹脂などの樹脂によって封止され樹脂モールドが形成
される。この樹脂モールドは半導体素子やボンディング
ワイヤを樹脂で完全に包み込むことにより、外力による
ダメージや異物の侵入から電子部品を保護するためのも
のであり、封止に用いられる樹脂と基板との密着性が良
好であることが求められる。
は封止樹脂との密着性が必ずしも良好でなく、封止後に
レジストと封止樹脂の接着面から剥離を生じる場合があ
る。このレジストと封止樹脂の密着性を阻害する要因と
して、前述のプラズマ処理の条件が関係していると推測
される。以下、封止樹脂と基板の密着性とプラズマ処理
条件との相関関係を見いだすために行った実験について
説明する。
ジスト表面と封止樹脂の密着性を示すグラフ、図11
(a)は実験対象基板の平断面図、図11(b)は同側
断面図である。図10は、プラズマ発生用ガスとしてア
ルゴンガスを用いた場合の、基板のレジストと封止樹脂
の密着性と、プラズマ処理時間および高周波電源出力と
の関係を示したものである。図10(a)、および
(b)は、それぞれ高周波電源出力が50W、および5
00Wの場合の、密着性(縦軸)とプラズマ処理時間
(横軸)をグラフに示している。
この実験で採用されている封止樹脂の密着性の評価方法
について説明する。図11(a)の電子部品の平面図に
おいて、基板1の表面にはリード状の電極2が形成され
ている。図11(b)の断面図に示すように基板1の表
面は電極2の表面も含めてレジスト3によって被覆され
ている。このレジスト3上に封止樹脂の樹脂モールド4
が形成される。この樹脂モールド4に外力が加えられた
場合には、樹脂モールド4は基板1の表面から剥離する
が、このとき樹脂モールド4とレジスト3の密着度によ
って、剥離の態様が異なる。
性が良好な場合には、樹脂モールド4に外力を加えた場
合の剥離面はレジスト3と基板1表面との接着面B(も
しくはレジスト3と電極2との接着面B’)となり、樹
脂モールド4とレジスト3の密着性が不良の場合には、
剥離は樹脂モールド4とレジスト3の接着面Cに発生す
る。ここで、基板1の表面とレジスト3の表面は色彩が
全く異なるので、外力を加えて樹脂モールド4を剥離さ
せたときに、どの接着面から剥離したかを目視により明
瞭に判別することができる。
線にて示すA)に占める接着面B(またはB’)の剥離
面の割合、もしくは接着面Cの剥離面の割合を観察する
ことにより、樹脂モールド4とレジスト3面との密着度
を判断することができる。図11(a)では、全剥離面
Aのうち、BまたはB’での剥離面(斜線部で示してお
り、電極2が露呈している)が約40%であり、その他
の部分ではレジスト3が基板1上に残留して電極2が覆
われたままとなっている。
より0から5までの6段階で評価している。剥離面の1
00%が接着面B,B’で剥離している場合(すなわ
ち、接着面Cは全く剥離しておらず、樹脂モールド4と
レジスト3の密着性が最良の場合)を評価5、100〜
80%を評価4、80〜50%を評価3、50〜20%
を評価2、20〜0%を評価1、0%を評価0と定義し
ている。図11(a)に示す例では、B、B’での剥離
面が約40%であり、したがって評価2となる。
よる接着面Cの剥離度合いの変化を説明する。図10
(a)に示すように、プラズマ処理を行わない場合には
接着面Cの密着度を示す剥離度合いは最悪の評価0であ
るが、高周波電源出力50Wで5秒程度プラズマ処理を
行うことにより評価は5まで上昇する。そしてプラズマ
処理を30秒継続して行った場合でもこの結果は変わら
ない。
源出力が500Wの例では、プラズマ処理を行わない場
合に評価0であったサンプルが、プラズマ処理時間5秒
程度で評価5まで上昇する点では高周波電源出力50W
の場合と同様であるが、高周波電源出力500Wの場合
にはプラズマ処理時間が10秒程度になると評価は急激
に低下し0となる。すなわち、ある程度以上の出力で所
定時間以上プラズマ処理を行うと樹脂モールド4とレジ
スト3の密着性は悪化する。なお、プラズマ処理の条件
を変えることにより、どのようなメカニズムで密着性に
悪影響を及ぼすかについてはまだ明確に解明されていな
い。
スト3の密着性を確保するためにはプラズマ処理の条件
を低出力もしくは高出力・短時間に限定すればよいよう
に見えるが、しかしながら、樹脂モールド4とレジスト
3の密着性が低下しないプラズマ処理条件(図10
(a)の例)では、高周波電源出力が不足しているため
スパッタリング効果が小さく、プラズマ処理の目的であ
る電極2上の接合阻害物の除去という目的が達成できな
い。
な高周波電源出力の条件、すなわち500W、10秒以
上(図10(b)の例)では、上述のように樹脂モール
ド4を形成する封止樹脂とレジスト3面の密着性が阻害
される。このように、従来の電子部品製造方法では、電
極2上の接合阻害物除去のためのプラズマ処理を行うと
基板1のレジスト3と樹脂モールド4の密着性が低下
し、樹脂封止後に剥離を生じることがあるという問題点
があった。
ールドとの密着性を向上させることができる電子部品の
プラズマ処理装置を提供することを目的とする。
のプラズマ処理装置は、真空チャンバと、この真空チャ
ンバ内にあって基板と半導体素子より成る電子部品を載
置する下部電極と、この下部電極に高周波電圧を印加す
る高周波電源と、この高周波電源を制御する高周波電源
制御部と、前記真空チャンバ内を真空排気する真空排気
部と、前記真空チャンバ内に異なる種類およびまたは流
量のプラズマ発生用ガスを供給するプラズマガス供給手
段とを備え、前記高周波電源の出力ならびにプラズマ発
生用ガスの種類およびまたは流量を制御することによ
り、スパッタリング効果による基板の電極表面の異物除
去を目的としたプラズマ処理と、基板のレジストの表面
改質を目的としたプラズマ処理を行うようにした。
置は、請求項1記載の電子部品のプラズマ処理装置であ
って、前記プラズマガス供給手段が、異る種類のプラズ
マ発生用ガスを供給する複数のガス供給部であるように
した。
置は、請求項1記載の電子部品のプラズマ処理装置であ
って、前記プラズマガス供給手段が、ガス供給部とガス
供給部から供給されるプラズマ発生用ガスの流量を制御
する流量制御部を組み合わせて成るようにした。
生成された接合阻害物をスパッタリングにより除去する
第1のプラズマ処理後に、基板のレジスト表面を改質す
る第2のプラズマ処理工程を設けることにより、ワイヤ
ボンディング後に行われる樹脂封止時の、基板のレジス
ト表面と封止樹脂との密着性を向上させることができ
る。
実施の形態1の電子部品のプラズマ処理装置の断面図、
図2、図3、図4は同電子部品の断面図、図5は同基板
のレジスト表面と封止樹脂の密着性を示すグラフ、図
6、図7、図8は同電子部品の断面図である。
理装置について説明する。図1において、真空チャンバ
11は上部ケーシング12および下部ケーシング13に
より形成される。下部ケーシング13の内部には、下部
電極14が配設されており、下部電極14上には基板と
半導体素子より成る電子部品15が載置される。下部電
極14は高周波電源16と接続されており、高周波電源
16は高周波電源制御部17によって制御される。また
上部ケーシング12には上部電極18が装着され、上部
電極18は接地部19に接続された接地電極となってい
る。
0、第1のガス供給部21、第2のガス供給部22およ
び大気開放弁23がそれぞれ管路により接続されてい
る。真空排気部20は真空チャンバ11内を吸引し、排
気する。第1のガス供給部21、第2のガス供給部22
はプラズマガス供給手段であり、それぞれ異る種類のプ
ラズマ発生用ガスを真空チャンバ11に供給する。大気
開放弁23は真空チャンバ11内に大気を導入し、真空
を破壊する。制御部24は、真空排気部20、第1のガ
ス供給部21、第2のガス供給部22、大気開放弁23
および高周波電源制御部17を制御する。
様に構成されており、以下この電子部品のプラズマ処理
装置を使用した電子部品製造方法について各図を参照し
て説明する。図2において、基板31の上面には電極3
2が、また下面には電極33が形成されており、基板3
1の表面はエポキシ樹脂などの樹脂より成るレジスト3
4で被覆されている。電極32は銅電極32a上にバリ
アメタル層としてニッケル膜32bをニッケルメッキに
よりコーティングし、更にニッケル膜32bの上面に金
膜32cを金メッキによりコーティングして形成されて
いる。また電極33も同様に銅電極33a、ニッケル膜
33bおよび金膜33cより成る。電極32と電極33
は、内部回路37によって接続されている。
体素子41が基板31上面に予め塗布された接着剤42
によって接着される。接着剤42は熱硬化型であり、半
導体素子41が搭載された基板31を熱処理することに
より接着剤42は硬化し、半導体素子41は基板31に
固定される。
2,33の断面図である。金膜32c,33c表面には
ニッケル化合物35,36が生じている。このニッケル
化合物35,36は、メッキ工程で金膜32c,33c
中に混入したニッケルのうち、金膜32cの表層付近に
あるものが、熱処理中に金膜32c,33cの表面で空
気と接触することによって生じるものである。このニッ
ケル化合物35,36のうち、上面の電極32上のニッ
ケル化合物35は後工程のワイヤボンディングにおい
て、金ワイヤと金膜32cとの接合性を阻害する。
物35を除去するため、第1のプラズマ処理が行われ
る。基板31を半導体素子41の面を上向きにして図1
に示す真空チャンバ11内の下部電極14上に載置す
る。真空チャンバ11を閉じた後、真空排気部20を駆
動して真空チャンバ11内を真空排気する。次いで第1
のガス供給部21を駆動して真空チャンバ11内にプラ
ズマ発生用のアルゴンガスを供給する。この後高周波電
源16を駆動して下部電極14に高周波電圧を印加する
ことにより、真空チャンバ11内にプラズマ放電を発生
させる。これにより真空チャンバ11内にはプラズマが
発生し、この結果アルゴンイオンや電子が電子部品15
の上面に衝突する。
は、プラズマ発生用ガスとしてのアルゴンガスの流量が
5cc/min、真空チャンバ11内のプラズマ発生用
ガスの圧力が10Pa、高周波電源出力が500W、プ
ラズマ処理時間は10秒である。このプラズマ処理によ
り電極32の表面のニッケル化合物35は除去される
が、前述のようにこのままの状態では封止樹脂とレジス
ト34表面との密着性が悪く、封止のための樹脂モール
ド形成後に剥離を生じやすい。
るための第2のプラズマ処理を行う。この第2のプラズ
マ処理における処理条件は、プラズマ発生用ガスとして
第2のガス供給部22から供給される酸素ガスを用い、
酸素ガス流量が50cc/min、真空チャンバ11内
のプラズマ発生用ガスの圧力が30Pa、高周波電源出
力が20W、である。この条件で第二のプラズマ処理を
行った場合の樹脂モールド4の密着性確認のための実験
の結果を図5に示す。
行っただけのサンプルでは、密着性の評価は0であり樹
脂モールド4とレジスト3の密着性は悪いが、酸素ガス
による第2のプラズマ処理を5秒行うと、密着性の評価
は5に上昇する。そして同一条件で処理時間を30秒ま
で延長しても密着性の評価は変わらない。このように、
第1のプラズマ処理によって密着性が低下した基板31
の表面に上述の条件で第2のプラズマ処理を行うことに
より、基板31のレジスト34の表面が改質され後工程
での樹脂モールドとの密着性を向上させることができ
る。
ヤボンディング装置に送られ、半導体素子41の電極4
3と基板31の電極32を金ワイヤ44で接続する。こ
れにより、半導体41と電極32が電気的に接続され
る。このとき、電極32の金膜32cの表面は第1のプ
ラズマ処理によりニッケル化合物の接合阻害物が除去さ
れているので、金ワイヤ44は電極32上に良好にボン
ディングされる。
に示すように、半導体素子41と金ワイヤ44はエポキ
シ樹脂によって封止され樹脂モールド45が形成され
る。このとき、基板31のレジスト34の表面は第2の
プラズマ処理によって改質されているので、封止樹脂で
あるエポキシ樹脂との密着性が改善されており、密着性
のよい良好な耐剥離性を有する樹脂モールド45を形成
することができる。
の電極33上に半田バンプ46が形成されて電子部品1
5が完成する。このとき、電極33の金膜33cの表面
にはニッケル化合物が存在しているが、半田バンプ46
の形成に際してはフラックス47が塗布されてニッケル
化合物は還元されるため半田接合性を損なうことはな
い。なお実施の形態1では、第2のプラズマ処理のプラ
ズマ発生用ガスとして酸素を用いているが、塩素やフッ
素、臭素を用いてもよく、またはこれらを混合したもの
でも良い。
態2の電子部品のプラズマ処理装置の断面図である。こ
こで図1に示す実施の形態1と同様の要素には同符号を
付して説明を省略する。本実施の形態2では、プラズマ
ガス供給手段として、ガス供給部50と流量制御部51
を備えている。すなわち、プラズマガス発生用ガスの種
類は1つであり、このガスの真空チャンバ11への供給
流量を制御部24により制御するようになっている。
について説明する。ここで基板31上に半導体素子41
を搭載する工程までは、実施の形態1の図2〜図4に示
す工程と同様である。この後に行われる第1および第2
のプラズマ処理について説明する。図9において、真空
チャンバ1内に電子部品15を搬入した後、真空チャン
バ11内にはプラズマ発生用ガスとして酸素ガスが供給
される。次いで高周波電源16を駆動して下部電極14
に高周波電圧を印加することにより、真空チャンバ11
内には酸素のプラズマが発生し、発生した酸素イオンや
酸素ラジカルのスパッタリング効果により電子部品15
の表面のプラズマ処理を行う。この第1のプラズマ処理
で適用される処理条件は、電極32の金膜32c上面の
ニッケル化合物を除去するのに十分なスパッタリング効
果を生じるプラズマ処理条件であり、この結果電極32
の金膜32c表面のニッケル化合物43が除去される。
2のプラズマ処理が行われる。ここではプラズマ発生用
ガスとして引き続き酸素ガスが使用されるが、酸素ガス
の流量が流量制御弁51によって制御され、第1のプラ
ズマ処理時のガス供給量より少ない流量のガスが真空チ
ャンバ11に供給される。また高周波電源16の出力も
第1のプラズマ処理よりも低い処理条件に設定され、具
体的には、実施の形態1における第2のプラズマ処理の
条件と同様である。
1のレジスト34の表面が改質され、樹脂封止時のエポ
キシ樹脂との密着性が向上する。なお、プラズマ発生用
ガスとして本実施の形態2では酸素を用いているが、塩
素やフッ素、臭素を用いてもよく、またはこれらを混合
したものを用いることもできる。これ以降の工程につい
ては、実施の形態1と同様である。
ないのであって、例えば上記実施の形態1、2では第1
および第2のプラズマ処理を同一のプラズマ処理装置を
用いて連続して行うようにしているが、これらを分離し
1つのプラズマ処理装置にて第1のプラズマ処理を行
い、その後ワイヤボンディングを行った後に他のプラズ
マ処理装置にて第2のプラズマ処理を行うようにしても
よい。このようにすることにより、プラズマ処理条件を
その都度切り換える必要がなく、連続して効率よくプラ
ズマ処理を行うことができる。さらに、基板と半導体素
子を電気的に接続する工程として、ワイヤボンディング
を例に説明したが、ワイヤ以外の接合材(半田、導電性
接着材、異方性導電材等)を使用したフェイスダウンボ
ンディングでもよい。
に生成された接合阻害物をスパッタリングにより除去す
る第1のプラズマ処理後に、基板のレジスト表面を改質
する第2のプラズマ処理工程を設けるようにしたので、
電極のワイヤボンディング性の向上目的に行われる第1
のプラズマ処理によって基板のレジスト表面が過剰処理
された場合でも、基板のレジストの樹脂材料に応じて第
2のプラズマ処理の条件を適切に設定することにより、
基板のレジストと封止樹脂との密着性を向上させること
ができる。したがって従来は電極上の接合阻害物除去の
ためのプラズマ処理後に密着性が低下することを理由と
して選択することができなかった材質でも、第2のプラ
ズマ条件の設定によって選択が可能となり、基板や封止
材の樹脂材料の選択の自由度を拡大することができる。
理装置の断面図
封止樹脂の密着性を示すグラフ
理装置の断面図
脂の密着性を示すグラフ (b)実験対象基板のレジスト表面と封止樹脂の密着性
を示すグラフ
Claims (3)
- 【請求項1】真空チャンバと、この真空チャンバ内にあ
って基板と半導体素子より成る電子部品を載置する下部
電極と、この下部電極に高周波電圧を印加する高周波電
源と、この高周波電源を制御する高周波電源制御部と、
前記真空チャンバ内を真空排気する真空排気部と、前記
真空チャンバ内に異なる種類およびまたは流量のプラズ
マ発生用ガスを供給するプラズマガス供給手段とを備
え、前記高周波電源の出力ならびにプラズマ発生用ガス
の種類およびまたは流量を制御することにより、スパッ
タリング効果による基板の電極表面の異物除去を目的と
したプラズマ処理と、基板のレジスト表面の改質を目的
としたプラズマ処理を行うことを特徴とする電子部品の
プラズマ処理装置。 - 【請求項2】前記プラズマガス供給手段が、異る種類の
プラズマ発生用ガスを供給する複数のガス供給部である
ことを特徴とする請求項1記載の電子部品のプラズマ処
理装置。 - 【請求項3】前記プラズマガス供給手段が、ガス供給部
とガス供給部から供給されるプラズマ発生用ガスの流量
を制御する流量制御部を組み合わせて成ることを特徴と
する請求項1記載のプラズマ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31016497A JP3427702B2 (ja) | 1997-11-12 | 1997-11-12 | 電子部品のプラズマ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31016497A JP3427702B2 (ja) | 1997-11-12 | 1997-11-12 | 電子部品のプラズマ処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001216365A Division JP3671879B2 (ja) | 2001-07-17 | 2001-07-17 | 電子部品製造方法および電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11145120A JPH11145120A (ja) | 1999-05-28 |
JP3427702B2 true JP3427702B2 (ja) | 2003-07-22 |
Family
ID=18001940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31016497A Expired - Fee Related JP3427702B2 (ja) | 1997-11-12 | 1997-11-12 | 電子部品のプラズマ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3427702B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186707A (ja) * | 2004-03-16 | 2004-07-02 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4844168B2 (ja) * | 2006-02-28 | 2011-12-28 | パナソニック株式会社 | 部品接合方法および部品積層方法 |
JP5987297B2 (ja) * | 2011-11-10 | 2016-09-07 | 富士電機株式会社 | パワー半導体装置の製造方法 |
-
1997
- 1997-11-12 JP JP31016497A patent/JP3427702B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11145120A (ja) | 1999-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4239310B2 (ja) | 半導体装置の製造方法 | |
KR100908747B1 (ko) | 반도체 칩 표면의 플라즈마 처리에 의한 접착 성능 개선방법 | |
JP2004319892A (ja) | 半導体装置の製造方法 | |
US5933752A (en) | Method and apparatus for forming solder bumps for a semiconductor device | |
JP4086902B2 (ja) | 工作物を製造するための方法および構成要素を処理する方法 | |
KR20010108240A (ko) | 구성부품의 제조 방법, 그의 이용, 공기 베어링 작업편 및진공 처리 챔버 | |
KR101912578B1 (ko) | 반도체 디바이스 패키징을 위한 패시베이션 층 | |
EP1388167B1 (en) | Method of removing oxide from copper bond pads | |
JP3427702B2 (ja) | 電子部品のプラズマ処理装置 | |
JP3671879B2 (ja) | 電子部品製造方法および電子部品 | |
JP2020004857A (ja) | 半導体装置の製造方法 | |
US8912653B2 (en) | Plasma treatment on semiconductor wafers | |
JP4790407B2 (ja) | 余分な成形材料を基板から除去するためのプラズマ法 | |
JP5100032B2 (ja) | 基板の表面改質方法及び半導体装置の製造方法 | |
JPH10340977A (ja) | 電子部品およびその製造方法 | |
JP5120004B2 (ja) | 基板の表面処理方法および半導体パッケージの製造方法 | |
JPH10163241A (ja) | 電子部品の製造方法 | |
JP2907811B1 (ja) | 半導体発光素子の実装方法および実装体 | |
JP2731424B2 (ja) | 半導体装置の製造方法 | |
JP2002110735A (ja) | フリップチップ実装方法及びプラズマ処理装置 | |
JP2004311602A (ja) | Icチップの実装方法 | |
JP2003179094A (ja) | 電子部品の製造方法および電子部品 | |
JP2002083901A (ja) | 電子部品 | |
JP2000012590A (ja) | 電子部品の電極構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |