KR20070048337A - 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법 - Google Patents
리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법 Download PDFInfo
- Publication number
- KR20070048337A KR20070048337A KR1020050105293A KR20050105293A KR20070048337A KR 20070048337 A KR20070048337 A KR 20070048337A KR 1020050105293 A KR1020050105293 A KR 1020050105293A KR 20050105293 A KR20050105293 A KR 20050105293A KR 20070048337 A KR20070048337 A KR 20070048337A
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- semiconductor memory
- memory devices
- group
- groups
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
Description
Claims (25)
- 다수의 반도체 메모리 장치들을 제어하는 컨트롤러에 있어서,상기 다수의 반도체 메모리 장치들의 리프레시 동작을 제어하는 리프레시 제어 회로를 구비하며,상기 리프레시 제어 회로는상기 다수의 반도체 메모리 장치들을 적어도 제1 및 제2 그룹으로 나누어, 상기 제1 그룹에 속하는 반도체 메모리 장치들의 오토 리프레시 인터벌과 상기 제2 그룹에 속하는 반도체 메모리 장치들의 오토 리프레시 인터벌을 다르게 설정하는 것을 특징으로 하는 메모리 컨트롤러.
- 제 1 항에 있어서, 상기 다수의 반도체 메모리 장치들은메모리 랭크(Rank) 단위로 서로 다른 그룹으로 분류되는 것을 특징으로 하는 메모리 컨트롤러.
- 제 1 항에 있어서, 상기 리프레시 제어 회로는상기 제1 그룹 및 상기 제2 그룹의 리프레시 정보를 저장하는 리프레시 정보 저장부; 및상기 리프레시 정보에 상응하여 오토 리프레시 인터벌을 조절하고, 조절된 오토 리프레시 인터벌에 따라 오토 리프레시 명령을 생성하여 해당 그룹의 반도체 메모리 장치들로 전송하는 명령어 생성 블록을 구비하는 것을 특징으로 하는 메모리 컨트롤러.
- 메모리 시스템에 있어서,메모리 컨트롤러; 및각각이 상기 메모리 컨트롤러에 의해 제어되어 데이터를 입출력하는 제1 및 제2 그룹의 반도체 메모리 장치들을 포함하는 메모리 모듈을 구비하고,상기 메모리 컨트롤러는상기 제1 그룹의 반도체 메모리 장치들의 오토 리프레시 인터벌과 상기 제2 그룹의 반도체 메모리 장치들의 오토 리프레시 인터벌을 다르게 제어하는 리프레시 제어 회로를 포함하는 것을 특징으로 하는 메모리 시스템.
- 제 4 항에 있어서, 상기 리프레시 제어 회로는상기 제1 그룹 및 상기 제2 그룹의 리프레시 정보를 저장하는 리프레시 정보 저장부; 및상기 리프레시 정보에 상응하여 오토 리프레시 인터벌을 조절하고, 조절된 오토 리프레시 인터벌에 따라 오토 리프레시 명령을 생성하여 해당 그룹의 반도체 메모리 장치들로 전송하는 명령어 생성 블록을 구비하는 것을 특징으로 하는 메모리 시스템.
- 제 4 항에 있어서,상기 메모리 모듈은 상기 제1 및 제2 그룹의 반도체 메모리 장치들이 그룹별로 모듈 기판의 서로 다른면에 실장되는 구조를 가지는 것을 특징으로 하는 메모리 시스템.
- 제 4 항에 있어서,상기 메모리 모듈은 상기 제1 및 제2 그룹의 반도체 메모리 장치들이 모듈 기판의 적어도 한면에 다층으로 적층되는 구조를 가지며,상기 제1 및 제2 그룹의 반도체 메모리 장치들은 상기 다층에서 몇 번째 층에 속하는지에 따라 서로 다른 그룹으로 나뉘어지는 특징으로 하는 메모리 시스템.
- 메모리 시스템에 있어서,적어도 하나의 메모리 모듈을 구비하고,상기 적어도 하나의 메모리 모듈 각각은각각이 메모리 컨트롤러에 의해 제어되어 데이터를 입출력하는 제1 및 제2 그룹의 반도체 메모리 장치들을 구비하고,상기 제1 및 제2 그룹의 반도체 메모리 장치들 각각은상기 메모리 컨트롤러로부터 입력되는 리프레시 정보를 저장하는 리프레시 정보 저장 회로; 및상기 리프레시 정보에 따라 셀프 리프레시 인터벌을 조절하고, 조절된 셀프 리프레시 인터벌에 따라 셀프 리프레시를 수행하는 리프레시 제어 회로를 구비하는 것을 특징으로 하는 메모리 시스템.
- 제 8 항에 있어서, 상기 리프레시 제어 회로는,상기 리프레시 정보에 기초하여 가변되는 주파수를 가지는 리프레시 클럭 신호를 발생하는 리프레시 주기 조절부; 및상기 리프레시 클럭 신호에 응답하여 순차적으로 워드라인 주소를 발생하는 리프레시 카운터를 포함하는 것을 특징으로 하는 메모리 시스템.
- 제 8 항에 있어서, 상기 리프레시 정보 저장 회로는MRS(모드 레지스터 셋) 명령에 응답하여 상기 리프레시 정보를 모드 레지스터에 저장하는 MRS 회로를 포함하는 것을 특징으로 하는 메모리 시스템.
- 제 8 항에 있어서, 상기 제1 그룹의 반도체 메모리 장치들로 입력되는 리프레시 정보와 상기 제2 그룹의 반도체 메모리 장치들로 입력되는 리프레시 정보는서로 다른 셀프 리프레시 인터벌을 나타내는 것을 특징으로 하는 메모리 시스템.
- 제 11 항에 있어서, 상기 제1 및 제2 그룹의 반도체 메모리 장치들은메모리 랭크 단위로 서로 다른 그룹으로 분류되는 것을 특징으로 하는 메모 리 시스템.
- 제 11 항에 있어서,상기 메모리 모듈은 상기 제1 및 제2 그룹의 메모리 장치들이 그룹별로 모듈 기판의 서로 다른 면에 실장되는 구조를 가지는 것을 특징으로 하는 메모리 시스템.
- 제 11 항에 있어서,상기 메모리 모듈은 상기 제1 및 제2 그룹의 반도체 메모리 장치들이 모듈 기판의 적어도 한면에 다층으로 적층되는 구조를 가지며,상기 제1 및 제2 그룹의 반도체 메모리 장치들은 상기 다층에서 몇 번째 층에 속하는지에 따라 서로 다른 그룹으로 나뉘어지는 것을 특징으로 하는 메모리 시스템.
- 제 8 항에 있어서, 상기 리프레시 정보는상기 메모리 컨트롤러로부터 셀프 리프레시 명령과 함께 전송되는 것을 특징으로 하는 메모리 시스템.
- 제 15 항에 있어서, 상기 제1 그룹의 반도체 메모리 장치는상기 메모리 컨트롤러로부터 상기 셀프 리프레시 명령과 리프레시 정보를 수 신하면, 상기 리프레시 정보를 소정의 규칙에 따라 변경하고 변경된 리프레시 정보를 상기 셀프 리프레시 명령과 함께 상기 제2 그룹의 반도체 메모리 장치로 전송하는 것을 특징으로 하는 메모리 시스템.
- 메모리 모듈에 있어서,각각이 메모리 컨트롤러에 의해 제어되어 데이터를 입출력하는 제1 및 제2 그룹의 반도체 메모리 장치들을 구비하고,상기 제1 및 제2 그룹의 반도체 메모리 장치들 각각은상기 메모리 컨트롤러로부터 입력되는 리프레시 정보를 저장하는 리프레시 정보 저장 회로; 및상기 리프레시 정보에 따라 셀프 리프레시 인터벌을 조절하고, 조절된 셀프리프레시 인터벌에 따라 셀프 리프레시를 수행하는 리프레시 제어 회로를 구비하는 것을 특징으로 하는 메모리 모듈.
- 제 17 항에 있어서, 상기 제1 및 제2 그룹의 반도체 메모리 장치에 입력되는 각각의 리프레쉬 정보는 서로 다른 셀프 리프레쉬 인터벌을 나타내는 것을 특징으로 하는 메모리 모듈.
- 제 17 항에 있어서,상기 메모리 모듈은 상기 제1 및 제2 그룹의 반도체 메모리 장치들이 모듈 기판의 적어도 한면에 다층으로 적층되는 구조를 가지며,상기 제1 및 제2 그룹의 반도체 메모리 장치들은 상기 다층에서 몇 번째 층에 속하는지에 따라 서로 다른 셀프 리프레시 인터벌을 갖도록 설정되는 것을 특징으로 하는 메모리 모듈.
- 제 19 항에 있어서,상기 메모리 모듈은 제3 및 제4 그룹의 반도체 메모리 장치들을 더 구비하고,상기 제1 그룹의 반도체 메모리 장치는 상기 모듈 기판의 제1 면에 첫 번째 층에 적층되고,상기 제2 그룹의 반도체 메모리 장치는 상기 모듈 기판의 상기 제1 면에 두 번째 층에 적층되고,상기 제3 그룹의 반도체 메모리 장치는 상기 모듈 기판의 상기 제1 면에 세 번째 층에 적층되고,상기 제4 그룹의 반도체 메모리 장치는 상기 모듈 기판의 상기 제1 면에 네 번째 층에 적층되며,상기 제1 내지 제4 그룹의 반도체 메모리 장치들의 각 셀프 리프레시 인터벌은 제2, 제3, 제1 및 제4 그룹 순으로 느려지는 것을 특징으로 하는 메모리 모듈.
- 제 20 항에 있어서, 상기 리프레시 정보는상기 메모리 컨트롤러로부터 셀프 리프레시 명령과 함께 전송되는 것을 특징으로 하는 메모리 모듈.
- 제 21 항에 있어서, 상기 제1 내지 제3 그룹의 반도체 메모리 장치 각각은상기 메모리 컨트롤러 또는 다른 반도체 메모리 장치로부터 상기 셀프 리프레시 명령과 리프레시 정보를 수신하면, 상기 리프레시 정보를 소정의 규칙에 따라 변경하고 변경된 리프레시 정보를 상기 셀프 리프레시 명령과 함께 또 다른 반도체 메모리 장치로 전송하는 것을 특징으로 하는 메모리 모듈.
- 메모리 모듈상의 적어도 제1 및 제2 그룹의 반도체 메모리 장치의 리프레시를 제어하는 방법에 있어서,상기 제1 및 제2 그룹의 반도체 메모리 장치가 메모리 컨트롤러로부터 서로 다른 리프레시 정보를 입력받아 저장하는 단계;메모리 컨트롤러로부터 셀프 리프레시 명령을 수신하는 단계;상기 리프레시 정보에 따라 셀프 리프레시 인터벌을 조절하는 단계; 및상기 조절된 셀프 리프레시 인터벌에 따라 셀프 리프레시를 수행하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리프레시 제어 방법.
- 제 23 항에 있어서, 상기 리프레시 정보는다층으로 적층되는 구조를 가지는 상기 메모리 모듈에서 상기 반도체 메모리 장치가 상기 다층 중 몇 번째 층에 적층되느냐에 따라 달라지는 것을 특징으로 하는 반도체 메모리 장치의 리프레시 제어 방법.
- 다수의 반도체 메모리 장치들의 리프레시를 제어하는 방법에 있어서,상기 다수의 반도체 메모리 장치들을 적어도 제1 및 제2 그룹으로 나누는 단계;상기 제1 그룹 및 상기 제2 그룹의 리프레시 정보를 저장하는 단계; 및상기 리프레시 정보에 상응하여 오토 리프레시 인터벌을 조절하고, 조절된 오토 리프레시 인터벌에 따라 오토 리프레시 명령을 생성하여 해당 그룹의 반도체 메모리 장치들로 전송하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리프레시 제어 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050105293A KR100725992B1 (ko) | 2005-11-04 | 2005-11-04 | 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법 |
US11/504,421 US7543106B2 (en) | 2005-11-04 | 2006-08-15 | Apparatus and method for controlling refresh of semiconductor memory device according to positional information of memory chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050105293A KR100725992B1 (ko) | 2005-11-04 | 2005-11-04 | 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070048337A true KR20070048337A (ko) | 2007-05-09 |
KR100725992B1 KR100725992B1 (ko) | 2007-06-08 |
Family
ID=38005143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050105293A KR100725992B1 (ko) | 2005-11-04 | 2005-11-04 | 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7543106B2 (ko) |
KR (1) | KR100725992B1 (ko) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101578168B1 (ko) * | 2015-01-20 | 2015-12-16 | 성균관대학교산학협력단 | 적층형 메모리 장치 및 그 동작 방법 |
KR101578171B1 (ko) * | 2015-01-20 | 2015-12-16 | 성균관대학교산학협력단 | 적층형 메모리 장치 및 그 동작 방법 |
KR20160134411A (ko) * | 2015-05-13 | 2016-11-23 | 삼성전자주식회사 | 리프레시 명령을 분산시키는 메모리 장치 및 상기 장치를 포함하는 메모리 시스템 |
US9978430B2 (en) | 2012-04-24 | 2018-05-22 | Samsung Electronics Co., Ltd. | Memory devices providing a refresh request and memory controllers responsive to a refresh request |
US10146443B2 (en) | 2014-12-03 | 2018-12-04 | SK Hynix Inc. | Memory controller |
US10223311B2 (en) | 2015-03-30 | 2019-03-05 | Samsung Electronics Co., Ltd. | Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system |
KR20210006474A (ko) * | 2018-06-04 | 2021-01-18 | 마이크론 테크놀로지, 인크 | 단일 명령에 응답하여 다수의 메모리 동작을 수행하기 위한 방법 및 이를 이용하는 메모리 디바이스 및 시스템 |
KR20220144256A (ko) * | 2021-04-19 | 2022-10-26 | 윈본드 일렉트로닉스 코포레이션 | 반도체 기억장치 |
US11715510B2 (en) | 2021-02-26 | 2023-08-01 | Windbond Electronics Corp. | Semiconductor memory device having control unit which sets the refresh interval of the memory cell |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008198019A (ja) * | 2007-02-14 | 2008-08-28 | Matsushita Electric Ind Co Ltd | データキャリア |
US7975170B2 (en) * | 2007-06-15 | 2011-07-05 | Qimonda Ag | Memory refresh system and method |
TWI381379B (zh) * | 2007-10-05 | 2013-01-01 | Fujitsu Ltd | An information processing apparatus, a memory section control apparatus, and a memory section control method |
CN101809670B (zh) * | 2007-10-05 | 2014-03-05 | 富士通株式会社 | 信息处理装置、存储部控制装置、存储部控制方法 |
US7929368B2 (en) * | 2008-12-30 | 2011-04-19 | Micron Technology, Inc. | Variable memory refresh devices and methods |
JP2011170943A (ja) * | 2010-02-22 | 2011-09-01 | Sony Corp | 記憶制御装置、記憶装置、記憶装置システム |
US8392650B2 (en) | 2010-04-01 | 2013-03-05 | Intel Corporation | Fast exit from self-refresh state of a memory device |
US8484410B2 (en) * | 2010-04-12 | 2013-07-09 | Intel Corporation | Method to stagger self refreshes |
US8791980B2 (en) * | 2012-06-05 | 2014-07-29 | Tangome, Inc. | Controlling CPU usage to balance fast and slow devices |
US9058896B2 (en) * | 2012-08-29 | 2015-06-16 | International Business Machines Corporation | DRAM refresh |
KR20140104181A (ko) * | 2013-02-20 | 2014-08-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 시스템 |
KR102194003B1 (ko) | 2014-02-25 | 2020-12-22 | 삼성전자주식회사 | 메모리 모듈 및 이를 포함하는 메모리 시스템 |
US9685219B2 (en) | 2015-05-13 | 2017-06-20 | Samsung Electronics Co., Ltd. | Semiconductor memory device for deconcentrating refresh commands and system including the same |
KR102326018B1 (ko) | 2015-08-24 | 2021-11-12 | 삼성전자주식회사 | 메모리 시스템 |
US10020046B1 (en) | 2017-03-03 | 2018-07-10 | Micron Technology, Inc. | Stack refresh control for memory device |
US10572377B1 (en) | 2018-09-19 | 2020-02-25 | Micron Technology, Inc. | Row hammer refresh for content addressable memory devices |
US10685696B2 (en) | 2018-10-31 | 2020-06-16 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
WO2020117686A1 (en) | 2018-12-03 | 2020-06-11 | Micron Technology, Inc. | Semiconductor device performing row hammer refresh operation |
US10957377B2 (en) | 2018-12-26 | 2021-03-23 | Micron Technology, Inc. | Apparatuses and methods for distributed targeted refresh operations |
US11049545B2 (en) | 2019-04-23 | 2021-06-29 | Micron Technology, Inc. | Methods for adjusting row hammer refresh rates and related memory devices and systems |
US11069393B2 (en) | 2019-06-04 | 2021-07-20 | Micron Technology, Inc. | Apparatuses and methods for controlling steal rates |
US10978132B2 (en) * | 2019-06-05 | 2021-04-13 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of skipped refresh operations |
US11031066B2 (en) | 2019-06-24 | 2021-06-08 | Micron Technology, Inc. | Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems |
US11348631B2 (en) | 2020-08-19 | 2022-05-31 | Micron Technology, Inc. | Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed |
KR20220062756A (ko) | 2020-11-09 | 2022-05-17 | 삼성전자주식회사 | 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법 |
US11264079B1 (en) | 2020-12-18 | 2022-03-01 | Micron Technology, Inc. | Apparatuses and methods for row hammer based cache lockdown |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07176185A (ja) | 1993-12-20 | 1995-07-14 | Canon Inc | リフレッシュ制御装置 |
JP3964491B2 (ja) * | 1997-03-25 | 2007-08-22 | 株式会社ルネサステクノロジ | 半導体記憶装置及び半導体記憶装置の欠陥救済方法 |
JP2001043677A (ja) | 1999-08-03 | 2001-02-16 | Hitachi Ltd | 半導体記憶装置 |
DE10042383B4 (de) * | 2000-08-29 | 2005-04-28 | Infineon Technologies Ag | Halbleiteranordnung mit optimiertem Refreshzyklus |
US6483764B2 (en) * | 2001-01-16 | 2002-11-19 | International Business Machines Corporation | Dynamic DRAM refresh rate adjustment based on cell leakage monitoring |
KR20040103017A (ko) * | 2003-05-30 | 2004-12-08 | 삼성전자주식회사 | 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템 |
KR100532448B1 (ko) | 2003-07-12 | 2005-11-30 | 삼성전자주식회사 | 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법 |
JP4478974B2 (ja) * | 2004-01-30 | 2010-06-09 | エルピーダメモリ株式会社 | 半導体記憶装置及びそのリフレッシュ制御方法 |
KR100668822B1 (ko) * | 2004-04-28 | 2007-01-16 | 주식회사 하이닉스반도체 | 메모리 장치의 셀프 리프레쉬 주기 제어 장치 |
KR100655288B1 (ko) * | 2004-11-16 | 2006-12-08 | 삼성전자주식회사 | 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템 |
JP4428319B2 (ja) * | 2005-08-30 | 2010-03-10 | エルピーダメモリ株式会社 | 半導体記憶装置およびバンク・リフレッシュ方法 |
-
2005
- 2005-11-04 KR KR1020050105293A patent/KR100725992B1/ko active IP Right Grant
-
2006
- 2006-08-15 US US11/504,421 patent/US7543106B2/en active Active
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9978430B2 (en) | 2012-04-24 | 2018-05-22 | Samsung Electronics Co., Ltd. | Memory devices providing a refresh request and memory controllers responsive to a refresh request |
US10146443B2 (en) | 2014-12-03 | 2018-12-04 | SK Hynix Inc. | Memory controller |
KR101578168B1 (ko) * | 2015-01-20 | 2015-12-16 | 성균관대학교산학협력단 | 적층형 메모리 장치 및 그 동작 방법 |
KR101578171B1 (ko) * | 2015-01-20 | 2015-12-16 | 성균관대학교산학협력단 | 적층형 메모리 장치 및 그 동작 방법 |
US10223311B2 (en) | 2015-03-30 | 2019-03-05 | Samsung Electronics Co., Ltd. | Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system |
US10719467B2 (en) | 2015-03-30 | 2020-07-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system |
KR20160134411A (ko) * | 2015-05-13 | 2016-11-23 | 삼성전자주식회사 | 리프레시 명령을 분산시키는 메모리 장치 및 상기 장치를 포함하는 메모리 시스템 |
KR20210006474A (ko) * | 2018-06-04 | 2021-01-18 | 마이크론 테크놀로지, 인크 | 단일 명령에 응답하여 다수의 메모리 동작을 수행하기 위한 방법 및 이를 이용하는 메모리 디바이스 및 시스템 |
US11715510B2 (en) | 2021-02-26 | 2023-08-01 | Windbond Electronics Corp. | Semiconductor memory device having control unit which sets the refresh interval of the memory cell |
KR20220144256A (ko) * | 2021-04-19 | 2022-10-26 | 윈본드 일렉트로닉스 코포레이션 | 반도체 기억장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100725992B1 (ko) | 2007-06-08 |
US7543106B2 (en) | 2009-06-02 |
US20070106838A1 (en) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100725992B1 (ko) | 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법 | |
US10665273B2 (en) | Semiconductor memory devices, memory systems and refresh methods of the same | |
US6842864B1 (en) | Method and apparatus for configuring access times of memory devices | |
US20190161341A1 (en) | Systems and methods for temperature sensor access in die stacks | |
EP1723526B1 (en) | Dynamic command and/or address mirroring system and method for memory modules | |
KR101429869B1 (ko) | 메모리 회로 시스템 및 방법 | |
KR100884448B1 (ko) | Dram 어레이에 저장되지 않은 sdram 모듈로부터의 데이터를 판독하기 위한 방법, 및 sdram 메모리 모듈 | |
US6226757B1 (en) | Apparatus and method for bus timing compensation | |
US10573356B2 (en) | Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices | |
US10224078B2 (en) | Semiconductor device and refresh rate control method of semiconductor device based on measured temperature | |
KR20140043560A (ko) | 메모리 특성 정보를 저장하는 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 반도체 메모리 장치의 동작방법 | |
KR20170059616A (ko) | 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템 | |
US6226754B1 (en) | Apparatus and method for device timing compensation | |
KR102656205B1 (ko) | 온도 제어 장치, 이를 포함하는 반도체 장치 및 반도체 장치의 제어 방법 | |
US9672891B2 (en) | Memory device, memory module including the memory device, method of fabricating the memory module, and method of repairing the memory module | |
KR100894252B1 (ko) | 반도체 메모리 장치 및 그의 동작 제어방법 | |
CN114464227A (zh) | 存储器设备、存储设备、主机及其操作方法 | |
CN110390978B (zh) | 半导体器件和包括该半导体器件的存储器模块 | |
WO2022072207A1 (en) | Apparatus with access control mechanism and methods for operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 13 |