TWI381379B - An information processing apparatus, a memory section control apparatus, and a memory section control method - Google Patents

Description

資訊處理裝置、記憶部控制裝置及記憶部控制方法 技術領域

本發明係有關於一種控制記憶體之再新動作的資訊處理裝置、記憶部控制裝置及記憶部控制方法。

背景技術

記憶體之窄程序化雖因半導體製造技術之提高而進步，但其影響會使記憶體之資料保存時間變短，而頻繁地進行再新，因此會使消耗電力增加。又，記憶體之通電劣化所引起之資料保存時間減少會成為不良的一主因。

另一方面，隨著筆記型電腦等可搬型資訊機器之普及，乃更要求降低消耗電力。

目前一般再新動作係以一定間隔對記憶體進行再新。舉例言之，一般512MbitSDRAM必須在64ms內對32768條Row行進行再新動作，但由於1次再新指令可再新4條Row行位址，因此係以64ms÷(32768÷4)≒7.8us間隔傳送再新指令。

而，習知技術係揭示了一種動態調整DRAM再新率之方法(例如，參考專利文獻1)。又，揭示了一種將SDRAM為閒置狀態時之消耗電力加以降低之記憶體控制裝置(例如，參考專利文獻1)。再者，揭示了一種可大幅節省消耗電力，且保證正常記憶體存取之再新控制裝置(例如，參考專利文獻3)。

【專利文獻1】特開2002-319282號公報

【專利文獻2】特開2002-230970號公報

【專利文獻3】特開平7-176185號公報

惟，使用再新指令時，欲再新之Row位址係由記憶體內部之計數器決定，因此無法由外部指定欲再新之Row位址。故，不限於所有Row位址都寫入了資料，即使對未寫入資料之Row位址亦可無條件地進行再新。

又，再新之規格值係由規格標準化團體決定，並非顯示各記憶體之實力值者。故，實際上各記憶體具有充分之資料保存能力，對記憶體之實力值為過剩之再新動作。

再者，同一記憶體內之各Row位址在資料保存能力有差異，會因Row位址而成為過剩之再新。又，由於一般是以7.8us等一定間隔來機械地傳送再新指令，因此當記憶體劣化使Row位址之資料保存時間較再新間隔短時，會有無法保存資料而造成系統錯誤之虞。

為解決上述問題點，本發明之目的在於提供一種依每一Row位址改變再新間隔，藉此實現降低消耗電力與提高可靠性之資訊處理裝置、記憶部控制裝置及記憶部控制方法。

為解決上述課題，本發明其中一態樣之資訊處理裝置係包含有：第1記憶部，係由記憶資料之複數單元所構成 者；第2記憶部，係可保存針對前述複數單元個別之再新間隔與再新動作實施狀況者；及，控制部，係可根據前述第2記憶部所保存之再新間隔與再新動作實施狀況來分別對前述單元控制再新動作者。

再者，為解決上述課題，本發明其中一態樣之記憶部控制裝置係用以控制由可記憶資料之複數單元所構成的記憶部者，且，可根據針對前述複數單元個別的再新間隔與再新動作實施狀況，分別對前述單元控制再新動作。

又，為解決上述課題，本發明其中一態樣之記憶部控制方法係用以控制由記憶資料之複數單元所構成的記憶部者，包含有：資訊取得步驟，係讀出針對前述複數單元個別的再新間隔與再新動作實施狀況者；及，再新執行步驟，係根據前述再新間隔與再新動作實施狀況，分別對前述單元控制再新動作者。

圖式簡單說明

第1圖係顯示實施形態之資訊處理裝置的硬體構成例。

第2圖係顯示實施形態之記憶體的構成例。

第3圖係顯示實施形態之資訊處理裝置的功能方塊例。

第4圖係顯示儲存於實施形態1之模式暫存器的資料例。

第5圖係顯示實施形態1之資訊處理裝置中，設定保留時間之處理例的流程圖。

第6圖係顯示實施形態1之資訊處理裝置中，控制再新動作之處理例的流程圖。

第7圖係顯示實施形態1之資訊處理裝置中，再新動作之處理例的流程圖。

第8圖係顯示實施形態2之資訊處理裝置中，將資料優先儲存於保留時間長之Row位址的處理例之流程圖。

第9圖係顯示實施形態2之資訊處理裝置中，將保留時間短之Row位址的資料移動至保留時間長之Row位址的處理例之流程圖。

第10圖係顯示實施形態3之資訊處理裝置中，使複數記憶領域中位於預定記憶領域之資料移動至其它記憶領域的處理例之流程圖。

用以實施發明之最佳形態 (實施形態1)

以下，參考圖式來說明本發明之實施形態1。而，實施形態1之資訊處理裝置係對記憶體之所有Row位址(單元)賦予資料寫入旗標，藉此只再新已寫入資料之Row位址，實現消耗電力之降低。再者，實施形態1之資訊處理裝置測定各Row位址之資料保存時間，並根據該測定結果來進行再新，藉此實現可靠性之提高。

首先，將實施形態1之資訊處理裝置的硬體構成顯示於第1圖。資訊處理裝置1具有作為主記憶裝置之記憶體100及作為中央運算裝置之CPU101。又，資訊處理裝置1具有在CPU101、記憶體100等之間高速進行資訊通訊與控制之晶片組(North Bridge)102及儲存有控制周邊機器之最低位 準輸出入的程式群之BIOS103。又，BIOS103具有非依電性記憶體(Refresh Information Memory)。

又，除上述以外，資訊處理裝置1具有進行較CPU101、記憶體100低速之周邊機器間的資訊通訊與控制之晶片組(South Bridge)200、進行音源輸出控制之音聲埠201、進行與USB對應機器或PCI匯流排對應機器之連接的USB/PCI介面202、進行與硬碟驅動器等之連接的序列ATA/舊有IDE介面203及進行與網路埠之連接並可與外部通訊之LAN介面204。

第2圖顯示實施形態1之記憶體100的內部構成。而，第2圖中，粗線箭頭表示資料之流向，細線箭頭表示控制之流向。記憶體100具有：由外部輸入之時鐘生成內部時鐘之時鐘產生器50、由外部輸入之控制訊號來決定讀取或寫入等動作之指令解碼器51、接收來自指令解碼器51之輸出來控制內部電路之控制器邏輯器52、在記憶體100之初始化時儲存動作模式之模式暫存器53。

又，記憶體100具有：保存由外部輸入之位址訊號的Row位址緩衝器、在再新動作時自動生成再新位址的再新計數器(Row位址緩衝器and再新計數器54)，並具有：保存由外部輸入之位址訊號的Column位址緩衝器、在叢發動作時自動生成Column位址的叢發計數器(Column位址緩衝器and叢發計數器55)。又，記憶體100具有：保存資料之記憶體單元陣列部56、資料控制電路57、鎖存電路58及I/O緩衝器59。而，記憶體單元陣列部56係區分為複數領域(由 Bank-A至Bank-D)，且每一領域具有Row解碼器、Sense Amp、Column解碼器及記憶體單元陣列。又，由Bank-A至Bank-D之各記憶體單元陣列內分別具有複數Row行。

接著，將資訊處理裝置1之功能方塊顯示於第3圖。資訊處理裝置1具有第1記憶部2、第2記憶部3及控制部4，各功能方塊可利用上述硬體構成來實現。

第1記憶部2對應上述記憶體100，由記憶資料之複數Row位址構成。第2記憶部3對應上述BIOS103之非依電性記憶體，可保存分別對應複數Row位址之保留時間(再新間隔)、最新再新時刻(再新動作實施狀況)、表示各Row位址是否已寫入有效資料之資料寫入旗標。而，第2記憶部3雖作為BIOS103之非依電性記憶體，但並未限定態樣，亦可以例如晶片組(North Bridge)102內所具有之記憶領域或記憶體100之部分領域來作為第2記憶部3。

控制部4對應CPU101、BIOS103(非依電性記憶體以外之部分)、晶片組(North Bridge)102、晶片組(South Bridge)200，根據第2記憶部3保存之資訊來對第1記憶部2之Row位址控制再新動作。

接著，參考第4圖來說明第1記憶部2之模式暫存器53所儲存之暫存器群。儲存於位址A0至位址A2之值，係定義以1次讀取命令(或寫入命令)讀取(或寫入)之Column位址數(Burst Length)，而儲存於位址A3之值則定義叢發類型。儲存於位址A4至位址A6之值，係定義由讀取命令輸出資料之時鐘數(CAS Latency)。位址A7以後為作為選擇 來定義動作模式之暫存器，舉例言之，可用於定義記憶體製造商原有之裝置測試模式(Test Mode)等。在此，實施形態1之資訊處理裝置1係活用位址A10，控制部4在A10為「0」時以一般再新模式進行控制，在「1」時則以對經指定之Row位址進行再新之模式來控制。而，若是未使用之暫存器，亦可活用位址A10以外。

如此，設置一般再新模式及對經指定之Row位址進行再新之模式等2個模式，藉此控制部4可區分使用對應要求性能之情形與要求低消耗電力之情形。例如，資訊處理裝置1為筆記型電腦時，控制部4在以來自外部電源之電力供給動作時及以內部電池動作時可區分使用上述2個模式。

接著，參考第5圖之流程圖來說明以下處理，即，測量各Row位址之資料保存期間(保留時間)，並將已測得之保留時間設定於對應該Row位址之暫存器(Register)。以下，視需要將處理對象之Row位址編號標示變數N(或變數M)，並將作為處理對象之Row位址標示為Row(N)(或Row(M))。又，將儲存與Row(N)對應之設定值的領域標示為Register(N)。而，Register(N)係設於第2記憶部3。

控制部4在投入電源後，會讀取BIOS103之程式群(步驟S1)。接著，控制部4確認所有Row行數(MaxRow)(步驟S2)。接著，控制部4將第1記憶部2(記憶體)初始化(步驟S3)，並將變數N(N之初始值為0)設定於作為保留時間之測量對象的Row位址(步驟S4)。

接著，控制部4對設定保留時間之第1記憶部2的Row (N)寫入預先定義之資料(例如資料「D」)(步驟S5)，在待機W時間(W為變數，初始值為例如64ms)(步驟S6)後，判斷儲存於Row(N)內之資料是否仍為在步驟S5所寫入之資料(例如「D」)(步驟S7)。在此，若儲存於Row(N)之資料為在步驟S5所寫入之資料(例如「D」)(步驟S7，PASS)，控制部4將於W時間加上X時間(例如1.0ms)之值再次代入於變數W(步驟S8)後，返回步驟S6。

控制部4在步驟S5所寫入之資料(例如「D」)呈異常資料前，進行上述步驟S6、步驟S7、步驟S8之處理。儲存於Row(N)之資料呈異常資料時(步驟S7，FAIL)，控制部4由變數W減去X後，再次代入於變數W(步驟S9)。接著，控制部4對Register(N)寫入變數W作為保留時間(步驟S10)。

控制部4將變數N增量1個(步驟S11)，並比較變數N與MaxRow(步驟S12)。在此，變數N小於MaxRow時(步驟S12，YES)，控制部4將處理返回步驟S5。另一方面，對所有Row位址設定上述保留時間，當變數N大於MaxRow時(步驟S12，NO)，控制部4會啟動作業系統(OS)(步驟S13)。

如此，控制部4對第1記憶部2內的所有Row位址設定保留時間。

而，即使資訊處理裝置1之作業系統啟動後，在Row位址之動作檢測出異常時，控制部4亦可重設定與已發生該異常之Row位址對應的Register之保留時間。換言之，控制部4可進行上述步驟S9(取得變數W之值來作為已設定於該 Row位址之保留時間)及步驟S10之處理，藉此重設定再新時間。

如此，以控制部4重設定再新時間，藉此即使例如第1記憶部2之預定Row行通電劣化，資料保存時間較規定值短亦可保存資料，而可降低資訊處理裝置1之錯誤。

接著，參考第6圖說明如上述設定保留時間之Row位址的再新控制處理。而，以下再新控制處理係以對指定之Row位址進行再新之模式(第1記憶部2之模式暫存器53的暫存器A10中設定有「1」之模式)進行動作。

控制部4設定作為處理對象之Row(N)(初始值=0)(步驟S20)，並由對應Row(N)之Register(N)讀取資料寫入旗標(Row(N)是否寫入有資料之旗標)、最新再新時刻(最後對Row(N)實施再新之時刻)及保留時間(步驟S21)。控制部4由資料寫入旗標確認Row(N)是否儲存有資料(步驟S22)。若儲存有資料(步驟S22，YES)，控制部4會由目前時刻減去最新再新時刻來取得自最新再新時刻之Period(經過時間)(步驟S23)。接著，控制部4將已於Period加上安全係數(為了使經過時間充分所設置之時間)之時間與Row(N)之保留時間加以比較(步驟S24)。若Period超過保留時間加上安全係數之時間(步驟S24，NO)，控制部4將第1記憶部2所指定之Row位址(Row(N))再新(步驟S25)，並將Register(N)之最新再新時刻更新為目前時刻(步驟S26)。而，實施形態1之控制部4雖是比較Period與Row(N)之保留時間加上安全係數的時間，但 比較Period與Row(N)之保留時間亦可。

接著，控制部4將變數N增量1個(步驟S27)，並比較變數N與MaxRow(步驟S28)。在此，若變數N小於MaxRow(步驟S28，YES)，控制部4將處理回到步驟S21。另一方面，若變數N大於MaxRow(步驟S28，NO)，控制部4會返回再新處理之最初(步驟S20)。

而，在步驟S22判定未儲存有資料時(步驟S22，NO)，若Period小於保留時間加上安全係數之時間，控制部4會將處理前進至步驟S27。

在上述步驟S25之處理中，一般再新指令係以第1記憶部2內之內部計數器(Row位址緩衝器and再新計數器54)選擇任意之Row位址。此時之處置方法可由控制部4對第1記憶部2組合動作指令、讀取指令、具自動預儲存之讀取指令與預儲存指令來進行再新處理。

參考第7圖之處理流程，進一步說明步驟S25之再新處理。由控制部4接收上述各指令之組合，實施使第1記憶部2進行啟動、讀取、預儲存之處理(態樣1)，進行啟動、具自動預儲存之讀取的處理(態樣2)或進行啟動、預儲存之處理(態樣3)等3個態樣的其中一態樣，以進行再新處理。

說明態樣1。第1記憶部2藉接收動作指令來啟動Row(N)(步驟S30)。待機tRCD時間後(步驟S31)，第1記憶部2藉接收讀取指令來讀取1Column(步驟S32)。

又，態樣1之處理中的第1記憶部2在啟動後(步驟S30)，與步驟S31與步驟S32之處理並行地，在接收到預儲 存指令前待機tRAS時間(步驟S33)，並藉接收預儲存指令來預儲存Row(N)(步驟S34)。接著，第1記憶部2在接收到下一個動作指令前，待機tRP時間。

接著，說明態樣2之處理。第1記憶部2藉接收動作指令來使Row(N)啟動(步驟S40)。待機tRCD時間後(步驟S41)，第1記憶部2藉接收具自動預儲存之讀取指令來進行1Column之讀取及預儲存(步驟S42)。

又，第1記憶部2在啟動Row(N)後(步驟S40)，進行上述步驟S41、步驟S42之處理，並在接收到下一個動作指令前，待機tRC時間(步驟S43)。

說明態樣3之處理。第1記憶部2藉接收動作指令來使Row(N)啟動(步驟S50)。待機tRAS時間後(步驟S51)，第1記憶部2藉接收預儲存指令來進行1Column之預儲存(步驟S52)，並在接收到下一個動作指令前，待機tRP時間(步驟S53)。

藉上述再新控制處理及再新處理，資訊處理裝置1可對所有Row位址，以適合各Row位址之保留時間進行再新。

又，由於可保存資料之時間會大受溫度影響，因此測量保留時間時，宜提高資訊處理裝置1內的所有裝置的動作率，並提高第1記憶部2之溫度後再進行測量，會較接近實際資訊處理裝置1之運用狀態。

提高所有裝置之動作率有困難時，在第1記憶部2附近設置發熱體或溫度感測器也可獲得同樣的效果。換言之，在設定保留時間時，資訊處理裝置1可使發熱體發熱來達到 上述所有裝置之動作率上升時的溫度，藉此提高第1記憶部2之溫度。

(實施形態2)

實施形態2之資訊處理裝置係由實施形態1所測得之每一Row位址的資料保存時間(保留時間)，求取可長時間保存資料之Row位址，並優先對該Row位址寫入資料。如此，優先將資料寫入可長時間保存資料之Row位址，藉此資訊處理裝置可減少再新處理之次數，可實現更低之消耗電力。

又，使上述內容發展後，資訊處理裝置使只能短時間保存資料之Row位址的資料，定期地移動至可長時間保存資料之Row位址，藉此可實現更低之消耗電力。實施形態2中，將對這些處理進行說明。

相對於實施形態1之控制部4，實施形態2之控制部4具有一根據保留時間決定要寫入資料之Row位址的功能，以及一使預定Row位址之資料移動至保留時間較長之單元的功能。而，控制部4以外的功能方塊及硬體構成與實施形態1相同，因此省略在此之說明。

首先，參考第8圖來說明優先對保留時間長的Row位址寫入資料之處理。

控制部4於Row(N)(N之初始值為0)、Row位址中代入最長保留時間的最長保留時間(初始值=0)、最長Row位址(具有最長保留時間的Row位址)(初始值=null)的各變數設定初始值(步驟S60)。接著，控制部4由Register(N)讀取Row(N)之資料寫入旗標及保留時間(步驟S61)。

控制部4根據資料寫入旗標判斷Row(N)內是否儲存有資料(步驟S62)。若Row(N)內未儲存有資料(步驟S62，YES)，控制部4比較最長保留時間與Row(N)之保留時間(步驟S63)。在此，若最長保留時間小於Row(N)之保留時間(步驟S63，YES)，控制部4將Row(N)之保留時間代入最長保留時間，並將最長Row位址設定為N(步驟S64)。接著，控制部4將變數N增量1個(步驟S65)後，比較變數N與MaxRow(步驟S66)。

在此，若變數N大於MaxRow(即，已對所有Row位址實施上述處理，並求得具有最長保留時間之最長Row位址時)(步驟S60，NO)，控制部4於最長Row位址寫入資料(步驟S67)後，將對應最長Row位址之Register(Register(LRA))所保存之資料寫入旗標及最新再新時刻加以更新(步驟S68)。

而，若在步驟S62中Row(N)儲存有資料(步驟S62，NO)，以及在步驟S63中最長保留時間大於保留時間(步驟S63，NO)時，控制部4會使處理前進至步驟S65。又，若在步驟S66中，變數N小於MaxRow(步驟S66，YES)，控制部4會使處理回到步驟S61。

接著，參考第9圖之流程圖來說明將保留時間短的Row位址的資料移動至保留時間長的Row位址的處理。

控制部4刪除Row(M)(第1記憶部2內的移動目的)內的資料(步驟S70)。而，將Row(M)當作未寫入有效資料者(以Row(M)之資料寫入旗標確認有無資料)。接著， 控制部4由對應Row(M)之Register(M)讀取保留時間(步驟S71)。

之後，控制部4對進行處理之Row(N)(初始值=0)、所有Row位址中代入最短保留時間的最短保留時間(初始值=null)、最短Row位址(具有最短保留時間的Row位址)(初始值=null)的各變數設定初始值(步驟S72)。

控制部4由對應Register(N)讀取Row(N)之資料寫入旗標及保留時間(步驟S73)，並根據資料寫入旗標判斷Row位址(N)內是否儲存有資料(步驟S74)。在此，若儲存有資料(步驟S74，YES)，控制部4比較最短保留時間與Row(N)之保留時間(步驟S75)。

在此，若Row(N)之保留時間小於最短保留時間(步驟S75，YES)，控制部4將Row(N)之保留時間代入最短保留時間，並將最短Row位址作為正在進行目前處理之Row位址(變數N)(步驟S76)。且，控制部4將變數增量1個(步驟S77)，並比較變數N與MaxRow(步驟S78)。若變數N小於MaxRow(步驟S78，YES)，控制部4會將處理返回步驟S73，藉此重複步驟S73~步驟S77之處理。

重複上述處理，當變數N大於MaxRow時(即，已對所有Row位址實施上述處理，並求得具有最短保留時間之最短Row位址時)(步驟S78，NO)，控制部4比較Row(N)之保留時間與Row(M)之保留時間(步驟S79)。在此，若Row(M)之保留時間大於Row(N)之保留時間(步驟S79，YES)，控制部4由Row(N)讀取全Column(步驟S80)，並 將讀出的全Column寫入Row(M)(步驟S81)。接著，控制部4將Register(M)及Register(N)之資料寫入旗標、保留時間及最新再新時刻加以更新(步驟S82)。

而，若步驟S74之判斷為NO，以及步驟S75之判斷為NO時，控制部4將處理前進至步驟S77，而若步驟S78之判斷為YES，則將處理返回步驟S73。又，當步驟S79之判斷為NO時，控制部4會結束處理。

(實施形態3)

當Row位址已群組化於複數記憶領域(群組)(例如第2圖之記憶體單元陣列部56的Bank-A~Bank-D)時，資訊處理裝置會以一定時間間隔將位於預定記憶領域之Row位址的資料移動至其它記憶領域(例如將Bank-A的資料移動至Bank-B來使資料彙集於Bank-B)，藉此，便不需對移動對象之記憶領域的再新處理，可更降低消耗電力。

相對於實施形態1之控制部4，實施形態3之控制部4更具有一可在跨複數記憶領域儲存有資料時，使資料移動並彙集於預定記憶領域內的功能。而，上述控制部4以外的功能方塊及硬體構成與實施形態1相同，因此省略在此之說明。

參考第10圖之流程圖來說明上述移動至其它記憶領域之處理。又，為簡化說明，係以2個記憶領域(例如Bank-A、Bank-B)為對象進行說明，而Bank-C與Bank-D之組，Bank-E與Bank-F之組(增設了資訊處理裝置1之記憶體時)等，資訊處理裝置1可以Bank之組單位來實施本 處理，藉此即使Bank數增加亦可對應。再者，資訊處理裝置1亦可以記憶埠單位來實施本處理。

控制部4設定Row(N)(N之初始值=0)，將有資料Row數(存在有效資料之Row位址數的變數)設定為初始值0(步驟S91)。接著，控制部4由Register(N)讀取Row(N)之資料寫入旗標(步驟S92)，並判斷Row(N)是否儲存有資料(步驟S93)。

在此，Row(N)儲存有資料時(步驟S93，YES)，控制部4將有資料Row數增量1個(步驟S94)後，再將變數N增量1個(步驟S95)。而，Row(N)未儲存有資料時(步驟S93，NO)，控制部4只進行變數N之增量(步驟S95)。

控制部4進行上述處理，直到變數N大於MaxRow(步驟S96，YES至步驟S92之循環)。

變數N大於MaxRow時(步驟S96，NO)，控制部4比較有資料Row數與最大Row數的一半(最大Row數/2)(步驟S97)，若有資料Row數小於最大Row數/2(步驟S97，YES)，將0代入變數M及變數N(步驟S98)。

接著，控制部4讀取Register(N)之資料寫入旗標(步驟S99)，判斷Row(N)是否儲存有資料(步驟S100)。在此，若Row(N)未儲存有資料(步驟S100，NO)，控制部4讀取Register(M)之資料寫入旗標(步驟S103)，判斷Row(M)是否儲存有資料(步驟S104)。在此，若Row(M)儲存有資料(步驟S104，YES)，控制部4由Row(M)讀取全Column(步驟S105)，將讀出之全Column寫入Row(N) (步驟S106)。

接著，控制部4將Register(M)及Register(N)之資料寫入旗標、保留時間及最新再新時刻加以更新(步驟S107)後，將變數M增量1個(步驟S108)，並將變數N增量1個(步驟S101)。接著，控制部4比較變數N與MaxRow(步驟S102)。若變數N小於MaxRow(步驟S102，YES)，控制部4將處理返回步驟S99，進行上述步驟S99至步驟S101之一連串處理(視需要亦包含步驟S103至S108之一連串處理)。

若變數N大於MaxRow(步驟S102，NO)，控制部4會結束處理。

而，若步驟S97之判定為NO，控制部4會結束處理，而若步驟S100之判斷為YES，則將處理前進至步驟S101。又，若步驟S104之判定為NO，控制部4將變數M增量1個(步驟S109)，並將處理返回步驟S103。

藉實施形態3，可只將已寫入資料之記憶領域再新，而可減低消耗電力。

實施形態中，係說明具有第1記憶部2、第2記憶部3及控制部4之資訊處理裝置1，但亦可將控制部4作為控制記憶部之記憶部控制裝置。

產業上之利用可能性

如以上說明，根據設於各單元之再新間隔，可對各單元控制再新動作。

1‧‧‧資訊處理裝置

2‧‧‧第1記憶部

3‧‧‧第2記憶部

4‧‧‧控制部

50‧‧‧時鐘產生器

51‧‧‧指令解碼器

52‧‧‧控制器邏輯器

53‧‧‧模式暫存器

54‧‧‧Row位址緩衝器and再新計數器

55‧‧‧Column位址緩衝器and叢發計數器

56‧‧‧記憶體單元陣列部

57‧‧‧資料控制電路

58‧‧‧鎖存電路

59‧‧‧I/O緩衝器

100‧‧‧記憶體

101‧‧‧CPU

102‧‧‧晶片組(North Bridge)

103‧‧‧BIOS

200‧‧‧晶片組(South Bridge)

201‧‧‧音聲埠

202‧‧‧USB/PCI介面

203‧‧‧序列ATA/舊有IDE介面

204‧‧‧LAN介面

205‧‧‧PCI快速/AGP介面

第1圖係顯示實施形態之資訊處理裝置的硬體構成例。

第2圖係顯示實施形態之記憶體的構成例。

第3圖係顯示實施形態之資訊處理裝置的功能方塊例。

第4圖係顯示儲存於實施形態1之模式暫存器的資料例。

第5圖係顯示實施形態1之資訊處理裝置中，設定保留時間之處理例的流程圖。

第6圖係顯示實施形態1之資訊處理裝置中，控制再新動作之處理例的流程圖。

第7圖係顯示實施形態1之資訊處理裝置中，再新動作之處理例的流程圖。

第8圖係顯示實施形態2之資訊處理裝置中，將資料優先儲存於保留時間長之Row位址的處理例之流程圖。

第9圖係顯示實施形態2之資訊處理裝置中，將保留時間短之Row位址的資料移動至保留時間長之Row位址的處理例之流程圖。

第10圖係顯示實施形態3之資訊處理裝置中，使複數記憶領域中位於預定記憶領域之資料移動至其它記憶領域的處理例之流程圖。

1‧‧‧資訊處理裝置

2‧‧‧第1記憶部

3‧‧‧第2記憶部

4‧‧‧控制部

Claims (20)

1. 一種資訊處理裝置，包含有：第1記憶部，係由記憶資料之複數單元所構成者；第2記憶部，係可保存針對前述複數單元個別之再新間隔與關於最新再新時刻的再新動作實施狀況者，而該最新再新時刻係前述單元個別之最後進行再新之時刻；及控制部，係可根據前述第2記憶部所保存之再新間隔與再新動作實施狀況來分別對前述單元控制再新動作者。
2. 如申請專利範圍第1項之資訊處理裝置，其中前述第2記憶部更可保存表示前述第1記憶部之各單元是否儲存有資料之旗標，且前述控制部更可根據前述旗標來決定進行再新動作之單元，並控制對該單元之再新動作。
3. 如申請專利範圍第2項之資訊處理裝置，其中前述控制部更可進行控制，以根據前述旗標來分別對前述單元判斷是否儲存有資料，而於經判斷儲存有資料之單元中，進而決定由現在時刻減去前述最新再新時刻之時間已達前述再新間隔之單元，並對該單元進行再新動作。
4. 如申請專利範圍第1項之資訊處理裝置，其中前述控制部更可根據前述再新間隔來決定寫入前述資料之單元。
5. 如申請專利範圍第4項之資訊處理裝置，其中前述第2記憶部更可保存表示前述第1記憶部之各單元是否儲存有資料之旗標，且前述控制部更可根據前述旗標來分別對前述單元判斷是否儲存有資料，並將在判斷為未儲存有資料之單元中前述再新間隔最長之單元，決定為寫入前述資料之 單元。
6. 如申請專利範圍第1項之資訊處理裝置，其中前述控制部更可於前述單元動作檢查出有異常時，重設定前述第2記憶部所保存之再新間隔。
7. 如申請專利範圍第1項之資訊處理裝置，其中前述控制部更可由已定義再新動作之複數模式中決定一個模式，並根據該模式控制前述單元之再新動作。
8. 如申請專利範圍第1項之資訊處理裝置，其中前述控制部更可使預定單元之資料移動至再新間隔較該預定單元長之單元。
9. 如申請專利範圍第8項之資訊處理裝置，其中前述第2記憶部更可保存表示前述第1記憶部之各單元是否儲存有資料之旗標，且前述控制部更可根據該旗標來分別對前述單元判斷是否儲存有資料，並將判斷為儲存有資料之單元中再新間隔最短之單元，決定為預定單元。
10. 如申請專利範圍第1項之資訊處理裝置，其中前述第1記憶部係將前述複數單元整合於至少2個群組，且當跨前述群組儲存有資料時，前述控制部可使前述資料移動，使其彙集於預定群組內。
11. 一種記憶部控制裝置，係用以控制由可記憶資料之複數單元所構成的記憶部者，前述記憶部控制裝置可根據針對前述複數單元個別的再新間隔與關於最新再新時刻的再新動作實施狀況，分別對前述單元控制再新動作，而該最新再新時刻係前述單元 個別之最後進行再新之時刻。
12. 如申請專利範圍第11項之記憶部控制裝置，其中前述記憶部控制裝置更可根據表示前述第1記憶部之各單元是否儲存有資料之旗標來決定進行再新動作之單元，並控制對該單元之再新動作。
13. 如申請專利範圍第11項之記憶部控制裝置，其中前述記憶部控制裝置更可根據前述再新間隔來決定寫入前述資料之單元。
14. 如申請專利範圍第11項之記憶部控制裝置，其中前述記憶部控制裝置更可於前述單元之動作檢測出異常時，重設定前述再新間隔。
15. 如申請專利範圍第11項之記憶部控制裝置，其中前述記憶部控制裝置更可由已定義再新動作之複數模式中決定一個模式，並根據該模式控制前述單元之再新動作。
16. 一種記憶部控制方法，係用以控制由記憶資料之複數單元所構成的記憶部之再新動作者，包含有：資訊取得步驟，係讀出針對前述複數單元個別的再新間隔與關於最新再新時刻的再新動作實施狀況者，而該最新再新時刻係前述單元個別之最後進行再新之時刻；及再新執行步驟，係根據前述再新間隔與再新動作實施狀況，分別對前述單元控制再新動作者。
17. 如申請專利範圍第16項之記憶部控制方法，其中前述再新執行步驟係根據表示各單元是否儲存有資料之旗標來決定進行再新動作之單元，並控制對該單元之再新動作。
18. 如申請專利範圍第16項之記憶部控制方法，其中前述再新執行步驟係根據前述再新間隔來決定寫入前述資料之單元。
19. 如申請專利範圍第16項之記憶部控制方法，其中前述再新執行步驟係於前述單元之動作檢測出異常時，重設定前述再新間隔。
20. 如申請專利範圍第16項之記憶部控制方法，其中前述再新執行步驟係由已定義再新動作之複數模式中決定一個模式，並根據該模式進行前述單元之再新動作。