KR20070044051A - 플랫 밴드 시프트가 적은 실리카질 막 및 이의 제조방법 - Google Patents

플랫 밴드 시프트가 적은 실리카질 막 및 이의 제조방법 Download PDF

Info

Publication number
KR20070044051A
KR20070044051A KR1020077005843A KR20077005843A KR20070044051A KR 20070044051 A KR20070044051 A KR 20070044051A KR 1020077005843 A KR1020077005843 A KR 1020077005843A KR 20077005843 A KR20077005843 A KR 20077005843A KR 20070044051 A KR20070044051 A KR 20070044051A
Authority
KR
South Korea
Prior art keywords
aluminum
perhydropolysilazane
group
compound
film
Prior art date
Application number
KR1020077005843A
Other languages
English (en)
Inventor
야스오 시미즈
마사아키 이치야마
데루노 나구라
Original Assignee
에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 filed Critical 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Publication of KR20070044051A publication Critical patent/KR20070044051A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/62—Nitrogen atoms
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/56—Organo-metallic compounds, i.e. organic compounds containing a metal-to-carbon bond
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Laminated Bodies (AREA)
  • Paints Or Removers (AREA)
  • Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)

Abstract

본 발명은 절연 특성이 우수한 실리카질 막의 제조방법과 이에 사용되는 코팅 조성물을 제공한다. 본 발명에 따르는 코팅 조성물은 수 평균 분자량이 100 내지 50,000인 퍼하이드로폴리실라잔 또는 변성 퍼하이드로폴리실라잔과 규소 원자에 대한 알루미늄 원자의 몰 비로 10ppb 이상 100ppm 이하의 알루미늄 화합물을 함유하며, 당해 코팅 조성물을 기판에 도포하며, 수증기, 산소 또는 이들의 혼합 가스를 함유하는 분위기 속에서 소성시킴으로써 실리카질 막을 제조한다.
실리카질 막, 코팅 조성물, 퍼하이드로폴리실라잔, 절연 특성.

Description

플랫 밴드 시프트가 적은 실리카질 막 및 이의 제조방법{Siliceous film with smaller flat band shift and method for producing same}
본 발명은 실리카질 막의 제조방법에 관한 것이다. 보다 상세하게는, 플랫 밴드 시프트값이 작은 절연 특성이 우수한 실리카질 막의 제조방법에 관한 것이다.
일반적으로, 반도체 장치와 같은 전자 디바이스에서는 반도체 소자, 예를 들면, 트랜지스터 및 저항 등이 기판 위에 배치되어 있지만, 이들은 전기적으로 절연되어 있어야 한다. 따라서, 이들 소자 간에는 소자를 분리하기 위한 영역이 필요하며, 이를 고립 영역이라고 한다. 이러한 고립 영역을 형성시키기 위한 재료로서 실리카질 막이 일반적으로 사용되고 있다.
실리카질 막을 제조하기 위한 방법은 여러 가지가 검토되고 있다. 이들 중에서 폴리실라잔 박막을 소성시킴으로써 실리카질 막을 제조하는 기술이 검토되고 있다(참조: 특허문헌 1 및 2).
그러나, 이들 방법으로 제조된 실리카질 막은 원료인 폴리실라잔이나 용제에 기인한 것으로 여겨지는 질소, 탄소, 수소의 잔존에 따라 CV 커브의 플랫 밴드 시프트가 고밀도 플라즈마 CVD법에 따라 형성된 실리카질 막과 비교하여 높으며 절연 특성에 개량의 여지가 있다. 여기서, 특히 적용되는 기판의 내열성 및 내산화성의 제한에 의해 가열온도를 낮게 억제해야 할 경우, 질소, 탄소 또는 수소의 잔존이 증가되는 경향이 있다.
한편, 폴리실라잔 화합물에 대하여 알루미늄 화합물을 첨가하거나, 폴리실라잔 화합물의 구조중에 알루미늄을 편입하는 기술도 공지되어 있다(특허 문헌 3 및 4). 그러나, 이들은 이에 의해 형성되는 실리카질 막의 플랫 밴드 시프트에 관해서 검토되어 있지 않다.
특허 문헌 1: 일본 특허 제3511024호
특허 문헌 2: 일본 특허 제3178412호
특허 문헌 3: 일본 공개특허공보 제(평)8-5963호 명세서
특허 문헌 4: 일본 공개특허공보 제(평)11-105185호 명세서
특허 문헌 5: 일본 공개특허공보 제(평)4-63833호 명세서
특허 문헌 6: 일본 공개특허공보 제(평)9-31333호 명세서
특허 문헌 7: 일본 공개특허공보 제(평)8-176511호 명세서
특허 문헌 8: 일본 공개특허공보 제(평)8-176512호 명세서
특허 문헌 9: 일본 공개특허공보 제(평)5-345826호 명세서
[발명의 개시]
[발명이 해결하고자 하는 과제]
본 발명은 이러한 문제를 해결하여, 플랫 밴드 시프트값이 작은，즉 절연 특성 등의 전기 특성이 우수한 실리카질 막의 제조방법을 제공하는 것이다.
[과제를 해결하기 위한 수단]
본 발명에 따르는 코팅 조성물은 수 평균 분자량이 100 내지 50,000인 퍼하이드로폴리실라잔 및 변성 퍼하이드로폴리실라잔으로 이루어진 그룹으로부터 선택된 1개 이상의 폴리실라잔 화합물, 알루미늄 화합물 및 용매를 함유하며, 알루미늄 함량이 폴리실라잔 화합물에 함유된 규소 원자에 대한 알루미늄 원자의 몰 비로 10ppb 이상 10Oppm 이하임을 특징으로 한다.
또한, 본 발명에 따르는 실리카질 막의 제조방법은 수 평균 분자량이 10O 내지 50,000인 퍼하이드로폴리실라잔 및 변성 퍼하이드로폴리실라잔으로 이루어진 그룹으로부터 선택된 1개 이상의 폴리실라잔 화합물, 알루미늄 화합물 및 용매를 함유하며, 알루미늄 함량이 폴리실라잔 화합물에 함유된 규소 원자에 대한 알루미늄 원자의 몰 비로 10ppb 이상 10Oppm 이하인 도포액을 기판에 도포하고, 수증기, 산소 또는 이들의 혼합 가스를 포함하는 분위기 속에서 소성시킴을 특징으로 한다.
또한, 본 발명에 따르는 실리카질 막은 폴리실라잔 화합물과 알루미늄 화합물을 함유하는 도포액을 기판에 도포하고 산화 분위기하에 소성시킴으로써 수득되는 실리카질 막이며, 알루미늄 함량이 규소 원자에 대한 알루미늄 원자의 몰 비로 lOppb 내지 100ppm임을 특징으로 하는 것이다.
[발명의 효과]
본 발명에 따라, 플랫 밴드 시프트값이 작은 실리카질 막을 제조할 수 있으며, 이로써 전기 특성이 우수한 반도체 소자, 예를 들면, 절연 특성이 우수한 소자 분리막이나 게이트 절연막을 형성시킬 수 있다.
[발명을 실시하기 위한 최선의 형태]
코팅 조성물
본 발명에 따르는 코팅 조성물에서 퍼하이드로폴리실라잔 또는 변성 퍼하이드로폴리실라잔으로 이루어진 그룹으로부터 선택된 1개 이상의 폴리실라잔 화합물은 필요에 따라 임의의 것을 사용할 수 있다. 본 발명에서 퍼하이드로폴리실라잔은 화학식 I을 갖는다.
H-(SiH2-NH)n-H
위의 화학식 I에서,
n은 중합도를 나타내는 수이다.
본 발명에 따르는 코팅 조성물에서 화학식 I의 퍼하이드로폴리실라잔은 실라잔 화합물, 알콜 또는 아민에 의해 변성시킨 변성 퍼하이드로폴리실라잔을 사용할 수 있다. 본 발명에서는 코팅 조성물을 사용하여 수득된 실리카질 막의 플랫 밴드 시프트를 감소시키기 위해 퍼하이드로폴리실라잔을 사용하는 것이 바람직하다. 이는, 유기기를 비교적 많이 함유하여 수소 이외의 유기기를 주쇄에 함유하는 폴리실라잔 화합물을 사용하는 경우에는 당해 유기기에 유래하는 탄소 등의 원자가 실리카질 막 중에 잔존하여, 본 발명의 효과를 감소시키는 경우가 있기 때문이다.
한편, 제조시 도포액의 도포성, 보존할 때의 안정성 등의 관점에서, 퍼하이드로폴리실라잔의 일부를 변성시킨 변성 퍼하이드로폴리실라잔을 사용하는 것이 바람직한 경우도 있다. 이와 같이 퍼하이드로폴리실라잔을 변성시키는 화합물로서는 헥사메틸디실라잔, 메틸알콜, 에틸알콜, 에틸렌디아민 등의 화합물을 들 수 있다. 이들을 사용하여 퍼하이드로폴리실라잔의 수소의 일부, 특히 말단수소를 치환시키는 것으로 변성 퍼하이드로폴리실라잔이 수득된다. 이러한 변성 퍼하이드로폴리실라잔에 관해서는 특허 문헌 5 내지 9에 기재되어 있다.
본 발명에 따르는 코팅 조성물에서 사용되는 퍼하이드로폴리실라잔 또는 변성 퍼하이드로폴리실라잔의 중량 평균 분자량은 코팅 조성물의 도포성, 특히 스핀 코팅법에 따라 도포를 할 때에 도포성의 관점에서 100 내지 50,000, 바람직하게는 500 내지 20,000이다.
본 발명에 따르는 코팅 조성물에서는 이들 폴리실라잔 화합물은 용매에 용해된다. 이때, 사용되는 용매는 활성수소를 갖지 않는 불활성 유기용매를 사용하는 것이 바람직하다. 이러한 유기용매로서, 벤젠, 톨루엔, 크실렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠 등의 방향족 탄화수소계 용매; 사이클로헥산, 사이클로헥센, 데카하이드로나프탈렌, 에틸사이클로헥산, 메틸사이클로헥산, p-멘 탄, 디펜텐(리모넨), 피넨 등의 지환족 탄화수소계 용매; n-펜탄, i-펜탄, n-헥산, i-헥산, n-헵탄, i-헵탄, n-옥탄, i-옥탄, n-노난, i-노난, n-데칸 i-데칸 등의 포화 탄화수소 화합물, 디프로필에테르, 디부틸 에테르 등의 에테르계 용매; 메틸이소부틸케톤 등의 케톤계 용매; 프로필렌글리콜모노메틸 에테르아세테이트 등의 에스테르계 용매 등을 들 수 있다. 이들 중에서 하기하는 알루미늄 화합물을 충분하게 용해시킬 수 있는 것이 특히 바람직하다.
본 발명에서 사용할 수 있는 알루미늄 화합물은 특별히 한정되지 않지만, 폴리실라잔 용액 중에 용해된 상태로 존재하는 것이 바람직하다. 따라서, 당해 알루미늄 화합물은 코팅 조성물에 사용되는 용매에 따라 적절하게 선택할 수 있다.
본 발명에 사용할 수 있는 알루미늄 화합물은 예를 들면, 화학식 A일 수 있다.
Al(Z1)(Z2)(Z3)
화학식 A에서,
Z1, Z2 및 Z3은 각각 독립적으로 수소, 수산기, 할로겐 원자, 알킬기, 사이클로알킬기, 아릴기, 알케닐기, 사이클로알케닐기, 알콕시기, 아세틸아세토네이트기에서 선택된 기이며, Z1, Z2 및 Z3 중에서 2개 또는 3개가 환상 구조를 형성할 수 있으며 또한, Z1, Z2 및 Z3이 규소를 함유하는 유기기일 수 있다.
본 발명에서 알루미늄 화합물은 이들 중에서 화학식 A-1 내지 A-3의 것이 바람직하다.
Al(OR1)(OR2)(OR3)
Al(R1)(R2)(R3)
Al(X1)(X2)(X3)
위의 화학식 A1 내지 A3에서,
R1, R2 및 R3은 각각 독립적으로 수소, 탄소수 1 내지 20의 알킬기, 사이클로알킬기 또는 아릴기이며,
X1, X2 및 X3은 각각 독립적으로, 불소, 염소 또는 요오드이다.
보다 구체적으로는 본 발명에서 사용되는 알루미늄 화합물로서는 트리메톡시알루미늄, 트리에톡시알루미늄, 트리이소프로폭시알루미늄, 트리n-프로폭시알루미늄, 트리메틸알루미늄, 트리에틸알루미늄, 트리이소프로필알루미늄, 트리n-프로필알루미늄, 플루오르화알루미늄, 염화알루미늄, 요오드화알루미늄, 트리아세틸아세토네이트알루미늄 및 트리에틸아세토아세테이트알루미늄 등을 들 수 있다. 또한, 규소를 함유하는 알루미늄 화합물, 예를 들면, 디-s-부톡시알루미녹시-트리에톡시 실란 등을 사용할 수 있다.
이들 알루미늄 화합물의 첨가량은 본 발명의 효과를 손상하지 않는 범위이면, 특별히 한정되지 않는다. 그러나, 본 발명의 효과를 보다 현저하게 발현시키기 위해서는 폴리실라잔 화합물에 함유된 규소 원자에 대한 알루미늄 원자의 몰 비로 10ppb 이상인 것이 바람직하며 100ppb 이상인 것이 보다 바람직하다. 또한, 내전압 특성을 양호하게 유지한다는 관점에서, 폴리실라잔 화합물에 함유된 규소 원자에 대한 알루미늄 원자의 몰 비로 10Oppm 이하인 것이 바람직하며 10ppm 이하인 것이 보다 바람직하다. 또한, 이러한 알루미늄 화합물의 첨가량은 특허 문헌 3 또는 4에 기재되어 있는 것보다 훨씬 적은 것이며 이러한 극히 소량의 알루미늄 화합물에 의해, 수득되는 실리카질 막의 특성이 극적으로 개량되는 것은 놀랄만한 것이다.
본 발명에 따르는 코팅 조성물에서 알루미늄 화합물은 임의의 방법으로 코팅 조성물에 첨가할 수 있다. 구체적으로는 코팅 조성물에 고체상의 알루미늄 화합물을 첨가하여 용해시키거나, 알루미늄 화합물을 용매에 용해시키고 나서 코팅 조성물에 혼합할 수 있다. 알루미늄 화합물을 용매에 용해시키는 경우에는 상기한 폴리실라잔 화합물을 용해할 때에 사용할 수 있는 용매를 사용할 수 있다. 이때, 폴리실라잔 화합물의 용해에 사용하는 용매와, 알루미늄 화합물의 용액을 제조할 때에 사용하는 용매가 상이할 수 있다. 알루미늄 화합물을 첨가할 때의 온도나 압력에는 특별한 제한은 없지만, 일반적으로 0 내지 200℃, 상압 내지 10kg/cm2G에서 첨가한다.
실리카질 막의 제조방법
본 발명에 따르는 실리카질 막의 제조방법은 상기한 코팅 조성물을 기판에 도포하여 소성시킴으로써 실리카질 막을 형성시키는 것이다.
사용되는 기판의 표면 재질은 특별히 한정되지 않지만, 예를 들면, 베어 실리콘, 필요에 따라 열산화막이나 질화규소막을 형성한 실리콘 웨이퍼 등을 들 수 있다. 필요에 따라, 기판 위에 트렌치 고립 홈 등의 구조가 형성될 수 있다.
기판 표면에 대한 코팅 조성물의 도포방법으로서는 종래부터 공지된 방법, 예를 들면, 스핀 도포법, 침지법, 스프레이법, 전사법 등을 들 수 있다.
기판 표면에 형성된 도포막을 필요에 따라 과잉의 유기용매를 제거(건조)한 후, 수증기, 산소 또는 이의 혼합 가스를 함유하는 분위기 속에서, 즉 산화 분위기 속에서 소성시킨다. 여기서, 본 발명의 효과를 손상하지 않는 범위에서 분위기 속에 질소나 헬륨 등의 불활성 가스가 혼재할 수 있다.
본 발명 방법에서는 소성 조건은 실리카질 막 중에 잔존하는 불순물 원소, 예를 들면, 탄소, 수소, 질소 등을 될 수 있는 한 적게 하기 위해 비교적 강한 산화조건으로 실시하는 것이 바람직하다. 본 발명에서는 특히 소성을 산소를 함유하는 분위기하에 수행하는 것이 바람직하다. 여기서, 산소의 함유율은 체적을 기준으로 하여 1% 이상인 것이 바람직하며 10% 이상인 것이 보다 바람직하다.
또한, 본 발명 방법에서 수증기를 함유하는 분위기하에 소성을 실시하는 경우에는 체적을 기준으로 하여 0.1% 이상인 것이 바람직하며 1% 이상인 것이 보다 바람직하다. 본 발명에서는 특히 산소와 수증기를 함유하는 혼합 가스 분위기하에 소성을 실시하는 것이 바람직하다.
소성 온도는 폴리실라잔 화합물이 실리카질 막으로 전환될 수 있는 온도에서 실시하는 것이 필요하다. 일반적으로는 100 내지 1,200℃, 바람직하게는 300 내지 1,000℃에서 소성을 실시한다. 여기서, 소성 온도가 낮을수록 종래의 제조방법과 비교하여 플랫 밴드 시프트 개량효과가 현저해지는 경향이 있다. 또한, 소성 온도가 높을수록 플랫 밴드 시프트가 작은, 우수한 전기 특성을 갖는 실리카질 막이 수득되는 경향이 있다.
소성 시간은 소성 온도에 따라 적절하게 선택할 수 있지만, 일반적으로 5분 내지 10시간이다. 여기서, 제조에서의 생산효율의 관점에서 1시간 이하인 것이 바람직하다.
본 발명에 따르는 제조방법에 따라 제조된 실리카질 막은 플랫 밴드 시프트값이 작다. 이러한 특성은 형성된 실리카질 막 중에 알루미늄 화합물에 유래하는 산화알루미늄이 균질하게 분산되어 있기 때문이라고 추정된다. 따라서 본 발명에 따르는 실리카질 막은 전기 특성, 예를 들면, 절연 특성이 우수하다.
실리카질 막 및 실리카질 막 부착 기판
본 발명에 따르는 실리카질 막 및 실리카질 막 부착 기판은 예를 들면, 상기한 방법에 따라 제조할 수 있다. 통상적으로 실리카질 막의 제조에서 원료로서 사용되는 알루미늄 화합물 중의 알루미늄 원자와 폴리실라잔 화합물 중에 함유된 규 소 원자의 비율은 최종적으로 수득되는 실리카질 막에서도 변화되지 않는다. 따라서, 제조시 알루미늄 화합물을 규소 원자에 대한 알루미늄 원자의 비율을 10ppb 이상 100ppm 이하로 하여 사용함으로써 본 발명의 실리카질 막을 제조할 수 있다. 또한, 상기한 방법에서 예를 들면, 알루미늄 함량이 적은 실리카질 막을 형성시켜 이러한 실리카질 막에 별도의 수단, 예를 들면, 이온 주입 등에 의해 알루미늄 원자를 막 중에 도입하며, 최종적인 알루미늄 함량을 10ppb 이상 100ppm 이하로 할 수 있다.
이들 실리카질 막 또는 실리카질 막 부착 기판은 전기 특성이 우수하며, 각종 반도체 소자, 예를 들면, 소자 분리막, 프리 메탈 디일렉트릭 막이나 인터메탈 디일렉트릭 막 등의 층간 절연막, 액정 등의 표시 디바이스의 게이트 절연막에 유용한 것이다.
참고 합성예 1 퍼하이드로폴리실라잔의 합성
내용적 2리터의 4구 플라스크에 가스 분무관, 기계적 교반기 및 듀와 컨덴서를 장착한 반응기를 준비한다. 이러한 반응기 내부를 건조 질소로 치환한 후, 4구 플라스크에 건조 피리딘을 1500ml 도입하여, 이것을 빙냉한다. 다음에 피리딘에 디클로로실란 100g을 가하면 백색 고체상의 첨가 생성물(SiHCl·2C5H5N)이 생성된다. 이러한 반응 혼합물을 다시 빙냉하여, 교반하면서 암모니아 70g을 반응 혼합물 중에 분무한다. 계속해서 건조 질소를 반응 혼합물 중에 30분 동안 분무하며, 잉여의 암모니아를 제거한다.
수득된 반응 혼합물을 뷔흐너 깔대기를 사용하여 건조 질소 분위기하에 감압 여과하며, 여액 1200ml를 수득한다. 이러한 여액으로부터 증발기에 의해 피리딘을 증류 제거하여 40g의 퍼하이드로폴리실라잔을 수득한다.
수득된 퍼하이드로폴리실라잔을 CDCl3을 전개액으로 하는 겔 침투 크로마토그래피에 의해 측정한 바에 따르면, 폴리스티렌 환산 수 평균 분자량은 800이다. 또한, 이러한 퍼하이드로폴리실라잔의 적외선 흡수 스펙트럼을 측정한 바에 따르면, 파수(波數)(cm-1) 3350 및 1180의 N-H 결합에 근거하는 흡수, 2170의 Si-H 결합에 근거하는 흡수, 1020 내지 820의 Si-N-Si 결합에 근거하는 흡수가 관측된다.
비교예 1
참고 합성예 1에서 제조한 퍼하이드로폴리실라잔 20g을 분자체로 탈수한 디부틸 에테르 80g에 용해시켜 이것을 여과 정밀도 0.1㎛의 아드반텍사제 PTFE 실린지 필터로 여과한다.
직경 8인치의 p형 실리콘 웨이퍼 위에 10nm의 열산화막을 막 형성한 기판을 준비하여, 그 위에 상기한 폴리실라잔 용액을 스핀 도포기를 사용하여 메인 스핀 10OOrpm/20초의 조건으로 도포한다. 도포후, 기판을 열판 위에서 150℃/3분 동안 가열하여 건조시킨다. 계속해서 이러한 기판을 가열하여, 막 두께 500nm의 실리카질 막을 형성시킨다. 가열조건은 하기와 같다.
가열조건 1: 수증기 농도 80체적%, 산소 농도 20체적%의 분위기하에 400℃에서 15분 동안 가열.
가열조건 2: 수증기 농도 80체적%, 산소 농도 20체적%의 분위기하에 800℃에서 15분 동안 가열.
가열조건 3: 수증기 농도 80체적%, 산소 농도 20체적%의 분위기하에 400℃에서 15분 동안 가열한 후, 다시 건조 질소 분위기하에 800℃에서 30분 동안 가열.
가열조건 4: 질소 분위기하에 400℃에서 30분 동안 가열.
수득된 각각의 기판에 관해 플랫 밴드 시프트의 측정을 실시한다. 우선, 각각의 기판을 엘립소미터(J.A. Woolam사제 Model-M44)로써 막 두께가 5OOnm인 것을 확인한 다음, 자동 수은 프로브 CV/IV 측정장치(니혼에스·에스·엠가부시키가이샤제 SSM495형)을 사용하여 CV 커브 및 이에 근거하는 플랫 밴드 시프트값을 측정한다. CV 측정의 인가전압은 -100 내지 +100V의 범위로 한다.
비교예 2
고밀도 플라스마 CVD막에 관해 비교예 1과 동일하게 하여 플랫 밴드값을 측정한다.
실시예 1
트리(이소프로폭시)알루미늄 1g을 탈수한 디부틸 에테르 100g에 혼합하여 트리(이소프로폭시)알루미늄 용액을 수득한다.
참고합성예 1에서 조정한 퍼하이드로폴리실라잔 20g을 분자체로 탈수한 디부틸 에테르 80g에 용해시킨다. 이러한 용액에 트리(이소프로폭시)알루미늄을 함유하는 알루미늄 화합물 용액 27mg을 첨가하고, 혼합 용액을 여과 정밀도 0.1㎛의 아드반텍사제 PTFE 실린지 필터로 여과한다.
이러한 혼합 용액을 사용하여, 비교예 1과 동일하게 플랫 밴드값을 측정한다.
실시예 2
트리(이소프로폭시)알루미늄을 트리(아세틸아세토네이트)알루미늄으로 변경하고 알루미늄 화합물 용액의 첨가량을 43mg으로 변경한 이외에는 실시예 1과 동일하게 플랫 밴드값을 측정한다.
실시예 3
트리(이소프로폭시)알루미늄을(에틸아세토아세테이트)디(이소프로폭시)알루미늄으로 변경하고 알루미늄 화합물 용액의 첨가량을 34mg으로 변경한 이외에는 실시예 1과 동일하게 플랫 밴드값을 측정한다.
실시예 4
트리(이소프로폭시)알루미늄을 트리(에틸아세토아세테이트)알루미늄으로 변경하고 알루미늄 화합물 용액의 첨가량을 56mg으로 변경한 이외에는 실시예 1과 동 일하게 플랫 밴드값을 측정한다.
실시예 5
트리(이소프로폭시)알루미늄을 염화알루미늄으로 변경하고 알루미늄 화합물 용액의 첨가량을 18mg으로 변경한 이외에는 실시예 1과 동일하게 플랫 밴드값을 측정한다.
실시예 6
트리(이소프로폭시)알루미늄을 디-s-부톡시알루미녹시-트리에톡시실란으로 변경하고 알루미늄 화합물 용액의 첨가량을 47mg으로 변경한 이외에는 실시예 1과 동일하게 플랫 밴드값을 측정한다.
비교예 3
디부틸 에테르에 용해시키는 트리(이소프로폭시)알루미늄의 양을 0.001g으로 변경한 이외에는 실시예 1과 동일하게 플랫 밴드값을 측정한다.
비교예4
폴리실라잔 용액에 첨가하는 트리(이소프로폭시)알루미늄 용액의 양을 2.7g으로 변경한 이외에는 실시예 1과 동일하게 플랫 밴드값을 측정한다.
실시예 7
메틸알콜 10g을 탈수한 디부틸 에테르 90g에 혼합하여 잘 용해시킨다. 이러한 용액을 10g 채취하며, 비교예 1에서 제조한 퍼하이드로폴리실라잔 용액 100g을 교반하면서 서서히 첨가한다. 이러한 혼합 용액을 질소 분위기 속에서 80℃에서 1시간 동안 가열한 후, 방냉한다. 이러한 반응에 따라 에틸알콜로 변성된 변성 퍼하이드로폴리실라잔 용액을 수득한다.
이러한 변성 퍼하이드로폴리실라잔 용액을 사용하는 이외에는 실시예 1과 동일하게 플랫 밴드값을 측정한다.
비교예 1 내지 2 및 실시예 1 내지 6에 의해 수득된 결과는 하기에 기재된 바와 같다.
Al 함량* 가열 조건 1 가열 조건 2 가열 조건 3 가열 조건 4 (비교)
비교예 1 0 -18.5 -13.0 -22.0 -45.2
비교예 2 0 -7.0 ~ -15.0
실시예 1 3ppm -11.2 -8.5 -9.5 -38.2
실시예 2 3ppm -10.0 -6.2 -11.0 -44.0
실시예 3 3ppm -9.3 -9.0 -10.1 -40.5
실시예 4 3ppm -11.0 -7.8 -10.2 -46.2
실시예 5 3ppm -9.9 -7.2 -8.9 -39.5
실시예 6 3ppm -10.4 -8.8 -10.4 -50.2
비교예 3 3ppb -19.0 -13.4 -22.4
비교예 4 300ppb 측정 불능 측정 불능 측정 불능
실시예 7 3ppm -11.4 -6.2 -8.0
단위: V Al 함량은 규소에 대한 알루미늄 원자수의 비율이다.
또한, 실시예 1 및 4에서 각 소성 조건에서 수득한 실리카질 막의 알루미늄 함량을 2차 이온 질량분석계(Physical Elcctronics사제 6650형) 및 촉침식(觸針式) 표면 형상 측정기(SLDAN사제 DEKTAK8000형)에 의해 측정한 바에 따르면, 도포액과 거의 일치하는 알루미늄 함량이 측정되며, 코팅 조성물의 알루미늄 함량은 이러한 코팅 조성물을 사용하여 제조된 실리카질 막에서 알루미늄 함량과 일치하는 것으로 확인된다. 또한, 알루미늄 함량은 실리카질 막의 두께 방향에서 일정하며, 실리카질 막 중에 알루미늄 원자가 균일하게 분포되어 있음이 확인된다.
본 발명에 따르는 제조방법은 플랫 밴드 시프트값이 작은 실리카질 막, 즉 절연 특성이 우수한 실리카질 막을 실현하는 것이며, 이러한 제조방법에 따라 제조된 실리카질 막은 반도체 소자, 예를 들면, 소자 분리막, 프리 메탈 디일렉트릭 막이나 인 터메탈 디일렉트릭 막 등의 층간 절연막, 액정 등의 표시 디바이스의 게이트 절연막 등에 이용할 수 있다.

Claims (10)

  1. 수 평균 분자량이 100 내지 50,000인 퍼하이드로폴리실라잔 및 변성 퍼하이드로폴리실라잔으로 이루어진 그룹으로부터 선택된 1개 이상의 폴리실라잔 화합물, 알루미늄 화합물 및 용매를 함유하며, 알루미늄 함량이 폴리실라잔 화합물에 함유된 규소 원자에 대한 알루미늄 원자의 몰 비로 10ppb 이상 100ppm 이하임을 특징으로 하는 코팅 조성물.
  2. 제1항에 있어서, 변성 퍼하이드로폴리실라잔이 퍼하이드로폴리실라잔을 실라잔 화합물, 알콜 또는 아민에 의해 변성시킨 것임을 특징으로 하는, 코팅 조성물.
  3. 제1항 또는 제2항에 있어서, 알루미늄 화합물이 화학식 A를 가짐을 특징으로 하는, 코팅 조성물.
    화학식 A
    Al(Z1)(Z2)(Z3)
    위의 화학식 A에서,
    Z1, Z2 및 Z3은 각각 독립적으로 수소, 수산기, 할로겐 원자, 알킬기, 사이클로알킬기, 아릴기, 알케닐기, 사이클로알케닐기, 알콕시기, 아세틸아세토네이트기로부터 선택된 기이며, Z1, Z2 및 Z3 중에서 2개 또는 3개가 환상 구조를 형성할 수 있으며,
    또한 Z1, Z2 및 Z3은 규소를 함유하는 유기기일 수 있다.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 도포액의 알루미늄 함량이 폴리실라잔 화합물에 함유된 규소 원자에 대한 알루미늄 원자의 몰 비로 10Oppb 이상 10ppm 이하임을 특징으로 하는, 코팅 조성물.
  5. 수 평균 분자량이 100 내지 50,000인 퍼하이드로폴리실라잔 및 변성 퍼하이드로폴리실라잔으로 이루어진 그룹으로부터 선택된 1개 이상의 폴리실라잔 화합물, 알루미늄 화합물 및 용매를 함유하며 알루미늄 함량이 폴리실라잔 화합물에 함유된 규소 원자에 대한 알루미늄 원자의 몰 비로 10ppb 이상 100ppm 이하인 도포액을 기판에 도포하는 단계 및
    기판을 수증기, 산소 또는 이들의 혼합 가스를 함유하는 분위기 속에서 소성시키는 단계를 포함함을 특징으로 하는, 실리카질 막의 제조방법.
  6. 제5항에 있어서, 소성 단계를 산소 또는 산소와 수증기의 혼합 가스를 함유하는 분위기하에 실시함을 특징으로 하는, 실리카질 막의 제조방법.
  7. 제5항 또는 제6항에 기재된 방법에 따라 제조된 실리카질 막.
  8. 폴리실라잔 화합물과 알루미늄 화합물을 함유하는 도포액을 기판에 도포하고 산화 분위기하에 소성시켜 수득한 실리카질 막으로서, 알루미늄 함량이 규소 원자에 대한 알루미늄 원자의 몰 비로 10ppb 이상 100ppm 이하임을 특징으로 하는, 실리카질 막.
  9. 제5항 또는 제6항에 기재된 방법에 따라 제조된 실리카질 막을 기판 표면의 한 면 또는 양 면에 형성시켜 수득한, 실리카질 막 부착 기판.
  10. 제9항에 있어서, 실리카질 막이 소자 분리막, 층간 절연막 또는 게이트 절연막임을 특징으로 하는, 실리카질 막 부착 기판.
KR1020077005843A 2004-08-13 2005-08-12 플랫 밴드 시프트가 적은 실리카질 막 및 이의 제조방법 KR20070044051A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00235792 2004-08-13
JP2004235792A JP2006054353A (ja) 2004-08-13 2004-08-13 フラットバンドシフトの少ないシリカ質膜およびその製造法

Publications (1)

Publication Number Publication Date
KR20070044051A true KR20070044051A (ko) 2007-04-26

Family

ID=35839429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005843A KR20070044051A (ko) 2004-08-13 2005-08-12 플랫 밴드 시프트가 적은 실리카질 막 및 이의 제조방법

Country Status (7)

Country Link
US (1) US20070259106A1 (ko)
EP (1) EP1785459B1 (ko)
JP (1) JP2006054353A (ko)
KR (1) KR20070044051A (ko)
CN (1) CN101001930A (ko)
TW (1) TWI389208B (ko)
WO (1) WO2006016672A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9738787B2 (en) 2012-12-27 2017-08-22 Cheil Industry, Inc. Composition for forming silica-based insulating layer, method for preparing composition for forming silica-based insulating layer, silica-based insulating layer, and method for manufacturing silica-based insulating layer

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563727B2 (en) 2004-11-08 2009-07-21 Intel Corporation Low-k dielectric layer formed from aluminosilicate precursors
JP4530980B2 (ja) * 2005-08-26 2010-08-25 東京応化工業株式会社 膜形成用材料およびパターン形成方法
JPWO2008029834A1 (ja) * 2006-09-08 2010-01-21 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
US7718553B2 (en) 2006-09-21 2010-05-18 Asm Japan K.K. Method for forming insulation film having high density
US7923200B2 (en) * 2007-04-09 2011-04-12 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern comprising a lactam
JP5069494B2 (ja) * 2007-05-01 2012-11-07 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細化パターン形成用水溶性樹脂組成物およびこれを用いた微細パターン形成方法
US7781352B2 (en) 2007-06-06 2010-08-24 Asm Japan K.K. Method for forming inorganic silazane-based dielectric film
US7651959B2 (en) 2007-12-03 2010-01-26 Asm Japan K.K. Method for forming silazane-based dielectric film
US7622369B1 (en) 2008-05-30 2009-11-24 Asm Japan K.K. Device isolation technology on semiconductor substrate
US7745077B2 (en) * 2008-06-18 2010-06-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
US8765233B2 (en) 2008-12-09 2014-07-01 Asm Japan K.K. Method for forming low-carbon CVD film for filling trenches
JP5172867B2 (ja) * 2010-01-07 2013-03-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ポリシラザンを含むコーティング組成物
US8541053B2 (en) 2010-07-08 2013-09-24 Molecular Imprints, Inc. Enhanced densification of silicon oxide layers
JP5840848B2 (ja) * 2011-03-01 2016-01-06 メルクパフォーマンスマテリアルズＩｐ合同会社 低屈折率膜形成用組成物、低屈折率膜の形成方法、及び該形成方法により形成された低屈折率膜並びに反射防止膜
JP5545277B2 (ja) * 2011-08-26 2014-07-09 信越化学工業株式会社 太陽電池及びその製造方法
EP2783846A4 (en) * 2011-11-24 2015-09-02 Konica Minolta Inc GAS BARRIER FILM AND ELECTRONIC DEVICE
KR20140117400A (ko) * 2012-01-06 2014-10-07 히타치가세이가부시끼가이샤 패시베이션막이 있는 반도체 기판과 그 제조 방법, 및 태양전지 소자와 그 제조 방법
CN103910885A (zh) * 2012-12-31 2014-07-09 第一毛织株式会社 制备间隙填充剂的方法、用其制备的间隙填充剂和使用间隙填充剂制造半导体电容器的方法
US10316216B2 (en) * 2016-08-31 2019-06-11 Samsung Sdi Co., Ltd. Composition for forming silica layer, and silica layer
US11450526B2 (en) * 2018-05-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic spin-on coating process for forming dielectric material
KR102395487B1 (ko) * 2019-08-21 2022-05-06 삼성에스디아이 주식회사 실리카 막 형성용 조성물 및 실리카 막

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085963B2 (ja) * 1986-09-26 1996-01-24 東燃株式会社 新規ポリアルミノシラザン及びその製造方法
JPH01221466A (ja) * 1988-03-01 1989-09-04 Toa Nenryo Kogyo Kk コーティング用組成物及びコーティング方法
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JP3307471B2 (ja) * 1993-02-24 2002-07-24 東燃ゼネラル石油株式会社 セラミックコーティング用組成物及びコーティング方法
JP3385060B2 (ja) * 1993-04-20 2003-03-10 東燃ゼネラル石油株式会社 珪素−窒素−酸素−（炭素）−金属系セラミックス被覆膜の形成方法
JP3370408B2 (ja) * 1993-12-28 2003-01-27 東燃ゼネラル石油株式会社 セラミックコーティングの製造方法
US5747623A (en) * 1994-10-14 1998-05-05 Tonen Corporation Method and composition for forming ceramics and article coated with the ceramics
JP3939408B2 (ja) * 1997-09-30 2007-07-04 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率シリカ質膜
JPH11105187A (ja) * 1997-09-30 1999-04-20 Tonen Corp 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JP3178412B2 (ja) * 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
JP4408994B2 (ja) * 1999-07-13 2010-02-03 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
JP4722269B2 (ja) * 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9738787B2 (en) 2012-12-27 2017-08-22 Cheil Industry, Inc. Composition for forming silica-based insulating layer, method for preparing composition for forming silica-based insulating layer, silica-based insulating layer, and method for manufacturing silica-based insulating layer

Also Published As

Publication number Publication date
US20070259106A1 (en) 2007-11-08
CN101001930A (zh) 2007-07-18
WO2006016672A1 (ja) 2006-02-16
EP1785459A4 (en) 2011-10-19
TW200610056A (en) 2006-03-16
EP1785459B1 (en) 2016-12-28
JP2006054353A (ja) 2006-02-23
TWI389208B (zh) 2013-03-11
EP1785459A1 (en) 2007-05-16

Similar Documents

Publication Publication Date Title
KR20070044051A (ko) 플랫 밴드 시프트가 적은 실리카질 막 및 이의 제조방법
EP2206746B1 (en) Composition containing polysilazane compound, which can provide dense siliceous film
US10494261B2 (en) Inorganic polysilazane resin
KR101970860B1 (ko) 실리카질막의 형성 방법 및 동 방법으로 형성된 실리카질막
JP6104785B2 (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
JP2004153147A (ja) 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
US20090305063A1 (en) Composition for forming siliceous film and process for producing siliceous film from the same
EP2637203B1 (en) Method for forming isolation structure
JP3015104B2 (ja) 半導体装置およびその製造方法
EP4146725B1 (en) Polycarbosilazane, and composition comprising the same, and method for producing silicon-containing film using the same
US20230374226A1 (en) Polysilazane, siliceous film-forming composition comprising the same, and method for producing siliceous film using the same
EP3545019B1 (en) Siloxazane compound and composition comprising the same, and method for producing siliceous film using the same
KR102103805B1 (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
JPH1160957A (ja) 前駆体ポリマー組成物及び低誘電率絶縁材料
CN113677744A (zh) 包含嵌段共聚物的组合物和使用该组合物生产硅质膜的方法
KR20130037407A (ko) 반도체 소자 절연막 형성용 조성물 및 이를 포함하는 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application