KR20070042540A - 온도 측정에 의하여 반도체 메모리 장치에서 동적리프레시를 개선하기 위한 장치 및 방법 - Google Patents

온도 측정에 의하여 반도체 메모리 장치에서 동적리프레시를 개선하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20070042540A
KR20070042540A KR1020077002517A KR20077002517A KR20070042540A KR 20070042540 A KR20070042540 A KR 20070042540A KR 1020077002517 A KR1020077002517 A KR 1020077002517A KR 20077002517 A KR20077002517 A KR 20077002517A KR 20070042540 A KR20070042540 A KR 20070042540A
Authority
KR
South Korea
Prior art keywords
memory
temperature
refresh rate
refresh
clock
Prior art date
Application number
KR1020077002517A
Other languages
English (en)
Inventor
로버트 마이클 왈커
페리 윌만 주니어. 레마클루스
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20070042540A publication Critical patent/KR20070042540A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 메모리 시스템 및 메모리를 리프레시하기 위한 방법에 관한 것이다. 메모리 시스템은 메모리, 상기 메모리의 온도를 측정하도록 구성된 온도 센서, 및 리프레시 레이트로 메모리를 리프레시하도록 구성된 메모리 제어기를 포함하며, 상기 리프레시 레이트는 상기 온도 센서에 의하여 측정된 온도의 함수로서 제어된다.

Description

온도 측정에 의하여 반도체 메모리 장치에서 동적 리프레시를 개선하기 위한 장치 및 방법{APPARATUS AND METHOD FOR IMPROVING DYNAMIC REFRESH IN A SEMICONDUCTOR MEMORY DEVICE BY TEMPERATURE MEASUREMENT}
본 출원은 2004년 7월 2일에 출원된 미국 가출원번호 60/585,310의 우선권을 주장한다.
본 발명은 일반적으로 데이터 처리, 특히 동적 휘발성 메모리들을 리프레시하기 위한 기술들에 관한 것이다.
오늘날, 메모리 시스템들은 다양한 처리 엔티티들에 의하여 필요한 데이터를 저장하기 위하여 데이터 처리 시스템에서 광범위하게 사용되고 있다. 메모리 시스템은 일반적으로 메모리에 대한 액세스를 관리하는 메모리 제어기를 포함한다. 메모리는 전형적으로 메모리 셀들의 행들 및 열들에 의하여 형성된 매트릭스 구조로 구성되며, 각각의 메모리 셀은 데이터의 비트를 저장할 수 있다. 메모리 셀은 메모리 제어기에 적절한 어드레스를 제공함으로서 처리 엔티티 또는 다른 소스에 의하여 액세스될 수 있다. 처리 엔티티로부터의 어드레스는 버스를 통해 메모리 제어기에 전송될 수 있으며, 최하위 비트들을 점유하는 행 어드레스 및 최상위 비트들을 점유하는 열 어드레스를 포함한다. 메모리 제어기는 다중화 방식을 사용하여 행 어드레스를 메모리에 전송한 다음에 열 어드레스를 메모리에 전송한다. 이러한 다중화 방식은 메모리 칩상의 핀들의 수를 감소시키며 결과적으로 비용을 감소시킨다.
현대의 디지털 시스템들은 전형적으로 주메모리로서 랜덤 액세스 메모리(RAM)를 사용한다. 두가지 기본 타입의 RAM, 즉 동적 RAM(DRAM) 및 정적 RAM(SRAM)이 존재한다. SRAM은 스위치로서 동작하며, 각각의 메모리 셀에 대하여 다중 트랜지스터들을 필요로한다. DRAM은 한편으로 각각의 메모리 셀에 대하여 하나의 트랜지스터 및 커패시터를 사용하며, 이로 인하여 SRAM보다 가격이 저렴할 뿐만아니라 공간을 덜 점유하기 때문에 적절한 메모리로서 이용된다. 그러나, DRAM이 전혀 단점이 없는 것이 아니다. 특히, 커패시터들은 매우 작으며 오히려 빠르게 방전하는 경향을 가지며, 이로 인하여 전하 및 저장된 정보를 유지하기 위하여 리프레시 회로가 필요하게 된다. 그러나, 이러한 리프레시 회로는 DRAM의 비용 및 공간을 증대시킨다.
많은 데이터 처리 시스템들에 있어서, 리프레시 기능은 메모리 제어기에 의하여 제어된다. 규칙적으로 주어진 간격들(리프레시 레이트)에서, 메모리 제어기는 메모리의 모든 행을 판독함으로서 DRAM을 리프레시하며, 여기서 하나의 행은 동시에 판독된다. 메모리 셀들의 구성으로 인하여, 행을 판독하는 프로세스는 그 행의 모든 셀들을 리프레시한다. 메모리가 리프레시되는 특정 레이트는 시스템의 성능에 상당한 영향을 미칠 수 있다. 너무 느린 리프레시 레이트는 커패시터들이 방전할때 허용할 수 없는 데이터 손실을 유발할 수 있다. 너무 빠른 리프레시 레이 트는 불필요한 전력 소모를 일으킬 수 있다. 너무 빠른 리프레시 레이트와 관련한 조건은 셀룰라 및 무선 전화, 랩탑, 개인휴대단말(PDA) 등과 같은 배터리 동작 장치에서 중요하다. 따라서, 시스템 파라미터들의 변화에도 불구하고 최적 리프레시 레이트를 유지하기 위한 방법에 대한 필요성이 요구된다. 이러한 방법은 온도 변화를 고려해야 한다.
메모리 시스템의 실시예가 기술된다. 메모리 시스템은 메모리, 메모리의 온도를 측정하도록 구성된 온도 센서, 및 리프레시 레이트로 메모리를 리프레시하도록 구성된 메모리 제어기를 포함하며, 상기 리프레시 메모리는 온도 센서에 의하여 측정된 온도의 함수로서 제어된다.
메모리의 실시예가 기술된다. 메모리는 다수의 메모리 로케이션(location), 및 메모리의 온도에 대응하는 인코딩된 출력을 제공하도록 구성된 온도 레지스터를 포함하며, 인코딩된 출력은 메모리 로케이션들의 리프레시 레이트를 제어하기 위하여 외부 소스에 의하여 사용가능한 정보를 포함한다.
메모리 제어기의 실시예가 기술된다. 메모리 제어기는 리프레시 레이트로 메모리를 리프레시하도록 구성된다. 메모리 제어기는 메모리의 온도에 관한 제어 신호를 수신하고 제어 신호의 함수로서 메모리의 리프레시 레이트를 제어하도록 구성된 리프레시 클록을 포함한다.
메모리를 리프레시하기 위한 방법의 실시예가 기술된다. 본 방법은 메모리의 온도를 측정하는 단계, 및 측정된 온도의 함수로서 메모리 제어기로부터 메모리의 리프레시 레이트를 제어하는 단계를 포함한다.
메모리 시스템의 다른 실시예가 기술된다. 메모리 시스템은 메모리, 메모리의 온도를 측정하는 수단, 및 리프레시 레이트로 메모리를 리프레시하는 수단을 포함하며, 리프레시 레이트는 측정된 온도의 함수로서 제어된다.
본 발명의 다른 실시예들은 본 발명의 다양한 실시예를 예시적으로 기술한 이하의 상세한 설명로부터 당업자에게 명백할 것이다. 인식되는 바와같이, 본 발명은 다른 및 여러 실시예들로 구현될 수 있으며, 이들 실시예들의 여러 세부사항들은 본 발명의 사상 및 범위를 벗어나지 않고 다양한 다른 관점에서 수정될 수 있다. 따라서, 도면들 및 상세한 설명은 본 발명을 제한하지 않고 예시적인 것으로 간주된다.
도 1은 원격통신 시스템에서 동작하는 무선 통신장치의 예를 기술한 개념적 블록도.
도 2는 무선통신 장치의 예를 기술한 개념적 블록도.
도 3은 메모리 제어기 및 메모리의 예를 기술한 개념적 블록도.
첨부 도면들과 관련하여 이하에 기술된 상세한 설명은 본 발명의 다양한 실시예들에 대한 설명으로서 의도되며 본 발명이 실시될 수 있는 실시예들만을 나타내는 것으로 의도되지 않는다. 상세한 설명은 본 발명의 전반적인 이해를 위하여 특정 세부사항들을 포함한다. 그러나, 본 발명이 이들 특정 세부사항들없이 실시 될 수 있다는 것은 당업자에게 명백할 것이다. 일부 예들에서, 공지된 구조들 및 소자들은 본 발명의 개념들을 불명료하게 하는 것을 방지하기 위하여 블록도 형태로 도시된다.
이하의 설명에서는 동적 휘발성 메모리를 리프레시하는 다양한 기술들이 설명될 것이다. 이들 기술들은 전력이 가장 큰 관심사인 임의의 전기 동력 무선 통신장치들에서 사용될 수 있다. 무선전화, 개인휴대단말(PDA), 랩탑, 콘솔, 페이저, 및 카메라는 본 설명 전반에 걸쳐 설명된 진보적 개념들로부터 장점을 취하는 장치들의 소수 예이다. 따라서, 진보적 개념들이 넓은 응용 범위를 가진다는 것이 이해되도록 하기 위하여 무선 통신장치에 대한 임의의 참조문헌이 제공된다.
도 1은 원격통신 시스템에서 동작하는 무선 통신장치의 예를 기술한 개념적 블록도이다. 원격통신 시스템은 무선 네트워크(102) 및 유선 네트워크(104)를 포함한다. 유선 네트워크(104)는 공중교환 전화 네트워크(PSTN)와 같은 회선 교환 네트워크(106) 및/또는 인터넷 또는 기업 인트라넷과 같은 패킷 교환 네트워크(108)를 포함할 수 있다.
무선 네트워크(102)는 무선 통신장치(110) 및 회선교환 및/또는 패킷 교환 네트워크(106, 108)간의 통신들을 지원하기 위하여 사용될 수 있다. 이동교환국(MSC)(112)은 본 예에서 회선교환 네트워크(16) 및/또는 패킷교환 네트워크(108)에 대한 액세스를 제공하는 서비스 제공업자로서 사용되나, 당업자가 인식하는 바와같이 임의의 서비스 제공업자는 무선 통신장치(10)를 유선 네트워크(104)에 인터페이싱하기 위하여 사용될 수 있다. 무선 네트워크(106)는 무선 자원들의 할당 및 관 리를 통해 하나 이상의 기지국 트랜시버(BSC)(114)를 제어하는 기지국 제어기(BSC)(14)를 포함한다. 각각의 BTS(116a-116c)는 전체 무선 네트워크(102) 전반에 걸쳐 무선 커버리지를 제공하기 위하여 단일 로케이션(location)에 배치된 하나 이상의 트랜시버들을 포함한다.
도 2는 무선 통신장치의 예를 기술한 개념적 블록도이다. 무선 통신장치(110)는 무선 네트워크(102)(도 1참조)와의 무선 통신을 지원하기 위하여 트랜시버(202)를 포함할 수 있다. 데이터 처리 시스템(204)은 다양한 신호 처리 기능들을 제공하기 위하여 사용될 수 있다. 데이터 처리 시스템(204)은 메모리 제어기(210)를 통해 공유 메모리(208)를 액세스할 수 있는 3개의 프로세서들(206a-206c)과 함께 도시되나, 특정 응용 및 전체 설계 제약들에 따라 임의의 수의 프로세서들로 구성될 수 있다. 버스 조정자(212)는 공지된 수단에 의하여 다양한 프로세서들(206a-206c) 및 메모리(208)간의 액세스를 조정하기 위하여 사용될 수 있다. 프로세서들(206a-206c)은 마이크로프로세서, 디지털 신호 프로세서(DSP), 브리지, 프로그램가능 로직, 개별 게이트, 트랜지스터 로직 또는 임의의 다른 정보 처리 소자를 예로서 포함하는 임의의 타입의 버스 마스터링 소자들일 수 있다. 데이터 처리 시스템(204)의 적어도 하나의 실시예에서, 메모리(208)는 DRAM, 동기 DRAM(SDRAM), 또는 정보를 검색 및 저장할 수 있는 다른 소자들과 같은 동적 휘발성 메모리일 수 있다.
도 3은 메모리 제어기 및 메모리의 예를 기술한 개념적 블록도이다. 용어 "메모리 제어기"는 전용 메모리 제어기 칩, 메모리를 직접 제어하는 프로세서, 메모 리 칩 그 자체의 제어기 회로, 또는 임의의 다른 적절한 구조를 포함하여 메모리의 동작을 제어하는 임의의 소자를 넓게 정의하기 위하여 사용된다. 메모리 제어기(210)는 프로세서(206)(도 2 참조)로부터 어드레스를 수신하는 어드레스 큐(302)를 포함할 수 있다. 어드레스는 최하위 비트들을 점유하는 행 어드레스, 및 최상위 비트들을 점유하는 열 어드레스를 포함한다. 타이밍 생성기(304)는 어드레스 큐(302)로부터 디코더(306)로 하나의 어드레스를 동시에 해제하기 위하여 사용될 수 있다. 디코더(306)는 열 어드레스로부터 행 어드레스를 분리하고 이를 메모리(208)에 전송하기 위하여 사용될 수 있으며, 행 어드레스는 열 어드레스와 교번하여 배치된다. 타이밍 생성기(304)는 스트로브 생성기(308)를 동기시키기 위하여 사용될 수 있다. 스트로브 생성기(308)는 메모리(208)를 액세스하는데 필요한 다양한 제어 신호들을 생성하기 위하여 사용될 수 있다.
메모리(208)를 액세스하기 위한 프로세스는 디코더(306)로부터 메모리(208)에 전송되는 행 어드레스와 함께 시작된다. 동시에, 스트로브 생성기(308)는 행 어드레스 스트로브(RAS)를 메모리(208)에 전송한다. RAS는 메모리(208)내의 내부 포인터가 선택된 행으로 이동하도록 한다. 이러한 동작은 또한 메모리(208)의 전체 행을 리프레시한다. 다음에, 디코더(306)는 열 어드레스를 메모리(208)에 전송한다. 동시에, 스트로브 생성기(308)는 열 어드레스 스트로브(CAS)를 메모리(208)에 전송한다.
판독 동작의 경우에, 어드레스에 의하여 지정된 메모리 로케이션(309)의 콘텐츠들은 프로세서(도시안됨)에 전송되기전에 데이터 버퍼(310)내로 지금 판독될 수 있다. 기록 동작의 경우에, 프로세서로부터의 콘텐츠는 데이터 버퍼(310)를 통해 어드레스에 의하여 지정된 메모리 로케이션(309)에 지금 기록될 수 있다.
메모리 제어기(210)는 메모리(208)를 리프레시하기 위하여 사용될 수 있다. 리프레시 레이트는 리프레시 클록(312)에 의하여 설정된다. 리프레시 클록(312)은 메모리(314)내의 하나 이상의 행들이 리프레시되는 시간 윈도우(리프레시 주기)를 주기적으로 생성하기 위하여 사용될 수 있다. 리프레시 주기동안, 리프레시 어드레스 카운터(314)는 다중화기(316)를 통해 하나씩 메모리(208)에 전송되는 일련의 행 어드레스들을 생성한다. 각각의 행 어드레스는 스트로브 생성기(308)로부터의 RAS와 동반한다. 각각의 리프레시 주기동안 리프레시되는 행들의 수는 특정 응용 및 시스템의 전체 설계 제약들에 따라 변화할 수 있다. 메모리 제어기(210)의 일부 실시예들에 있어서, 메모리(208)의 각각의 행은 리프레시 주기마다 리프레시될 수 있다.
리프레시 레이트는 리프레시 클록(312)을 조절함으로서 성능을 최적화하기 위하여 변화될 수 있다. 리프레시 레이트는 예로서 온도를 포함하는 임의의 수의 파라미터들에 기초하여 변화될 수 있다. 최적 성능을 유지하기 위하여, 리프레시 레이트는 메모리(208)에서 데이터 손실을 방지하기 위하여 온도가 상승함에 따라 증가되어야 한다. 온도가 감소할때, 리프레시 레이트는 불필요한 전력 소모를 방지하기 위하여 감소될 수 있다. 온도 센서(318)는 리프레시 레이트를 조절하기 위하여 메모리 제어기(210)에 피드백을 제공하기 위하여 사용될 수 있다. 온도 센서(318)는 메모리(208)내에 제공될 수 있거나 또는 메모리(208)에 근접하게 배치될 수 있다. 온도 센서(318)는 넓은 범위에 걸쳐 온도를 검출할 수 있어야 하나, 좁은 범위는 임의의 응용들에서 허용가능할 수 있다. 메모리(208)의 일 실시예에 있어서, 온도 센서(318)는 85C에서 적어도 (1/4)x로부터 4x 특정 리프레시 레이트로 연장하는 범위를 지원할 수 있다.
온도 센서 출력은 메모리(208)내의 온도 레지스터(320)에 제공될 수 있다. 온도 레지스터(320)는 그것이 메모리 제어기(210)에 피드백되기전에 온도 센서 출력을 인코딩하기 위하여 사용될 수 있다. 온도 레지스터(320)에 의하여 구현되는 비트 인코딩 방식의 예는 이하의 테이블 1에 기술된다.
테이블 1
Figure 112007009563510-PCT00001
이러한 인코딩 방식하에서, 온도 레지스터(320)는 온도가 온도 센서 범위 이하에 있는 경우에 "0001"를 출력할 것이다. 유사하게, 온도 레지스터(320)는 온도가 온도 센서 범위를 초과하는 경우에 "1111"를 출력할 것이다. "범위 초과(Out of Range)" 코드를 제공함으로서, 메모리 제어기(210)는 리프레시 레이트를 최소 또는 최대 값으로 세팅하는 것외에 치료 동작(remedial action)을 취할 수 있다. 예로서, 만일 온도 센서(320)의 범위가 초과되었다는 것, 즉 "1111"를 지시하는, 온도 레지스터(320)로부터의 피드백을 메모리 제어기(210)가 수신하면, 메모리 제어기(210)는 85C에서 지정된 64x 리프레시 레이트로 리프레시 레이트를 세팅할 수있으며, 메모리를 냉각시키는 단계들을 취할 수 있다.
온도 레지스터(320)로부터의 인코딩된 피드백은 메모리 제어기(210)내의 디코더(322)에 제공될 수 있다. 디코더(322)는 인코딩 피드백을 위하여 테이블 1에 지정된 리프레시 승수(multiplier) 레이트에 대응하는 제어 신호를 생성한다. 제어신호는 리프레시 클록(312)을 조절하기 위하여 사용될 수 있다. 예로서, 만일 인코딩된 피드백이 "1011"이면, 디코더(322)는 리프레시 클록(312)이 85C에 지정된 8x 리프레시 레이트에서 동작하도록 하는 제어 신호를 생성할 것이다. 만일 인코딩된 피드백이 "0111"이면, 디코더(322)는 리프레시 클록(312)이 85C에서 지정된 1/2 리프레시 레이트에서 동작하도록 하는 제어 신호를 생성할 것이다.
지금까지 기술된 온도 레지스터(320)는 리프레시 레이트 승수를 나타내기 위하여 인코딩된 피드백을 사용한다. 리프레시 레이트 승수는 85C에서 제조업자에 의하여 지정된 리프레시 레이트로 메모리 제어기(210)에 의하여 공급된다. 그러나, 리프레시 레이트 승수는 임의의 기본 리프레시 레이트에 공급될 수 있다. 선택적으로, 인코딩된 피드백은 메모리 제어기(210)에 대한 일련의 특정 리프레시 레이트들을 나타낼 수 있다.
적어도 일 실시예에서는 온도 레지스터(320)가 제거될 수 있으며 온도 센서(318)의 디지털 출력이 메모리 제어기(210)에 다시 직접 제공된다. 온도 센서(318)가 아날로그 출력으로 설계되는 경우에, 아날로그 출력은 메모리 제어기(210) 에 다시 제공되기전에 디지털 포맷으로 변환될 수 있다.
메모리 제어기(210)내의 시스템 클록(324)은 메모리(208)의 온도에 기초하여 변화될 수 있다. 온도가 감소할때, 최적 성능은 시스템 클록(324)의 속도를 증가시킴으로서 유지될 수 있다. 온도가 증가할때, 시스템 클록(324)은 전력을 보존하기 위하여 속도를 늦출 수 있다. 일부 실시예들에 있어서, 디코더(322)는 리프레시 레이트를 조절하기 위하여 사용되는 동일한 인코딩된 피드백에 기초하여 시스템 클록(324)의 속도를 조절하기 위하여 제어 신호를 생성하는데 사용될 수 있다. 다른 실시예들에 있어서, 메모리(208)내의 개별 온도 레지스터(도시안됨)은 시스템 클록 레이트를 조절하기 위하여 필요할 수 있다. 개별 온도 레지스터들에 대한 대안으로서, 단일 온도 레지스터는 인코딩된 피드백 비트들의 수를 증가시킴으로서 리프레시 레이트 및 시스템 클록 레이트에 대한 변화들을 인코딩하기 위하여 사용될 수 있다. 이러한 방법에 대한 예는 "011000"으로부터 "100111"로 연장하는 인코딩된 피드백의 부분과 관련하여 이하의 테이블 2에 기술된다. 이러한 예에서, 4개의 최상위 비트들은 리프레시 클록(312)을 조절하기 위하여 디코더(322)에 의하여 사용되며, 모든 6개의 비트들은 시스템 클록 레이트를 조절하기 위하여 사용된다. 시스템 클록에 대한 인코딩된 피드백은 메모리 제어기(210)에 의하여 제공되는 클록 레이트 승수를 제조업자에 의하여 지정된 공칭 클록 레이트로 나타낼 수 있다. 선택적으로, 클록 레이트 승수는 임의의 기본 레이트에 제공될 수 있거나 또는 인코딩된 피드백은 일련의 특정 클록 레이트를 나타낼 수 있다.
테이블 2
Figure 112007009563510-PCT00002
다양한 예시적인 논리 블록, 모듈, 및 회로는 범용 프로세서, 디지털 신호 처리기(DSP), 주문형 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA) 또는 다른 프로그램가능 논리 소자, 개별 게이트 또는 트랜지스터 논리장치, 개별 하드웨어 소자, 또는 여기에 기술된 기능들을 수행하도록 설계된 임의의 결합에 의해 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로 프로세서일 수 있으나, 대안적으로 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로 제어기, 또는 상 태 머신일 수 있다. 프로세서는 또한 컴퓨팅 장치들의 결합, 예컨대 DSP와 마이크로프로세서의 결합, 다수의 마이크로 프로세서들의 결합, DSP 코어와 관련된 하나 이상의 마이크로프로세서들의 결합, 또는 임의의 다른 구성들로서 구현될 수 있다.
여기에 기술된 실시예들과 관련하여 설명된 방법들 또는 알고리즘들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 이들의 결합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 제거가능 디스크, CD-ROM, 또는 당업계에 공지된 임의의 다른 형태의 저장 매체에 상주할 수 있다. 저장 매체는 프로세서에 접속되며, 프로세서는 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있다. 대안으로써, 저장 매체는 프로세서와 통합될 수 있다.
기술된 실시예들의 이전 설명은 당업자로 하여금 본 발명을 실시 및 이용할 수 있도록 하기 위하여 제공된다. 이들 실시예에 대한 다양한 수정들은 당업자들에게 자명할 것이고, 여기에서 한정된 일반적 원리들은 본 발명의 사상 또는 범위를 벗어나지 않으면서 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 여기에 기술된 실시예들에 제한되지 않으며, 청구범위와 일치하는 전체 범위에 따르며, 단수 엘리먼트는 특별하게 언급하지 않는 한 하나를 의미하는 것보다 오히려 하나 이상을 의미하는 것으로 고려되어야 한다. 본 명세서 전반에 걸쳐 기술되고 당업자에게 공지되거나 또는 이후에 공지될 다양한 실시예들의 엘리먼트들과 균등한 모든 구조 및 기능은 여기에 참조에 의하여 명백하게 통합되고 청구범위에 의하여 포함되도록 한다. 더욱이, 이러한 설명이 청구범위내에서 명백하게 재인용되는지의 여부와 무관하게 여기에 기술된 것은 아무것도 공지 기술로 의도되지 않는다. 청구범위 구성요소는 구성요소가 구 "하기 위한 수단"를 사용하여 명백하게 인용되지 않는 경우 또는 방법 청구항인 경우에 구성요소가 구 "하기 위한 단계"를 사용하여 인용되지 않는 경우에 U.S.C.§112 제6줄의 규정하에 구성되지 않는다.

Claims (31)

  1. 메모리;
    상기 메모리의 온도를 측정하도록 구성된 온도 센서; 및
    리프레시 레이트로 상기 메모리를 리프레시하도록 구성된 메모리 제어기를 포함하며, 상기 리프레시 레이트는 상기 온도 센서에 의하여 측정된 온도의 함수로서 제어되는, 메모리 시스템.
  2. 제 1항에 있어서, 상기 메모리 제어기는 클록 레이트를 가진 시스템 클록을 포함하며, 상기 클록 레이트는 상기 온도 센서에 의하여 측정된 온도의 함수로서 제어되는, 메모리 시스템.
  3. 제 1항에 있어서, 상기 메모리는 상기 온도 센서를 포함하는, 메모리 시스템.
  4. 제 1항에 있어서, 상기 메모리는 상기 온도 센서에 의하여 측정된 온도를 인코딩하도록 구성된 온도 레지스터를 포함하며, 상기 리프레시 레이트는 상기 인코딩된 온도의 함수로서 제어되는, 메모리 시스템.
  5. 제 4항에 있어서, 상기 인코딩된 온도는 다수의 리프레시 레이트 승수 (multiplier) 들을 포함하는, 메모리 시스템.
  6. 제 5항에 있어서, 상기 메모리 제어기는 상기 온도 레지스터로부터 수신된 상기 리프레시 레이트 승수와 기본 리프레시 레이트의 곱과 동일하도록 상기 리프레시 레이트를 조절하는, 메모리 시스템.
  7. 제 6항에 있어서, 상기 리프레시 레이트 승수들은 기본 리프레시 레이트의 적어도 (1/4) 배로부터 기본 리프레시 레이트의 적어도 4배로 연장하는, 메모리 시스템.
  8. 제 5항에 있어서, 상기 인코딩된 온도는 상기 온도 센서에 의하여 측정된 무효 온도를 지시하는 코드를 포함하는, 메모리 시스템.
  9. 다수의 메모리 로케이션(location)들; 및
    상기 메모리의 온도에 대응하는 인코딩된 출력을 제공하도록 구성된 온도 레지스터를 포함하며, 상기 인코딩된 출력은 상기 메모리 로케이션들의 리프레시 레이트를 제어하기 위하여 외부 소스에 의하여 사용가능한 정보를 포함하는, 메모리.
  10. 제 9항에 있어서, 상기 메모리의 온도를 측정하도록 구성된 온도 센서를 더 포함하는, 메모리.
  11. 제 9항에 있어서, 상기 인코딩된 출력은 다수의 리프레시 레이트 승수들을 포함하는, 메모리.
  12. 제 11항에 있어서, 상기 리프레시 레이트 승수들은 기본 리프레시 레이트의 적어도 (1/4)배로부터 기본 리프레시 레이트의 적어도 4배로 연장하는, 메모리.
  13. 제 11항에 있어서, 상기 인코딩된 출력은 상기 온도 센서에 의하여 측정된 무효 온도를 지시하는 코드를 포함하는, 메모리.
  14. 레프레시 레이트로 메모리를 리프레시하도록 구성된 메모리 제어기로서,
    상기 메모리의 온도에 관한 제어 신호를 수신하고, 상기 제어 신호의 함수로서 상기 메모리의 리프레시 레이트를 제어하도록 구성된 리프레시 클록을 포함하는, 메모리 제어기.
  15. 제 14항에 있어서, 클록 레이트를 가진 시스템 클록을 더 포함하며, 상기 시스템 클록은 제 2 제어 신호를 수신하도록 구성되고, 상기 제 2 제어 신호는 상기 시스템 클록의 클록 레이트를 제어하는, 메모리 제어기.
  16. 제 14항에 있어서, 상기 메모리로부터 수신된 인코딩된 온도 정보로부터 상 기 제어 신호를 생성하도록 구성된 디코더를 더 포함하는, 메모리 제어기.
  17. 제 16항에 있어서, 상기 인코딩된 온도 정보는 다수의 리프레시 레이트 승수들중 어느 하나를 포함하는, 메모리 제어기.
  18. 제 17항에 있어서, 상기 리프레시 클록은 상기 메모리로부터 수신된 상기 리프레시 레이트 정보중 어느 하나와 기본 리프레시 레이트의 곱과 동일하도록 상기 리프레시 레이트를 제어하는, 메모리 제어기.
  19. 리프레시 레이트로 메모리를 리프레시하기 위한 방법으로서,
    상기 메모리의 온도를 측정하는 단계; 및
    상기 측정된 온도의 함수로서 메모리 제어기로부터 상기 메모리의 리프레시 레이트를 제어하는 단계를 포함하는, 리프레시 방법.
  20. 제 19항에 있어서, 상기 메모리 제어기는 클록 레이트를 가진 시스템 클록을 포함하며,
    상기 방법은 상기 측정된 온도의 함수로서 상기 클록 레이트를 제어하는 단계를 더 포함하는, 리프레시 방법.
  21. 제 19항에 있어서, 상기 측정된 온도를 인코딩하는 단계 및 상기 메모리 제 어기에 상기 인코딩된 온도를 제공하는 단계를 더 포함하며;
    상기 메모리의 리프레시 레이트는 상기 인코딩된 온도의 함수로서 제어되는, 리프레시 방법.
  22. 제 21항에 있어서, 상기 인코딩된 온도는 리프레시 레이트 승수를 포함하는, 리프레시 방법.
  23. 제 22항에 있어서, 상기 리프레시 레이트는 상기 온도 레지스터로부터 수신된 상기 리프레시 레이트 승수와 기본 리프레시 레이트의 곱과 동일하도록 상기 메모리 제어기에 의하여 제어되는, 리프레시 방법.
  24. 제 21항에 있어서, 상기 온도는 온도 센서로 측정되며, 상기 인코딩된 온도는 상기 온도 센서에 의하여 측정된 무효 온도를 지시하는 코드를 포함하는, 리프레시 방법.
  25. 메모리;
    상기 메모리의 온도를 측정하는 수단; 및
    리프레시 레이트로 상기 메모리를 리프레시하는 수단을 포함하며, 상기 리프레시 레이트는 상기 측정된 온도의 함수로서 제어되는, 메모리 시스템.
  26. 제 25항에 있어서, 메모리를 리프레시하는 상기 수단은 클록 레이트를 가진 시스템 클록을 포함하며, 상기 클록 레이트는 상기 측정된 온도의 함수로서 제어되는, 메모리 시스템.
  27. 제 25항에 있어서, 상기 메모리는 상기 측정된 온도를 인코딩하는 수단을 포함하며, 상기 리프레시 레이트는 상기 인코딩된 온도의 함수로서 제어되는, 메모리 시스템.
  28. 제 27항에 있어서, 상기 인코딩된 온도는 다수의 리프레시 레이트 승수들중 어느 하나를 포함하는, 메모리 시스템.
  29. 제 28항에 있어서, 메모리를 리프레시하는 상기 수단은 상기 메모리로부터 수신된 상기 리프레시 레이트 승수들중 어느 하나와 기본 리프레시 레이트의 곱과 동일하도록 상기 리프레시 레이트를 조절하는, 메모리 시스템.
  30. 제 29항에 있어서, 상기 리프레시 레이트 승수들은 기본 리프레시 레이트의 적어도 (1/4) 배로부터 기본 리프레시 레이트의 적어도 4배로 연장하는, 메모리 시스템.
  31. 제 28항에 있어서, 상기 인코딩된 온도는 무효 온도를 지시하는 코드를 포함 하는, 메모리 시스템.
KR1020077002517A 2004-07-02 2005-07-01 온도 측정에 의하여 반도체 메모리 장치에서 동적리프레시를 개선하기 위한 장치 및 방법 KR20070042540A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US58531004P 2004-07-02 2004-07-02
US60/585,310 2004-07-02
US11/150,649 US8122187B2 (en) 2004-07-02 2005-06-10 Refreshing dynamic volatile memory
US11/150,649 2005-06-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020097002145A Division KR20090016522A (ko) 2004-07-02 2005-07-01 온도 측정에 의하여 반도체 메모리 장치에서 동적 리프레시를 개선하기 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20070042540A true KR20070042540A (ko) 2007-04-23

Family

ID=35457354

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097002145A KR20090016522A (ko) 2004-07-02 2005-07-01 온도 측정에 의하여 반도체 메모리 장치에서 동적 리프레시를 개선하기 위한 장치 및 방법
KR1020077002517A KR20070042540A (ko) 2004-07-02 2005-07-01 온도 측정에 의하여 반도체 메모리 장치에서 동적리프레시를 개선하기 위한 장치 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020097002145A KR20090016522A (ko) 2004-07-02 2005-07-01 온도 측정에 의하여 반도체 메모리 장치에서 동적 리프레시를 개선하기 위한 장치 및 방법

Country Status (9)

Country Link
US (1) US8122187B2 (ko)
EP (1) EP1784836A1 (ko)
JP (1) JP4733123B2 (ko)
KR (2) KR20090016522A (ko)
CN (1) CN1993765B (ko)
IL (1) IL180483A0 (ko)
MX (1) MX2007000275A (ko)
TW (1) TW200623122A (ko)
WO (1) WO2006014315A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804254B2 (en) 2020-12-23 2023-10-31 Samsung Electronics Co., Ltd. Memory device and method of refreshing memory device based on temperature

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8122187B2 (en) 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
US7640392B2 (en) * 2005-06-23 2009-12-29 Qualcomm Incorporated Non-DRAM indicator and method of accessing data not stored in DRAM array
US7230876B2 (en) * 2005-02-14 2007-06-12 Qualcomm Incorporated Register read for volatile memory
US7953991B2 (en) * 2006-02-27 2011-05-31 Freescale Semiconductor, Inc. Processing system and methods for use therewith
DE102006021527B3 (de) * 2006-05-09 2007-09-13 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
US9262326B2 (en) * 2006-08-14 2016-02-16 Qualcomm Incorporated Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100855578B1 (ko) 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
US8924975B2 (en) 2009-07-23 2014-12-30 Empire Technology Development Llc Core selection for applications running on multiprocessor systems based on core and application characteristics
US8819686B2 (en) * 2009-07-23 2014-08-26 Empire Technology Development Llc Scheduling threads on different processor cores based on memory temperature
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR20120075983A (ko) 2010-12-29 2012-07-09 에스케이하이닉스 주식회사 반도체메모리장치
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9396787B2 (en) 2011-12-23 2016-07-19 Intel Corporation Memory operations using system thermal sensor data
US9224449B2 (en) * 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
KR102140783B1 (ko) 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
KR102170333B1 (ko) 2013-10-14 2020-10-28 에스케이하이닉스 주식회사 반도체 장치
US10241717B2 (en) * 2013-12-30 2019-03-26 Qualcomm Technologies International, Ltd. Memory boosting
KR102445662B1 (ko) * 2015-07-01 2022-09-22 삼성전자주식회사 스토리지 장치
US9639128B2 (en) * 2015-08-04 2017-05-02 Qualcomm Incorporated System and method for thermoelectric memory temperature control
US10304516B1 (en) * 2017-12-22 2019-05-28 Nanya Technology Corporation DRAM for storing data and method of operating the same
KR102443275B1 (ko) 2018-04-09 2022-09-15 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 오토-리프레시 제어방법
US11977770B2 (en) * 2018-06-04 2024-05-07 Lodestar Licensing Group Llc Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
US10978136B2 (en) 2019-07-18 2021-04-13 Apple Inc. Dynamic refresh rate control
US10878881B1 (en) * 2019-11-26 2020-12-29 Nanya Technology Corporation Memory apparatus and refresh method thereof
US11243586B2 (en) * 2020-02-21 2022-02-08 Dell Products L.P. System and method for optimizing system power and performance with high power memory modules
US11721381B2 (en) * 2021-08-03 2023-08-08 Micron Technology, Inc. Performing refresh operations of a memory device according to a dynamic refresh frequency
CN114706529A (zh) * 2022-04-08 2022-07-05 合肥兆芯电子有限公司 存储器自适应温控方法、存储装置及控制电路单元

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
JPH06175747A (ja) 1992-12-08 1994-06-24 Nec Eng Ltd 情報処理装置
US5600881A (en) * 1993-05-13 1997-02-11 Itt Corporation Connector seating press
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
JPH08124380A (ja) 1994-10-20 1996-05-17 Hitachi Ltd 半導体メモリ及び半導体メモリアクセス方法
JPH08315569A (ja) 1995-05-16 1996-11-29 Hitachi Ltd 半導体記憶装置、及びデータ処理装置
JP3351953B2 (ja) 1996-03-19 2002-12-03 富士通株式会社 モードレジスタ制御回路およびこれを有する半導体装置
US5787255A (en) * 1996-04-12 1998-07-28 Cisco Systems, Inc. Internetworking device with enhanced protocol translation circuit
US5982697A (en) * 1996-12-02 1999-11-09 Micron Technology, Inc. Method for initializing and reprogramming a control operation feature of a memory device
US5784328A (en) 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
WO1999004226A1 (fr) * 1997-07-14 1999-01-28 Matsushita Electric Industrial Co., Ltd. Capteur dote d'une fonction de reglage
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
US6021076A (en) * 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
DE19983470B4 (de) 1998-08-18 2011-08-18 Intel Corporation, Calif. Verfahren und Einrichtung zum Regeln der Temperatur eines Bauelements
JP3954208B2 (ja) 1998-08-19 2007-08-08 富士通株式会社 半導体記憶装置
US5999474A (en) * 1998-10-01 1999-12-07 Monolithic System Tech Inc Method and apparatus for complete hiding of the refresh of a semiconductor memory
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
US6401213B1 (en) * 1999-07-09 2002-06-04 Micron Technology, Inc. Timing circuit for high speed memory
DE69933670D1 (de) * 1999-08-31 2006-11-30 St Microelectronics Srl Temperaturfühler in Cmos-Technologie
JP2002025288A (ja) * 2000-06-30 2002-01-25 Hitachi Ltd 半導体集積回路
US6728798B1 (en) * 2000-07-28 2004-04-27 Micron Technology, Inc. Synchronous flash memory with status burst output
US6570804B1 (en) * 2000-08-29 2003-05-27 Micron Technology, Inc. Fuse read sequence for auto refresh power reduction
US20020078282A1 (en) * 2000-12-18 2002-06-20 International Business Machines Corporation Target directed completion for bus transactions
US6757857B2 (en) * 2001-04-10 2004-06-29 International Business Machines Corporation Alternating current built in self test (AC BIST) with variable data receiver voltage reference for performing high-speed AC memory subsystem self-test
JP2002311099A (ja) * 2001-04-16 2002-10-23 Oki Electric Ind Co Ltd メモリ制御回路
JP4700223B2 (ja) 2001-05-18 2011-06-15 株式会社バッファロー Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
KR20030044314A (ko) * 2001-11-29 2003-06-09 엘지전자 주식회사 클럭신호 변경에 따른 시스템의 운영 장치및 방법
US6937958B2 (en) * 2002-02-19 2005-08-30 Sun Microsystems, Inc. Controller for monitoring temperature
US7664903B2 (en) * 2002-02-25 2010-02-16 Solid Access Technologies LLC Control unit with PCI and SCSI buses and computing system with electronic semiconductor disk
US6957308B1 (en) * 2002-07-11 2005-10-18 Advanced Micro Devices, Inc. DRAM supporting different burst-length accesses without changing the burst length setting in the mode register
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
JP4836794B2 (ja) * 2003-05-13 2011-12-14 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シリアルメモリインターコネクトを介して複数のメモリモジュールに接続されたホストを含むシステム
KR100532448B1 (ko) 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US7404071B2 (en) * 2004-04-01 2008-07-22 Micron Technology, Inc. Memory modules having accurate operating current values stored thereon and methods for fabricating and implementing such devices
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US8122187B2 (en) 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
US7640392B2 (en) * 2005-06-23 2009-12-29 Qualcomm Incorporated Non-DRAM indicator and method of accessing data not stored in DRAM array
US7620783B2 (en) * 2005-02-14 2009-11-17 Qualcomm Incorporated Method and apparatus for obtaining memory status information cross-reference to related applications
US7230876B2 (en) * 2005-02-14 2007-06-12 Qualcomm Incorporated Register read for volatile memory
US7454586B2 (en) * 2005-03-30 2008-11-18 Intel Corporation Memory device commands

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804254B2 (en) 2020-12-23 2023-10-31 Samsung Electronics Co., Ltd. Memory device and method of refreshing memory device based on temperature

Also Published As

Publication number Publication date
MX2007000275A (es) 2007-04-02
US8122187B2 (en) 2012-02-21
US20060002217A1 (en) 2006-01-05
CN1993765B (zh) 2012-06-27
IL180483A0 (en) 2007-06-03
WO2006014315A1 (en) 2006-02-09
JP4733123B2 (ja) 2011-07-27
KR20090016522A (ko) 2009-02-13
TW200623122A (en) 2006-07-01
EP1784836A1 (en) 2007-05-16
JP2008505429A (ja) 2008-02-21
CN1993765A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
KR20070042540A (ko) 온도 측정에 의하여 반도체 메모리 장치에서 동적리프레시를 개선하기 위한 장치 및 방법
JP5000844B2 (ja) メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法
KR102398209B1 (ko) 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법
US20150131389A1 (en) Semiconductor device, method for controlling the same, and semiconductor system
JP4550053B2 (ja) 半導体メモリ
US7545699B2 (en) Semiconductor memory device with partial refresh function
US20160064063A1 (en) Semiconductor device
US8358554B2 (en) Semiconductor memory device performing partial self refresh and memory system including same
JP2002025299A (ja) エラーレート判定方法と半導体集積回路装置
JP2007018693A (ja) メモリデバイス用の温度依存性セルフリフレッシュモジュール
JPH08287676A (ja) 半導体メモリ装置
KR0142795B1 (ko) 디램 리프레쉬 회로
KR101607489B1 (ko) 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
KR100648547B1 (ko) 반도체 메모리
US7379367B2 (en) Memory controller and semiconductor comprising the same
JP5262246B2 (ja) 半導体記憶装置およびメモリシステム
JP2005210675A (ja) 温度検知可変周波数発生器
US9460774B1 (en) Self-refresh device and semiconductor device including the self-refresh device
JPH0644773A (ja) ダイナミック型半導体メモリ
US20050237836A1 (en) Refresh methods for RAM cells featuring high speed access
JP2004280947A (ja) 半導体記憶装置
JPH0660647A (ja) 半導体記憶システム
JP2004087048A (ja) 半導体記憶装置
JPH03242895A (ja) ダイナミックランダムアクセスメモリ
JP2013257918A (ja) 半導体装置、及びメモリの制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
WITB Written withdrawal of application