KR102443275B1 - 메모리 장치 및 메모리 장치의 오토-리프레시 제어방법 - Google Patents

메모리 장치 및 메모리 장치의 오토-리프레시 제어방법 Download PDF

Info

Publication number
KR102443275B1
KR102443275B1 KR1020180041153A KR20180041153A KR102443275B1 KR 102443275 B1 KR102443275 B1 KR 102443275B1 KR 1020180041153 A KR1020180041153 A KR 1020180041153A KR 20180041153 A KR20180041153 A KR 20180041153A KR 102443275 B1 KR102443275 B1 KR 102443275B1
Authority
KR
South Korea
Prior art keywords
refresh
self
auto
signal
memory
Prior art date
Application number
KR1020180041153A
Other languages
English (en)
Other versions
KR20190118035A (ko
Inventor
진영재
김진욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180041153A priority Critical patent/KR102443275B1/ko
Priority to CN201811474583.6A priority patent/CN110364201B/zh
Priority to US16/218,225 priority patent/US10832755B2/en
Publication of KR20190118035A publication Critical patent/KR20190118035A/ko
Priority to US17/064,111 priority patent/US11133051B2/en
Application granted granted Critical
Publication of KR102443275B1 publication Critical patent/KR102443275B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리 장치는, 내부 온도 변화에 따라 변동되는 셀프-리프레시 주기의 셀프-리프레시 동작을 제어하는 셀프-리프레시 제어부를 갖는 메모리 미디어와, 셀프-리프레시 제어부로부터 셀프-리프레시 신호를 입력받고, 입력된 상기 셀프-리프레시 신호에 대응하여 내부 온도 변화가 반영된 오토-리프레시 주기의 오토-리프레시 동작을 수행하는 메모리 컨트롤러를 포함한다.

Description

메모리 장치 및 메모리 장치의 오토-리프레시 제어방법{Memory device and method of controlling an auto-refresh in the memory device}
본 개시의 여러 실시예들은 메모리 장치에 관한 것으로서, 특히 메모리 장치 및 메모리 장치의 오토-리프레시 제어방법에 관한 것이다.
일반적으로 반도체 메모리장치는 외부 전원이 차단될 때 데이터가 보존되는지의 여부에 따라서 휘발성 메모리와 비휘발성 메모리로 구분될 수 있다. 외부 전원의 차단에 의해 데이터가 보존되지 않는 휘발성 메모리로는 에스램(SRAM) 및 디램(DRAM) 등이 있다. 에스램(SRAM)의 단위셀은 플립플롭 회로와 2개의 스위치로 이루어지며, 전원이 인가되어 있는 한 플립플롭의 피드백 효과에 의해 데이터가 유지된다. 디램(DRAM)의 단위셀은 스위치 역할을 하는 셀트랜지스터와 데이터를 저장하는 역할을 하는 커패시터로 구성되어, 턴 온된 셀트랜지스터를 통해 입력되는 데이터가 커패시터에 저장된다.
디램(DRAM)의 경우 셀트랜지스터에 누설전류가 있어서 커패시터에 저장된 초기의 전하량이 소멸되므로, 외부 전원이 인가된 상태에서 데이터가 소실될 수 있다. 이를 방지하기 위해 데이터가 소실되기 전에 커패시터에 저장된 데이터르르 초기의 전하량으로 재충전해 줄 필요가 있다. 이와 같이 커패시터에 저장된 데이터의 재충전 과정을 리프레시(refresh)라 부른다. 리프레시는 동작 방법에 따라 오토-리프레시(auto refresh)와 셀프-리프레시(self refresh)로 분류될 수 있다. 오프 리프레시는 메모리 컨트롤러로부터 인가되는 오토-리프레시 명령에 의해 리프레시 동작이 수행된다. 셀프-리프레시는, 메모리 컨트롤러에서 리프레시 개시신호만 주고 리프레시 종료신호가 올 때까지 디램(DRAM) 내부에서 자체적으로 리프레시 동작을 수행한다. 셀프-리프레시는 디램(DRAM) 내부에서 정한 셀프-리프레시 주기에 따라서 주기적으로 수행된다. 이 경우 셀프-리프레시 주기는 디램(DRAM)의 내부 온도에 따라 가변하도록 설정될 수 있다. 일 예에서 셀프-리프레시 주기는 디램(DRAM)의 내부 온도가 높아질수록 짧게 설정되어야 할 필요가 있다. 반면에 디램(DRAM)의 내부 온도가 낮아질수록 셀프-리프레시 주기를 길게 설정함으로써 전력소모를 줄일 수 있다.
본 출원이 해결하고자 하는 과제는, 디램(DRAM)과 같은 메모리 미디어로부터 별도의 온도 코드의 입력이나 온도 정보의 엑세스 없이도 메모리 컨트롤러가 메모리 미디어의 내부 온도 변화에 따라 적절한 주기의 오토-리프레시 동작을 수행할 수 있도록 하는 메모리 장치를 제공하는 것이다.
본 출원이 해결하고자 하는 다른 과제는, 위와 같은 메모리 장치에서의 오토-리프레시를 제어하는 방법을 제공하는 것이다.
본 개시의 일 예에 따른 메모리 장치는, 내부 온도 변화에 따라 변동되는 셀프-리프레시 주기의 셀프-리프레시 동작을 제어하는 셀프-리프레시 제어부를 갖는 메모리 미디어와, 셀프-리프레시 제어부로부터 셀프-리프레시 주기 신호를 입력받고, 입력된 상기 셀프-리프레시 주기 신호에 대응하여 내부 온도 변화가 반영된 오토-리프레시 주기의 오토-리프레시 동작을 수행하는 메모리 컨트롤러를 포함한다.
본 개시의 일 예에 따른 메모리 장치는, 각각이 내부 온도 변화에 따라 변동되는 셀프-리프레시 주기의 셀프-리프레시 동작을 제어하는 셀프-리프레시 제어부를 갖는 복수개의 메모리 미디어들과, 복수개의 메모리 미디어들 각각의 셀프-리프레시 제어부로부터 셀프-리프레시 주기 신호를 입력받고, 입력된 상기 셀프-리프레시 주기 신호에 대응하여 내부 온도 변화가 반영된 오토-리프레시 주기의 오토-리프레시 동작이 복수개의 메모리 미디어별로 독립적으로 수행되도록 하는 메모리 컨트롤러를 포함한다.
본 개시의 일 예에 따른 메모리 장치의 오토-리프레시 제어방법은, 메모리 미디어 내에서 상기 메모리 미디어의 내부 온도 변화에 따라 변동되는 셀프-리프레시 주기의 셀프-리프레시 동작을 수행하는 단계와, 메모리 미디어로부터의 셀프-리프레시 주기 신호를 입력받는 단계와, 셀프-리프레시 주기 신호에 대응하여 내부 온도 변화가 반영된 오토-리프레시 주기를 생성하는 단계와, 그리고 메모리 미디어가 상기 생성된 오토-리프레시 주기의 오토-리프레시 동작을 수행하도록 하는 오토-리프레시 제어신호를 상기 메모리 미디어에 전송하는 단계를 포함한다.
본 개시의 일 예에 따른 메모리 장치의 오토-리프레시 제어방법은, 복수개의 메모리 미디어들 각각의 내부에서 복수개의 메모리 미디어들 각각의 내부 온도 변화에 따라 변동되는 셀프-리프레시 주기의 셀프-리프레시 동작을 수행하는 단계와, 복수개의 메모리 미디어들 각각으로부터의 셀프-리프레시 주기 신호를 입력받는 단계와, 셀프-리프레시 주기 신호에 대응하여 내부 온도 변화가 반영된 오토-리프레시 주기를 생성하는 단계와, 그리고 복수개의 메모리 미디어들 각각이 생성된 오토-리프레시 주기의 오토-리프레시 동작을 독립적으로 수행하도록 하는 오토-리프레시 제어신호를 복수개의 메모리 미디어들 각각에 전송하는 단계를 포함한다.
여러 실시예들에 따르면, 메모리 미디어 내의 온도 변화가 반영된 셀프-리프레시 주기 신호를 메모리 미디어로부터 입력받고 메모리 미디어 내의 온도 변화를 파악하여 변화된 온도에 따라 적절하게 변동되는 주기를 갖는 오토-리프레시 동작이 수행되도록 할 수 있다. 특히 메모리 미디어로부터 별도의 온도 코드의 입력이 불필요하므로, 메모리 미디어 내에서 온도 코드 생성을 위한 로직이 불필요하다. 또한 메모리 미디어로부터의 온도 정보를 엑세스할 필요가 없으므로, 온도 정보 엑세스에 소요되는 시간 소모를 제거할 수 있다.
도 1은 본 개시에 따른 메모리 장치의 일 예를 나타내 보인 블록도이다.
도 2는 도 1의 메모리 장치의 메모리 미디어의 구성의 일 예를 나타내 보인 블록도이다.
도 3은 도 1의 메모리 장치의 셀프-리프레시 주기 간격 카운터의 카운팅 동작을 설명하기 위해 나타내 보인 타이밍도이다.
도 4는 본 개시에 따른 메모리 장치의 다른 예를 나타내 보인 블록도이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.
도 1은 본 개시에 따른 메모리 장치의 일 예를 나타내 보인 블록도이다. 그리고 도 2는 도 1의 메모리 장치의 메모리 미디어의 구성의 일 예를 나타내 보인 블록도이다. 먼저 도 1을 참조하면, 일 예에 따른 메모리 장치(100)는 메모리 미디어(200) 및 메모리 컨트롤러(300)를 포함하여 구성된다. 일 예에서 메모리 미디어(200)는 디램(DRAM)일 수 있다. 메모리 미디어(200)는 메모리 셀(210) 및 셀프-리프레시 제어부(220)를 포함한다. 메모리 미디어(200)가 디램(DRAM)인 경우, 메모리 셀(210)은 트랜지스터 및 커패시터로 구성되는 단위셀들이 어레이로 배열되어 구성될 수 있다. 셀프-리프레시 제어부(220)는, 셀프-리프레시 신호(S_PSRF) 및 어드레스(ADDR)를 생성한다. 셀프-리프레시 제어부(220)는, 셀프-리프레시 신호(S_PSRF)와 어드레스(ADDR)를 메모리 셀(210)로 전송하여 메모리 셀(210)이 셀프-리프레시 동작을 수행하도록 한다. 셀프-리프레시 신호(S_PSRF)는 일정 주기를 갖는 클럭(clock) 신호일 수 있다. 따라서 셀프-리프레시 신호(S_PSRF)는 1 비트(bit)의 펄스 신호(pulse signal) 형태로 전송될 수 있다. 셀프-리프레시 제어부(220)는, 생성된 셀프-리프레시 신호(S_PSRF)를 외부의 메모리 컨트롤러(300)에 전송한다. 셀프-리프레시 신호(S_PSRF)가 1 비트의 펄스 신호 형태로 전송될 수 있으므로, 메모리 미디어(200)로부터 메모리 컨트롤러(300)로 셀프-리프레시 신호(S_PSRF)를 전송하기 위한 경로는 하나만 요구된다. 메모리 미디어(200)가 복수개의 출력핀들을 갖는 칩(chip) 형태인 경우, 셀프-리프레시 신호(S_PSRF)는, 복수개의 출력핀들 중 사용되지 않는 핀(NC)을 통해 메모리 컨트롤러(300)로 전송될 수 있다. 메모리 미디어(200)의 셀프-리프레시 제어부(220)에 의해 생성되는 셀프-리프레시 신호(S_PSRF)의 주기에 해당하는 셀프-리프레시 주기(도 3의 PSRF)는 메모리 미디어(200)의 내부 온도에 따라 변화될 수 있도록 구성될 수 있다.
도 2에 나타낸 바와 같이, 메모리 미디어(200)의 셀프-리프레시 제어부(220)는, 온도센서(221)와, 전압조절발진기(222)와, 셀프-리프레시 주기 조절부(223)와, 그리고 어드레스 카운터(224)를 포함하여 구성될 수 있다. 온도센서(221)는, 메모리 미디어(200)의 내부 온도에 대응되는 전압(Vref)을 출력한다. 일 예에서 온도센서(221)에 의해 출력되는 전압(Vref)은 메모리 미디어(200)의 내부 온도에 비례하는 아날로그 전압일 수 있다. 전압조절발진기(222)는 온도센서(221)로부터 출력되는 전압(Vref)을 입력받고, 베이스 클럭(CLK_base)을 출력시킨다. 전압조절발진기(222)로부터 출력되는 베이스 클럭(CLK_base)은, 온도센서(221)로부터 입력되는 전압(Vref)에 따라 가변되는 주파수를 갖도록 생성될 수 있다. 일 예에서 전압조절발진기(222)는, 낮은 온도에서는 상대적으로 낮은 주파수의 베이스 클럭(CLK_base)을 출력하고, 높은 온도에서는 상대적으로 높은 주파수의 베이스 클럭(CLK_base)을 출력한다.
셀프-리프레시 주기 조절부(223)는, 전압조절발진기(222)로부터의 베이스 클럭(CLK_base)을 입력받고, 셀프-리프레시 신호(S_PSRF)를 발생시킨다. 셀프-리프레시 신호(S_PSRF)가 갖는 셀프-리프레시 주기(PSRF)는 베이스 클럭(CLK_base)에 기설정된 분주값을 적용하여 만들어질 수 있다. 보다 구체적으로 설명하면, 셀프-리프레시 주기 조절부(223)는 기설정된 분주값을 가지며, 셀프-리프레시 신호(S_PSRF)는 베이스 클럭(CLK_base)의 주기와 기설정된 분주값을 곱하여 얻어지는 주파수를 갖는다. 셀프-리프레시 주기(PSRF)는 셀프-리프레시 신호(S_PSRF)의 주파수의 역수에 해당한다. 베이스 클럭(CLK_base)의 주기는 메모리 미디어(200)의 내부 온도에 따라 달라지므로, 셀프-리프레시 신호(S_PSRF) 또한 메모리 미디어(200)의 내부 온도에 따라 달라지는 셀프-리프레시 주기(PSRF)를 갖는다. 셀프-리프레시 주기 조절부(223)는 생성한 셀프-리프레시 신호(S_PSRF)를 어드레스 카운터(224), 메모리 셀(210), 및 메모리 컨트롤러(300)로 전송한다. 어드레스 카운터(224)는, 셀프-리프레시 신호(S_PSRF) 입력에 응답하여 셀프-리프레시 동작이 이루어질 어드레스를 발생하여 메모리 셀(210)로 전송한다. 메모리 셀(210)에서는 전송된 어드레스에 해당하는 영역에 대해 셀프-리프레시 주기(PSRF)의 셀프-리프레시 동작을 수행한다.
다시 도 1을 참조하면, 메모리 컨트롤러(300)는, 셀프-리프레시 주기 간격 카운터(310)와, 온도 정보 변환부(320)와, 그리고 오토-리프레시 제어부(330)를 포함하여 구성될 수 있다. 셀프-리프레시 주기 간격 카운터(310)는 메모리 미디어(200)의 셀프-리프레시 제어부(220)로부터의 셀프-리프레시 신호(S_PSRF)를 입력받고, 입력된 셀프-리프레시 신호(S_PSRF)의 한 주기 동안 생성되는 펄스들의 개수를 카운팅하여 카운팅된 값(PSRF CNT)을 출력한다. 이 카운팅된 값(PSRF CNT)은 온도 정보 변환부(320)로 입력된다. 셀프-리프레시 신호(S_PSRF)의 주기 동안 생성되는 펄스들의 개수를 카운팅하기 위해, 셀프-리프레시 주기 간격 카운터(310)는 펄스들을 갖는 클럭신호(CLK)를 입력받는다. 클럭신호(CLK)는, 메모리 컨트롤러(300) 내부에서 생성되거나 외부로부터 제공될 수 있다. 즉 셀프-리프레시 주기 간격 카운터(310)는, 메모리 컨트롤러(300)의 클럭신호(CLK)와 셀프-리프레시 신호(S_PSRF)를 비교함으로써 셀프-리프레시 신호(S_PSRF)의 주기를 산출하기 위한 카운팅된 값(PSRF CNT)을 생성할 수 있다.
도 3은 도 1의 메모리 장치의 셀프-리프레시 주기 간격 카운터의 카운팅 동작을 설명하기 위해 나타내 보인 타이밍도이다. 도 3에 나타낸 바와 같이, 셀프-리프레시 주기 간격 카운터(310)로 입력되는 셀프-리프레시 신호(S_PSRF)는 하이 또는 로우의 값을 갖는 1 비트의 펄스 신호로 구성된다. 셀프-리프레시 신호(S_PSRF)의 주기 간격은, 셀프-리프레시 신호(S_PSRF)가 갖는 셀프-리프레시 주기(PSRF)를 의미한다. 즉 셀프-리프레시 신호(S_PSRF)의 셀프-리프레시 주기(PSRF)는, 어느 하나의 하이 신호의 상승 에지에서 다음의 하이 신호의 상승 에지까지의 시간 간격으로 정의할 수 있다. 메모리 컨트롤러(300)는 셀프-리프레시 신호(S_PSRF)만을 이용하여 셀프-리프레시 주기(PSRF)를 직접 산출할 수 없으므로, 메모리 컨트롤러(300)로 입력되는 기본클럭(CLK)과 비교함으로써 셀프-리프레시 신호(S_PSRF)의 셀프-리프레시 주기(PSRF)를 카운팅할 수 있다. 기본클럭(CLK)이 제1 주기(PCLK)를 갖는 경우, 도면에 나타낸 바와 같이, 셀프-리프레시 신호(S_PSRF)의 셀프-리프레시 주기(PSRF)는 제1 주기(PCLK)의 5배에 해당된다. 이에 따라 셀프-리프레시 주기 간격 카운터(310)는 카운팅 값(PSRF CNT)으로서 "5"에 해당하는 바이너리 값을 출력한다.
다시 도 1을 참조하면, 셀프-리프레시 주기 간격 카운터(310)로부터 카운팅 값(PSRF CNT)을 입력받은 온도 정보 변환부(320)는 온도 코드(TC)를 출력하여 오토-리프레시 제어부(330)로 입력시킨다. 온도 정보 변환부(320)에 의해 출력되는 온도 코드(TC)는 온도 정보 변환부(320) 내에 배치되는 저장테이블(322) 내에 저장되어 있는 데이터 값에 의해 결정된다. 이를 위해 저장테이블(322)에는 입력되는 카운팅 값(PSRF CNT)의 여러 범위들 각각에 따라 미리 설정되어 있는 온도 코드(TC)가 저장된다. 온도 코드(TC)를 입력받은 오토-리프레시 제어부(330)는, 입력되는 온도 코드(TC)에 대응되는 오토-리프레시 주기를 갖는 오토-리프레시 제어신호(CMD/S_PARF/ADDR)를 메모리 미디어(200)의 메모리 셀(210)에 전송한다. 오토-리프레시 제어신호(CMD/S_PARF/ADDR)에는 오토-리프레시 동작을 명령하는 명령신호(CMD)와, 오토-리프레시 신호(S_PARF)와, 그리고 어드레스(ADDR)가 포함될 수 있다. 오토-리프레시 제어신호(CMD/S_PARF/ADDR)에 포함되는 오토-리프레시 신호(S_PARF)의 오토-리프레시 주기(PARF)는, 메모리 미디어(200) 내의 온도 변화에 따라 변화되는 셀프-리프레시 신호(S_PSRF)의 셀프-리프레시 주기(PSRF)가 반영되어 결정된다. 따라서 오토-리프레시 주기(PARF)는 메모리 미디어(200)로부터의 별도의 온도 정보 없이도 결정될 수 있고, 메모리 미디어(200)로부터의 온도 정보 수신을 위한 일련의 프로세스들, 예컨대 온도 정보 요청 명령 및 메모리 미디어(200) 내의 온도 정보 엑세스와 같은 프로세스들을 수행하는 것 없이도 결정될 수 있다.
도 4는 본 개시에 따른 메모리 장치의 다른 예를 나타내 보인 블록도이다. 도 4에서 도 1과 동일한 참조부호는 동일한 구성요소를 나타내며, 따라서 중복되는 설명은 생략하기로 한다. 도 4를 참조하면, 본 예에 따른 메모리 장치(400)는, 복수개, 예컨대 n개의 메모리 미디어들(200-1, …, 200-n)을 포함한다. n개의 메모리 미디어들(200-1, …, 200-n) 각각은 메모리 모듈에 집적되는 메모리 칩의 형태로 구성될 수 있다. n개의 메모리 미디어들(200-1, …, 200-n) 각각은 동일하게 구성된다. 첫번째 메모리 미디어(200-1)는 메모리 셀(210-1) 및 셀프-리프레시 제어부(220-1)를 포함한다. 마찬가지로 n번째 메모리 미디어(200-n) 또한 메모리 셀(210-n) 및 셀프-리프레시 제어부(220-n)를 포함한다. 메모리 셀(210-1, 210-n) 및 셀프-리프레시 제어부(220-1, 220-n)는 각각 도 1 및 도 2를 참조하여 설명한 메모리 셀(210) 및 셀프-리프레시 제어부(220)와 동일하게 구성된다. 따라서 첫번째 메모리 미디어(200-1)의 셀프-리프레시 제어부(220-1)는 첫번째 메모리 미디어(200-1)의 내부 온도 변화가 반영된 첫번째 셀프-리프레시 신호(S_PSRF-1)를 발생시킨다. 마찬가지로 n번째 메모리 미디어(200-n)의 셀프-리프레시 제어부(220-n)는 n번째 메모리 미디어(200-n)의 내부 온도 변화가 반영된 n번째 셀프-리프레시 신호(S_PSRF-n)를 발생시킨다.
메모리 컨트롤러(300-1)는 n개의 메모리 미디어들(200-1, …, 200-n)과 함께 메모리 모듈에 집적될 수 있다. 또는 메모리 컨트롤러(300-1)는 메모리 모듈과는 독립적으로 배치될 수도 있다. 메모리 컨트롤러(300-1)는 셀프-리프레시 주기 간격 카운터(310-1), 온도 정보 변환부(320-1) 및 오토-리프레시 제어부(330-1)를 포함하여 구성된다. 셀프-리프레시 주기 간격 카운터(310-1)는, 복수개의 메모리 미디어들(200-1, …, 200-n) 각각의 셀프-리프레시 신호(S_PSRF-1, …, S_PSRF-n)를 입력받는다. 셀프-리프레시 주기 간격 카운터(310-1)는, 입력된 셀프-리프레시 신호(S_PSRF-1, …, S_PSRF-n)의 어느 하나의 주기 동안 기본클럭(CLK)의 펄스들의 개수를 카운팅한 카운팅 값(PSRF CNT)과 해당하는 메모리 미디어를 정의하는 플래그신호(FG)를 출력시킨다. 셀프-리프레시 주기 간격 카운터(310-1)는 도 1을 참조하여 설명한 셀프-리프레시 주기 간격 카운터(310)와 동일하게 구성되며, 다만 복수개의 셀프-리프레시 신호들(S_PSRF-1, …, S_PSRF-n) 각각의 주기를 독립적으로 카운팅하기 위해, 셀프-리프레시 신호(S_PSRF-1, …, S_PSRF-n)와 기본클럭(CLK)을 비교하기 위한 로직이 복수개 배치된다는 점에서 차이가 있다.
온도 정보 변환부(320-1)는 카운팅 값(PSRF CNT) 및 플래그신호(FG)를 입력 받아 온도 코드(TC)를 생성하고, 온도 코드(TC) 및 플래그신호(FG)를 오토-리프레시 제어부(330-1)로 출력한다. 온도 코드(TC)는 셀프-리프레시 주기 간격 카운터(310-1)로부터 출력되는 셀프-리프레시 신호들(S_PSRF-1, …, S_PSRF-n) 중 어느 하나의 주기에 해당하는 카운팅 값(PSRF CNT)에 따라 기설정되어 온도 정보 변환부(320-1) 내에 배치된 저장테이블(322)에 저장된 코드일 수 있다. 오토-리프레시 제어부(330-1)는 입력되는 온도 코드(TC)에 대응되는 오토-리프레시 신호(S_PARF)를 포함하는 오토-리프레시 제어신호를 플래그 신호(FG)에 의해 지정되는 메모리 미디어의 메모리 셀에 전송한다. 예컨대 플래그 신호(FG)가 첫번째 메모리 미디어(200-1)를 지정하는 경우, 첫번째 오토-리프레시 제어신호(CMD/S_PARF-1/ADDR-1)를 첫번째 메모리 미디어(200-1)의 메모리 셀(210-1)에 전송한다. 첫번째 오토-리프레시 제어신호(CMD/S_PARF-1/ADDR-1)에서 오토-리프레시 신호(S_PARF-1)의 주기에 해당하는 오토-리프레시 주기는 첫번째 메모리 미디어(200-1)의 온도 변화만을 반영할 뿐, 나머지 메모리 미디어들의 온도 변화와는 무관하게 결정된다. 마찬가지로 플래그 신호(FG)가 n번째 메모리 미디어(200-n)를 지정하는 경우, n번째 오토-리프레시 제어신호(CMD/PARF-n/ADDR-n)를 n번째 메모리 미디어(200-n)의 메모리 셀(210-n)에 전송한다. n번째 오토-리프레시 제어신호(CMD/PARF-n/ADDR-n)에서 오토-리프레시 신호(S_PARF-n)의 주기에 해당하는 오토-리프레시 주기는 n번째 메모리 미디어(200-1)의 온도 변화만을 반영할 뿐, 나머지 메모리 미디어들의 온도 변화와는 무관하게 결정된다. 이에 따라 첫번째 메모리 미디어(200-1)부터 n번째 메모리 미디어(200-n)에 이르기까지 각각의 메모리 미디어는 각각의 온도 변화가 반영된 오토-리프레시 주기로 독립적인 오토-리프레시 동작을 수행할 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.
100...메모리 장치 200...메모리 미디어
210...메모리 셀 220...셀프-리프레시 제어부
300...메모리 컨트롤러 310...셀프-리프레시 주기 간격 카운터
320...온도 정보 변환부 322...저장테이블
330...오토-리프레시 제어부

Claims (20)

  1. 내부 온도에 따라 변동되는 셀프-리프레시 주기로 수행되는 셀프-리프레시 동작을 제어하는 셀프-리프레시 제어부를 갖는 메모리 미디어; 및
    상기 셀프-리프레시 제어부로부터 출력되는 셀프-리프레시 신호에 응답하여 상기 내부 온도가 반영된 오토-리프레시 주기로 상기 메모리 미디어의 오토-리프레시 동작을 제어하는 메모리 컨트롤러를 포함하되,
    상기 메모리 컨트롤러는, 상기 셀프-리프레시 신호 및 클럭 신호를 비교하여 상기 셀프-리프레시 주기를 결정하는 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 미디어는 복수개의 출력핀들을 포함하고,
    상기 셀프-리프레시 신호는 상기 메모리 미디어의 상기 복수개의 출력핀들 중 사용하지 않는 핀을 통해 상기 메모리 컨트롤러로 전송되는 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서, 상기 셀프-리프레시 제어부는,
    상기 메모리 미디어의 내부 온도에 대응되는 전압을 출력하는 온도센서;
    상기 온도센서로부터 출력되는 전압에 따라 가변되는 베이스 클럭을 발생시키는 전압조절발진기;
    상기 베이스 클럭에 기설정된 분주값을 적용하여 상기 셀프-리프레시 신호를 발생시키는 셀프-리프레시 주기 조절부; 및
    상기 셀프-리프레시 신호를 입력받아 셀프-리프레시 어드레스를 발생시키는 어드레스 카운터를 포함하는 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서, 상기 메모리 컨트롤러는,
    상기 셀프-리프레시 신호를 입력받아 상기 셀프-리프레시 신호와 상기 클럭 신호를 비교하여 상기 셀프-리프레시 신호의 주기에 상응하는 카운팅된 값을 생성하는 셀프-리프레시 주기 간격 카운터;
    상기 카운팅된 값을 입력받아 상기 카운팅된 값에 대응되는 온도 코드를 출력하는 온도 정보 변환부; 및
    상기 온도 코드에 따라 변경된 상기 오토-리프레시 주기로 상기 오토-리프레시 동작을 수행하는 오토-리프레시 제어부를 포함하는 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 셀프-리프레시 신호는 1비트의 펄스 신호로 구성되는 메모리 장치.
  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 온도 정보 변환부는, 상기 카운팅된 값에 대응되어 설정되는 이진 데이터 형식의 상기 온도 코드가 저장되는 저장 테이블을 포함하는 메모리 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 오토-리프레시 제어부는, 상기 온도 정보 변환부로부터의 온도 코드가 증가한 경우 상기 오토-리프레시 주기를 단축시키고 상기 온도 코드가 감소한 경우 상기 오토-리프레시 주기를 연장시키는 메모리 장치.
  9. 각각이 내부 온도에 따라 변동되는 셀프-리프레시 주기로 수행되는 셀프-리프레시 동작을 제어하는 셀프-리프레시 제어부를 갖는 복수개의 메모리 미디어들; 및
    상기 복수개의 메모리 미디어들로부터 각각 출력되는 셀프-리프레시 신호들에 응답하여 상기 복수개의 메모리 미디어들의 오토-리프레시 동작들을 독립적으로 제어하도록 구성된 메모리 컨트롤러를 포함하되,
    상기 오토-리프레시 동작들의 각각은 해당하는 메모리 미디어의 내부 온도에 의해 결정되는 오토-리프레시 주기로 수행되고,
    상기 메모리 컨트롤러는, 상기 셀프-리프레시 신호들 각각과 클럭 신호를 비교하여 상기 셀프-리프레시 주기를 결정하는 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 복수개의 메모리 미디어들 각각은 복수개의 출력핀들을 포함하고,
    상기 복수개의 메모리 미디어들 각각으로부터의 셀프-리프레시 신호는 상기 복수개의 출력핀들 중 사용하지 않는 핀을 통해 상기 메모리 컨트롤러로 전송되는 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서, 상기 복수개의 메모리 미디어들 각각의 셀프-리프레시 제어부는,
    상기 복수개의 메모리 미디어들 각각의 내부 온도에 대응되는 전압 레벨을 갖는 전압 신호를 출력하는 온도센서;
    상기 온도센서로부터 출력되는 전압에 따라 가변되는 베이스 클럭을 발생시키는 전압조절발진기;
    상기 베이스 클럭에 기설정된 분주값을 적용하여 상기 셀프-리프레시 신호를 발생시키는 셀프-리프레시 주기 조절부; 및
    상기 셀프-리프레시 신호를 입력받아 셀프-리프레시 어드레스를 발생시키는 어드레스 카운터를 포함하는 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서, 상기 메모리 컨트롤러는,
    상기 셀프-리프레시 신호들을 입력받아 상기 입력되는 셀프-리프레시 신호들과 상기 클럭 신호를 비교하여 셀프-리프레시 주기들에 각각 상응하는 카운팅된 값들을 생성하는 셀프-리프레시 주기 간격 카운터;
    상기 카운팅된 값들을 입력받아 상기 카운팅된 값들에 각각 대응되는 온도 코드들을 출력하는 온도 정보 변환부; 및
    상기 온도 코드들에 따라 변경된 상기 오토-리프레시 주기들로 상기 오토-리프레시 동작들을 수행하는 오토-리프레시 제어부를 포함하는 메모리 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 셀프-리프레시 신호들의 각각은 1비트의 펄스 신호로 구성되는 메모리 장치.
  14. 삭제
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 온도 정보 변환부는, 상기 셀프-리프레시 주기 간격 카운터로부터의 카운팅된 값에 대응되어 설정되는 이진 데이터 형식의 온도 코드가 저장되는 저장 테이블을 포함하는 메모리 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 오토-리프레시 제어부는, 상기 온도 정보 변환부로부터의 온도 코드가 증가한 경우 상기 오토-리프레시 주기를 단축시키고 상기 온도 코드가 감소한 경우 상기 오토-리프레시 주기를 연장시키는 메모리 장치.
  17. 오토-리프레시 동작을 제어하는 방법에 있어서,
    메모리 미디어의 내부 온도 변화에 따라 변동되는 셀프-리프레시 주기로 셀프-리프레시 동작을 수행하는 단계;
    상기 메모리 미디어 내에서 셀프-리프레시 신호를 생성하는 단계;
    상기 셀프-리프레시 신호로부터 상기 내부 온도 변화가 반영된 오토-리프레시 주기를 갖는 오토-리프레시 신호를 생성하는 단계; 및
    상기 메모리 미디어가 상기 오토-리프레시 주기로의 상기 오토-리프레시 동작을 수행하도록 하는 오토-리프레시 제어신호를 상기 메모리 미디어에 전송하는 단계를 포함하되,
    상기 오토-리프레시 제어신호는 상기 오토-리프레시 신호를 포함하고,
    상기 셀프-리프레시 주기는, 상기 셀프-리프레시 신호 및 클럭 신호를 비교하여 결정되는 메모리 장치의 오토-리프레시 제어방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 오토-리프레시 신호를 생성하는 단계는,
    상기 셀프-리프레시 신호의 주기에 상응하는 카운팅된 값을 생성하는 단계; 및
    상기 카운팅된 값에 대응되는 온도 코드에 따라 변경된 상기 오토-리프레시 주기를 갖는 상기 오토-리프레시 신호를 생성하는 단계를 포함하는 메모리 장치의 오토-리프레시 제어방법.
  19. 복수개의 메모리 미디어들의 내부 온도들에 따라 변동되는 셀프-리프레시 주기들로 셀프-리프레시 동작들을 독립적으로 수행하는 단계;
    상기 복수개의 메모리 미디어들 내에서 각각 셀프-리프레시 신호들을 생성하는 단계;
    상기 셀프-리프레시 신호들로부터 상기 내부 온도들이 반영된 오토-리프레시 주기들을 갖는 오토-리프레시 신호들을 생성하는 단계; 및
    상기 복수개의 메모리 미디어들이 상기 오토-리프레시 주기들로 오토-리프레시 동작들을 독립적으로 수행하도록 오토-리프레시 제어신호들을 각각 상기 복수개의 메모리 미디어들로 전송하는 단계를 포함하되,
    상기 오토-리프레시 제어신호들의 각각은 상기 오토-리프레시 신호들 중 어느 하나를 포함하고,
    상기 셀프-리프레시 주기는, 상기 셀프-리프레시 신호들 각각과 클럭 신호를 비교하여 결정되는 메모리 장치의 오토-리프레시 제어방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 오토-리프레시 신호들을 생성하는 단계는,
    상기 셀프-리프레시 신호들의 주기들에 각각 대응하는 카운팅된 값들을 생성하는 단계; 및
    상기 카운팅된 값들에 대응되는 온도 코드들에 따라 변하는 상기 오토-리프레시 주기들을 갖는 상기 오토-리프레시 신호들을 생성하는 단계를 포함하는 메모리 장치의 오토-리프레시 제어방법.
KR1020180041153A 2018-04-09 2018-04-09 메모리 장치 및 메모리 장치의 오토-리프레시 제어방법 KR102443275B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180041153A KR102443275B1 (ko) 2018-04-09 2018-04-09 메모리 장치 및 메모리 장치의 오토-리프레시 제어방법
CN201811474583.6A CN110364201B (zh) 2018-04-09 2018-12-04 存储器件和控制存储器件的自动刷新操作的方法
US16/218,225 US10832755B2 (en) 2018-04-09 2018-12-12 Memory devices and methods of controlling an auto-refresh operation of the memory devices
US17/064,111 US11133051B2 (en) 2018-04-09 2020-10-06 Memory devices and methods of controlling an auto-refresh operation of the memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180041153A KR102443275B1 (ko) 2018-04-09 2018-04-09 메모리 장치 및 메모리 장치의 오토-리프레시 제어방법

Publications (2)

Publication Number Publication Date
KR20190118035A KR20190118035A (ko) 2019-10-17
KR102443275B1 true KR102443275B1 (ko) 2022-09-15

Family

ID=68097366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180041153A KR102443275B1 (ko) 2018-04-09 2018-04-09 메모리 장치 및 메모리 장치의 오토-리프레시 제어방법

Country Status (3)

Country Link
US (2) US10832755B2 (ko)
KR (1) KR102443275B1 (ko)
CN (1) CN110364201B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021146979A1 (zh) * 2020-01-22 2021-07-29 华为技术有限公司 一种数据存储***以及方法
KR102668495B1 (ko) * 2022-02-15 2024-05-23 주식회사 피델릭스 반도체 메모리 장치의 오토 리프레쉬 제한 회로
KR102675356B1 (ko) * 2023-02-06 2024-06-13 장채규 메모리 모듈 전력 제어 장치 및 메모리 전력 제어 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100142291A1 (en) * 2008-12-08 2010-06-10 Jae Hoon Joo Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC
US20170287548A1 (en) 2016-04-01 2017-10-05 Micron Technology, Inc. Apparatuses and methods for refresh control

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8122187B2 (en) 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
KR100855578B1 (ko) 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
KR20090013342A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 멀티 포트 반도체 메모리 장치 및 그에 따른 리프레쉬 방법
KR101975029B1 (ko) * 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR102393426B1 (ko) * 2015-11-10 2022-05-04 에스케이하이닉스 주식회사 반도체장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100142291A1 (en) * 2008-12-08 2010-06-10 Jae Hoon Joo Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC
US20170287548A1 (en) 2016-04-01 2017-10-05 Micron Technology, Inc. Apparatuses and methods for refresh control

Also Published As

Publication number Publication date
US10832755B2 (en) 2020-11-10
US20190311763A1 (en) 2019-10-10
US20210020230A1 (en) 2021-01-21
KR20190118035A (ko) 2019-10-17
CN110364201A (zh) 2019-10-22
CN110364201B (zh) 2023-08-25
US11133051B2 (en) 2021-09-28

Similar Documents

Publication Publication Date Title
KR102443275B1 (ko) 메모리 장치 및 메모리 장치의 오토-리프레시 제어방법
US8971143B2 (en) Semiconductor device periodically updating delay locked loop circuit
CN102708910B (zh) 半导体存储器设备和用于驱动半导体存储器设备的方法
US7317648B2 (en) Memory logic for controlling refresh operations
US20150155025A1 (en) Semiconductor memory device, refresh control system, and refresh control method
KR102097027B1 (ko) 반도체 시스템
US20060285405A1 (en) Semiconductor memory and operation method for same
US7355918B2 (en) Semiconductor memory device and refresh method thereof
TW201530544A (zh) 記憶體及包含該記憶體的記憶體系統
JPH08171795A (ja) 半導体記憶装置
EP3465687A1 (en) Periodic zq calibration with traffic-based self-refresh in a multi-rank ddr system
JP2870312B2 (ja) 半導体メモリ回路の調整方法
US6768693B2 (en) Integrated dynamic memory with control circuit for controlling a refresh mode of memory cells, and method for driving the memory
US6404690B2 (en) Refresh drive circuit for a DRAM
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
JP4664126B2 (ja) 半導体メモリ
JP2007312017A (ja) オシレータ回路及び半導体記憶装置
US20020085441A1 (en) Refresh control circuit for controlling refresh cycles according to values stored in a register and related refreshing method
JP2007220233A (ja) 半導体記憶装置、半導体装置及び電子装置
US20020176316A1 (en) Semiconductor memory and method for operating the semiconductor memory
CN100369155C (zh) 基于伪单元方法的半导体存储器件
KR100771810B1 (ko) 고전압 공급장치 및 이를 이용한 고전압 공급방법
US9460774B1 (en) Self-refresh device and semiconductor device including the self-refresh device
KR100422961B1 (ko) 주파수변환기
KR100701705B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 제어 회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right