JP4700223B2 - Dram装置およびdram装置のリフレッシュ方法 - Google Patents
Dram装置およびdram装置のリフレッシュ方法 Download PDFInfo
- Publication number
- JP4700223B2 JP4700223B2 JP2001148972A JP2001148972A JP4700223B2 JP 4700223 B2 JP4700223 B2 JP 4700223B2 JP 2001148972 A JP2001148972 A JP 2001148972A JP 2001148972 A JP2001148972 A JP 2001148972A JP 4700223 B2 JP4700223 B2 JP 4700223B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- ambient temperature
- dram
- memory banks
- command signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dram (AREA)
Description
【発明の属する技術分野】
本発明は、DRAM装置およびDRAM装置のリフレッシュ方法に関し、特に、DRAMチップのリフレッシュ手法を制御するDRAM装置およびDRAM装置のリフレッシュ方法に関する。
【0002】
【従来の技術】
従来、この種のDRAM装置として、特開平10−255467号公報に開示されているものが知られている。一般的に、半導体チップはセルにデータを記憶するのにコンデンサの電荷を用いる。この場合、漏れ電流によって電荷が数ミリ秒で取り去られる。このため、電荷を周期的にリフレッシュする必要がある。そして、このリフレッシュにおいて多大な電流が消費される。一方で、この漏れ電流の大きさは半導体チップの周囲温度によって異なる。すなわち、周囲温度が高い時は漏れ電流が大きくなり、周囲温度が低い時は漏れ電流が小さくなる。同公報においては、半導体チップの周囲温度に応じてリフレッシュ速度を調節するためのオンチップの温度センサーを備え、周囲温度が高い時にリフレッシュ速度を速くするとともに、周囲温度が低い時にはリフレッシュ速度を遅くし、周囲温度に適したリフレッシュ速度に調節することにより、リフレッシュ時の消費電流を適切にすることによって省電力化を実現可能なDRAM装置を開示している。
【0003】
このDRAM装置は、概略、温度センサーと、メモリ半導体チップと、温度センサーと、制御回路と、リフレッシュ回路とから構成されており、この温度センサーはメモリ半導体チップ上に配置される。そして、この温度センサーはメモリ半導体チップの周囲温度を検出すると、この検出した周囲温度を示す温度信号を発生する。ここで、制御回路はこの温度センサーからの温度信号を受信し、これに応じて、リフレッシュ回路のリフレッシュ速度を調整するためのリフレッシュ速度信号を生成する。このとき、制御回路にROM参照テーブルを組み合わせて配置し、このROM参照テーブルに、特定のいくつかの周囲温度に対して望ましいリフレッシュ速度を示す複数の項目を格納しておく。そして、制御回路は適宜このROM参照テーブルを参照しつつメモリ半導体チップの周囲温度に依存するリフレッシュ速度を調節している。
【0004】
【発明が解決しようとする課題】
上述した従来のDRAM装置においては、当該DRAM装置内の処理によってリフレッシュ速度を制御している。この制御されるリフレッシュ速度はDRAM装置にアクセスする外部の他の装置、例えば、CPUの当該DRAM装置に対するアクセス動作にも密接に関連する。すなわち、外部の他の装置によるDRAM装置へのアクセス動作に対して何等考慮せずにリフレッシュ速度のみを制御すると、他の装置との関係において動作の不整合が発生する。このため、このDRAM装置を使用するに際しては、DRAM装置でのリフレッシュ速度の制御状況とCPUのDRAM装置に対するアクセス動作状況とに基づいて二つの状況を調停するための調停回路を備えさせなればならないことになる。これにより回路構成が複雑になるとともにコストが増大するという課題があった。また、このような従来のDRAM装置は、コンピュータのスタンバイ時等のセルフリフレッシュモードにおいてのみしか機能しないものであった。また、メモリセルアレイのうち、各バンクの1ライン全てを同時にリフレッシュするため、リフレッシュ電流のピークが大きくなってしまうという課題があった。
【0005】
本発明は、上記課題にかんがみてなされたもので、簡易な手法によってリフレッシュ手法を制御し、DRAM装置内部における半導体チップの周囲温度に対応してリフレッシュ時の消費電流を適切にすることによって省電力化を図ることが可能であるとともに、従来のコンピュータ上で特別な付加回路がなくても何等問題なく動作することが可能なDRAM装置およびDRAM装置のリフレッシュ方法の提供を目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するため、請求項1にかかる発明は、DRAMチップのリフレッシュを実行させるためのリフレッシュコマンド信号を一定時間間隔で入力し、DRAMチップのリフレッシュを実行するDRAM装置において、複数のメモリバンクで構成したDRAMチップと、上記DRAMチップの周囲温度を測定する周囲温度測定手段と、上記周囲温度測定手段にて測定された上記DRAMチップの周囲温度に基づいて、上記複数のメモリバンクのうち同時にリフレッシュを実行するリフレッシュ領域のメモリバンクを、各メモリバンクのリフレッシュ頻度が同じになるようにしながら上記測定された周囲温度が低くなるほど段階的に少なくさせて特定するリフレッシュ領域特定手段と、外部から上記リフレッシュコマンド信号を入力するリフレッシュコマンド信号入力手段と、上記リフレッシュコマンド信号が入力されたときに上記リフレッシュ領域特定手段が特定したリフレッシュ領域のメモリバンクに対してリフレッシュを実行するリフレッシュ実行手段とを具備する構成としてある。
【0014】
上記のように構成した請求項1にかかる発明においては、DRAM装置をDRAMチップと、周囲温度測定手段と、リフレッシュ領域特定手段と、リフレッシュコマンド信号入力手段と、リフレッシュ実行手段とにより構成する。このとき、リフレッシュ領域特定手段が周囲温度測定手段にて測定されたDRAMチップの周囲温度に基づいて、上記複数のメモリバンクのうち同時にリフレッシュを実行するリフレッシュ領域のメモリバンクを、各メモリバンクのリフレッシュ頻度が同じになるようにしながら上記測定された周囲温度が低くなるほど段階的に少なくさせて特定する。そして、リフレッシュ実行手段は、上記リフレッシュコマンド信号が入力されたときに、特定されたリフレッシュ領域のメモリバンクに対するリフレッシュを実行する。このように、DRAMチップの周囲温度に基づいてリフレッシュ領域を制御することによって、各周囲温度におけるリフレッシュ時の消費電流を平均化することが可能になる。
【0015】
また、リフレッシュ領域特定手段は周囲温度測定手段にて測定された周囲温度に基づいてリフレッシュ領域のメモリバンクを特定する。
【0016】
さらに、リフレッシュ領域特定手段は、周囲温度が低下すると一回のリフレッシュの実行にてリフレッシュするメモリバンクを減少させる。すなわち、周囲温度が低い場合は漏れ電流が減少するため、リフレッシュする頻度を少なくすることができる。そこで、リフレッシュするメモリバンクを減少させることによって、実質的にリフレッシュのインターバルを拡大してリフレッシュの頻度を少なくする。
【0017】
さらに、上記リフレッシュ領域特定手段は、上記周囲温度と上記リフレッシュ領域とを対応させるリフレッシュ領域参照テーブルを備えていてもよい。
上記のように構成した発明においては、リフレッシュ領域特定手段に周囲温度とリフレッシュを実行するメモリバンクとを対応させるリフレッシュ領域参照テーブルを備えさせる。これにより簡易に周囲温度に基づいたメモリバンクを特定することが可能になる。
【0018】
また、複数のメモリバンクで構成したDRAMチップを備えるDRAM装置のリフレッシュを実行する手法は必ずしも実体のある装置に限られる必要はなく、その方法としても機能することは容易に理解できる。
【0019】
このため、請求項3にかかる発明は、複数のメモリバンクで構成したDRAMチップのリフレッシュを実行させるためのリフレッシュコマンド信号を一定時間間隔で入力して該DRAMチップのリフレッシュを実行するDRAM装置のリフレッシュ方法であって、上記DRAMチップの周囲温度を測定する周囲温度測定工程と、上記周囲温度測定工程にて測定された上記DRAMチップの周囲温度に基づいて、上記複数のメモリバンクのうち同時にリフレッシュを実行するリフレッシュ領域のメモリバンクを、各メモリバンクのリフレッシュ頻度が同じになるようにしながら上記測定された周囲温度が低くなるほど段階的に少なくさせて特定するリフレッシュ領域特定工程と、外部から上記リフレッシュコマンド信号を入力するリフレッシュコマンド信号入力工程と、上記リフレッシュコマンド信号が入力されたときに上記リフレッシュ領域特定工程にて特定されたリフレッシュ領域のメモリバンクに対してリフレッシュを実行するリフレッシュ実行工程とを具備する構成としてある。
【0020】
すなわち、必ずしも実体のある装置に限らず、その方法としても有効であることに相違はない。
【0021】
【発明の効果】
以上説明したように、本発明は、各周囲温度におけるリフレッシュ時の消費電流を平均化することが可能となり、省電力化を図ることが可能なDRAM装置を提供することができる。
【0022】
さらに、請求項2にかかる発明によれば、簡易に周囲温度に基づいたリフレッシュ領域を特定することが可能になる。
【0023】
さらに、請求項3にかかる発明によれば、各周囲温度におけるリフレッシュ時の消費電流を平均化することが可能となり、省電力化を図ることが可能なDRAM装置のリフレッシュ方法を提供することができる。
【0024】
【発明の実施の形態】
ここでは、下記の順序に従って本発明の実施形態について説明する。
(1)発明の技術概念:
(2)DRAM装置の構成:
(3)第一実施形態:
(4)第二実施形態:
【0025】
(1)発明の技術概念:
図1〜図4は本発明にかかるDRAM装置の技術概念を示した概念図である。
図1において、DRAM装置Aは、複数のメモリセルを有するDRAMセルアレイA1と、このDRAMセルアレイA1の周囲温度を測定する周囲温度測定部A2と、周囲温度測定部A2にて測定されたDRAMセルアレイA1の周囲温度に基づいてメモリセルのうちリフレッシュを実行するリフレッシュ領域を特定しつつ、特定したリフレッシュ領域に対してリフレッシュを実行したり、あるいは、周囲温度に基づいて、外部のホスト機器より入力するリフレッシュコマンド信号に基づいて生成するリフレッシュ要求信号を適宜間引いてDRAMセルアレイA1に出力するリフレッシュ制御部A3とを備えている。DRAMセルアレイA1はリフレッシュ要求信号を入力し、当該リフレッシュ要求信号に応じてリフレッシュを実行する。
【0026】
ここで、上記DRAMセルアレイA1のメモリセルは、コンデンサと等価な回路にて構成され、データを記憶するためにこのコンデンサに対して電荷が与えられる。しかし、この電荷は漏れ電流によって数ミリ秒で取り去られてしまう。このため、コンデンサに付与されている電荷を周期的にリフレッシュする必要がある。
次に、この漏れ電流と温度との相関関係を図2に示す。同図において、かかる漏れ電流は、温度に比例して大きくなる。すなわち、周囲温度測定部A2にて測定された温度が低い場合は漏れ電流は少なく、温度が高くなるにつれて漏れ電流は多くなる。そして、漏れ電流が少ない場合は、セルに記憶されたデータは長時間保持されることになる。
【0027】
この漏れ電流とリフレッシュ頻度との相関関係を図3に示す。同図において、漏れ電流が少ない場合はリフレッシュの頻度は少なくてよく、一方、漏れ電流が多くなるにつれてリフレッシュ頻度を多くしていく必要が生じる。そこで、本発明は、図4に示すように、リフレッシュ制御部A3において周囲温度測定部A2にて測定されたDRAMセルアレイA1の周囲温度に基づいてリフレッシュ頻度、すなわち、DRAMセルアレイA1に出力するリフレッシュ要求信号を適宜間引いて制御することによって変化させ、DRAMセルアレイA1の周囲の温度に適したリフレッシュを実現するものである。
【0028】
(2)DRAM装置の構成:
図5は、本発明にかかるDRAM装置の構成を示したブロック構成図である。
同図において、DRAM装置10は、コマンドデコーダ11と、リフレッシュ制御回路12と、リフレッシュ制御回路12に接続された複数のメモリセルを有するDRAMチップ13とから構成されている。ここで、コマンドデコーダ11は、メモリアクセス時においては、外部のホスト機器からアクセスするDRAMチップ13のアドレスを示すアドレス信号等が入力される。また、リフレッシュ時においては、外部のホスト機器からリフレッシュを実行するための基準となるリフレッシュコマンド信号を入力する。
【0029】
また、リフレッシュ制御回路12にはDRAMチップ13の周囲温度を測定する温度センサー16が接続されるとともに、当該リフレッシュ制御回路12は、ROM14に接続され、同ROM14に記憶されているデータを読み出し可能になっている。このROM14に記憶されているデータとしては、後述する参照テーブルデータが含まれる。また、リフレッシュ制御回路12にはRAM15が接続されており、同リフレッシュ制御回路12は、このRAM15を処理実行時のワークエリアとして利用しつつ適宜処理状態を記憶させている。
【0030】
ここで、温度センサー16は、DRAMチップ13が作りつけられる半導体チップ上に配設されており、この半導体チップの温度を検出し、この温度を示す温度センサー値を生成する。そして、リフレッシュ制御回路12は、この温度センサー値を取得し、この温度センサー値に基づいてDRAMチップ13のメモリセルに対するリフレッシュ頻度を変化させる制御を実行する。
【0031】
ROM14には、特定の周囲温度に対して望ましいリフレッシュ頻度をそれぞれ示す複数の項目が有する上述した参照テーブルデータを格納されている。
そして、リフレッシュ制御回路12は、この参照テーブルデータを適宜アクセスし、温度センサー16から取得した温度センサー値に対応するリフレッシュ頻度を検索しつつ決定する。
【0032】
ここで、本実施形態において、このリフレッシュ頻度はリフレッシュを実行する起動信号となるリフレッシュ要求信号の間引き度合いにより定義付ける。すなわち、リフレッシュ頻度を上げる場合は、リフレッシュ要求信号の間引き度合いを少なくし、リフレッシュ頻度を下げる場合は、リフレッシュ要求信号の間引き度合いを多くする。以下、リフレッシュ要求信号をDRAMチップ13の周囲温度に基づいて適宜間引くことによりリフレッシュ頻度を変化させる態様を説明する。
【0033】
(3)第一実施形態
図6は、リフレッシュ要求信号を間引いてDRAMチップに出力することによって、リフレッシュ頻度を変化させるDRAM装置の構成の一例を示したブロック構成図である。同図においては、DRAM装置10をコマンドデコーダ11と、リフレッシュ制御回路12と、DRAMチップ13と、ROM14と、RAM15と、温度センサー16とから構成する。また、DRAMチップ13を4つのメモリバンク13a〜13dにて構成する。ここで、リフレッシュ制御回路12は、各メモリバンク13a〜13dに相互に接続されており、各メモリバンク13a〜13dに対してリフレッシュを実行させるための起動信号であるリフレッシュ要求信号を出力する。
【0034】
DRAMチップ13は、このリフレッシュ要求信号を入力すると、リフレッシュを実行する。ここで、通常、このリフレッシュ要求信号は、リフレッシュ制御回路12からリフレッシュコマンド信号に対応して生成されて出力される。このリフレッシュコマンド信号は、コマンドデコーダ11が外部のホスト機器より所定の一定間隔で入力するものである。すなわち、リフレッシュコマンド信号に同期してリフレッシュ要求信号が生成され出力される。従って、DRAMチップ13は外部のホスト機器が出力するリフレッシュコマンド信号に従ったリフレッシュ頻度に基づいてリフレッシュを実行することになる。
【0035】
上述したメモリバンク13a〜13dは、アドレス0〜4095に分割されて構成されており、リフレッシュはこの4096個のアドレスに対して順次行なわれる。従って、実際には、外部のホストから4096回のリフレッシュコマンド信号がリフレッシュ制御回路12に入力されるとともに、これに合わせて4096回のリフレッシュ要求信号がメモリバンク13a〜13dに対して出力される。本実施形態においては、この4096回のリフレッシュ要求信号を1サイクルのリフレッシュ要求信号として表現している。従って、リフレッシュ要求信号がメモリバンク13a〜13dに出力されると、各アドレス0〜4095のリフレッシュが順次実行されることになる。ここでは、リフレッシュ対象アドレスを4096アドレスと表現しているが、これはメモリ装置の構成に依存するものであり、実際には2048アドレスや8192アドレスのメモリ装置も存在する。
【0036】
ここで、本実施形態おいては、リフレッシュ制御回路12はコマンドデコーダ11からリフレッシュコマンド信号を入力すると、この入力したリフレッシュコマンド信号に基づいてリフレッシュ要求信号を生成するに際し、温度センサー16から取得したDRAMチップ13の周囲温度に基づいて適宜間引いて生成することによってリフレッシュ頻度を変化させる構成を採用する。
【0037】
図7は、ROM14に格納されている参照テーブルデータ14aのデータ構成を示したデータ構成図である。この参照テーブルデータ14aは、温度センサー16によって測定されるDRAMチップ13の周囲温度と、リフレッシュ頻度を変化させるためにリフレッシュ要求信号を間引きを考慮したリフレッシュ要求信号割合とを関連付けている。本図及び後述の図13、図22は概念が分かり易い様に一般的なDRAM装置の仕様に合わせて記述してあるが、実際の内部温度はこの参照テーブルより若干高めとなっている。
【0038】
同図において、参照テーブルデータ14aは、フィールドとして周囲温度14a1とリフレッシュ要求信号間引き度合い14a2とを備えており、各周囲温度に対応したデータとして、データ14a3〜14a10が格納されている。
ここで、データ14a3は周囲温度が70℃以上の場合には、リフレッシュ要求信号を間引くことなく、コマンドデコーダ11から入力したリフレッシュコマンド信号に対応して当該リフレッシュ要求信号を生成しDRAMチップ13に出力することによってリフレッシュを実行させることを示している。
【0039】
また、データ14a4は周囲温度が60℃以上70℃未満の場合には、データ14a3と同様にリフレッシュ要求信号を間引くことなく、リフレッシュコマンド信号に対応して生成しDRAMチップ13に出力することによりリフレッシュを実行させることを示している。そして、データ14a5は周囲温度が50℃以上60℃未満の場合には、コマンドデコーダ11から入力したリフレッシュコマンド信号を二分の一に間引いてリフレッシュ要求信号を生成しDRAMチップ13に対して出力しリフレッシュを実行させることを示している。
【0040】
そして、データ14a6は周囲温度が40℃以上50℃未満の場合には、データ14a5と同様にリフレッシュコマンド信号を二分の一に間引いて生成したリフレッシュ要求信号をDRAMチップ13に出力してリフレッシュを実行させることを示している。次のデータ14a7は周囲温度が30℃以上40℃未満の場合には、コマンドデコーダ11から入力したリフレッシュコマンド信号を四分の一に間引いてリフレッシュ要求信号を生成するとともにDRAMチップ13に出力してリフレッシュを実行させることを示している。
【0041】
データ14a8は周囲温度が20℃以上30℃未満の場合には、データ14a7と同様にリフレッシュコマンド信号の四分の一に間引いて生成したリフレッシュ要求信号をDRAMチップ13に出力してリフレッシュを実行させることを示している。また、データ14a9は周囲温度が10℃以上20℃未満の場合には、リフレッシュコマンド信号を八分の一に間引いて生成したリフレッシュ要求信号をDRAMチップ13に出力してリフレッシュを実行させることを示している。さらに、データ14a10は周囲温度が0℃以上10℃未満の場合には、データ14a9と同様にリフレッシュコマンド信号を八分の一に間引いて生成したリフレッシュ要求信号をDRAMチップ13に出力してリフレッシュを実行させることを示している。
【0042】
図8は、リフレッシュ制御回路12にて実行される全体処理の概略処理内容を示した図である。
同図において、リフレッシュ制御回路12では、温度センサー16が出力する温度センサー値に基づいてDRAMチップ13の周囲温度を検出して温度情報として更新する温度情報更新処理と(ステップS20)、この温度センサー値に応じてリフレッシュ要求信号の間引き割合を決定しリフレッシュ要求信号情報として更新するリフレッシュ要求信号情報更新処理と(ステップS30)、この更新されたリフレッシュ要求信号情報に基づいてリフレッシュを実行するリフレッシュ制御処理と(ステップS40)がパラレルに実行されている。
【0043】
図9は、ステップS20の温度情報更新処理の処理内容を示したフローチャートである。
同図において、最初に、温度センサー16からDRAMチップ13の周囲温度である温度センサー値を取得する(ステップS21)。そして、順次、最高温度の更新および温度センサー値の加算を実行する(ステップS22)。このステップS21での温度センサー値の取得と、ステップS22での加算とを所定期間実行する。そして、所定期間が経過したか否かを判別し(ステップS23)、所定期間を経過していれば、上記ステップS22にて順次加算した温度センサー値の合計を加算回数で除することによって、この所定期間内におけるDRAMチップ13の周囲温度の平均を算出する(ステップS24)。そして、この算出された平均周囲温度と最高温度とを温度情報としてRAM15に格納し温度情報を更新する(ステップS25)。
【0044】
図10は、ステップS30のリフレッシュ要求信号情報更新処理の処理内容を示したフローチャートである。
同図において、リフレッシュ要求信号情報の更新は、温度情報が更新されたタイミングで行うため、適宜RAM15にアクセスして、上述した温度情報更新処理におけるステップS25での温度情報の更新が実行されたか否かを判別する(ステップS31)。温度情報が更新された場合は、RAM15から温度情報を取得する(ステップS32)。
【0045】
そして、ROM14に格納されている参照テーブルデータ14aにアクセスし、この取得した温度情報に基づいて同参照テーブルデータ14aの周囲温度14a1を検索するとともに(ステップS33)、対応するリフレッシュ要求信号間引き度合い14a2を読み出して取得する(ステップS34)。そして、この取得したリフレッシュ要求信号間引き度合いをリフレッシュ要求信号情報としてRAM15に格納しリフレッシュ要求信号情報を更新する(ステップS35)。
【0046】
図11は、ステップS40のリフレッシュ制御処理の処理内容を示したフローチャートである。
同図においては、最初に、ホストからの要求に基づくリフレッシュ要求信号をオンするタイミングであるか否かを判別する(ステップS41)。リフレッシュ要求信号をオンするタイミングであれば、RAM15にアクセスし、格納されているリフレッシュ要求信号情報を取得する(ステップS42)。そして、メモリバンク13a〜13dに対してリフレッシュ要求信号をオンにする(ステップS43)。ここで、次にステップS401にて判別されるタイミングは、当該リフレッシュ要求信号をオンした場合の間引き度合いに基づくことは言うまでもない。
【0047】
すなわち、取得したリフレッシュ要求信号情報にリフレッシュ要求信号の間引き度合いが二分の一と設定されていれば、次回のリフレッシュ要求信号は、一回間引きをした後になる。また、間引き度合いが四分の一に設定されていれば、次回のリフレッシュ要求信号は、三回間引きした後になる。ここで、図12はリフレッシュ要求信号に対して間引きを行った場合のタイミングチャートを示している。
【0048】
上述した実施形態においては、リフレッシュ制御回路12にて、コマンドデコーダ11から入力するリフレッシュコマンド信号に基づいて一定間隔で生成されるリフレッシュ要求信号を、温度センサー16にて検出されるDRAMチップ13の周囲温度に基づいて適宜間引くことにより、コンピュータシステムの他の装置との調和を取りつつ、DRAMチップ13で実行されるリフレッシュのリフレッシュ頻度を変化させる構成を採用した。
【0049】
むろん、DRAMチップ13で実行されるリフレッシュ頻度を変化させる構成は、上述したようなリフレッシュ要求信号を適宜間引く手法に限定されるものではない。例えば、リフレッシュするメモリバンク数を周囲温度に基づいて限定することにより、リフレッシュ頻度を変化させる構成を採用しても良い。
【0050】
(4)第二実施形態
ここで、本発明にかかる第二実施形態は、所定の周期にて行われるリフレッシュにおいて、リフレッシュバンク13a1〜13d1をDRAMチップ13の周囲温度に応じて限定することにより、リフレッシュ頻度を変化させる構成を採用する。
【0051】
図13は、この第二実施形態にて利用するROM14に格納されている参照テーブルデータ14bのデータ構成を示したデータ構成図である。この参照テーブルデータ14bは、温度センサー16によって測定されるDRAMチップ13の周囲温度と、リフレッシュを行うメモリバンク数とを関連付けている。同図において、参照テーブルデータ14bは、フィールドとして温度14b1とメモリバンク数14b2とを備えており、データ14b3〜14b10が格納されている。ここで、データ14b3は周囲温度が70℃以上の場合は、4つのメモリバンクに対してリフレッシュを実行することを示している。データ14b4は周囲温度が60℃以上70℃未満の場合は、4つのメモリバンクに対してリフレッシュを実行することを示している。データ14b5は周囲温度が50℃以上60℃未満の場合は、3つのメモリバンクに対してリフレッシュを実行することを示している。
【0052】
データ14b6は周囲温度が40℃以上50℃未満の場合は3つのメモリバンクに対してリフレッシュを実行することを示している。データ14b7は周囲温度が30℃以上40℃未満の場合は2つのメモリバンクに対してリフレッシュを実行することを示している。データ14b8は周囲温度が20℃以上30℃未満の場合は2つのメモリバンクに対してリフレッシュを実行することを示している。データ14b9は周囲温度が10℃以上20℃未満の場合は1つのメモリバンクに対してリフレッシュを実行することを示している。データ14b10は周囲温度が0℃以上10℃未満の場合は1つのメモリバンクに対してリフレッシュを実行することを示している。
【0053】
図14は、この第二実施形態を採用した場合にリフレッシュ制御回路12にて実行される全体処理の概略処理内容を示した図である。
同図において、リフレッシュ制御回路12では、温度センサー16が出力する温度センサー値に基づいてDRAMチップ13の周囲温度を検出して温度情報として更新する温度情報更新処理と(ステップS200)、この温度センサー値に応じてリフレッシュするメモリバンク13a〜13dを限定しメモリバンク情報として更新するメモリバンク情報更新処理と(ステップS300)、この更新されたメモリバンク情報に基づいてメモリバンク13a〜13dに対するリフレッシュ要求信号の出力態様を制御して適宜メモリバンク13a〜13dにてリフレッシュを実行させるリフレッシュ要求信号制御処理と(ステップS400)がパラレルに実行されている。
【0054】
図15は、ステップS200の温度情報更新処理の処理内容を示したフローチャート図である。
同図において、最初に、温度センサー16からDRAMチップ13の周囲温度である温度センサー値を取得する(ステップS210)。そして、順次、最高温度の更新および温度センサー値の加算を実行する(ステップS220)。このステップS210の温度センサー値の取得と、ステップS220での加算とを所定期間実行する。そして、所定期間が経過したか否かを判別し(ステップS230)、所定期間を経過していれば、上記ステップS220にて順次加算した温度センサー値の合計を加算回数で除することによって、この所定期間内におけるDRAMチップ13の周囲温度の平均を算出する(ステップS240)。そして、この算出された平均周囲温度と最高温度とを温度情報としてRAM15に格納して温度情報を更新する(ステップS250)。
【0055】
図16は、ステップS300のメモリバンク情報更新処理の処理内容を示したフローチャート図である。
同図において、メモリバンク情報の更新は温度情報が更新されたタイミングで行うため、適宜RAM15にアクセスすることによって上述した温度情報更新処理におけるステップS250での温度情報の更新が実行されたか否かを判別する(ステップS310)。温度情報が更新された場合は、RAM15から温度情報を取得する(ステップS320)。そして、ROM14に格納されている参照テーブルデータ14bにアクセスし、この取得した温度情報に基づいて同参照テーブルデータ14bの温度14b1を検索するとともに(ステップS330)、対応するメモリバンク数14b2を読み出して取得する(ステップS340)。そして、この取得したメモリバンク数をメモリバンク情報としてRAM15に格納することによってメモリバンク情報を更新する(ステップS350)。
【0056】
図17は、ステップS400のリフレッシュ要求信号制御処理の処理内容を示したフローチャート図である。
同図において、最初に、ホストからの要求に基づくリフレッシュ要求信号をオンするタイミングであるか否かを判別する(ステップS410)。リフレッシュ要求信号をオンするタイミングであれば、RAM15にアクセスし、格納されているメモリバンク情報を取得する(ステップS420)。そして、このメモリバンク情報に基づいて所定のメモリバンク13a〜13dに対してリフレッシュ要求信号をオンにする(ステップS430)。
【0057】
図18〜図21は、上述した第二実施形態によってリフレッシュを行うメモリバンク13a〜13dを限定した場合のタイミングチャート図である。図18においては、リフレッシュコマンド信号がオンになってリフレッシュを行うに際して、リフレッシュするメモリバンク数が一つである場合を示しており、かかる場合、リフレッシュコマンド信号がオンする毎に、各メモリバンクに対してリフレッシュ要求信号が出力される。また、図19においては、リフレッシュコマンド信号がオンになってリフレッシュを行うに際して、リフレッシュするメモリバンク数が二つである場合を示している。また、図20においては、リフレッシュコマンド信号がオンになってリフレッシュを行うに際して、リフレッシュするメモリバンク数が三つである場合を示している。また、図21においては、リフレッシュコマンド信号がオンになってリフレッシュを行うに際して、リフレッシュするメモリバンク数が四つである場合を示している。この図21は、従来のリフレッシュの態様を示している。
【0058】
本実施形態においてはDRAMチップ13をメモリバンク13a〜13dの4つにて構成する態様を採用しているが、むろん、DRAMチップ13に配置するメモリバンク数は特に限定されるものではなく設計変更事項である。そして、メモリバンク数を増加減した場合は、参照テーブルデータ14bを適宜変更すればこの設計変更に対応できることは言うまでもない。
【0059】
また、本実施形態のようにメモリバンク数で固定する場合は、図13に示すように参照テーブルデータ14bを予め固定的に決めておけば良い。一方、メモリバンク数をさらに分割する場合、このように固定的に決めておくと不都合が生じる。かかる場合は、周囲温度に対応するメモリバンク数を全体のメモリバンク数に対する割合で決めておくと好適である。図22は、このようにリフレッシュするメモリバンク数を全体のメモリバンク数に対する割合で決める場合の参照テーブルデータ14cのデータ構成を示したデータ構成図である。
【0060】
この参照テーブルデータ14cは、温度センサー16によって測定されるDRAMチップ13の周囲温度と、リフレッシュを行うメモリバンク割合を関連付けている。同図において、参照テーブルデータ14cは、フィールドとして温度14c1とメモリバンク割合14c2とを備えており、データ14c3〜14c11が格納されている。ここで、データ14c3は周囲温度が70℃以上の場合は、全体のメモリバンクに対してリフレッシュを実行することを示している。データ14c4は周囲温度が60℃以上70℃未満の場合は、全体のメモリバンクに対してリフレッシュを実行することを示している。データ14c5は周囲温度が50℃以上60℃未満の場合は、全体のメモリバンクの二分の一のメモリバンクに対してリフレッシュを実行することを示している。
【0061】
データ14c6は周囲温度が40℃以上50℃未満の場合は、全体のメモリバンクの二分の一のメモリバンクに対してリフレッシュを実行することを示している。データ14c7は周囲温度が30℃以上40℃未満の場合は、全体のメモリバンクの四分の一のメモリバンクに対してリフレッシュを実行することを示している。データ14c8は周囲温度が20℃以上30℃未満の場合は、全体のメモリバンクの四分の一のメモリバンクに対してリフレッシュを実行することを示している。
【0062】
また、データ14c9は周囲温度が10℃以上20℃未満の場合は、全体のメモリバンクの八分の一のメモリバンクに対してリフレッシュを実行することを示している。データ14c10は周囲温度が0℃以上10℃未満の場合は、全体のメモリバンクの八分の一のメモリバンクに対してリフレッシュを実行することを示している。かかる態様を採用した場合は、上述したメモリバンク情報更新処理のステップS350にてメモリバンク情報を更新する際に、全体のメモリバンクとメモリバンク割合とに基づいて演算を行い、リフレッシュするメモリバンク数を決めるようにすれば良いことになる。
【0063】
このように、温度センサー16にて検出するDRAMチップ13の周囲温度に基づいて、リフレッシュ制御回路12にてリフレッシュ要求信号を生成するに際して、当該リフレッシュ要求信号を適宜間引いて生成しつつDRAMチップ13に対して出力することによって、簡易な構成でDRAMチップ13の周囲温度に対応して各周囲温度におけるリフレッシュ時の消費電流を平均化させることが可能になるとともに、省電力化を図ることが可能になる。
【図面の簡単な説明】
【図1】本発明にかかるDRAM装置の技術概念を示した概念図である。
【図2】本発明にかかるDRAM装置の技術概念を示した概念図である。
【図3】本発明にかかるDRAM装置の技術概念を示した概念図である。
【図4】本発明にかかるDRAM装置の技術概念を示した概念図である。
【図5】本発明にかかるDRAM装置の構成を示したブロック構成図である。
【図6】DRAM装置の構成の一例を示したブロック構成図である。
【図7】第一実施形態にて利用するROM14に格納されている参照テーブル14aのデータ構成例を示したデータ構成図である。
【図8】第一実施形態を採用した場合にリフレッシュ制御回路12にて実行される全体処理の概略処理内容を示した図である。
【図9】温度情報更新処理の処理内容を示したフローチャート図である。
【図10】リフレッシュ要求信号情報更新処理の処理内容を示したフローチャート図である。
【図11】リフレッシュ要求信号制御処理の処理内容を示したフローチャート図である。
【図12】リフレッシュコマンド信号に対して間引きを行った場合のタイミングチャート図である。
【図13】第二実施形態にて利用するROM14に格納されている参照テーブル14bのデータ構成例を示したデータ構成図である。
【図14】第二実施形態を採用した場合にリフレッシュ制御回路12にて実行される全体処理の概略処理内容を示した図である。
【図15】温度情報更新処理の処理内容を示したフローチャート図である。
【図16】メモリバンク情報更新処理の処理内容を示したフローチャート図である。
【図17】リフレッシュ要求信号制御処理の処理内容を示したフローチャート図である。
【図18】第二実施形態によってリフレッシュを行うメモリバンク13a〜13dを限定した場合のタイミングチャート図である。
【図19】第二実施形態によってリフレッシュを行うメモリバンク13a〜13dを限定した場合のタイミングチャート図である。
【図20】第二実施形態によってリフレッシュを行うメモリバンク13a〜13dを限定した場合のタイミングチャート図である。
【図21】第二実施形態によってリフレッシュを行うメモリバンク13a〜13dを限定した場合のタイミングチャート図である。
【図22】ROM14に格納される参照テーブル14bのデータ構成についての変形例を示したデータ構成図である。
【符号の説明】
10…DRAM装置
11…コマンドデコーダ
12…リフレッシュ制御回路
13…DRAMチップ
13a〜13d…メモリバンク
14…ROM
15…RAM
16…温度センサー
Claims (3)
- DRAMチップのリフレッシュを実行させるためのリフレッシュコマンド信号を一定時間間隔で入力し、DRAMチップのリフレッシュを実行するDRAM装置において、
複数のメモリバンクで構成したDRAMチップと、
上記DRAMチップの周囲温度を測定する周囲温度測定手段と、
上記周囲温度測定手段にて測定された上記DRAMチップの周囲温度に基づいて、上記複数のメモリバンクのうち同時にリフレッシュを実行するリフレッシュ領域のメモリバンクを、各メモリバンクのリフレッシュ頻度が同じになるようにしながら上記測定された周囲温度が低くなるほど段階的に少なくさせて特定するリフレッシュ領域特定手段と、
外部から上記リフレッシュコマンド信号を入力するリフレッシュコマンド信号入力手段と、
上記リフレッシュコマンド信号が入力されたときに上記リフレッシュ領域特定手段が特定したリフレッシュ領域のメモリバンクに対してリフレッシュを実行するリフレッシュ実行手段とを具備することを特徴とするDRAM装置。 - 上記請求項1に記載のDRAM装置において、
上記リフレッシュ領域特定手段は、上記周囲温度と上記メモリバンクとを対応させるリフレッシュ領域参照テーブルを備えることを特徴とするDRAM装置。 - 複数のメモリバンクで構成したDRAMチップのリフレッシュを実行させるためのリフレッシュコマンド信号を一定時間間隔で入力して該DRAMチップのリフレッシュを実行するDRAM装置のリフレッシュ方法であって、
上記DRAMチップの周囲温度を測定する周囲温度測定工程と、
上記周囲温度測定工程にて測定された上記DRAMチップの周囲温度に基づいて、上記複数のメモリバンクのうち同時にリフレッシュを実行するリフレッシュ領域のメモリバンクを、各メモリバンクのリフレッシュ頻度が同じになるようにしながら上記測定された周囲温度が低くなるほど段階的に少なくさせて特定するリフレッシュ領域特定工程と、
外部から上記リフレッシュコマンド信号を入力するリフレッシュコマンド信号入力工程と、
上記リフレッシュコマンド信号が入力されたときに上記リフレッシュ領域特定工程にて特定されたリフレッシュ領域のメモリバンクに対してリフレッシュを実行するリフレッシュ実行工程とを具備することを特徴とするDRAM装置のリフレッシュ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001148972A JP4700223B2 (ja) | 2001-05-18 | 2001-05-18 | Dram装置およびdram装置のリフレッシュ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001148972A JP4700223B2 (ja) | 2001-05-18 | 2001-05-18 | Dram装置およびdram装置のリフレッシュ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002343079A JP2002343079A (ja) | 2002-11-29 |
JP4700223B2 true JP4700223B2 (ja) | 2011-06-15 |
Family
ID=18994198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001148972A Expired - Fee Related JP4700223B2 (ja) | 2001-05-18 | 2001-05-18 | Dram装置およびdram装置のリフレッシュ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4700223B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100532448B1 (ko) * | 2003-07-12 | 2005-11-30 | 삼성전자주식회사 | 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법 |
US8122187B2 (en) | 2004-07-02 | 2012-02-21 | Qualcomm Incorporated | Refreshing dynamic volatile memory |
JP2006146992A (ja) | 2004-11-16 | 2006-06-08 | Elpida Memory Inc | 半導体メモリ装置 |
US7206244B2 (en) * | 2004-12-01 | 2007-04-17 | Freescale Semiconductor, Inc. | Temperature based DRAM refresh |
US7230876B2 (en) | 2005-02-14 | 2007-06-12 | Qualcomm Incorporated | Register read for volatile memory |
US7640392B2 (en) * | 2005-06-23 | 2009-12-29 | Qualcomm Incorporated | Non-DRAM indicator and method of accessing data not stored in DRAM array |
US7590473B2 (en) * | 2006-02-16 | 2009-09-15 | Intel Corporation | Thermal management using an on-die thermal sensor |
US8118483B2 (en) * | 2006-06-21 | 2012-02-21 | Intel Corporation | Thermal sensor having toggle control |
US9262326B2 (en) | 2006-08-14 | 2016-02-16 | Qualcomm Incorporated | Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem |
US9336855B2 (en) * | 2013-05-14 | 2016-05-10 | Qualcomm Incorporated | Methods and systems for smart refresh of dynamic random access memory |
JP2015219927A (ja) | 2014-05-14 | 2015-12-07 | マイクロン テクノロジー, インク. | 半導体装置 |
US10878881B1 (en) * | 2019-11-26 | 2020-12-29 | Nanya Technology Corporation | Memory apparatus and refresh method thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0250392A (ja) * | 1988-08-12 | 1990-02-20 | Canon Inc | メモリ装置 |
JPH02130793A (ja) * | 1988-11-09 | 1990-05-18 | Canon Inc | メモリ制御回路 |
JPH03162793A (ja) * | 1989-11-20 | 1991-07-12 | Seiko Epson Corp | メモリリフレッシュ制御回路及びこれを用いた表示データ発生装置 |
JPH04195890A (ja) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | メモリシステム、メモリ素子およびリフレッシュ方式 |
JPH07176185A (ja) * | 1993-12-20 | 1995-07-14 | Canon Inc | リフレッシュ制御装置 |
JPH09237492A (ja) * | 1996-03-01 | 1997-09-09 | Toshiba Corp | メモリ制御装置 |
JPH10255467A (ja) * | 1996-12-23 | 1998-09-25 | Lsi Logic Corp | Dramアレイのリフレッシュ速度を調節するためのオンチップ温度センサーを含むメモリシステム |
JPH1166845A (ja) * | 1997-06-12 | 1999-03-09 | Kyushu Syst Joho Gijutsu Kenkyusho | 半導体回路及びその制御方法 |
-
2001
- 2001-05-18 JP JP2001148972A patent/JP4700223B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0250392A (ja) * | 1988-08-12 | 1990-02-20 | Canon Inc | メモリ装置 |
JPH02130793A (ja) * | 1988-11-09 | 1990-05-18 | Canon Inc | メモリ制御回路 |
JPH03162793A (ja) * | 1989-11-20 | 1991-07-12 | Seiko Epson Corp | メモリリフレッシュ制御回路及びこれを用いた表示データ発生装置 |
JPH04195890A (ja) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | メモリシステム、メモリ素子およびリフレッシュ方式 |
JPH07176185A (ja) * | 1993-12-20 | 1995-07-14 | Canon Inc | リフレッシュ制御装置 |
JPH09237492A (ja) * | 1996-03-01 | 1997-09-09 | Toshiba Corp | メモリ制御装置 |
JPH10255467A (ja) * | 1996-12-23 | 1998-09-25 | Lsi Logic Corp | Dramアレイのリフレッシュ速度を調節するためのオンチップ温度センサーを含むメモリシステム |
JPH1166845A (ja) * | 1997-06-12 | 1999-03-09 | Kyushu Syst Joho Gijutsu Kenkyusho | 半導体回路及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002343079A (ja) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4700223B2 (ja) | Dram装置およびdram装置のリフレッシュ方法 | |
EP0917152B1 (en) | Semiconductor circuit and method of controlling the same | |
JP3489906B2 (ja) | 半導体メモリ装置 | |
CN101061548B (zh) | 电子***、刷新dram单元的方法、集成电路晶片 | |
KR100532448B1 (ko) | 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법 | |
JP2534757B2 (ja) | リフレッシュ回路 | |
KR20020003032A (ko) | 리프레시 동작에서의 전력소모를 줄이기 위한반도체메모리장치 | |
JPH0652682A (ja) | 半導体メモリ回路 | |
US6930946B2 (en) | Refresh control and internal voltage generation in semiconductor memory device | |
JP2004171678A (ja) | 情報記憶装置、情報記憶方法、及び情報記憶プログラム | |
JPH04195890A (ja) | メモリシステム、メモリ素子およびリフレッシュ方式 | |
JP2001093278A (ja) | 半導体記憶装置 | |
JP3974287B2 (ja) | アドレス信号供給方法及びそれを利用した半導体記憶装置 | |
JPH0844622A (ja) | 情報処理装置 | |
KR100186296B1 (ko) | 자동으로 주기가 결정되는 셀프 리프레쉬 장치 | |
JP2004227624A (ja) | 半導体メモリ装置のパーシャルリフレッシュ | |
JPH0644773A (ja) | ダイナミック型半導体メモリ | |
JP2002324397A (ja) | ダイナミックメモリのリフレッシュ方式 | |
JP2000260180A (ja) | 半導体メモリ | |
JP3867034B2 (ja) | メモリ制御装置 | |
JP2004171660A (ja) | 情報記憶装置、情報記憶方法、情報記憶プログラム | |
JPS6231091A (ja) | ダイナミツクメモリのリフレツシユ制御方式 | |
JP2002269981A (ja) | 半導体メモリ装置 | |
JPH1186537A (ja) | Dram装置 | |
JPH09213071A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4700223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |