KR20050044086A - 별도의 전압 공급회로를 갖는 고전압 발생 장치 - Google Patents
별도의 전압 공급회로를 갖는 고전압 발생 장치 Download PDFInfo
- Publication number
- KR20050044086A KR20050044086A KR1020030078641A KR20030078641A KR20050044086A KR 20050044086 A KR20050044086 A KR 20050044086A KR 1020030078641 A KR1020030078641 A KR 1020030078641A KR 20030078641 A KR20030078641 A KR 20030078641A KR 20050044086 A KR20050044086 A KR 20050044086A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- node
- high voltage
- vpp2
- response
- Prior art date
Links
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 claims abstract description 73
- 101000806601 Homo sapiens V-type proton ATPase catalytic subunit A Proteins 0.000 claims abstract description 73
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 claims abstract description 73
- 230000004044 response Effects 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 230000003111 delayed effect Effects 0.000 claims 3
- 238000005086 pumping Methods 0.000 description 44
- 238000010586 diagram Methods 0.000 description 19
- 230000007704 transition Effects 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 7
- 239000002699 waste material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
고전압 발생장치가 개시된다. 고전압 발생장치는 제1 승압수단, 제2 승압수단, 제1 승압수단의 출력 신호를 지연시켜 제2 승압수단으로 출력하는 지연회로, 프리차지하는 프리차지 수단과, 펄스 신호에 응답하여 각 노드들을 연결시키는 스위치 수단들을 포함하는 고전압 발생회로와 외부 전원 전압(VCC)을 이용하여 소정의 고전압(VPP2)을 발생시켜 고전압 발생회로가 동작할 때마다 소모되는 고전압의 전하를 공급하는 전압 공급회로를 구비한다. 본 발명에 따른 고전압 발생 장치는 프리차지시 낭비되는 전류의 소모를 방지하고, 고전압을 효율적으로 만들어 낼 수 있으며, 고전압 발생회로에서 사용하는 전압을 분리하여 고전압을 발생을 쉽게 한다.
Description
본 발명은 반도체 장치에 관한 것으로, 구체적으로는, 펌핑 동작 시간이 짧고 전류 사용 효율이 증가된 고전압 발생 장치를 갖는 반도체 장치에 관한 것이다.
반도체 메모리 장치의 내부에서 워드라인(Word Line) 구동 전압 등 일부 회로를 구동하는 데 사용되는 전압은 반도체 장치 외부에서 공급되는 전압보다 높은 전압을 사용한다. 따라서, 반도체 메모리 장치에서는 이러한 고전압을 발생시기키 위해서 외부전압을 이용한 고전압 발생회로를 구비한다. 이러한 고전압 발생회로로 종래의 반도체 장치에서는 주로 펌핑(Pumping) 회로가 사용된다.
또한, 일반적인 배터리를 전원으로 사용하는 장치들은 배터리 전압보다 높은 전압을 발생하기 위한 고전압 발생회로를 구비하고 있다.
최근 반도체 메모리 장치를 채용하는 시스템의 전원 전압의 레벨이 계속 낮아지고 있다. 이에 따라 반도체 메모리 장치로 인가되는 외부 전원전압의 레벨이 낮아지고 있다. 하지만, 메모리 장치 내부에서 사용되는 고전압은 외부 전원전압이 낮아지는 비율에 비해 작게 낮아진다. 이에 따라 종래의 고전압 발생장치로는 반도체 메모리 장치 내부에서 고전압을 만들어 내기가 더 어려워지고 있다. 그리고, 외부 공급전압이 낮아질수록 고전압을 만들어내는 펌핑 효율이 급격하게 떨어지는 문제점이 발생한다.
또한, 종래의 고전압 발생회로는 낮은 레벨의 외부 전압으로 고전압을 생성해야 하기 때문에, 커패시터 등을 이용한 펌핑 회로가 필요했다. 공급되는 외부 공급이 필요로 하는 고전압에 비해 매우 낮은 전압일 경우에는 3차 펌핑 이상의 승압 단계가 필요하다. 이에 따라 커패시터를 충분히 프리차지 해야 하는 시간이 늘어나게 되고, 결국 한번 동작하는데 걸리는 시간이 늘어나 전체 승압 타이밍이 지연되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 메모리 장치에서 사용되는 고전압을 효율적으로 발생시키는 고전압 발생회로를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 반도체 메모리 장치에서 사용되는 고전압을 프리차지 하는 데 소비되는 타이밍을 줄인 고전압 발생회로를 제공하는 것이다.
상술한 바와 같은 기술적 과제를 달성하기 위한 본 발명에 따른 고전압 발생장치는, 제1 노드 및 제2 노드를 포함하고, 외부공급전압인 제1 전압(VCC)의 전위를 갖는 구동 펄스 신호에 응답하여 제1 노드의 전위를 변화시키고, 프리차지 펄스 신호에 응답하여 제2 노드를 제2 전압(VPP2)으로 프리차지하는 제1 승압수단과, 제3 노드 및 제4 노드를 포함하고, 구동 펄스 신호에 응답하여 제3 노드의 전위를 변화시키고, 프리차지 펄스 신호에 응답하여 제4 노드를 제2 전압(VPP2)으로 프리차지하는 제2 승압수단과, 제1 승압수단의 출력 신호를 지연시켜 제2 승압수단으로 출력하는 지연회로와, 제2 노드 및 제4 노드를 제2 전압(VPP2)으로 프리차지하는 프리차지 수단과, 제1 전달 펄스 신호에 응답하여 제2노드와 제4노드를 연결시키는 제1 스위치 수단 및 제2 전달 펄스 신호에 응답하여 제4노드의 전압을 출력하는 제2 스위치 수단을 포함하는 고전압 발생회로와 제1 전압(VCC)을 이용하여 소정의 제2전압(VPP2)을 발생시켜 고전압 발생회로가 동작할 때마다 소모되는 제2 전압의 전하를 공급하는 전압 공급회로를 구비한다.
바람직하게는 본 발명에 따른 고전압 발생 장치에서 전압 공급 장치에서 생성되는 제2 전압(VPP2)은 반도체 장치 외부에서 공급되는 제1 전압(VCC)보다 높고, 고전압 발생 장치에서 최종 출력되는 고전압(VPP)보다는 작다.
바람직하게는 본 발명에 따른 고전압 발생 장치에서 제1 및 제2 승압수단은 커패시터를 사용한다.
바람직하게는 본 발명에 따른 고전압 발생 장치에서 사용되는 제1 전압은 반도체 장치의 외부에서 공급되는 전원전압(VCC)이다.
바람직하게는, 본 발명에 따른 고전압 발생 장치에서 사용되는 제1 및 제2 스위치 수단은 MOS 트랜지스터이다.
본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1a 내지 도 1c는 종래의 트리플 펌핑회로의 동작 과정을 나타낸 도이다.
도 1a를 참조하면, 네 개의 커패시터(C1 내지 C4)가 외부 전원 전압(VCC)으로 프리차지 되어 있다. 그리고 제1스위치(SW1) 및 제2스위치(SW2)를 턴온시키고 C1 및 C2를 전원전압(VCC)으로 구동시켜 1차 펌핑을 한다. 그러면, C1의 전하는 C4로 공급되고, C2의 전하는 C3로 공급된다. 따라서, C3 및 C4에 저장된 전압은 VCC+0.5VCC가 된다.
도 1b를 참조하면, 제1 스위치(SW1) 및 제2 스위치(SW2)를 턴오프 시키고, 제3 스위치(SW3)를 턴온시킨다. 그리고 C3를 전원전압(VCC)으로 구동시켜 2차 펌핑을 한다. 그러면, C3는 VCC+1.5VCC로 되고 다시 C3에 저장된 전하가 C4로 공급되어 평형을 이룬다. 따라서, C3 및 C4에는 2VCC의 전하가 저장된다.
도 1c를 참조하면, C4를 다시 전원전압(VCC)로 구동시켜 3차 펌핑을 하면 C4는 3VCC가 된다. 이때 제1 스위치(SW1) 내지 제3 스위치(SW3)를 턴오프시키고 제4 스위치(SW4)를 턴온시키면, C4에 저장된 전압이 외부로 전달된다. 즉, 도 1c의 C4에 저장된 전압이 공급되는 고 전압인 VPP가 된다. 이때 실제 생성되는 전압은 3VCC보다 작은 2.5VCC 정도가 된다.
도 1a 내지 도 1c에 도시된 트리플 펌핑회로를 참조하면, 1번의 고전압을 발생시키기 위해서 3번의 펌핑동작이 필요하므로 동작시간이 길어지게 된다. 또한, 고전압 발생기가 동작을 끝낸 후 펌핑 커패시터를 외부공급전압으로 프리차지 시키므로 C3나 C4에서 축적되어 있는 전하가 외부공급 전압으로 빠져나가 전류 사용 효율이 나빠지는 단점이 있다.
예를 들어, 외부공급 전압(VCC)이 2V이고, 만들고자 하는 고전압(VPP)이 4.5V이면, 3차 펌핑 동작을 한 후 제1 노드(NO1)에 걸리는 전압은 4.5V이다. 그리고, 프리차지 동작에서 펌핑 커패시터 구동 드라이버가 0V로 내려가도 제1 노드(NO1)의 전압은 2.5V이므로 0.5V만큼 VCC로 낭비하게 된다.
도 2a는 외부 공급 전압(VCC)을 펌핑 커패시터의 프리차지 전압으로 사용하는 펌핑 회로를 나타내는 도이다.
도 2a를 참조하면, 펌핑 회로(200)는 제1 승압수단(202), 제2 승압수단(204). 프리차지 회로(206), 지연회로(208), 전송회로(210)를 포함한다.
제1 펄스(P1)는 구동 펄스이며 전원전압(VCC)과 접지전압 사이를 스윙(swing)한다. 제2 펄스(P2)는 제2 노드(NO2)와 제4 노드(NO4)를 연결하는데 사용되는 전달펄스이다. 제3 펄스(P3)는 제4 노드(NO4)의 전압을 외부로 전달하는데 사용되는 전달펄스이다. 제4 펄스(P4)는 제2 노드(NO2) 및 제4 노드(NO4)를 전원전압(VCC)으로 프리차지 하는데 사용되는 프리차지 펄스이다.
제1 승압수단(202)과 제2 승압수단(204) 사이에는 지연회로(208)가 있어, C1의 전압을 C2로 전달하는 기능을 한다. 프리차지회로(206)는 제2 노드와 제4 노드에 연결된다. 그리고, 전송회로(210)는 제4 노드(NO4)의 전압을 외부로 전달하는 역할을 한다.
도 2b는 도 2a에 도시된 회로에서의 동작 타이밍을 나타낸 도이다.
도 2a 및 도 2b를 참조하면, 처음 제2 노드(NO2) 및 제4 노드(NO4)는 제4 펄스(P4)가 하이레벨일 때, 전원전압(VCC)으로 프리차지 된다.
제4 펄스(P4)가 로우레벨로 천이(transition)하고 제1 펄스(P1)와 제2 펄스(P2)가 하이레벨로 천이하면, 제1 노드(NO1)는 VCC가 된다. 그리고, 제2 노드(NO2)는 제4 노드(NO4)와 연결되어 제2 및 제4 노드는 VCC+0.5VCC가 된다.
제1 펄스(P1)가 지연회로(208)를 지나 제3 노드(NO3)에 전달될 때, 제2 펄스(P2)가 로우레벨이 된다. 이때 제2 노드와 제4 노드는 오프되며, 제3 노드(NO3)는 VCC 레벨이 된다. 따라서, 제4 노드는 1.5VCC+VCC가 된다. 제3 펄스(P3)가 하이레벨이 되면, 제4 노드는 외부 커패시터의 영향으로 VPP 레벨로 되고, 이 전압이 전송회로(210)를 통해 외부로 공급된다.
제1 펄스(P1)가 로우레벨로 천이하면, 제1 노드(NO1)도 0V가 되고, 제2 노드 내지 제 4 노드의 전압도 같은 크기만큼 떨어진다. 그리고 나서, 최종적으로 제4 펄스(P4)가 하이레벨로 천이하여 C1과 C2를 프리차지 한다.
도 2a에 도시된 펌핑 회로를 사용하면, 지연회로를 통한 2차 펌핑으로 고전압을 발생하기 때문에, 도 1에 도시된 종래의 트리플 펌핑에 비해 커패시터를 프리차지 하는 시간이 줄게 된다. 따라서, 고전압 발생 장치가 한번 동작하는데 걸리는 시간이 도 1에 도시된 종래의 펌핑 회로에 비해 현저히 줄어들게 된다.
하지만, 이런 동작 과정을 통해 외부전원전압(VCC)을 커패시터(C1 및 C2)의 프리차지 전압으로 사용하여 2차 펌핑을 하게 되면, 펌핑 커패시터(C1 및 C2)에 최대로 저장할 수 있는 전하량이 VCC로 한정된다. 또한, 커패시터(C2)가 프리차지 될 때 제3 노드(NO3) 전압이 0V가 되더라도 제4 노드(NO4)의 전압이 VCC보다 높은 경우, 즉 생성되는 전압(VPP)이 프리차지 전압(VCC)에 비해 매우 높은 경우에는, 커패시터(C2)에 저장되어 있던 전하를 VCC까지 소모하게 되어 펌핑 회로의 전력 낭비가 크다는 단점이 발생한다.
도 3a는 본 발명의 일 실시예에 따른 고전압 발생 회로를 나타낸 도이다.
도 3a를 참조하면 본 발명에 따른 고전압 발생 회로(300)는 VPP2 공급회로(301), 제1 승압수단(302), 제2 승압수단(304). 프리차지 회로(306), 지연회로(308), 전송회로(310)를 포함한다. 이때, 프리차지 회로(306)에 공급되는 프리차지 전압이 외부에서 공급되는 전원전압(VCC)이 아닌 전원 전압보다 높은 전압인 VPP2가 된다.
VPP2 공급회로(301)는 고전압 발생 회로(300)가 동작 할 때마다 소모되는 VPP2 전하를 안정적으로 공급하는 회로이다.
도 3b는 도 3a에 도시된 고전압 발생 회로의 동작 타이밍을 나타낸 도이다.
도 3a 및 도 3b를 참조하면, 처음 제2 노드(NO2) 및 제4 노드(NO4)는 제4 펄스(P4)가 하이레벨일 때, VPP2 공급회로(301)에서 공급되는 전압(VPP2)으로 프리차지 된다.
제4 펄스(P4)가 로우레벨로 천이하고 제1 펄스(P1)와 제2 펄스(P2)가 하이레벨로 천이하면, 제1 노드(NO1)는 VCC가 된다. 그리고, 제2 노드(NO2)는 제4 노드(NO4)와 연결되어 제2 및 제4 노드는 VPP2+0.5VCC가 된다.
제1 펄스(P1)가 지연회로(208)를 지나 제3 노드(NO3)에 전달될 때, 제2 펄스(P2)가 로우레벨이 된다. 이때 제2 노드와 제4 노드는 오프되며, 제3 노드(NO3)는 VCC 레벨이 된다. 따라서, 제4 노드는 1.5VCC+VPP2가 된다. 제3 펄스(P3)가 하이레벨이 되면, 제4 노드는 외부 커패시터의 영향으로 VPP 레벨로 되고, 이 전압이 전송회로(210)를 통해 외부로 공급된다.
이때 발생되는 고전압(VPP)은 도 2의 고전압 발생회로(200)에서 발생되는 고전압보다 VPP2-VCC만큼 더 증가된 고효율의 전압이 발생된다. 따라서, 작은 펌핑 타이밍으로 작은 전원전압(VCC)으로부터 높은 고전압(VPP)을 생성할 수 있다.
제1 펄스(P1)가 로우레벨로 천이하면, 제1 노드(NO1)도 0V가 되고, 제2 노드 내지 제 4 노드의 전압도 VCC 만큼 낮아진다. 그리고 나서, 최종적으로 제4 펄스(P4)가 하이레벨로 천이되어 C1과 C2를 VPP2의 전압레벨로 프리차지 한다.
도 3a에 도시된 고전압 발생 회로는 여러 단계의 펌핑 동작이 필요하지 않기 때문에 한 번 고전압을 발생하는데 필요한 타이밍을 줄일 수 있게 된다. 또한, 커패시터(C1 및 C2)를 프리차지 하는 전압으로 전원 전압(VCC)을 사용하지 않고, 전원 전압보다 높은 VPP2 전압을 사용하기 때문에, 펌핑 커패시터에 저장할 수 있는 전하량이 증가하게 된다. 이로써, 발생되는 고전압(VPP)을 높일 수 있고 고전압 발생기의 효율이 커지게 된다.
또한, 제2 펌핑 커패시터(C2)가 프리차지 될 때 제3 노드(NO3)의 전압이 0V가 되더라도 제4 노드(NO4)의 전압이 VPP2가 되기 때문에, 전하의 낭비를 줄일 수 있게 된다.
한편, VPP2 공급 회로(301)를 고전압 발생회로(300)와 별로도 형성함으로써, 하나의 고전압 발생회로에서 VPP2 전압으로 펌핑하고 이를 다시 VPP 전압으로 펌핑해야 하는데 필요한 시간과 이를 다시 프리차지 함으로써 생기는 시간 및 전류의 낭비를 줄일 수 있다. 또한, 고전압 발생회로(300)와는 별도로 VPP2 공급 회로(301)를 형성하여, 고전압 발생회로(300)에서 펌핑 동작을 할 때마다 필요한 VPP2 전류를 안정적으로 공급할 수 있게 된다.
도 4a는 본 발명의 다른 실시예에 따른 고전압 발생 회로를 나타낸 도이다.
도 4a에 도시된 고전압 발생회로(400)는 도 3a에 도시된 고전압 발생 회로(300)에 전원전압 레벨(VCC)을 VPP2 레벨로 변환시키는 레벨 변환기(402)를 더 포함하는 것을 특징으로 한다.
고전압 발생회로(400)는 레벨 변환기(402)를 통해, 펌핑 커패시터(C1 및 C2)를 프리차지 하는 전압을 높은 전압원(VPP2)으로 사용할 뿐 아니라, 펌핑 커패시터(C1 및 C2)를 구동시키는 드라이버의 높은 전압원으로 VPP2 전압이 사용된다. 이 경우에도 고전압 발생회로(400)에서의 VPP2 전하 소모량을 줄이기 위해 펌핑 커패시터를 구동시키는 드라이버단에만 VPP2 전압을 사용하고 이를 위한 VCC를 VPP2로 변환시키는 레벨 변환기(402)를 필요로 한다.
도 4b는 도 4a에 도시된 고전압 발생 회로의 동작 타이밍을 나타낸 도이다.
도 4a 및 도 4b를 참조하면, 처음 제2 노드(NO2) 및 제4 노드(NO4)는 제4 펄스(P4)가 하이레벨일 때, VPP2 공급회로(301)에서 공급되는 전압(VPP2)으로 프리차지 된다.
제4 펄스(P4)가 로우레벨로 천이하고 제1 펄스(P1)와 제2 펄스(P2)가 하이레벨로 천이하면, 제1 노드(NO1)는 VPP2가 된다. 그리고, 제2 노드(NO2)는 제4 노드(NO4)와 연결되어 제2 및 제4 노드는 1.5VPP2가 된다.
제1 펄스(P1)가 지연회로(208)를 지나 제3 노드(NO3)에 전달될 때, 제2 펄스(P2)가 로우레벨이 된다. 이때 제2 노드와 제4 노드는 서로 오프되며, 제3 노드(NO3)는 VPP2 레벨이 된다. 따라서, 제4 노드는 2.5VPP2가 된다. 제3 펄스(P3)가 하이레벨이 되면, 제4 노드는 외부 커패시터의 영향으로 VPP 레벨로 되고, 이 전압이 전송회로(210)를 통해 외부로 공급된다.
이때 발생되는 고전압(VPP)은 도 2의 고전압 발생회로(200)에서 발생되는 고전압보다 2.5(VPP2-VCC)만큼 더 증가된 고효율의 전압이 발생된다. 따라서, 작은 펌핑 타이밍으로 작은 전원전압(VCC)으로부터 높은 고전압(VPP)을 생성할 수 있다.
제1 펄스(P1)가 로우레벨이 되면, 제1 노드(NO1)도 0V가 되고, 제2 노드 내지 제 4 노드의 전압도 VPP2 만큼 낮아진다. 그리고 나서, 최종적으로 제4 펄스(P4)가 하이레벨이 되어 C1과 C2를 VPP2의 전압레벨로 프리차지 한다.
도 5a는 본 발명의 또 다른 실시예에 따른 고전압 발생 회로를 나타낸 도이다.
도 5a에 도시된 고전압 발생회로(500)는 도 3a에 도시된 고전압 발생 회로(300)에 전원전압 레벨(VCC)을 VPP2 레벨로 변환시키고 접지 전압 레벨(0V)을 접지 전압보다 더 낮은 저전압(VBB) 레벨로 변환시키는 레벨 변환기(502)를 더 포함한다. 또한, 고전압 발생회로(500)는 고전압 발생회로(500)가 동작할 때마다 소모되는 0V 이하의 저전압 전하를 공급하는 저전압(VBB) 발생회로(504)를 더 포함하는 것을 특징으로 한다.
고전압 발생회로(500)는 레벨 변환기(502)를 통해, 펌핑 커패시터(C1 및 C2)를 구동시키는 드라이버의 낮은 전압원으로 0V보다 낮은 VBB 전압을 사용하고 높은 전압원으로 VPP2 전압을 사용하여 구동시키는 전압의 변위를 더 증가시켰다. 고전압 발생회로(500)에서도 제2 노드 및 제 4노드를 VPP2 공급회로(301)에서 출력되는 VPP2 전압으로 프리차지하도록 구성된다.
도 5a에 도시된 경우에 고전압 발생회로(500)에서 사용되는 VPP2 전하 소모량을 공급하고, VBB 전하 소모량을 계속 공급해주기 위해 VPP2 공급회로(301)와 VBB 공급회로(504)를 필요로 한다.
도 5b는 도 5a에 도시된 고전압 발생 회로의 동작 타이밍을 나타낸 도이다.
도 5a 및 도 5b를 참조하면, 처음 제2 노드(NO2) 및 제4 노드(NO4)는 제4 펄스(P4)가 하이레벨일 때, VPP2 공급회로(301)에서 공급되는 전압(VPP2)으로 프리차지 된다. 그리고, 제4 펄스(P4)가 로우레벨로 천이하면 프리차지가 중지된다.
제1 펄스(P1)가 로우레벨로 천이하면 제1노드(NO1)와 제3 노드(NO3)는 VBB레벨로 구동된다. 그리고, 제1 펄스(P1)와 제2 펄스(P2)가 하이레벨로 천이하면, 제1 노드(NO1)는 VPP2로 구동된다. 그리고, 제2 노드(NO2)는 제4 노드(NO4)와 연결되어 제2 및 제4 노드는 1.5VPP2-VBB가 된다.
제1 펄스(P1)가 지연회로(208)를 지나 제3 노드(NO3)에 전달될 때, 제2 펄스(P2)가 로우레벨로 천이된다. 이때 제2 노드와 제4 노드는 서로 오프되며, 제3 노드(NO3)는 VBB레벨에서 VPP2 레벨로 구동된다. 따라서, 제4 노드는 2.5VPP2-2VBB가 된다. 제3 펄스(P3)가 하이레벨로 천이하면, 제4 노드는 외부 커패시터의 영향으로 VPP 레벨로 되고, 이 전압이 전송회로(210)를 통해 외부로 공급된다.
제1 펄스(P1)가 로우레벨로 천이하면, 제1 노드(NO1)도 0V가 되고, 제2 노드 내지 제 4 노드의 전압도 VPP2 만큼 낮아진다. 그리고 나서, 최종적으로 제4 펄스(P4)가 하이레벨로 천이되어 C1과 C2를 VPP2의 전압레벨로 프리차지 한다.
이때 고전압 발생회로(500)에서 발생되는 고전압(VPP)은 도 2의 고전압 발생회로(200)에서 발생되는 고전압보다 2.5(VPP2-VCC)-2VBB만큼 더 증가된 고효율의 전압이 발생된다. 따라서, 작은 펌핑 타이밍으로 작은 전원전압(VCC)으로부터 높은 고전압(VPP)을 생성할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 고전압 발생 회로는 여러 단계의 펌핑 동작이 필요하지 않기 때문에 한 번 고전압을 발생하는데 필요한 타이밍을 줄일 수 있게 된다. 또한, 커패시터(C1 및 C2)를 프리차지 하는 전압으로 전원 전압(VCC)을 사용하지 않고, 전원 전압보다 높은 VPP2 전압을 사용하기 때문에, 펌핑 커패시터에 저장할 수 있는 전하량이 증가하게 된다. 이로써, 발생되는 고전압(VPP)을 높일 수 있고 고전압 발생기의 효율이 커지게 된다.
또한, 제2 펌핑 커패시터(C2)가 프리차지 될 때 제3 노드(NO3)의 전압이 0V가 되더라도 제4 노드(NO4)의 전압이 VPP2가 되기 때문에, 전하의 낭비를 줄일 수 있게 된다.
또한, 펌핑 커패시터를 구동하는 전압으로 VBB 레벨과 VPP2를 사용함으로써 커패시터에 저장되는 전하량을 증가시켜, 최종 발생되는 고전압(VPP)을 높여 고전압을 효율적으로 생산할 수 있다.
한편, VPP2 공급 회로를 고전압 발생회로와 별로도 형성함으로써, 하나의 고전압 발생회로에서 VPP2 전압으로 펌핑하고 이를 다시 VPP 전압으로 펌핑해야 하는데 필요한 시간과 이를 다시 프리차지 함으로써 생기는 시간 및 전류의 낭비를 줄일 수 있다. 또한, 고전압 발생회로와는 별도로 VPP2 공급 회로와 VBB 생성회로를 형성하여, 고전압 발생회로에서 펌핑 동작을 할 때마다 필요한 VPP2 전류 및 VBB 전류를 안정적으로 공급할 수 있게 된다.
도 1a 내지 도 1c는 종래의 트리플 펌핑회로의 동작 과정을 나타낸 도이다.
도 2a는 외부 공급 전압(VCC)을 펌핑 커패시터의 프리차지 전압으로 사용하는 펌핑 회로를 나타내는 도이다.
도 2a는 외부 공급 전압(VCC)을 펌핑 커패시터의 프리차지 전압으로 사용하는 펌핑 회로를 나타내는 도이다.
도 2b는 도 2a에 도시된 회로에서의 동작 타이밍을 나타낸 도이다.
도 3a는 본 발명의 일 실시예에 따른 고전압 발생 회로를 나타낸 도이다.
도 3b는 도 3a에 도시된 고전압 발생 회로의 동작 타이밍을 나타낸 도이다.
도 4a는 본 발명의 다른 실시예에 따른 고전압 발생 회로를 나타낸 도이다.
도 4b는 도 4a에 도시된 고전압 발생 회로의 동작 타이밍을 나타낸 도이다.
도 5a는 본 발명의 또 다른 실시예에 따른 고전압 발생 회로를 나타낸 도이다.
도 5b는 도 5a에 도시된 고전압 발생 회로의 동작 타이밍을 나타낸 도이다.
Claims (15)
- 외부공급전압을 이용하여 상기 외부공급전압보다 높은 전압(VPP)을 발생시키기 위한 고전압 발생 장치에 있어서,제1 노드 및 제2 노드를 포함하고, 상기 외부공급전압인 제1 전압(VCC)의 전위를 갖는 구동 펄스 신호에 응답하여 상기 제1 노드의 전위를 변화시키고, 프리차지 펄스 신호에 응답하여 상기 제2 노드를 제2 전압(VPP2)으로 프리자치하는 제1 승압수단;제3 노드 및 제4 노드를 포함하고, 상기 구동 펄스 신호에 응답하여 상기 제3 노드의 전위를 변화시키고, 상기 프리차지 펄스 신호에 응답하여 상기 제4 노드를 상기 제2 전압(VPP2)으로 프리차지하는 제2 승압수단;상기 제1 승압수단의 출력 신호를 지연시켜 제2 승압수단으로 출력하는 지연회로;상기 제2 노드 및 상기 제4 노드를 상기 제2 전압(VPP2)으로 프리차지하는 프리차지 수단;제1 전달 펄스 신호에 응답하여 상기 제2노드와 제4노드를 연결시키는 제1 스위치 수단; 및제2 전달 펄스 신호에 응답하여 상기 제4노드의 전압을 출력하는 제2 스위치 수단을 포함하는 고전압 발생회로와상기 제1 전압(VCC)을 이용하여 소정의 상기 제2전압(VPP2)을 발생시켜 상기 고전압 발생회로가 동작할 때마다 소모되는 상기 제2 전압의 전하를 공급하는 전압 공급회로를 구비하는 고전압 발생 장치.
- 제1항에 있어서,상기 전압 공급회로에서 생성되는 상기 제2 전압(VPP2)은 반도체 장치 외부에서 공급되는 상기 제1 전압(VCC)보다 높고, 상기 고전압 발생 장치에서 최종 출력되는 고전압(VPP)보다는 작은 고전압 발생 장치.
- 제1항에 있어서,상기 제1 및 제2 승압수단은 커패시터인 고전압 발생 장치.
- 제1항에 있어서,상기 제1 전압은 상기 반도체 장치의 외부에서 공급되는 전원전압(VCC)인 고전압 발생 장치.
- 제1항에 있어서,상기 제1 및 제2 스위치 수단은 MOS 트랜지스터인 고전압 발생 장치.
- 외부공급전압을 이용하여 상기 외부공급전압보다 높은 전압(VPP)을 발생시키기 위한 고전압 발생 장치에 있어서,상기 외부공급전압인 제1 전압(VCC)의 전위를 갖는 구동 펄스를 제2 전압(VPP2)의 전위를 갖는 구동 펄스로 전위를 변환시키는 레벨 변환기;제1 노드 및 제2 노드를 포함하고, 상기 제2 전압(VPP2)과 접지 전위를 갖는 구동 펄스 신호에 응답하여 상기 제1 노드의 전위를 상기 제2 전압(VPP2)과 상기 접지 전위로 구동시키고, 프리차지 펄스 신호에 응답하여 상기 제2 노드를 상기 제2 전압(VPP2)으로 프리자치하는 제1 승압수단;제3 노드 및 제4 노드를 포함하고, 상기 구동 펄스 신호에 응답하여 상기 제3 노드의 전위를 변화시키고, 상기 프리차지 펄스 신호에 응답하여 상기 제4 노드를 상기 제2 전압(VPP2)으로 프리차지하는 제2 승압수단;상기 제1 승압수단의 출력 신호를 지연시켜 제2 승압수단으로 출력하는 지연회로;상기 제2 노드 및 상기 제4 노드를 상기 제2 전압(VPP2)으로 프리차지하는 프리차지 수단;제1 전달 펄스 신호에 응답하여 상기 제2노드와 제4노드를 연결시키는 제1 스위치 수단; 및제2 전달 펄스 신호에 응답하여 상기 제4노드의 전압을 출력하는 제2 스위치 수단을 포함하는 고전압 발생회로와상기 제1 전압(VCC)을 이용하여 소정의 상기 제2전압(VPP2)을 발생시켜 상기 고전압 발생회로가 동작할 때마다 소모되는 상기 제2 전압의 전하를 공급하는 전압 공급회로를 구비하는 고전압 발생 장치.
- 제6항에 있어서,상기 전압 공급회로에서 생성되는 상기 제2 전압(VPP2)은 반도체 장치 외부에서 공급되는 상기 제1 전압(VCC)보다 높고, 상기 고전압 발생 장치에서 최종 출력되는 고전압(VPP)보다는 작은 고전압 발생 장치.
- 제6항에 있어서,상기 제1 및 제2 승압수단은 커패시터인 고전압 발생 장치.
- 제6항에 있어서,상기 제1 전압은 상기 반도체 장치의 외부에서 공급되는 전원전압(VCC)인 고전압 발생 장치.
- 제6항에 있어서,상기 제1 및 제2 스위치 수단은 MOS 트랜지스터인 고전압 발생 장치.
- 외부공급전압을 이용하여 상기 외부공급전압보다 높은 전압(VPP)을 발생시키기 위한 고전압 발생 장치에 있어서,상기 외부공급전압인 제1 전압(VCC)의 전위와 접지 전위를 갖는 구동 펄스를 각각 제2 전압의 전위(VPP2)와 제3 전위(VBB)를 갖는 구동 펄스로 전위를 변환시키는 레벨 변환기;제1 노드 및 제2 노드를 포함하고, 상기 제2 전압(VPP2)과 제3 전압(VBB)의 전위를 갖는 구동 펄스 신호에 응답하여 상기 제1 노드의 전위를 상기 제2 전압(VPP2)과 상기 제3 전압(VBB)으로 구동시키고, 프리차지 펄스 신호에 응답하여 상기 제2 노드를 상기 제2 전압(VPP2)으로 프리자치하는 제1 승압수단;제3 노드 및 제4 노드를 포함하고, 상기 구동 펄스 신호에 응답하여 상기 제3 노드의 전위를 변화시키고, 상기 프리차지 펄스 신호에 응답하여 상기 제4 노드를 상기 제2 전압(VPP2)으로 프리차지하는 제2 승압수단;상기 제1 승압수단의 출력 신호를 지연시켜 제2 승압수단으로 출력하는 지연회로;상기 제2 노드 및 상기 제4 노드를 상기 제2 전압(VPP2)으로 프리차지하는 프리차지 수단;제1 전달 펄스 신호에 응답하여 상기 제2노드와 제4노드를 연결시키는 제1 스위치 수단; 및제2 전달 펄스 신호에 응답하여 상기 제4노드의 전압을 출력하는 제2 스위치 수단을 포함하는 고전압 발생회로,상기 제1 전압을 이용하여 소정의 상기 제2전압(VPP2)을 발생시켜 상기 고전압 발생회로가 동작할 때마다 소모되는 상기 제2 전압의 전하를 공급하는 제1 전압 공급회로, 및상기 제1 전압을 이용하여 소정의 상기 제3전압(VBB)을 발생시켜 상기 고전압 발생회로가 동작할 때마다 소모되는 상기 제3 전압의 전하를 공급하는 제2 전압 공급회로를 구비하는 고전압 발생 장치.
- 제11항에 있어서,상기 제1 전압 공급회로에서 생성되는 상기 제2 전압(VPP2)은 반도체 장치 외부에서 공급되는 상기 제1 전압(VCC)보다 높고, 상기 고전압 발생 장치에서 최종 출력되는 고전압(VPP)보다는 낮으며,상기 제2 전압 공급회로에서 생성되는 상기 제3전압(VBB)은 반도체 장치 외부에서 공급되는 접지전압보다 낮은 고전압 발생장치.
- 제11항에 있어서,상기 제1 및 제2 승압수단은 커패시터인 고전압 발생 장치.
- 제11항에 있어서,상기 제1 전압은 상기 반도체 장치의 외부에서 공급되는 전원전압(VCC)인 고전압 발생 장치.
- 제11항에 있어서,상기 제1 및 제2 스위치 수단은 MOS 트랜지스터인 고전압 발생 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030078641A KR100564584B1 (ko) | 2003-11-07 | 2003-11-07 | 별도의 전압 공급회로를 갖는 고전압 발생 장치 |
US10/885,796 US6992905B2 (en) | 2003-11-07 | 2004-07-08 | High voltage generator having separate voltage supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030078641A KR100564584B1 (ko) | 2003-11-07 | 2003-11-07 | 별도의 전압 공급회로를 갖는 고전압 발생 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050044086A true KR20050044086A (ko) | 2005-05-12 |
KR100564584B1 KR100564584B1 (ko) | 2006-03-28 |
Family
ID=34545789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030078641A KR100564584B1 (ko) | 2003-11-07 | 2003-11-07 | 별도의 전압 공급회로를 갖는 고전압 발생 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6992905B2 (ko) |
KR (1) | KR100564584B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100764740B1 (ko) * | 2006-05-16 | 2007-10-08 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 위한 고전압 발생회로 |
US7978002B2 (en) | 2008-11-04 | 2011-07-12 | Samsung Electronics Co., Ltd. | Voltage boosting circuit and semiconductor device |
US8050079B2 (en) | 2008-10-14 | 2011-11-01 | Samsung Electronics Co., Ltd. | Nonvolatile memory device using variable resistive element |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100796782B1 (ko) * | 2005-12-13 | 2008-01-22 | 삼성전자주식회사 | 반도체 메모리 장치의 승압전압 발생회로 및 승압전압발생방법 |
EP1968071B1 (en) * | 2005-12-28 | 2011-08-24 | International Business Machines Corporation | Memory system for reducing current consumption and method thereof |
US8933679B2 (en) * | 2011-12-07 | 2015-01-13 | Maxim Integrated Products, Inc. | Adaptive dead-time control |
US9577525B2 (en) | 2014-03-04 | 2017-02-21 | Maxim Integrated Products, Inc. | Adaptive dead time control |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5677645A (en) * | 1995-05-08 | 1997-10-14 | Micron Technology, Inc. | Vccp pump for low voltage operation |
-
2003
- 2003-11-07 KR KR1020030078641A patent/KR100564584B1/ko not_active IP Right Cessation
-
2004
- 2004-07-08 US US10/885,796 patent/US6992905B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100764740B1 (ko) * | 2006-05-16 | 2007-10-08 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 위한 고전압 발생회로 |
US7697342B2 (en) | 2006-05-16 | 2010-04-13 | Samsung Electronics Co., Ltd. | Flash memory device and related high voltage generating circuit |
US8050079B2 (en) | 2008-10-14 | 2011-11-01 | Samsung Electronics Co., Ltd. | Nonvolatile memory device using variable resistive element |
US7978002B2 (en) | 2008-11-04 | 2011-07-12 | Samsung Electronics Co., Ltd. | Voltage boosting circuit and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US6992905B2 (en) | 2006-01-31 |
KR100564584B1 (ko) | 2006-03-28 |
US20050099830A1 (en) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6538930B2 (en) | Charge pump circuit for generating positive and negative voltage with reverse current prevention circuit and a nonvolatile memory using the same | |
US7098725B2 (en) | Multi stage voltage pump circuit | |
JP2755047B2 (ja) | 昇圧電位発生回路 | |
JP4332450B2 (ja) | 高電圧発生器 | |
US20020014908A1 (en) | Device for voltage multiplication with high efficiency, combination of the device with a battery-operated apparatus, and low-power loss generation of a programming voltage | |
JP5566568B2 (ja) | 電源電圧発生回路 | |
US6198340B1 (en) | High efficiency CMOS pump circuit | |
KR100347140B1 (ko) | 전압 변환 회로 | |
JP2815293B2 (ja) | 高効率nチャネルチャージポンプ | |
JP2010119226A (ja) | チャージポンプ回路 | |
TWI430548B (zh) | 升壓電路 | |
KR100564584B1 (ko) | 별도의 전압 공급회로를 갖는 고전압 발생 장치 | |
US7030684B2 (en) | High voltage switch circuit of semiconductor device | |
US6225853B1 (en) | Booster circuit | |
JPH10285911A (ja) | チャージポンプ回路および論理回路 | |
KR100773348B1 (ko) | 고전압 발생회로 및 이를 구비한 반도체 메모리 장치 | |
JPH08167288A (ja) | 半導体集積回路 | |
KR100462863B1 (ko) | 고전압 발생회로 및 방법 | |
KR100456593B1 (ko) | 저전압 승압 회로 | |
JP4249458B2 (ja) | 高電圧発生回路及び方法 | |
JP2003517694A (ja) | 改良されたワードラインブースト回路 | |
KR100650806B1 (ko) | 반도체 장치의 펌핑 회로 | |
JP2005018677A (ja) | 電源回路 | |
JP2002058237A (ja) | チャージポンプ回路及びその制御方法 | |
KR100594286B1 (ko) | 승압회로 및 이를 이용하는 다단 승압회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120229 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |