KR100594286B1 - 승압회로 및 이를 이용하는 다단 승압회로 - Google Patents

Abstract

집적회로로 구현시 레이아웃 면적이 작고 또한 최종 승압전압에서 트랜지스터의 문턱전압 손실을 제거할 수 있는 승압회로 및 이를 이용하는 다단 승압회로가 개시된다. 상기 승압회로는, 제1입력단, 상기 제1입력단과 반대 위상을 갖는 제2입력단, 상기 제1입력단에 일단이 연결되는 커패시터, 상기 커패시터의 타단에 연결되는 출력단, 상기 출력단과 기준전압단 사이에 연결되는 제1모스 트랜지스터, 상기 제1모스 트랜지스터의 게이트와 상기 제1입력단 사이에 연결되고 게이트가 상기 기준전압단에 연결되는 제2모스 트랜지스터, 및 상기 제1모스 트랜지스터의 게이트와 상기 출력단 사이에 연결되고 게이트가 상기 제2입력단에 연결되는 제3모스 트랜지스터를 구비하는 것을 특징으로 한다. 상기 기준전압단은 전원전압단에 해당한다. 상기 제1모스 트랜지스터 및 상기 제3모스 트랜지스터는 피모스 트랜지스터이고, 상기 제2모스 트랜지스터는 엔모스 트랜지스터이다.

Description

승압회로 및 이를 이용하는 다단 승압회로{Boosting circuit and multi-stage boosting circuit using the same}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 1개의 다이오드 형태의 피모스 트랜지스터와 1개의 커패시터로 구성되는 종래의 차지펌프 회로를 나타내는 회로도이다.

도 2는 종래의 크로스-커플드 전달 차지펌프(Cross-Coupled Transfer Charge Pump) 회로를 나타내는 회로도이다.

도 3은 본 발명의 제1실시예에 따른 승압회로를 나타내는 회로도이다.

도 4는 본 발명의 제2실시예에 따른 승압회로를 나타내는 회로도이다.

도 5는 도 3에 도시된 제1실시예에 따른 승압회로를 직렬로 두개 연결하여 사용하는 2단 승압회로를 나타내는 회로도이다.

도 6은 도 4에 도시된 제2실시예에 따른 승압회로를 직렬로 두개 연결하여 사용하는 2단 승압회로를 나타내는 회로도이다.

도 7은 도 4에 도시된 제2실시예에 따른 승압회로를 세개 연결하여 사용하는 3단 승압회로를 나타내는 회로도이다.

본 발명은 반도체 집적회로에 관한 것으로, 특히 낮은 인가 전압을 이용하여 이보다 높은 전압을 발생시키는 승압회로에 관한 것이다.

반도체 집적회로 내부에는 외부에서 인가되는 전압보다 높은 전압을 필요로 하는 회로들이 있다. 예를 들면, DRAM 내부에서 워드라인(Word Line)을 구동하는 워드라인 구동회로가 대표적인 경우이다. 따라서 외부에서 인가되는 전압보다 높은 전압을 발생하기 위해 승압회로가 필요하다.

승압회로의 가장 대표적인 것은 1개의 다이오드(Diode) 형태의 트랜지스터와 1개의 커패시터(Capacitor)를 직렬 연결하여 구성되는 차지펌프(Charge Pump) 회로이다. 이 회로는 구성이 간단하다는 장점이 있는 반면 승압전압에서 트랜지스터의 문턱전압 만큼의 손실이 발생하는 단점이 있다.

이와 같은 차지펌프 회로를 보완한 것이 크로스-커플드 전달 차지펌프(Cross-Coupled Transfer Charge Pump) 회로이다. 이 회로는 상기와 같이 구성되는 두 개의 차지펌프 회로를 병렬로 연결하여 문턱전압 손실을 없애 주었다. 이 회로의 또 다른 장점은 트랜지스터의 게이트 산화막(gate oxide)에 높은 전압이 가해지지 않는다는 것이다. 따라서 회로의 신뢰성 입장에서 우수하다. 그러나 이 회로는 두개의 차지펌프 회로를 병렬로 연결하여 사용하기 때문에 상대적으로 큰 면적을 차지하는 단점이 있다.

도 1은 1개의 다이오드 형태의 피모스 트랜지스터(11)와 1개의 커패시터(13) 로 구성되는 종래의 차지펌프 회로를 나타내는 회로도이다. 출력단(A')은 초기에 VCC(전원전압)-Vth(피모스 트랜지스터의 문턱전압)에 해당하는 전위로 충전된다. 이때, 입력단(A)에 VCC 전압을 인가하면 출력단(A')은 VCC 만큼 부스팅(boosting)되어 최종 전압레벨이 2*VCC-Vth값으로 승압된다. 승압되는 도중에 피모스 트랜지스터(11)는 게이트와 소오스 간의 전압차(Vgs)가 0볼트이기 때문에 스스로 턴오프된다. 이에 따라 출력단(A')은 전원전압(VCC)과 격리되면서 승압된다.

상술한 바와 같이 도 1에 도시된 승압회로의 단점은 출력단(A')에서 출력되는 최종 승압전압에서 Vth 만큼의 손실이 발생한다는 것이다. 이러한 손실이 발생하는 이유는 초기에 출력단(A')이 VCC-Vth로 충전되어 있기 때문이다. 이러한 단점을 해결하기 위해서는, 초기부터 출력단(A')을 VCC 값으로 충전시켜 주어야 한다. 그리고 나서, 출력단(A')을 부스팅시키면서 피모스 트랜지스터(11)를 턴오프시키는 동작이 필요하다. 이렇게 함으로써 출력단(A')에서의 승압된 최종 전위는 2*VCC가 된다. 이러한 동작을 수행하도록 구성된 회로가 도 2에 도시된 크로스-커플드 전달 차지펌프(Cross-Coupled Transfer Charge Pump) 회로이다.

도 2를 참조하면, 크로스-커플드 전달 차지펌프(Cross-Coupled Transfer Charge Pump) 회로는 2개의 엔모스 트랜지스터(21,23)와 2개의 커패시터(25,27)로 구성되며 2개의 입력단(A,B)과 2개의 출력단(A',B')을 갖는다. 이 2개의 입력단(A,B)은 서로 반대위상을 갖는다. 하나의 입력단이 승압 동작을 하면, 다른 하나의 입력단은 저 전압(Low voltage)으로 전이하면서 승압 출력단에 연결된 엔모스 트랜지스터를 턴오프시킨다. 또한 승압된 출력단은 다른 출력단에 연결된 엔모스 트랜 지스터를 완전히 턴온시켜 주어, VCC 값으로 충분히 충전될 수 있도록 한다. 따라서 두 입력단이 반대로 동작할 경우에는 VCC 값으로 충분히 충전된 출력단이 2*VCC로 승압되면서 다른 출력단은 VCC로 충전된다.

상술한 크로스-커플드 전달 차지펌프 회로는 승압 동작을 위하여 두개의 펌핑 유닛(Pumping Unit)으로 구성되기 때문에 집적회로로 구현시 레이아웃(layout) 면적이 커지는 단점이 있다.

따라서 본 발명이 이루고자하는 기술적 과제는, 집적회로로 구현시 레이아웃 면적이 작고 또한 최종 승압전압에서 트랜지스터의 문턱전압 손실을 제거할 수 있는 승압회로를 제공하는 데 있다.

본 발명이 이루고자하는 다른 기술적 과제는, 상기 승압회로를 이용하는 다단 승압회로를 제공하는 데 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 승압회로는, 제1입력단, 상기 제1입력단과 반대 위상을 갖는 제2입력단, 상기 제1입력단에 일단이 연결되는 커패시터, 상기 커패시터의 타단에 연결되는 출력단, 상기 출력단과 기준전압단 사이에 연결되는 제1모스 트랜지스터, 상기 제1모스 트랜지스터의 게이트와 상기 제1입력단 사이에 연결되고 게이트가 상기 기준전압단에 연결되는 제2모스 트랜지스터, 및 상기 제1모스 트랜지스터의 게이트와 상기 출력단 사이에 연결되고 게이트가 상기 제2입력단에 연결되는 제3모스 트랜지스터를 구비하는 것을 특 징으로 한다.

상기 기준전압단은 전원전압단에 해당한다. 상기 제1모스 트랜지스터 및 상기 제3모스 트랜지스터는 피모스 트랜지스터이고, 상기 제2모스 트랜지스터는 엔모스 트랜지스터이다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 승압회로는, 제1입력단, 상기 제1입력단과 반대 위상을 갖는 제2입력단, 상기 제1입력단에 일단이 연결되는 커패시터, 상기 커패시터의 타단에 연결되는 출력단, 상기 출력단과 기준전압단 사이에 연결되는 제1모스 트랜지스터, 상기 제1모스 트랜지스터의 게이트와 상기 제1입력단 사이에 연결되고 게이트가 상기 기준전압단에 연결되는 제2모스 트랜지스터, 상기 제1모스 트랜지스터의 게이트와 상기 출력단 사이에 연결되는 제3모스 트랜지스터, 상기 제3모스 트랜지스터의 게이트와 상기 기준전압단 사이에 연결되고 게이트가 상기 제1입력단에 연결되는 제4모스 트랜지스터, 및 상기 제3모스 트랜지스터의 게이트와 상기 제2입력단 사이에 연결되고 게이트가 상기 제1입력단에 연결되는 제5모스 트랜지스터를 구비하는 것을 특징으로 한다.

상기 기준전압단은 전원전압단에 해당한다. 상기 제1모스 트랜지스터, 상기 제3모스 트랜지스터, 및 상기 제4모스 트랜지스터는 피모스 트랜지스터이고, 상기 제2모스 트랜지스터 및 상기 제5모스 트랜지스터는 엔모스 트랜지스터이다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 다단 승압회로는, 상기 본 발명의 일실시예에 따른 승압회로를 직렬로 복수개 연결하여 구성되는 것을 특징으로 한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 다단 승압회로는, 상기 본 발명의 다른 실시예에 따른 승압회로를 직렬로 복수개 연결하여 구성되는 것을 특징으로 한다.

본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 3은 본 발명의 제1실시예에 따른 승압회로를 나타내는 회로도이다.

도 3을 참조하면, 본 발명의 제1실시예에 따른 승압회로는, 입력단(A), 입력단(A)과 반대 위상을 갖는 입력단(B), 입력단(A)과 동일한 위상을 갖는 입력단(C), 입력단(C)에 일단이 연결되는 커패시터(31), 커패시터(31)의 타단에 연결되는 출력단(A'), 출력단(A')과 기준전압단(VCC) 사이에 연결되는 피모스 트랜지스터(32), 피모스 트랜지스터(32)의 게이트와 입력단(A) 사이에 연결되고 게이트가 전원전압단(VCC)에 연결되는 엔모스 트랜지스터(33), 및 피모스 트랜지스터(32)의 게이트와 출력단(A') 사이에 연결되고 게이트가 입력단(B)에 연결되는 피모스 트랜지스터(34)를 구비한다.

입력단(A)와 입력단(A)와 반대 위상을 갖는 입력단(B) 사이에는 인버터(35)가 연결된다. 입력단(B)와 입력단(C) 사이에는 인버터(36)가 연결된다. 상기 기준 전압단(VCC)은 전원전압단에 해당한다.

상기 본 발명의 제1실시예에 따른 승압회로는 도 1에 도시된 1 다이오드-1 커패시터 형태의 차지펌프 회로 구조에 1개의 엔모스 트랜지스터(33)와 1개의 피모스 트랜지스터(34)가 추가된 구조이다. 따라서 기본적으로 상기 본 발명의 제1실시예에 따른 승압회로의 동작은 도 1에 도시된 1 다이오드-1 커패시터 차지펌프 회로의 동작과 거의 동일하다. 다만, 출력단(A')이 초기에 전원전압(VCC) 레벨로 충전된 상태에서 승압되기 때문에 2*VCC 레벨까지 완전히 승압될 수 있다.

좀더 설명하면, 입력단(A)가 0볼트일때 엔모스 트랜지스터(33)가 턴온되어 노드(X)가 방전되어 0볼트가 된다. 따라서, 피모스 트랜지스터(32)가 턴온되어 출력단(A')이 VCC로 충전된다. 입력단(A)가 VCC로 천이될 때 엔모스 트랜지스터(33)의 Vgs(게이트와 소오스 간의 전압차)가 0볼트가 되기 때문에 엔모스 트랜지스터(33)는 턴오프 상태로 된다.

그리고 피모스 트랜지스터(34)가 턴온되면서 피모스 트랜지스터(32)의 드레인과 게이트가 연결된다. 이 상태의 피모스 트랜지스터(32)는 다이오드와 같은 형태를 이루게 된다. 이러한 과정에서 출력단(A')이 2*VCC로 승압되고 피모스 트랜지스터(32)는 자동으로 턴오프되어 출력단(A')과 전원전압단(VCC)은 서로 격리되면서 출력단(A')의 레벨이 승압된다.

도 4는 본 발명의 제2실시예에 따른 승압회로를 나타내는 회로도이다.

도 4를 참조하면, 본 발명의 제2실시예에 따른 승압회로는, 입력단(A), 입력단(A)과 반대 위상을 갖는 입력단(B), 입력단(A)과 동일한 위상을 갖는 입력단(C), 입력단(C)에 일단이 연결되는 커패시터(41), 커패시터(41)의 타단에 연결되는 출력단(A'), 출력단(A')과 기준전압단(VCC) 사이에 연결되는 피모스 트랜지스터(42), 피모스 트랜지스터(42)의 게이트와 입력단(A) 사이에 연결되고 게이트가 전원전압단(VCC)에 연결되는 엔모스 트랜지스터(43), 피모스 트랜지스터(42)의 게이트와 출력단(A') 사이에 연결되는 피모스 트랜지스터(44), 피모스 트랜지스터(44)의 게이트와 기준전압단(VCC) 사이에 연결되고 게이트가 입력단(A)에 연결되는 피모스 트랜지스터(45), 및 피모스 트랜지스터(44)의 게이트와 입력단(B) 사이에 연결되고 게이트가 입력단(A)에 연결되는 엔모스 트랜지스터(46)를 구비한다.

입력단(A)와 입력단(A)와 반대 위상을 갖는 입력단(B) 사이에는 인버터(47)가 연결된다. 입력단(B)와 입력단(C) 사이에는 인버터(48)가 연결된다. 상기 기준전압단(VCC)은 전원전압단에 해당한다.

상기 본 발명의 제2실시예에 따른 승압회로는 도 1에 도시된 1 다이오드-1 커패시터 형태의 차지펌프 회로 구조에 2개의 엔모스 트랜지스터(43,46)와 2개의 피모스 트랜지스터(44,45)가 추가된 구조이다. 따라서 기본적으로 상기 본 발명의 제2실시예에 따른 승압회로의 동작은 도 1에 도시된 1 다이오드-1 커패시터 차지펌프 회로의 동작과 거의 동일하다. 다만, 출력단(A')이 초기에 전원전압(VCC) 레벨로 충전된 상태에서 승압되기 때문에 2*VCC 레벨까지 완전히 승압될 수 있다.

좀더 설명하면, 입력단(A)가 0볼트일 때 엔모스 트랜지스터(43)가 턴온되어 노드(X)가 0볼트로 방전된다. 따라서, 피모스 트랜지스터(42)가 턴온되어 출력단(A')이 VCC로 충전된다. 또한, 피모스 트랜지스터(45)가 턴온되어 노드(Y)가 VCC로 충전된다. 따라서, 피모스 트랜지스터(44)가 완전히 턴오프 상대가 된다.

입력단(A)가 VCC로 천이될 때 엔모스 트랜지스터(43)의 Vgs(게이트와 소오스 간의 전압차)가 0볼트가 되기 때문에 엔모스 트랜지스터(43)는 턴오프 상태로 된다. 그리고 엔모스 트랜지스터(46)가 턴온되면서 노드(Y)를 0볼트로 방전시킨다. 따라서, 피모스 트랜지스터(44)가 턴온되고 그 결과 피모스 트랜지스터(42)의 드레인과 게이트가 연결된다. 이 상태에서 피모스 트랜지스터(42)는 다이오드와 같은 형태를 이루게 된다. 이러한 과정에서 출력 단(A')이 2*VCC로 승압되고 피모스 트랜지스터(42)는 자동으로 턴오프되어 출력단(A')과 전원전압단(VCC)이 격리되면서 출력단(A')이 승압 된다.

본 발명에 따른 승압회로는 상술한 제1실시예 및 제2실시예와 같은 구조를 사용함으로써 출력단(A')에서의 최종 승압전압에서 트랜지스터의 문턱전압 손실을 제거할 수 있다. 또한, 크로스-커플드 전달 차지펌프 회로에 비하여 커패시터 개수가 감소되므로 집적회로로 구현시 레이아웃 면적이 작아지는 장점이 있다.

도 5는 도 3에 도시된 제1실시예에 따른 승압회로를 직렬로 두개 연결하여 사용하는 2단 승압회로를 나타내는 회로도이다. 도 5를 참조하면, 첫번째 단의 승압회로(51)의 출력단(A')이 두번째 단의 승압회로(53)의 전원전압단에 연결되고 첫번째 단의 승압회로(51)의 입력단(A)은 인버터(55)의 입력노드에 연결되고 인버터(55)의 출력노드가 두번째 단의 승압회로(53)의 입력단에 연결된다.

첫번째 단의 승압회로(51)의 출력단(A')에서 2*VCC 레벨의 승압전압이 발생되고 두번째 단의 승압회로(53)의 출력단(A'')에서 3*VCC 레벨의 승압전압이 발생 된다.

도 6은 도 4에 도시된 제2실시예에 따른 승압회로를 직렬로 두개 연결하여 사용하는 2단 승압회로를 나타내는 회로도이다. 도 6을 참조하면, 도 5에 도시된 2단 승압회로와 마찬가지로 첫번째 단의 승압회로(61)의 출력단(A')이 두번째 단의 승압회로(63)의 전원전압단에 연결되고 첫번째 단의 승압회로(61)의 입력단(A)은 인버터(65)의 입력노드에 연결되고 인버터(65)의 출력노드가 두번째 단의 승압회로(63)의 입력단에 연결된다.

첫번째 단의 승압회로(61)의 출력단(A')에서 2*VCC 레벨의 승압전압이 발생되고 두번째 단의 승압회로(63)의 출력단(A'')에서 3*VCC 레벨의 승압전압이 발생된다.

도 7은 도 4에 도시된 제2실시예에 따른 승압회로를 세개 연결하여 사용하는 3단 승압회로를 나타내는 회로도이다. 도 7을 참조하면, 도 6에 도시된 2단 승압회로와 마찬가지로 첫번째 단의 승압회로(71)의 출력단(A')이 두번째 단의 승압회로(72)의 전원전압단에 연결되고 첫번째 단의 승압회로(71)의 입력단(A)은 인버터(74)의 입력노드에 연결되고 인버터(74)의 출력노드가 두번째 단의 승압회로(72)의 입력단에 연결된다.

그리고 두번째 단의 승압회로(72)의 출력단(A'')이 세번째 단의 승압회로(73)의 전원전압단에 연결된다. 두번째 단의 승압회로(72)의 입력단은 인버터(75)의 입력노드에 연결되고 인버터(75)의 출력노드는 레벨쉬프터(76)의 입력노드에 연결되고 레벨쉬프터(76)의 출력노드가 세번째 단의 승압회로(73)의 입력단에 연결된 다.

세번째 단의 승압회로(73)의 출력단(A''')과 최종 승압전압단(VPP) 사이에는 피모스 구동 트랜지스터(77)가 연결된다. 세번째 단의 승압회로(73)의 입력단은 인버터(78)의 입력노드에 연결되고 인버터(78)의 출력노드는 피모스 구동 트랜지스터(77)의 게이트에 연결된다.

첫번째 단의 승압회로(71)의 출력단(A')에서 2*VCC 레벨의 승압전압이 발생되고 두번째 단의 승압회로(72)의 출력단(A'')에서 3*VCC 레벨의 승압전압이 발생된다. 그리고 세번째 단의 승압회로(73)의 출력단(A''')에서 4*VCC 레벨의 승압전압이 발생되고 최종 승압전압단(VPP)을 통해 4*VCC 레벨의 승압전압이 출력된다.

이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 승압회로는 집적회로로 구현시 레이아웃 면적이 작고 또한 최종 승압전압에서 트랜지스터의 문턱전압 손실을 제거할 수 있는 장점이 있다.

Claims (10)

1. 제1입력단;

   상기 제1입력단과 반대 위상을 갖는 제2입력단;

   상기 제1입력단에 일단이 연결되는 커패시터;

   상기 커패시터의 타단에 연결되는 출력단;

   상기 출력단과 기준전압단 사이에 연결되는 제1모스 트랜지스터;

   상기 제1모스 트랜지스터의 게이트와 상기 제1입력단 사이에 연결되고 게이트가 상기 기준전압단에 연결되는 제2모스 트랜지스터; 및

   상기 제1모스 트랜지스터의 게이트와 상기 출력단 사이에 연결되고 게이트가 상기 제2입력단에 연결되는 제3모스 트랜지스터를 구비하는 것을 특징으로 하는 승압회로.
2. 제1항에 있어서, 상기 기준전압단은 전원전압단인것을 특징으로 하는 승압회로.
3. 제1항에 있어서, 상기 제1모스 트랜지스터 및 상기 제3모스 트랜지스터는 피모스 트랜지스터인 것을 특징으로 하는 승압회로.
4. 제1항에 있어서, 상기 제2모스 트랜지스터는 엔모스 트랜지스터인 것을 특징 으로 하는 승압회로.
5. 제1입력단;

   상기 제1입력단과 반대 위상을 갖는 제2입력단;

   상기 제1입력단에 일단이 연결되는 커패시터;

   상기 커패시터의 타단에 연결되는 출력단;

   상기 출력단과 기준전압단 사이에 연결되는 제1모스 트랜지스터;

   상기 제1모스 트랜지스터의 게이트와 상기 제1입력단 사이에 연결되고 게이트가 상기 기준전압단에 연결되는 제2모스 트랜지스터;

   상기 제1모스 트랜지스터의 게이트와 상기 출력단 사이에 연결되는 제3모스 트랜지스터;

   상기 제3모스 트랜지스터의 게이트와 상기 기준전압단 사이에 연결되고 게이트가 상기 제1입력단에 연결되는 제4모스 트랜지스터; 및

   상기 제3모스 트랜지스터의 게이트와 상기 제2입력단 사이에 연결되고 게이트가 상기 제1입력단에 연결되는 제5모스 트랜지스터를 구비하는 것을 특징으로 하는 승압회로.
6. 제5항에 있어서, 상기 기준전압단은 전원전압단인것을 특징으로 하는 승압회로.
7. 제5항에 있어서, 상기 제1모스 트랜지스터, 상기 제3모스 트랜지스터, 및 상기 제4모스 트랜지스터는 피모스 트랜지스터인 것을 특징으로 하는 승압회로.
8. 제5항에 있어서, 상기 제2모스 트랜지스터 및 상기 제5모스 트랜지스터는 엔모스 트랜지스터인 것을 특징으로 하는 승압회로.
9. 삭제
10. 삭제

Images