KR20040102326A - 적층 세라믹 전자 부품과 그 실장 구조 및 실장 방법 - Google Patents

적층 세라믹 전자 부품과 그 실장 구조 및 실장 방법 Download PDF

Info

Publication number
KR20040102326A
KR20040102326A KR1020040037201A KR20040037201A KR20040102326A KR 20040102326 A KR20040102326 A KR 20040102326A KR 1020040037201 A KR1020040037201 A KR 1020040037201A KR 20040037201 A KR20040037201 A KR 20040037201A KR 20040102326 A KR20040102326 A KR 20040102326A
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
electronic component
thermoplastic resin
ceramic electronic
resin layer
Prior art date
Application number
KR1020040037201A
Other languages
English (en)
Other versions
KR100610493B1 (ko
Inventor
가야타니다카유키
고바야시신이치
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20040102326A publication Critical patent/KR20040102326A/ko
Application granted granted Critical
Publication of KR100610493B1 publication Critical patent/KR100610493B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/103—Sealings, e.g. for lead-in wires; Covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 내전압성이 양호한 적층 세라믹 전자 부품의 실장 구조와, 이러한 실장 구조를 얻을 수 있는 적층 세라믹 전자 부품의 실장 방법과, 이러한 실장 방법을 채용할 수 있는 솔더링성(solderability)이 양호한 적층 세라믹 전자 부품을 얻는 것을 목적으로 한다.
본 발명의 구성에 따르면, 커패시터 소자(12)의 전면에 열가소성 수지층(22)을 형성한 적층 세라믹 커패시터(10)를 기판(30)상에 실장한다. 솔더링시의 열에 의해 외부 전극(20)상의 열가소성 수지층(22)을 용융하고, 유동하면서 이동시킴으로써, 외부 전극(20)을 노출시키고, 솔더(34)로 전극(32)에 접합한다. 얻어진 실장 구조는 솔더링부를 제외한 커패시터 소자(12)의 전면이 열가소성 수지층(22)으로 덮여진 구조가 된다.

Description

적층 세라믹 전자 부품과 그 실장 구조 및 실장 방법{Multilayer ceramic electronic component and mounting structure and method for the same}
본 발명은 적층 세라믹 전자 부품과 그 실장 구조 및 실장 방법에 관한 것으로, 특히, 예를 들면 적층 세라믹 커패시터 등의 적층 세라믹 전자 부품과, 그것을 기판상에 솔더링한 실장 구조 및 실장 방법에 관한 것이다.
적층 세라믹 전자 부품의 일례로서는, 예를 들면 적층 세라믹 커패시터 등이 있다. 적층 세라믹 커패시터(1)는 도 5에 나타내는 바와 같이, 세라믹층(2)과, 서로 대향하는 복수의 내부 전극(3)으로 구성되는 기체(基體)를 포함한다. 내부 전극(3)의 인접하는 것은 기체의 대향하는 단면에 번갈아 인출된다. 내부 전극(3)이 인출된 기체의 단면에는, 외부 전극(4)이 형성된다. 이들 외부 전극(4)에는, 인출된 내부 전극(3)이 접속되며, 2개의 외부 전극(4) 사이에 정전 용량이 형성된다.
이러한 적층 세라믹 커패시터(1)는 솔더(5)에 의해, 기판(6)에 형성된 전극(7)에 접속된다. 이 때, 기체의 표면상 및 외부 전극(4)의 선단부를 덮도록 하여, 에폭시 수지층(8)을 형성함으로써, 외부 전극(4)과 솔더(5)의 융착 영역이 작아진다. 그것에 의해, 적층 세라믹 커패시터(1)를 솔더링할 때의 가열 및 냉각에 의한 열응력이나, 기판(6)의 팽창ㆍ수축 등의 물리적 스트레스의 영향이 적어져서,이들 응력에 의한 기체의 손상을 저감할 수 있다(예를 들면, 일본국 특허공개 평8-162357호 공보 참조).
또한, 도 6에 나타내는 바와 같이, 적층 세라믹 커패시터(1)의 전면에 폴리에틸렌 등의 합성 수지층(9)을 형성함으로써, 외부 전극(4)의 산화가 방지되며, 솔더 젖음성(wettability)을 양호하게 유지할 수 있다. 이러한 적층 세라믹 커패시터(1)에서는, 솔더링시의 열에 의해 외부 전극(4)상의 합성 수지층을 융해 또는 분해시켜서 제거함으로써, 솔더링성(solderability)을 양호하게 유지할 수 있다(예를 들면, 일본국 특허공개 평9-69468호 공보 참조).
그러나, 일본국 특허공개 평8-162357호 공보에 나타난 적층 세라믹 커패시터에서는, 외부 전극이 노출되어 있기 때문에, 외부 전극이 산화되기 쉽고, 솔더링성이 열화한다는 문제가 있다. 또한, 외부 전극과 솔더의 융착 영역이 작기 때문에, 용융한 솔더의 표면 장력에 의해 적층 세라믹 커패시터가 일어서 버리는, 이른바 툼스톤(Tombstone) 현상이 발생할 가능성이 높아진다. 또한, 일본국 특허공개 평9-69468호 공보에 나타난 적층 세라믹 커패시터에서는, 폴리에틸렌 등 솔더의 열에 의해 제거되는 합성 수지를 사용하고 있기 때문에, 도 7에 나타내는 바와 같이, 솔더링 부분 근방의 수지는 제거된다. 이 때, 적층 세라믹 커패시터의 실장면에 있어서는, 외부 전극 선단은 솔더로 덮여지지만, 수지에는 덮여져 있지 않다. 그 때문에, 고전압을 인가했을 때에, 표면 리크(surface leakage)(외부 전극간의 방전)가 발생하기 쉬워서, 내전압 특성의 점에서 문제가 있다.
그러므로, 본 발명의 주된 목적은, 내전압성이 양호한 적층 세라믹 전자 부품의 실장 구조와, 이러한 실장 구조를 얻을 수 있는 적층 세라믹 전자 부품의 실장 방법과, 이러한 실장 방법을 채용할 수 있는 솔더링성이 양호한 적층 세라믹 전자 부품을 제공하는 것이다.
도 1은 본 발명의 적층 세라믹 전자 부품의 일례로서의 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 도 1에 나타내는 적층 세라믹 커패시터의 구조를 나타내는 도해도이다.
도 3은 도 1에 나타내는 적층 세라믹 커패시터를 기판에 실장한 상태를 나타내는 도해도이다.
도 4는 적층 세라믹 커패시터의 다른 예를 나타내는 도해도이다.
도 5는 종래의 적층 세라믹 커패시터의 실장 구조를 나타내는 도해도이다.
도 6은 종래의 적층 세라믹 커패시터의 일례를 나타내는 도해도이다.
도 7은 도 6에 나타내는 적층 세라믹 커패시터를 기판에 실장한 상태를 나타내는 도해도이다.
<도면의 주요 부분에 대한 간단한 설명>
10 : 적층 세라믹 커패시터 12 : 커패시터 소자
14 : 기체(基體) 16 : 세라믹층
18a, 18b : 내부 전극 20 : 외부 전극
22 : 열가소성 수지층 24 : 내부 전극
30 : 기판 32 : 전극
34 : 솔더
본 발명은 기판상의 전극에 적층 세라믹 전자 부품의 외부 전극이 솔더링된 적층 세라믹 전자 부품의 실장 구조로서, 솔더링부를 제외한 적층 세라믹 전자 부품의 전면, 및 솔더의 일부가 열가소성 수지로 피복된 것을 특징으로 하는, 적층 세라믹 전자 부품의 실장 구조이다.
또한, 본 발명은 적층 세라믹 전자 부품의 외부 전극을 기판상의 전극에 솔더링함으로써, 적층 세라믹 전자 부품을 기판상에 실장하는 적층 세라믹 전자 부품의 실장 방법으로서, 적층 세라믹 전자 부품의 전면에 열가소성 수지층이 형성되고, 솔더링시의 열에 의해 열가소성 수지층을 용융하며, 솔더링 부분의 열가소성 수지를 이동시킴으로써 외부 전극과 기판의 전극을 솔더링하는 것을 특징으로 하는, 적층 세라믹 전자 부품의 실장 방법이다.
또한, 본 발명은 세라믹 기체(基體)에 외부 전극이 형성된 전자 소자와, 전자 소자의 전면에 형성되는 열가소성 수지층을 포함하는 적층 세라믹 전자 부품으로서, 열가소성 수지는 적어도 모노플루오로에틸렌(monofluoroethylene), 디플루오로에틸렌(difluoroethylene), 트리플루오로에틸렌(trifluoroethylene), 테트라플루오로에틸렌(tetrafluoroethylene) 중 어느 하나를 쇄상(鎖狀) 골격중에 포함하는공중합체인 것을 특징으로 하는, 적층 세라믹 전자 부품이다.
이러한 적층 세라믹 전자 부품에 있어서, 열가소성 수지층의 두께는 1.0㎛ 이상, 50㎛ 이하인 것이 바람직하다.
기판상에 솔더링된 적층 세라믹 전자 부품의 실장 구조에 있어서, 솔더링부를 제외한 적층 세라믹 전자 부품의 전면, 및 솔더의 일부가 열가소성 수지로 피복됨으로써, 고전압 인가시의 표면 리크를 억제할 수 있다. 이것은, 외부 전극의 선단상의 솔더를 열가소성 수지가 덮음으로써, 고전압이 가해졌을 때의 외부 전극 선단부, 및 외부 전극간의 유전체 세라믹 표면의 전위 분포가 밀집되는 것을 방지한다. 즉, 전계 집중을 완화시킬 수 있으며, 표면 리크의 발생을 방지하는 것이 가능해진다. 그 때문에, 이러한 실장 구조를 채용함으로써, 내전압 특성을 양호하게 할 수 있다.
이러한 실장 구조를 얻기 위하여, 전면에 열가소성 수지층이 형성된 적층 세라믹 전자 부품을 기판상에 솔더링함으로써, 솔더링시의 열에 의해 열가소성 수지층이 용융하여, 솔더링 부분의 열가소성 수지가 유동하면서 이동한다. 따라서, 솔더링 부분을 제외한 적층 세라믹 전자 부품의 전면이 열가소성 수지층으로 덮여진 상태로, 적층 세라믹 전자 부품이 기판상에 실장된다. 또한, 열가소성 수지는 제거되지 않고 이동할 뿐이므로, 솔더의 일부를 덮는 것과 같은 상태가 된다.
이러한 실장 방법을 채용하기 위하여, 전자 소자의 전면에 열가소성 수지층이 형성된 적층 세라믹 전자 부품이 사용되는데, 열가소성 수지층으로서, 적어도 모노플루오로에틸렌, 디플루오로에틸렌, 트리플루오로에틸렌, 테트라플루오로에틸렌 중 어느 하나를 쇄상 골격중에 포함하는 공중합체를 사용함으로써, 상술과 같은 실장 방법을 채용할 수 있다.
이러한 적층 세라믹 전자 부품에 있어서, 열가소성 수지층의 두께를 1.0㎛ 이상, 50㎛ 이하로 함으로써, 외부 전극의 산화를 효과적으로 방지할 수 있으며, 솔더링시의 열에 의해 용융하기 쉽고, 또한 용융한 열가소성 수지가 솔더의 일부를 덮도록 이동하기 쉬워진다.
본 발명의 상술한 목적, 그 외의 목적, 특징 및 이점은 도면을 참조하여 행하는 이하의 발명의 실시형태의 설명으로부터 한층 명백해질 것이다.
<발명의 실시형태>
도 1은 본 발명의 적층 세라믹 전자 부품의 일례로서의 적층 세라믹 커패시터를 나타내는 사시도이다. 적층 세라믹 커패시터(10)는 전자 소자로서의 커패시터 소자(12)를 포함한다. 커패시터 소자(12)는 기체(基體;14)를 포함한다. 기체(14)는 도 2에 나타내는 바와 같이, 세라믹층(16)과 복수의 내부 전극(18a, 18b)을 포함한다. 내부 전극(18a)은 기체(14)의 대향 단부에 노출하며, 기체(14)의 대향 단부로부터 중간부를 향하여, 연장되도록 형성된다. 그리고, 기체(14)의 대향 단부로부터 연장되는 내부 전극(18a)의 선단부가 서로 맞대어지도록 배치된다. 또한, 다른 내부 전극(18b)은 내부 전극(18a)이 형성된 기체(14)의 대향 단부의 중간부에 형성된다. 내부 전극(18b)은 기체(14)의 한 단부로부터 연장되는 내부 전극(18a) 및 기체(14)의 다른 단부로부터 연장되는 내부 전극(18a)의 양방에 대향하도록 형성된다.
내부 전극(18a)이 노출되는 기체(14)의 단부에는, 각각 외부 전극(20)이 형성된다. 외부 전극(20)은 예를 들면 Ag나 Cu 등을 포함하는 도체 페이스트를 기체(14)의 단부에 도포하여 베이킹함으로써 형성되는 베이킹 전극을 가지며, 그 위에 도금 처리를 실시함으로써 형성된다. 도금 처리에 의해, 예를 들면, 베이킹 전극의 솔더 부식을 방지하기 위한 Ni 전극층이 형성되며, 또한 그 위에 솔더링성이 양호한 Sn 전극층 등이 형성된다.
커패시터 소자(12)의 전면에는, 열가소성 수지층(22)이 형성된다. 열가소성 수지층(22)은 예를 들면, 적어도 모노플루오로에틸렌, 디플루오로에틸렌, 트리플루오로에틸렌, 테트라플루오로에틸렌 중 어느 하나를 쇄상(鎖狀) 골격중에 포함하는 공중합체로 형성된다. 이 열가소성 수지층(22)은 예를 들면 1.0㎛ 이상, 50㎛ 이하의 두께가 되도록 형성된다.
이러한 적층 세라믹 커패시터(10)를 제작하기 위해서는, 유전체 세라믹 원료 분말, 바인더, 가소제, 용제 등을 혼합하여, 세라믹 슬러리가 형성된다. 이 세라믹 슬러리를 형성함으로써, 세라믹 그린시트가 형성된다. 세라믹 그린시트상에는, 내부 전극(18a) 및 내부 전극(18b)의 형상이 되도록, Ni 전극 페이스트 등이 인쇄된다. 이들 세라믹 그린시트가 적층되고, 그 양측에 전극 페이스트가 형성되어 있지 않은 세라믹 그린시트가 적층되어, 적층체가 형성된다.
이 적층체가 절단되어, 기체(14)를 형성하기 위한 복수의 그린 칩이 형성된다. 그리고, 그린 칩을 소성함으로써, 세라믹층(16)과 내부 전극(18a, 18b)을 갖는 기체(14)가 형성된다. 이 기체(14)의 대향 단부에 외부 전극(20)을 형성함으로써,커패시터 소자(12)가 형성된다. 또한, 열가소성 수지를 유기 용제에 용해시킨 용액중에 커패시터 소자(12) 전체를 침지하고, 그 후 저온역(低溫域)(약 50℃)에서 건조하여 커패시터 소자(12)의 전면에 열가소성 수지의 얇은 막을 형성함으로써, 열가소성 수지층(22)이 형성된다.
열가소성 수지층(22)은 적어도 모노플루오로에틸렌, 디플루오로에틸렌, 트리플루오로에틸렌, 테트라플루오로에틸렌 중 어느 하나를 쇄상 골격중에 포함하는 공중합체로 형성된다. 이 열가소성 수지층(22)의 두께는 1.0㎛ 이상, 50㎛ 이하가 되도록 형성된다. 열가소성 수지층(22)의 두께는 예를 들면 유기 용제에 용해시키는 수지 비율을 조정함으로써 제어할 수 있으나, 열가소성 수지층(22)의 두께를 제어할 수 있는 방법이라면, 특별히 한정되는 것은 아니다. 이와 같이, 기체(14) 및 외부 전극(20)의 전면이 열가소성 수지층(22)으로 피복되어 있기 때문에, 기체(14)나 외부 전극(20)의 부식을 방지할 수 있다. 특히, 외부 전극(20)의 산화가 방지되기 때문에, 기판 등에의 실장시에 있어서의 솔더링성을 양호하게 유지할 수 있다.
이 적층 세라믹 커패시터(10)는 회로 기판 등에 실장된다. 이 때, 도 3에 나타내는 바와 같이, 적층 세라믹 커패시터(10)의 외부 전극(20)이 기판(30)상에 형성된 전극(32)에 솔더(34)에 의해 접속된다. 기판(30)에의 실장 전에 있어서는, 외부 전극(20)의 표면이 열가소성 수지층(22)에 의해 피복되어 있으나, 솔더링시의 열에 의해, 열가소성 수지층(22)이 용융되고, 솔더(34)가 외부 전극(20)상을 젖어감에 따라서 용융된 열가소성 수지가 유동하면서 이동한다.
여기에서, 열가소성 수지층(22)은 열가소성 수지를 용해한 것을 도포하고 건조시켜서 형성하고 있을 뿐, 연화점 이상의 열이 가해지고 있지 않기 때문에, 커패시터 소자(12)의 표면과 열가소성 수지층(22)의 밀착성은 충분하지 않고, 수지 두께도 불균일하게 되어 있다. 따라서, 외부 전극(20) 표면에 수지 두께가 얇은 부분이 존재한다. 여기에서, 리플로우 온도(reflow temperature)가 솔더 융점 이상이 되면, 수지 두께가 얇은 부분, 또는 전극 표면이 노출하고 있는 부분에서부터 외부 전극(20)과 솔더가 젖기 시작한다. 일단 솔더와 외부 전극(20)이 젖기 시작하면, 솔더의 젖어가는 힘 쪽이 강하기 때문에, 피복된 열가소성 수지는 솔더에 밀리는 것처럼 유동해서, 외부 전극(20)의 단부측으로 이동한다.
따라서, 솔더(34)에 접합된 부분을 제외하고, 적층 세라믹 커패시터(10)의 전면 및 솔더의 일부가 열가소성 수지층(22)으로 덮여진 실장 구조가 된다. 이 때, 솔더링시의 가열에 의해 열가소성 수지는 연화점 이상으로 가열되기 때문에, 솔더링 후 커패시터 소자(12) 표면에 젖어가는 열가소성 수지의 밀착성이 향상함과 아울러, 수지 두께도 균질하게 된다.
최근, 지구 환경 보호나 인체 보호를 목적으로 하여, 전기 제품이나 전자 부품에 포함되는 환경 부하 물질의 저감에 대한 검토가 행해지고 있는데, 그 하나로 기판에의 실장에 사용되는 솔더 합금의 무연화(無鉛化)가 있다. 무연 솔더 합금으로서는, 플로우 솔더링용으로서 Sn－Ag계, Sn－Ag－Cu계, Sn－Cu계 합금이 채용되며, 리플로우 솔더링용으로서 Sn－Ag계, Sn－Ag－Cu계, Sn－Ag－Bi계, Sn－Zn계 합금이 채용되고 있다. 그러나, 이들 솔더 합금은 종래의 Sn－Pb계 합금에 비하여, 솔더 젖음성이 뒤떨어지기 때문에, 외부 전극(20)의 표면이 산화하면, 실장 불량이발생할 가능성이 있다.
그러나, 이 적층 세라믹 커패시터(10)에서는, 솔더링시에 있어서, 용융한 솔더 합금이 외부 전극(20)에 젖어서 퍼져갈 때까지의 동안에, 열가소성 수지에 의해 외부 전극(20)이 덮여져 있다. 이 동안에, 외부 전극(20)은 대기와 차단된 상태에 있기 때문에, 대기중의 산소에 의해, 외부 전극(20)이 산화되기 어렵다. 요컨대, 열가소성 수지층(22)은 플럭스(flux)의 비히클로서의 작용도 겸비하고 있다. 열가소성 수지가 갖는 외부 전극(20)의 부식 방지 효과로서는, 특히 외부 전극 표면에서의 산화물 또는 수산화물의 생성을 억제할 수 있다. 이와 같이, 외부 전극(20)의 표면이 청정한 상태로 유지되어 있으면, 솔더링시에 솔더 합금의 Sn성분과의 젖음이 억제되지 않고 상호 확산이 진행된다. 특히, 이 적층 세라믹 커패시터(10)를 고습도 환경하에 방치한 경우에 있어서도, 수지 피막의 외부 전극 표면 보호 효과에 의해, 외부 전극 최표면의 화학 상태는 경시 변화하지 않는다.
이와 같이, 커패시터 소자(12)의 전면을 열가소성 수지층(22)으로 피복함으로써, 외부 전극(20)의 표면의 내환경성 및 솔더링시의 산화 방지 효과를 얻을 수 있으며, 청정한 전극 표면을 유지하는 것이 가능해진다. 그 때문에, 외부 전극(20)의 솔더 젖음성을 양호하게 유지할 수 있으며, 안정된 솔더링성을 얻을 수 있다. 이러한 기능을 얻기 위해서는, 솔더링시의 가열(250℃)에 의해 열가소성 수지가 유동할 필요가 있기 때문에, 열가소성 수지의 융점은 200℃ 이상인 것이 바람직하다. 한편, 융점이 솔더링 온도보다도 높은 경우라도, 유리 전이 온도나 연화점이 충분히 낮으면, 수지의 유동성은 얻어진다. 또한, 우수한 내환경성을 유지하기 위해서는, 열가소성 수지층(22)의 흡수율은 0.5%(24시간) 이하인 것이 바람직하다.
또한, 이 적층 세라믹 커패시터(10)에서는, 솔더링시의 열에 의해 열가소성 수지층(22)이 용융되고, 외부 전극(20)의 넓은 부분에서 솔더링되기 때문에, 솔더링시에 있어서의 툼스톤 현상 등을 방지할 수 있다. 또한, 기판(30)에 적층 세라믹 커패시터(10)를 실장했을 때, 솔더(34) 부분을 제외하고, 전면이 열가소성 수지층(22)으로 피복되어 있기 때문에, 2개의 외부 전극(20)간에 있어서의 표면 리크를 억제할 수 있다. 그 때문에, 이러한 실장 구조로 하는 것이 가능함으로써, 높은 내전압 특성을 확보할 수 있다.
한편, 열가소성 수지층(22)의 두께가 1.0㎛ 미만인 경우, 내후성 중에서 특히 내습성이 저하한다. 이것은, 수지 피막 두께가 너무 얇으면, 고습도 환경하에 있어서는, 수지 피막을 통과하는 물의 양이 증가하기 때문이다. 수지 피막을 통과한 수분이 외부 전극(20)에까지 도달하면, 외부 전극(20)에 산화물이나 수산화물의 층이 생성한다. 이와 같이, 외부 전극(20)의 표면에 있어서의 청정함을 잃어버리면, 융용 솔더 합금과의 젖음성이 저하하여, 안정된 솔더링성을 얻을 수 없다.
또한, 열가소성 수지층(22)의 두께가 50㎛를 넘는 경우, 내후성은 우수하지만, 수지 피막이 두껍기 때문에, 솔더링시에 있어서의 수지의 유동성이 저하한다. 수지의 유동성이 저하하면, 용융 솔더 합금과 외부 전극(20)의 접촉을 저해해서, 솔더 합금이 외부 전극(20)에 대하여 젖지 않거나, 젖음 개시 시간의 변동을 일으켜서, 안정된 솔더링성을 얻을 수 없다. 그 결과, 2개의 외부 전극(20) 사이에 솔더 젖음 개시 시간차가 발생하여, 소형 부품에서는 툼스톤 현상이 일어나거나, 위치 어긋남 등의 솔더링 불량이 발생한다. 또한, 정상적인 필릿(fillet)이 형성되지 않으며, 전기적ㆍ기계적 접합 신뢰성의 저하를 초래한다. 따라서, 열가소성 수지층(22)의 두께는 1.0㎛ 이상, 50㎛ 이하인 것이 바람직하다.
또한, 적층 세라믹 전자 부품의 사용 환경 및 작동시에 있어서의 전자 부품 자신의 온도는 상온보다 높은 경우가 많고, 그 중에는 제품 보증 온도가 100℃를 넘는 것도 있다. 이러한 사용 환경에서는 열가소성 수지층(22)의 박리나 용해 등의 열화가 일어나기 쉬워지기 때문에, 수지 피막에는 열에 대한 내구성이 요구된다. 또한, 수지 피막으로 덮여진 전자 부품이 다른 부품 또는 기판 등에 부착하지 않도록, 수지 피막은 비점착성일 필요가 있다. 또한, 실장시의 플럭스 등의 유기 용제에 의해 수지 피막이 용해하지 않으며, 높은 전기 절연성을 유지할 필요가 있다.
이러한 기능을 실현하기 위하여, 열가소성 수지층(22)의 재료로서, 적어도 모노플루오로에틸렌, 디플루오로에틸렌, 트리플루오로에틸렌, 테트라플루오로에틸렌 중 어느 하나를 쇄상 골격중에 포함하는 공중합체가 사용된다. 불소를 포함하는 상기 골격의 공중합체 분자중에서는, 수지의 표면 에너지가 작기 때문에, 그 피착체에 높은 응집 에너지를 갖는 유기 용제나 물 등이 도포되더라도 큰 접촉각을 갖는다. 따라서, 다른 고분자 수지에 비하여 접착하기 어렵고, 또한 용해되지 않기 때문에, 다른 고분자 수지에 비하여 내약품성을 포함하여 내구성이 우수하다. 그 결과, 칩끼리가 부착하여 작업성이 저하하는 일이 없다. 또한, 수지 피막의 내구성이 높기 때문에, 외부 전극을 포함한 적층체를 양호한 상태로 유지할 수 있다. 또한, 불소계 수지의 융점은 320℃정도로, 솔더링 온도(250℃)보다도 높지만, 유리전이점이 120∼150℃정도이기 때문에, 충분한 유동성이 얻어진다.
그에 비하여, 일반적인 고분자 수지에서는, 온도 상승에 따라 유기 고분자쇄의 운동 에너지가 높아지기 때문에, 수지 피막 내부에 수분 등이 투과하기 쉬워진다. 그 때문에, 수지 피막 내부에까지 수분이 침투하기 쉬워져서, 피막 내부로부터의 열화가 진행되기 쉬워서 내구성이 떨어진다. 수지 피막 내부에까지 수분 등이 침투하면, 외부 전극 표면의 청정함을 유지하기 어려워지기 때문에, 본 발명의 적층 세라믹 전자 부품에 비하여 안정된 솔더링성을 얻을 수 없다. 또한, 통상의 고분자 수지는 플럭스에 사용되는 알코올류 등의 유기 용제에 용해하기 쉽다. 그 때문에, 솔더링시나 솔더링 후에 플럭스 잔사(殘渣)를 세정했을 때에 용해 박리하기 쉽다. 부분적으로라도 수지 피막이 박리한 경우, 수지 피막의 효과는 없으며, 기판 실장 후의 상태에서 내환경성의 효과가 없는 것은 명백하다. 또한, 2개의 외부 전극 사이에서 수지 피막이 박리하면, 내전압성의 효과도 얻어지지 않는다. 열가소성 수지층(22)의 재료로서, 상술과 같은 불소를 포함하는 공중합체를 사용함으로써, 이들 문제를 해결할 수 있다.
한편, 적층 세라믹 커패시터(10)의 구조로서는, 도 4에 나타내는 바와 같이, 복수의 내부 전극(24)이 기체(14) 내에서 대향하며, 인접하는 것이 기체(14)의 대향 단면에 인출된 구조를 갖는 것이어도 된다. 이와 같이, 커패시터 소자(12)의 구조에 관계없이, 커패시터 소자(12)의 전면이 열가소성 수지층(22)으로 피복됨으로써, 본 발명의 효과를 얻을 수 있다. 한편, 지금까지 적층 세라믹 커패시터에 대하여 설명하였으나, 본 발명은 이것에 한정되는 것이 아니며, 예를 들면 적층 서미스터, 적층 인덕터 등의 적층 세라믹 전자 부품에 적용한 경우에도, 동일한 효과를 얻을 수 있다.
이와 같이, 본 발명의 적층 세라믹 전자 부품에서는, 열가소성 수지층이 형성되어 있음으로써, 기판 등에 실장하기 전에 있어서 내후성을 갖는다. 그 때문에, 외부 전극의 청정함을 유지할 수 있으며, 양호한 솔더 젖음성을 얻을 수 있다. 따라서, 무연 솔더를 사용한 경우에 있어서도, 양호한 솔더링성을 확보할 수 있다. 또한, 기판 실장 후에 있어서도, 솔더링 부분을 제외한 전면에 열가소성 수지층이 존재하기 때문에, 내후성을 유지할 수 있다. 또한, 기판 실장 후에 외부 전극 사이에 열가소성 수지층이 존재하기 때문에, 양호한 내전압성을 확보할 수 있다.
<실시예 1>
적층 세라믹 전자 부품의 일례로서, 적층 세라믹 커패시터를 제작하였다. 우선, 유전체 세라믹 원료를 사용하여 세라믹 슬러리를 형성하고, 이 세라믹 슬러리를 사용하여, PET 필름상에 두께 20.0㎛의 세라믹 그린시트를 형성하였다. 이 세라믹 그린시트상에, 인쇄 면적 중에 칩이 수천개 얻어지는 내부 전극용의 패턴을 사용하여, 소성 후의 금속 두께가 1.0㎛가 되도록 Ni 내부 전극 페이스트를 인쇄하였다.
Ni 내부 전극 페이스트를 인쇄한 세라믹 그린시트를 건조하고, 소정 매수 적층하며, 소정의 조건에서 가압한 후, 소정의 사이즈로 컷트하였다. 그리고, 최종적으로 얻어지는 정전용량의 목표값이 1000pF가 되도록 하여, 적층 세라믹 커패시터의 그린 칩을 형성하였다. 이들 그린 칩을 소정의 온도에서 소성하여, 세라믹층과내부 전극을 갖는 기체를 형성하였다. 또한, 내부 전극이 노출된 기체의 단면에, Cu 전극을 베이킹한 후, Ni, Sn의 습식 도금을 실시하여, 길이×폭×높이가 3.2×1.6×1.6㎜인 커패시터 소자를 제작하였다.
열가소성 수지를 유기 용제에 용해시킨 용액 속에 커패시터 소자를 침지하고, 오븐 안에서 건조시켜서, 커패시터 소자의 표면에 열가소성 수지층을 형성하였다. 열가소성 수지층의 두께는 유기 용제에 용해하는 수지 비율에 의해 조정하였다. 이렇게 해서 얻어진 적층 세라믹 커패시터의 예를 표 1에 나타낸다.
시료 번호 수지 종류 수지 피막 두께(㎛)
1 모노플루오로에틸렌 28.3
2 디플루오로에틸렌 43.2
3 트리플루오로에틸렌 11.4
4 테트라플루오로에틸렌 1.3
5 테트라플루오로에틸렌 26.7
6 테트라플루오로에틸렌 49.6
7 테트라플루오로에틸렌 0.2
8 테트라플루오로에틸렌 78.5
9 아크릴 28.1
10 알키드 37.6
11 폴리우레탄 40.2
12 수지 피막 없음 -
표 1에 나타낸 적층 세라믹 커패시터를 온도 60℃, 상대 습도 95%R.H.로 설정한 항온고습조(constant-temperature high-humidity bath) 내에 6시간 방치한 후, 웨팅 밸런스(wetting balance)법에 의해 솔더 젖음성 시험을 행하여, 샘플수 10개로 솔더 젖음 속도의 지표가 되는 제로 크로스 타임(zero-cross time)을 측정하였다. 측정 조건은 솔더링 온도 250℃, 솔더링 시간 10초, 예열 온도 100℃, 예열 시간 30초이다. 솔더 합금에는, 무연 솔더 합금으로서 대표적인 Sn－3.5Ag－0.5Cu(중량%)를 사용하고, 플럭스에는 R타입을 사용하였다. 또한, 마찬가지로, 항온고습조 내에 적층 세라믹 커패시터를 방치한 후, 표 2에 나타내는 프로파일로 샘플수 1000개로 리플로우(reflow) 실장 평가, 플로우(flow) 실장 평가를 행하고, 솔더링 후의 필릿 형상 관찰과, 리플로우 실장과 플로우 실장에 있어서의 솔더링 불량률을 산출하였다.
그리고, 솔더 젖음성 시험에 의한 제로 크로스 타임과, 리플로우 실장 평가, 플로우 실장 평가에 의한 필릿 형상 및 솔더링 불량률을 표 3에 나타내었다. 한편, 표 3의 필릿 형상에 있어서, 필릿 형상이 양호한 것에 ○표를 붙이고, 필릿 형상이 불량인 것에 △표를 붙이며, 필릿이 형성되지 않았던 것에 ×표를 붙였다.
솔더링 방식 예열 조건 본가열 조건 솔더 합금 플럭스
리플로우 솔더링(적외선 방식) 100→150℃60초 210℃∼235℃30초 Sn－3.5Ag－0.5Cu RMA
플로우 솔더링(더블 웨이브) 실온→150℃45초 260℃5초 Sn－3.5Ag－0.5Cu RMA
시료 번호 제로 크로스 타임(초) 리플로우 실장필릿 형상 플로우 실장필릿 형상 솔더링 불량률(%) 종합 판정
1 1.6 ○ ○ 0.0 ○
2 2.2 ○ ○ 0.0 ○
3 1.5 ○ ○ 0.0 ○
4 1.2 ○ ○ 0.0 ○
5 1.6 ○ ○ 0.0 ○
6 2.5 ○ ○ 0.0 ○
7 3.1 △ △ 5.2 ×
8 4.0 ○ △ 3.5 ×
9 3.8 △ △ 12.4 ×
10 3.7 △ △ 21.2 ×
11 3.8 △ △ 18.6 ×
12 5이상 × × 100 ×
우선, 제로 크로스 타임에 대하여, 수지 피막을 형성하고 있지 않은 시료 12에서는, 수분에 의해 외부 전극 표면이 부식하고, 전혀 솔더가 젖지 않았다. 한편, 본 발명의 범위내에 있는 시료 1∼6에 대해서는, 모두 제로 크로스 타임이 3초이내이며, 신속한 솔더 젖음성을 나타내었다.
시료 7, 8은 본 발명의 열가소성 수지층을 형성하고 있으나, 수지 피막의 두께가 본 발명의 범위외이기 때문에, 제로 크로스 타임이 3초 이상으로 젖음성의 저하가 확인되었다. 시료 7은 수지 피막 두께가 1.0㎛ 이하로 얇기 때문에, 습중(濕中) 방치시에 수분이 수지 피막 내부까지 부분적으로 투과한다. 이러한 수분의 침입에 의해, 외부 전극 표면에 수산화물 또는 산화물의 층이 생성하므로, 전극 표면의 청정함을 유지할 수 없다. 그 때문에, 솔더 합금과의 젖음성이 저하되어, 솔더가 젖지 않는 등의 솔더링 불량이 발생하기 쉬워진다.
시료 8에서는, 수지 피막 두께가 50㎛ 이상으로 두꺼워서, 습중 방치시에 수지 피막 안으로의 수분의 투과는 없다. 그러나, 솔더링시의 열에 의해 용융한 수지 피막의 유동성이 나쁘기 때문에, 외부 전극과 용융 솔더 합금이 접촉하기 어려워져서, 솔더 젖음 시간이 늦어지고 있다. 이와 같이, 수지 피막 두께가 두꺼운 경우, 내환경성은 양호하고 전극 표면의 청정함은 유지되지만, 다른 물리적 요인에 의해 솔더 젖음성이 저하된다.
또한, 본 발명과 같이 불소를 포함하는 골격을 갖고 있지 않은 시료 9∼11의 제로 크로스 타임은 3.7∼3.8초였다. 시료 1∼6과 비교하면, 솔더 젖음성이 뒤떨어지고 있으나, 수지 피막을 형성하고 있지 않은 시료 12에 비하면 양호한 젖음성을 나타내고 있다. 시료 9∼11에서는, 수지 피막의 내습성이 시료 1∼8에 비하여 나쁘기 때문에, 전극 표면의 청정함이 유지되지 않고, 솔더 젖음성이 저하된 결과가 되었다, 따라서, 안정된 솔더링성을 얻기 위해서는, 외부 전극을 포함하는 적층체 전면을 피복하는 수지 성분으로서, 불소를 포함하는 모노플루오로에틸렌, 디플루오로에틸렌, 트리플루오로에틸렌, 테트라플루오로에틸렌 중 어느 하나를 쇄상 골격중에 포함하는 공중합체를 사용하는 것이 바람직하다. 또한, 수지 피막의 두께는 1.0㎛ 이상, 50㎛ 이하로 제어하는 것이 바람직하다.
다음으로, 습중 방치 후의 적층 세라믹 커패시터를 리플로우 실장 및 플로우 실장했을 때의 솔더링 상태에 대하여 서술한다. 우선, 수지가 피복되어 있지 않은 시료 12에서는, 외부 전극 표면이 부식하고 있기 때문에, 전극에 대하여 솔더가 젖지 않았다. 그 때문에, 리플로우 실장, 플로우 실장 모두 정상적인 필릿이 형성되지 않았으며, 솔더링 불량률은 100%였다.
본 발명의 수지 피막을 형성한 시료 1∼6에서는, 리플로우 실장, 플로우 실장 모두 솔더링 불량이 없고, 정상적인 필릿이 형성되어 있었다. 습중 방치 후에있어서도 양호한 솔더링성이 얻어지고 있으며, 생산 효율 좋게 적층 세라믹 전자 부품의 기판 실장을 행할 수 있다. 또한, 수지 피막의 내용제성도 우수하며, 플럭스의 용제 성분에 의해 수지 피막이 용해되는 일이 없고, 회로 기판에의 실장 후도 솔더링부 이외의 부분에서는 양호한 피복 상태에 있어, 전자 부품의 높은 절연성이 유지된다.
한편, 시료 7, 8에서는, 실장 후에 솔더링 불량이 확인되었다. 시료 7에서는 수지 피막 두께가 얇기 때문에, 시료 8에서는 수지 피막이 두꺼워서 가열 용융시의 유동성이 나쁘기 때문에, 플로우 실장시에 솔더링 불량이 발생하였다. 플로우 실장에서는, 단시간에 외부 전극부의 수지 피막이 유동할 필요가 있으나, 시료 8과 같이 수지 피막이 두꺼우면 외부 전극과 솔더 합금의 젖음이 저해된다. 그 결과, 외부 전극 표면의 청정함은 유지되고 있지만, 젖지 않음 또는 필릿의 형상이 불충분한 솔더링 불량이 발생하였다. 반대로, 예열, 본가열 시간이 모두 긴 리플로우 실장에서는, 용융 솔더와 접촉하는 시간이 충분히 있기 때문에, 수지 피막이 두꺼운 경우라도 양호한 솔더 젖음성이 얻어져서, 양호한 필릿이 형성되어 있었다. 시료 9∼11은 수지 피막의 내습성이 다른 시료에 비하여 뒤떨어지기 때문에, 부분적인 젖지 않음이 발생하였다.
본 발명에 따르면, 적층 세라믹 전자 부품의 전면에 열가소성 수지층이 형성되어 있음으로써, 외부 전극을 청정(淸淨)하게 유지할 수 있기 때문에, 외부 전극과 솔더 합금 사이에서 양호한 젖음성(wettability)을 확보할 수 있다. 그 때문에,솔더 젖음성이 나쁜 무연(無鉛) 솔더 합금을 사용한 경우라도, 안정된 솔더링성을 얻을 수 있다. 그 결과, 솔더링 불량을 방지할 수 있으며, 생산 효율 좋게 적층 세라믹 전자 부품을 회로 기판에 실장할 수 있다.
또한, 적층 세라믹 전자 부품을 회로 기판에 실장할 때에, 열에 의해 열가소성 수지층이 용융되어서, 유동하면서 이동하여, 솔더링이 행해진다. 그리고, 실장 후에 있어서는, 적층 세라믹 전자 부품의 솔더링부를 제외한 전면에 열가소성 수지층이 존재하기 때문에, 외부 전극간의 표면 리크(surface leakage)를 억제할 수 있으며, 높은 내전압 특성을 확보할 수 있다.

Claims (4)

  1. 기판상의 전극에 적층 세라믹 전자 부품의 외부 전극이 솔더링된 적층 세라믹 전자 부품의 실장 구조로서,
    상기 솔더링부를 제외한 상기 적층 세라믹 전자 부품의 전면, 및 솔더의 일부가 열가소성 수지로 피복된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 구조.
  2. 적층 세라믹 전자 부품의 외부 전극을 기판상의 전극에 솔더링함으로써, 상기 적층 세라믹 전자 부품을 상기 기판상에 실장하는 적층 세라믹 전자 부품의 실장 방법으로서,
    상기 적층 세라믹 전자 부품의 전면에 열가소성 수지층이 형성되고, 솔더링시의 열에 의해 상기 열가소성 수지층을 용융하며, 솔더링 부분의 상기 열가소성 수지를 이동시킴으로써 상기 외부 전극과 상기 기판의 전극을 솔더링하는 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 방법.
  3. 세라믹 기체(基體)에 외부 전극이 형성된 전자 소자와, 상기 전자 소자의 전면에 형성되는 열가소성 수지층을 포함하는 적층 세라믹 전자 부품으로서,
    상기 열가소성 수지층은 적어도 모노플루오로에틸렌(monofluoroethylene), 디플루오로에틸렌(difluoroethylene), 트리플루오로에틸렌(trifluoroethylene), 테트라플루오로에틸렌(tetrafluoroethylene) 중 어느 하나를 쇄상(鎖狀) 골격중에 포함하는 공중합체인 것을 특징으로 하는 적층 세라믹 전자 부품.
  4. 제 3 항에 있어서, 상기 열가소성 수지층의 두께는 1.0㎛ 이상, 50㎛ 이하인 것을 특징으로 하는 적층 세라믹 전자 부품.
KR1020040037201A 2003-05-27 2004-05-25 적층 세라믹 전자 부품과 그 실장 구조 및 실장 방법 KR100610493B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003148929 2003-05-27
JPJP-P-2003-00148929 2003-05-27
JP2004036089A JP4093188B2 (ja) 2003-05-27 2004-02-13 積層セラミック電子部品とその実装構造および実装方法
JPJP-P-2004-00036089 2004-02-13

Publications (2)

Publication Number Publication Date
KR20040102326A true KR20040102326A (ko) 2004-12-04
KR100610493B1 KR100610493B1 (ko) 2006-08-08

Family

ID=33455546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037201A KR100610493B1 (ko) 2003-05-27 2004-05-25 적층 세라믹 전자 부품과 그 실장 구조 및 실장 방법

Country Status (5)

Country Link
US (1) US6903919B2 (ko)
JP (1) JP4093188B2 (ko)
KR (1) KR100610493B1 (ko)
CN (1) CN100521001C (ko)
TW (1) TWI234791B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011735B1 (ko) * 2006-01-16 2011-02-07 히타치 긴조쿠 가부시키가이샤 솔더 합금, 솔더 볼 및 그것을 사용한 솔더 접합부
US8681475B2 (en) 2011-08-22 2014-03-25 Samsung Electro-Mechancis Co., Ltd. Mounting structure of circuit board having multi-layered ceramic capacitor thereon
KR20170110467A (ko) * 2016-03-23 2017-10-11 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20170113108A (ko) * 2016-03-25 2017-10-12 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
KR20180024971A (ko) * 2016-08-31 2018-03-08 주식회사 엘지화학 Ｐｃｂ 어셈블리 컨포멀 코팅 방법

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050252681A1 (en) * 2004-05-12 2005-11-17 Runyon Ronnie J Microelectronic assembly having variable thickness solder joint
TW200630008A (en) * 2005-02-04 2006-08-16 Ind Tech Res Inst Switch design for wireless communication
JP4747604B2 (ja) * 2005-02-18 2011-08-17 Ｔｄｋ株式会社 セラミック電子部品
JP2006245049A (ja) * 2005-02-28 2006-09-14 Tdk Corp 電子部品及び電子機器
US7336475B2 (en) * 2006-02-22 2008-02-26 Vishay Vitramon, Inc. High voltage capacitors
DE102006022748B4 (de) * 2006-05-12 2019-01-17 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung
US20080174931A1 (en) * 2007-01-18 2008-07-24 Skamser Daniel J Vertical electrode layer design to minimize flex cracks in capacitors
DE102007015457B4 (de) * 2007-03-30 2009-07-09 Siemens Ag Piezoelektrisches Bauteil mit Sicherheitsschicht, Verfahren zu dessen Herstellung und Verwendung
US7545626B1 (en) * 2008-03-12 2009-06-09 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor
CN101477893B (zh) * 2009-01-23 2011-02-16 华为技术有限公司 一种陶瓷电容器及其制造方法
US9472342B2 (en) 2010-05-26 2016-10-18 Kemet Electronics Corporation Leadless multi-layered ceramic capacitor stacks
US8902565B2 (en) * 2010-05-26 2014-12-02 Kemet Electronics Corporation Electronic component termination and assembly by means of transient liquid phase sintering and polymer solder pastes
US9881744B2 (en) 2010-05-26 2018-01-30 Kemet Electronics Corporation Electronic component termination and assembly by means of transient liquid phase sintering metalurgical bonds
US10381162B2 (en) 2010-05-26 2019-08-13 Kemet Electronics Corporation Leadless stack comprising multiple components
US9748043B2 (en) 2010-05-26 2017-08-29 Kemet Electronics Corporation Method of improving electromechanical integrity of cathode coating to cathode termination interfaces in solid electrolytic capacitors
US8363382B2 (en) * 2011-02-10 2013-01-29 Sfi Electronics Technology Inc. Structure of multilayer ceramic device
WO2012132726A1 (ja) * 2011-03-29 2012-10-04 株式会社 村田製作所 電子部品
US20120263978A1 (en) * 2011-04-14 2012-10-18 Chung-Hsiung Wang Energy storage device and method of manufacturing the same
JP5459445B2 (ja) * 2011-07-11 2014-04-02 株式会社村田製作所 電子部品
JP2013026392A (ja) * 2011-07-20 2013-02-04 Tdk Corp 電子部品及び電子部品の製造方法
JP5360158B2 (ja) * 2011-08-05 2013-12-04 株式会社村田製作所 チップ部品構造体
JP5472230B2 (ja) * 2011-08-10 2014-04-16 株式会社村田製作所 チップ部品構造体及び製造方法
KR20130023612A (ko) * 2011-08-29 2013-03-08 삼성전기주식회사 적층 세라믹 전자부품
JP2013058558A (ja) 2011-09-07 2013-03-28 Tdk Corp 電子部品
KR101503967B1 (ko) * 2011-12-08 2015-03-19 삼성전기주식회사 적층형 인덕터 및 그 제조방법
KR101792268B1 (ko) * 2012-03-13 2017-11-01 삼성전기주식회사 적층 세라믹 전자 부품
KR20130106120A (ko) * 2012-03-19 2013-09-27 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
CN104254895B (zh) * 2012-05-02 2018-05-04 株式会社村田制作所 电子元器件
JP5664597B2 (ja) * 2012-06-12 2015-02-04 株式会社村田製作所 実装構造及び実装方法
KR101872531B1 (ko) * 2012-07-04 2018-06-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR102004761B1 (ko) * 2012-09-26 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101444534B1 (ko) * 2012-09-27 2014-09-24 삼성전기주식회사 적층 세라믹 전자 부품
KR101422926B1 (ko) * 2012-10-26 2014-07-23 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR101412950B1 (ko) * 2012-11-07 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터
KR101422929B1 (ko) * 2012-11-07 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
CN104937684B (zh) * 2012-11-26 2017-09-22 凯米特电子公司 无引线多层陶瓷电容器堆叠
JP6070930B2 (ja) * 2012-12-03 2017-02-01 株式会社村田製作所 電子部品
KR101452067B1 (ko) 2012-12-14 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101452074B1 (ko) 2012-12-27 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102086480B1 (ko) * 2013-01-02 2020-03-09 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101548793B1 (ko) * 2013-01-14 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
JP6225503B2 (ja) * 2013-06-20 2017-11-08 Tdk株式会社 電子部品
WO2015019644A1 (ja) * 2013-08-08 2015-02-12 株式会社村田製作所 電子部品およびその製造方法
KR101983146B1 (ko) * 2013-08-14 2019-05-28 삼성전기주식회사 칩 전자부품
JP6357740B2 (ja) * 2013-08-27 2018-07-18 Tdk株式会社 セラミック電子部品
JP6229371B2 (ja) * 2013-08-27 2017-11-15 Tdk株式会社 セラミック電子部品
JP6343901B2 (ja) * 2013-10-11 2018-06-20 Tdk株式会社 貫通コンデンサ
JP2015111652A (ja) * 2013-10-31 2015-06-18 株式会社村田製作所 電子部品
KR101477430B1 (ko) * 2013-12-30 2014-12-29 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품의 실장 기판
JP6428764B2 (ja) * 2014-04-02 2018-11-28 株式会社村田製作所 チップ型電子部品
JP6375669B2 (ja) * 2014-04-03 2018-08-22 株式会社村田製作所 電子部品の製造方法
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
US20150364253A1 (en) * 2014-06-12 2015-12-17 Apple Inc. Heel fillet capacitor with noise reduction
US9997295B2 (en) * 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
JP6156345B2 (ja) 2014-12-10 2017-07-05 株式会社村田製作所 電子部品及びその製造方法
KR20160098780A (ko) * 2015-02-11 2016-08-19 삼성전기주식회사 전자부품 및 전자부품의 실장 기판
US20160276303A1 (en) 2015-03-17 2016-09-22 E I Du Pont De Nemours And Company Electronic component
JP6592923B2 (ja) * 2015-03-20 2019-10-23 株式会社村田製作所 電子部品およびその製造方法
JP6314922B2 (ja) * 2015-06-25 2018-04-25 Tdk株式会社 電子部品
CN105047573B (zh) * 2015-06-30 2018-07-17 通富微电子股份有限公司 一种半导体封装打线工艺中焊锡防腐蚀的处理方法
CN106847500A (zh) * 2015-12-05 2017-06-13 佛山市南海区欣源电子有限公司 一种铜板水冷却的谐振电容器
JP6233397B2 (ja) * 2015-12-16 2017-11-22 Tdk株式会社 セラミック電子部品のはんだ実装構造
KR102538909B1 (ko) * 2016-01-14 2023-06-01 삼성전기주식회사 적층 전자부품 및 적층 전자부품의 제조방법
JP6672871B2 (ja) * 2016-02-19 2020-03-25 Tdk株式会社 電子部品の実装構造
JP6512139B2 (ja) * 2016-03-04 2019-05-15 株式会社村田製作所 電子部品の実装構造及びその電子部品の製造方法
JP6421138B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6350598B2 (ja) * 2016-06-10 2018-07-04 Tdk株式会社 電子部品
KR101823246B1 (ko) 2016-06-21 2018-01-29 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6778535B2 (ja) * 2016-07-25 2020-11-04 太陽誘電株式会社 積層セラミックコンデンサ
KR101981466B1 (ko) * 2016-09-08 2019-05-24 주식회사 모다이노칩 파워 인덕터
JP2018041931A (ja) * 2016-09-09 2018-03-15 株式会社村田製作所 複合電子部品
JP7051283B2 (ja) * 2016-10-17 2022-04-11 太陽誘電株式会社 積層セラミックコンデンサ
KR20180057105A (ko) * 2016-11-21 2018-05-30 삼성전기주식회사 커패시터 및 그 제조 방법
JP6489156B2 (ja) * 2017-06-01 2019-03-27 株式会社村田製作所 電子部品及びその製造方法
WO2020095813A1 (ja) * 2018-11-08 2020-05-14 株式会社村田製作所 セラミック電子部品
DE102020107286A1 (de) * 2019-03-28 2020-10-01 Taiyo Yuden Co., Ltd. Mehrschichtiger Keramikkondensator und Verfahren zu dessen Herstellung
KR20190116114A (ko) * 2019-06-24 2019-10-14 삼성전기주식회사 전자 부품
KR102283080B1 (ko) * 2019-12-30 2021-07-30 삼성전기주식회사 전자 부품
KR20220041508A (ko) * 2020-09-25 2022-04-01 삼성전기주식회사 코일 부품
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20220096781A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
JP2022142214A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142213A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
CN113725003B (zh) * 2021-08-19 2022-11-15 广东风华高新科技股份有限公司 一种多层陶瓷电容器端电极结构及其制备方法
KR20230079891A (ko) * 2021-11-29 2023-06-07 삼성전기주식회사 세라믹 전자부품

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324048B1 (en) * 1998-03-04 2001-11-27 Avx Corporation Ultra-small capacitor array
JP3376970B2 (ja) * 1999-09-08 2003-02-17 株式会社村田製作所 セラミック電子部品
JP3528749B2 (ja) * 2000-03-17 2004-05-24 株式会社村田製作所 積層セラミックコンデンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011735B1 (ko) * 2006-01-16 2011-02-07 히타치 긴조쿠 가부시키가이샤 솔더 합금, 솔더 볼 및 그것을 사용한 솔더 접합부
US8681475B2 (en) 2011-08-22 2014-03-25 Samsung Electro-Mechancis Co., Ltd. Mounting structure of circuit board having multi-layered ceramic capacitor thereon
KR20170110467A (ko) * 2016-03-23 2017-10-11 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20170113108A (ko) * 2016-03-25 2017-10-12 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
KR20180024971A (ko) * 2016-08-31 2018-03-08 주식회사 엘지화학 Ｐｃｂ 어셈블리 컨포멀 코팅 방법

Also Published As

Publication number Publication date
US20040240146A1 (en) 2004-12-02
CN100521001C (zh) 2009-07-29
KR100610493B1 (ko) 2006-08-08
JP4093188B2 (ja) 2008-06-04
TW200426865A (en) 2004-12-01
CN1574129A (zh) 2005-02-02
JP2005012167A (ja) 2005-01-13
US6903919B2 (en) 2005-06-07
TWI234791B (en) 2005-06-21

Similar Documents

Publication Publication Date Title
KR100610493B1 (ko) 적층 세라믹 전자 부품과 그 실장 구조 및 실장 방법
US9949378B2 (en) Electrical devices with solder dam
JP5477476B2 (ja) チップ型セラミック電子部品およびその製造方法
CA1213073A (en) Method of manufacturing printed wiring boards
TWI592960B (zh) A method of forming a bonded structure of an electronic component, an electronic component, and an object to be bonded
EP1705675A2 (en) Electronic component and electronic device
JP5353839B2 (ja) 電子部品
WO2007052652A1 (ja) 固体電解コンデンサ及びその製造方法
Yu et al. Electrochemical migration of lead free solder joints
US20020109575A1 (en) Ceramic chip-type device having glass coating film and fabricating method thereof
US9320146B2 (en) Electronic circuit module component
WO2019232162A1 (en) Fluxes effective in suppressing non-wet-open at bga assembly
JP2007141881A (ja) サーミスタの電極構造
JPH0394409A (ja) 電子部品と電極ペーストおよび端子電極の形成方法
JP2003109838A (ja) セラミック電子部品
US20240164016A1 (en) Systems and methods for additive manufacturing of electronics
US20240153678A1 (en) Chip component and chip component production method
JPH08236387A (ja) 面実装電子部品とその製造方法
JP4544798B2 (ja) 電子部品の組み立て検査方法、該方法を用いて製造した電子回路基板および電子機器
JP7372813B2 (ja) チップ部品
JP2003163135A (ja) 積層チップ部品
KR100400606B1 (ko) 저융점 무연솔더 도금층을 이용한 2중 프리코팅 기판 및그 제조방법
JPH01128501A (ja) チップ型正特性サーミスタ
RU2263569C1 (ru) Флюс для низкотемпературной пайки
JP2015065331A (ja) セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 13