JP6428764B2 - チップ型電子部品 - Google Patents

Description

本発明は、誘電材料により形成されたチップ素体の内部に電極が形成されたチップ型電子部品に関する。

従来より、異種材料から成るセラミック層が積層されて成るチップ型電子部品が知られている。例えば、図６に示すように、特許文献１に記載のチップ型電子部品１００では、チップ素体１０１が、比較的誘電率が高い高誘電率セラミック層１０１ａと比較的誘電率が低い低誘電率セラミック層１０１ｂが積層された積層構造で形成されている。このとき、高誘電率セラミック層１０１ａが、上下に配置された低誘電率セラミック層１０１ｂに挟まれた構造となっており、高誘電率セラミック層１０１ａと上下の低誘電率セラミック層１０１ｂそれぞれとの境界に、内部電極１０２が形成されている。また、各内部電極１０２は、チップ素体１０１の側面に形成された外部電極１０３にそれぞれ接続されている。

このような構成のチップ型電子部品１００では、上下の内部電極１０２が、高誘電率セラミック層１０１ａを介して対向配置されているため、コンデンサを構成することができる。また、上記したチップ型電子部品１００でコンデンサを構成する場合、高誘電率セラミック層１０１ａと上下の内部電極１０２との間で所望の容量を設定することが考えられるが、上下の内部電極１０２とは異なる他の電極部材と、当該内部電極１０２との間で浮遊容量が発生する場合がある。このような場合には、所望の容量を得るのが難しいため、他の電極部材との不要な浮遊容量を防止する必要がある。

ここで、従来のチップ型電子部品１００では、高誘電率セラミック層１０１ａと上下の内部電極１０２とにより構成されるコンデンサ部の上下には、低誘電率セラミック層１０１ｂがそれぞれ配置されている。そのため、例えば、内部電極１０２と、チップ型電子部品１００を配線基板に実装した際の当該チップ型電子部品１００の真下に位置する配線基板の配線電極や、低誘電率セラミック層１０１ｂの内部に形成された他の内部電極との間の不要な浮遊容量を低減することができる。

特開２０１３−１３４９９９号公報（段落００７６、図６等参照）

しかしながら、上記した従来のチップ型電子部品１００では、内部電極１０２と、該内部電極１０２の上方側および下方側に配置される他の電極部材との間の不要な浮遊容量の低減、つまり、チップ型電子部品１００の厚み方向での他の電極部材との間の不要な浮遊容量を低減することができるが、当該厚み方向に直交する方向に配設された他の電極部材との間の不要な浮遊容量を防止するのが困難である。

本発明は、上記した課題に鑑みてなされたものであり、内部電極を有するチップ型電子部品において、その厚み方向に直交する方向に配設された他の電極部材と内部電極との間の浮遊容量を低減することにより、所望の特性を実現することができるチップ型電子部品を提供することを目的とする。

上記した目的を達成するために、本発明のチップ型電子部品は、基板に実装されるチップ型電子部品において、上面、下面および側面を有するチップ素体と、前記チップ素体の内部に形成された内部電極と、前記チップ素体よりも低い誘電率を有する絶縁材料で形成された被覆層と、前記チップ素体の前記側面に形成された複数の第１側面電極と、前記チップ素体の内部に形成された層間接続導体と、前記チップ素体の前記下面に形成されたランド電極とを備え、前記被覆層は、前記チップ素体の前記側面ついては、少なくとも一部を被覆し、前記チップ素体の前記上面および前記下面それぞれについては、少なくとも周端縁に囲まれた領域は被覆せず、前記複数の第１側面電極それぞれの少なくとも一部が、前記被覆層により覆われ、前記内部電極は、前記チップ素体の前記側面から露出して前記第１側面電極に接続し、前記層間接続導体は、前記内部電極と前記ランド電極とを接続することを特徴としている。

この場合、チップ素体の厚み方向に直交する該チップ素体の側面の少なくとも一部を被覆するように、チップ素体よりも低い誘電率を有する絶縁材料で形成された被覆層が設けられる。そのため、チップ素体の厚み方向に直交する方向において、チップ素体の内部に形成された内部電極と、被覆層の外側に配置された他の電極部材との間の不要な浮遊容量を低減でき、これにより、所望の特性を実現することができるチップ型電子部品を提供することができる。

また、チップ素体の厚み方向に直交する方向において、チップ素体の内部に形成された内部電極および各第１側面電極と、被覆層の外側に配置された他の電極部材との不要な浮遊容量を低減することができる。さらに、各第１側面電極それぞれの少なくとも一部が、被覆層により覆われているため、各第１側面電極を狭ピッチで配置しても、隣接する第１側面電極間の浮遊容量の低減を図ることができ、不要な浮遊容量を抑制することができる。

前記チップ素体の前記側面に形成された第２側面電極を備え、前記第２側面電極の少なくとも一部が、前記被覆層上に形成されていてもよい。この場合、第２側面電極の被覆層上に形成された部分と、チップ素体の内部に形成された内部電極との間に、チップ素体よりも誘電率が低い被覆層が介在することになるため、内部電極と第２側面電極との間に生じる不要な浮遊容量を低減することができる。

前記内部電極は、前記チップ素体の前記側面の前記被覆層に被覆された部分において、その端部が、前記チップ素体と前記被覆層との境界に達するように形成されていてもよい。内部電極の端部がチップ素体の側面から露出していると、チップ素体の側面に形成された電極やチップ素体の外部の導電部材と短絡するおそれがあるため、当該内部電極の形成に際し、その端部とチップ素体の側面との間に、加工ばらつきを加味したギャップが設定されるのが一般的である。そのため、このギャップを設定する分、チップ素体の内部の設計スペースが狭くなるという問題がある。

しかしながら、本発明は、チップ素体の側面に絶縁材料で形成された被覆層が設けられるため、チップ素体の側面の被覆層に被覆された部分において、内部電極の端部を、チップ素体と被覆層の境界に達するように形成しても、チップ素体の側面に形成された電極（例えば、第２側面電極）や外部の導電部材との短絡を防止することができる。したがって、内部電極を形成する際の前記ギャップの設定が不要になり、チップ素体の内部の設計スペースを広くすることができる。

また、内部電極の端部を、チップ素体と被覆層の境界に達するように形成した場合、例えば、被覆層上に形成された第２側面電極と内部電極との距離が近くなって、両者の間の浮遊容量が大きくなることが考えられるが、被覆層は、チップ素体よりも低い誘電率を有する材料で形成されるため、内部電極と第２側面電極との間に生じる不要な浮遊容量を低減することができる。

また、前記被覆層は、前記チップ素体の前記側面と、前記チップ素体の前記上面および前記下面それぞれとの境界部である角部を被覆して設けられていてもよい。このようにすると、外部からの衝撃が加わり易いチップ素体の角部が、被覆層により保護されるため、外部からの衝撃によりチップ型電子部品が破損するのを防止することができる。

本発明によれば、チップ素体の厚み方向に直交する該チップ素体の側面の少なくとも一部を被覆するように、チップ素体よりも低い誘電率を有する絶縁材料で形成された被覆層が設けられる。そのため、チップ素体の厚み方向に直交する方向において、チップ素体の内部に形成された内部電極と、被覆層の外側に配置された他の電極部材との間の不要な浮遊容量を低減でき、これにより、所望の特性を実現することができるチップ型電子部品を提供することができる。

本発明の第１実施形態にかかるチップ型電子部品の断面図である。 図１のチップ型電子部品の斜視図である。 本発明の第２実施形態にかかるチップ型電子部品の断面図である。 本発明の第３実施形態にかかるチップ型電子部品の断面図である。 本発明の第４実施形態にかかるチップ型電子部品の断面図である。 従来のチップ型電子部品の断面図である。

＜第１実施形態＞
本発明の第１実施形態にかかるチップ型電子部品１ａについて、図１および図２を参照して説明する。なお、図１はチップ型電子部品１ａの断面図、図２はチップ型電子部品１ａの斜視図である。なお、図２では、被覆層５を図示省略している。

この実施形態にかかるチップ型電子部品１ａは、図１に示すように、上面、下面および側面を有するチップ素体２と、チップ素体２の内部に形成された複数の内部電極３ａ，３ｂ，３ｃと、チップ素体２の側面に形成された複数の側面電極４（本発明の「第１側面電極」に相当）と、各側面電極４が形成されたチップ素体２の側面を被覆するように設けられた被覆層５とを備える。このチップ型電子部品１ａは、例えば、チップコンデンサ、チップインダクタ、コンデンサおよびインダクタを内蔵するＬＣチップ部品等であり、基板等に実装されるものである。

チップ素体２は、例えば、低温同時焼成セラミック等のセラミック材料で形成された複数のセラミック層の積層体から成り、所定のセラミック層の主面には、各内部電極３ａ，３ｂ，３ｃが形成される。このとき、各内部電極３ａ，３ｂ，３ｃは、ＣｕやＡｇ等の金属を含有する導電性ペーストを用いた印刷技術等によりそれぞれ形成することができる。また、チップ素体２の内部には、異なるセラミック層に形成された所定の内部電極同士を接続するためのビア導体が形成される場合もある。また、一部の内部電極３ａ，３ｃがチップ素体２の側面に形成された側面電極４に接続される。

各側面電極４は、ＣｕやＡｇ等の金属から成り、図２に示すように、チップ素体２の側面にそれぞれ形成される。このとき、各側面電極４は、図１に示すように、チップ素体２の側面に形成された側面部４ａと、チップ素体２の側面から下面に回り込むように延出形成された延出部４ｂとをそれぞれ備えており、各延出部４ｂが、被覆層５から露出して設けられている。そして、チップ素体２の下面に設けられた各側面電極４の延出部４ｂが、半田等により外部の基板に接続される。なお、基板との接続性を向上させるために、各側面電極４の表面に、Ａｕめっきや、Ｎｉ／Ｓｎめっきが施されていてもよい。また、各側面電極４それぞれは、前記延出部４ｂと同様に、その一部がチップ素体２の上面にも回り込むように形成されていてもよい。

被覆層５は、チップ素体２を形成する各セラミック層よりも誘電率の低いセラミック材料により形成されており、この実施形態では、チップ素体２の側面全体、および、チップ素体２の側面と、上面および下面それぞれとの境界部である角部を被覆して設けられている。したがって、各側面電極４それぞれは、延出部４ｂを除く側面部４ａが被覆層５により覆われた構造となっている。ここで、被覆層５は、例えば、ディッピング等により、チップ素体２の側面に付与することができる。なお、被覆層５を形成する材料は、チップ素体２より誘電率が低い絶縁材料（例えば、誘電率が低いセラミック、樹脂等）であれば、適宜、変更可能である。

また、被覆層５は、必ずしもチップ素体２の側面全体を覆っていなくてもよく、少なくとも、各側面電極４の側面部４ａを被覆していればよい。また、被覆層５は、チップ素体２の側面に加え、チップ素体２の上面、および、チップ素体２の下面の電極が形成されていない部分のうちの少なくとも一方をさらに被覆する構成であってもかまわない。この場合、内部電極３ａ,３ｂ，３ｃと、被覆層５により被覆されたチップ素体２の上面および下面のうち少なくとも一方側に配置された他の電極等の導電性部材との間で生じる不要な浮遊容量を低減することができる。なお、被覆層５がチップ素体２の４側面全てを覆っていても良い。

したがって、上記した実施形態によれば、チップ素体２の側面を被覆するように、チップ素体２よりも低い誘電率を有する絶縁材料で形成された被覆層５が設けられるため、チップ素体２の厚み方向に直交する方向において、チップ素体２の各内部電極３ａ，３ｂ，３ｃと、被覆層５の外側に配置された他の電極部材との間の不要な浮遊容量が低減されたチップ型電子部品１ａを提供することができる。

また、各側面電極４の側面部４ａが、被覆層５により被覆されているため、チップ素体２の厚み方向に直交する方向において、各側面電極４と被覆層５の外側に配置された他の電極部材との間の不要な浮遊容量を低減することもできる。また、各側面電極４それぞれが、被覆層５により覆われているため、各側面電極４を狭ピッチで配置しても、隣接する側面電極４間の浮遊容量の低減も図ることができ、不要な浮遊容量の低減により所望の特性を実現することが可能となる。

ところで、チップ型電子部品１ａを基板に実装する際に、チップ型電子部品１ａの外部電極をチップ素体２の側面に形成された側面電極４で形成する場合、基板側にはチップ型電子部品１ａの平面視での面積よりも大きい実装面積を確保しなければならないため、基板の小型化を図るのが難しい。そこで、チップ型電子部品１ａの外部電極をチップ素体２の下面に形成したＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）構造とすることが考えられるが、通常、内部電極３ａ，３ｂ，３ｃと外部電極との接続にビア導体を用いるため、チップ素体２の内部にビア導体を形成する分、チップ素体２の内部電極３ａ，３ｂ，３ｃ等の設計自由度が制約される。

そこで、各側面電極４に、チップ素体２の側面から下面に回り込むように延出部４ｂを形成し、該延出部４ｂを被覆層５から露出させることで、チップ型電子部品１ａの各側面電極４の延出部４ｂを外部電極として利用したＬＧＡ構造とすることができる。したがって、チップ型電子部品１ａの厚み方向と直交する方向において、チップ素体２の内部に形成された内部電極３ａ，３ｂ，３ｃおよび各側面電極４と、被覆層５の外側に配置された他の電極部材等との不要な浮遊容量を低減しつつ、チップ素体２の内部電極３ａ，３ｂ，３ｃ等の設計自由度を確保することができる。

また、被覆層５が、チップ素体２の角部を被覆することにより、外部からの衝撃が加わり易いチップ素体２の角部が、被覆層５により保護されるため、外部からの衝撃によりチップ型電子部品１ａが破損するのを防止することができる。

＜第２実施形態＞
本発明の第２実施形態にかかるチップ型電子部品１ｂについて、図３を参照して説明する。なお、図３はチップ型電子部品１ｂの断面図である。

この実施形態にかかるチップ型電子部品１ｂが、図１および図２を参照して説明した第１実施形態のチップ型電子部品１ａと異なるところは、図３に示すように、各側面電極４が側面部４ａのみで延出部４ｂが設けられていないことである。その他の構成は、第１実施形態のチップ型電子部品１ａと同じであるため、同一符号を付すことにより説明を省略する。

この場合、各側面電極４の延出部４ｂに代えて、チップ素体２の下面に外部接続用の複数のランド電極７が設けられる。そして、紙面下側に配置された内部電極３ｃが、ビア導体等の層間接続導体６により、所定のランド電極７に接続されるとともに、紙面上側に配置された内部電極３ａが、紙面右側の側面電極４、該側面電極４の下側に接続された内部電極３ｄおよび層間接続導体６を介して所定のランド電極７に接続される。

この場合も、チップ素体２の側面が被覆層５により被覆されているため、第１実施形態と同様に、チップ素体２の厚み方向に直交する方向において、各内部電極３ａ,３ｂ，３ｃ,３ｄと外部の他の電極部材との不要な浮遊容量を低減することができる。また、紙面上側に配置された内部電極３ａとランド電極７との接続に、側面電極４（紙面右側）を利用することで、内部電極３ａと内部電極３ｄとの間のスペースに（チップ素体２の内部を貫く）
層間接続導体を形成する必要がなくなるため、チップ素体２の内部に形成される内部電極３ａ，３ｂ,３ｃ，３ｄ等の設計自由度が向上する。また、チップ型電子部品１ｂの特性改善を図ることも可能となる。

＜第３実施形態＞
本発明の第３実施形態にかかるチップ型電子部品１ｃについて、図４を参照して説明する。なお、図４はチップ型電子部品１ｃの断面図である。

この実施形態にかかるチップ型電子部品１ｃが、図１および図２を参照して説明した第１実施形態のチップ型電子部品１ａと異なるところは、図４に示すように、各側面電極４（本発明の「第２側面電極」に相当）の一部が、チップ素体２の側面を被覆する被覆層５上に形成されていることである。その他の構成は、第１実施形態のチップ型電子部品１ａと同じであるため、同一符号を付すことにより説明を省略する。

この場合、チップ素体２よりも誘電率が低いセラミックペーストにより、チップ素体２の側面の下部を除く部分を被覆して被覆層５を形成した後、各側面電極４を形成する。ここで、紙面上側に配置された内部電極３ａと、側面電極４（紙面右側）の下部に接続された内部電極３ｄとが層間接続導体６により接続されている。

この構成によると、各側面電極４の被覆層５上に形成された部分と、チップ素体２の内部に形成された内部電極３ａ，３ｂとの間に、チップ素体２よりも誘電率が低い被覆層５が介在することになるため、内部電極３ａ，３ｂと側面電極４との間に生じる不要な浮遊容量を低減することができる。そして、不要な浮遊容量の低減によりチップ型電子部品１ｃで所望の特性を実現することが可能になる。

なお、被覆層５がチップ素体２の側面の全体を被覆するようにしてもよい。この場合、例えば、各側面電極４を、チップ素体２の側面から上面に回り込むように延出形成して、この延出形成した部分と所定の内部電極３ａ，３ｂ，３ｃとを層間接続導体等により接続させるとよい。また、所定の内部電極３ａ，３ｂ，３ｃと側面電極４の延出部４ｂとを層間接続導体を用いて接続させる構成でもかまわない。また、被覆層５は、チップ素体２の側面と上面の境界部（角部）を被覆していてもかまわない。

＜第４実施形態＞
本発明の第４実施形態にかかるチップ型電子部品１ｄについて、図５を参照して説明する。なお、図５はチップ型電子部品１ｄの断面図である。

この実施形態のチップ型電子部品１ｄが、図３を参照して説明した第２実施形態のチップ型電子部品１ｂと異なるところは、図５に示すように、側面電極４が設けられていないことと、内部電極３ｂは、チップ素体２の被覆層５に被覆された部分において、その端部がチップ素体２と被覆層５との境界に達するように形成されていることである。その他の構成は、第２実施形態のチップ型電子部品１ｂと同じであるため、同一符号を付すことにより説明を省略する。

内部電極３ｂの端部がチップ素体２の側面から露出していると、チップ素体２の外部の導電部材等と短絡するおそれがあるため、当該内部電極３ｂの形成に際し、その端部とチップ素体２との間に、加工ばらつきを加味したギャップが設定されるのが一般的である。そのため、このギャップを設定する分、チップ素体２の内部の設計スペースが狭くなったり、例えば、チップ型電子部品１ｄをチップコンデンサとして構成した場合に、限られたチップサイズの中で、高容量化を図るのが困難になる。

しかしながら、この実施形態にかかるチップ型電子部品１ｄは、チップ素体２の側面に絶縁材料で形成された被覆層５が設けられるため、チップ素体２の側面の被覆層５に被覆された部分において、内部電極３ｂの端部を、チップ素体２と被覆層５の境界に達するように形成しても、外部の導電部材等との短絡を防止することができる。したがって、内部電極３ｂを形成する際の前記ギャップの設定が不要になり、チップ素体２の内部の設計スペースを広くすることができる。また、内部電極３ｂの端部とチップ素体２の側面とのギャップをなくすことで、例えば、チップ型電子部品１ｄをチップコンデンサとして構成した場合に、より大面積の内部電極３ｂを形成することができるため、チップ型電子部品１ｄの高容量化を図ることができる。

なお、上記した第３実施形態のチップ型電子部品１ｃに関しても、チップ素体２の側面の被覆層５に被覆された部分において、内部電極３ｂの端部を、チップ素体２と被覆層５の境界に達するように形成してもかまわない。この場合、内部電極３ｂの端部がチップ素体２の側面に達していても、内部電極３ｂと側面電極４との間に被覆層５が介在して両者の短絡を防止することができる。そのため、例えば、チップ型電子部品１ｃをチップコンデンサとして構成した場合に、より大面積の内部電極３ｂを形成して、チップ型電子部品１ｃの高容量化を図ることができる。

また、第３実施形態のチップ型電子部品１ｃにおいて、内部電極３ｂの端部をチップ素体２と被覆層５の境界に達するように形成した場合、被覆層５上に形成された側面電極４と内部電極３ｂとの距離が近くなって、両者の間の浮遊容量が大きくなることが考えられるが、被覆層５は、チップ素体２よりも低い誘電率を有する材料で形成されているため、内部電極３ｂと側面電極４との間に生じる不要な浮遊容量を低減することができる。

なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態において、被覆層５により、チップ素体２の側面に加え、上面または下面を被覆する場合、被覆層５のチップ素体２の側面を被覆する部分と、上面または下面を被覆する部分とは、同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。

また、本発明は、内部電極を備える種々のチップ型電子部品に適用することができる。

１ａ，１ｂ，１ｃ，１ｄ チップ型電子部品
２ チップ素体
３ａ，３ｂ，３ｃ，３ｄ 内部電極
４ 側面電極（第１側面電極、第２側面電極）
４ｂ 延出部
５ 被覆層

Claims (7)

1. 基板に実装されるチップ型電子部品において、
   上面、下面および側面を有するチップ素体と、
   前記チップ素体の内部に形成された内部電極と、
   前記チップ素体よりも低い誘電率を有する絶縁材料で形成された被覆層と、
   前記チップ素体の前記側面に形成された複数の第１側面電極と、
   前記チップ素体の内部に形成された層間接続導体と、
   前記チップ素体の前記下面に形成されたランド電極とを備え、
   前記被覆層は、前記チップ素体の前記側面ついては、少なくとも一部を被覆し、前記チップ素体の前記上面および前記下面それぞれについては、少なくとも周端縁に囲まれた領域は被覆せず、
   前記複数の第１側面電極それぞれの少なくとも一部が、前記被覆層により覆われ、
   前記内部電極は、前記チップ素体の前記側面から露出して前記第１側面電極に接続し、
   前記層間接続導体は、前記内部電極と前記ランド電極とを接続することを特徴とするチップ型電子部品。
2. 前記チップ素体の前記側面に形成された第２側面電極を備え、
   前記第２側面電極の少なくとも一部が、前記被覆層上に形成されていることを特徴とする請求項１に記載のチップ型電子部品。
3. 前記内部電極は、前記チップ素体の前記側面の前記被覆層に被覆された部分において、その端部が、前記チップ素体と前記被覆層との境界に達するように形成されていることを特徴とする請求項１または２に記載のチップ型電子部品。
4. 前記被覆層は、前記チップ素体の前記側面と、前記チップ素体の前記上面および前記下面それぞれとの境界部である角部を被覆して設けられていることを特徴とする請求項１ないし３のいずれかに記載のチップ型電子部品。
5. 基板に実装されるチップ型電子部品において、
   上面、下面および側面を有するチップ素体と、
   前記チップ素体の内部に形成された内部電極と、
   前記チップ素体よりも低い誘電率を有する絶縁材料で形成された被覆層と、
   前記チップ素体の内部に形成された層間接続導体と、
   前記チップ素体の前記下面に形成されたランド電極とを備え、
   前記被覆層は、前記チップ素体の前記側面ついては、少なくとも一部を被覆し、前記チップ素体の前記上面および前記下面それぞれについては、少なくとも周端縁に囲まれた領域は被覆せず、
   前記層間接続導体は、前記内部電極と前記ランド電極とを接続することを特徴とするチップ型電子部品。
6. 前記チップ素体の前記側面に形成された第２側面電極をさらに備え、
   前記第２側面電極の少なくとも一部が、前記被覆層上に形成されていることを特徴とする請求項５に記載のチップ型電子部品。
7. 前記内部電極は、前記チップ素体の前記側面の前記被覆層に被覆された部分において、その端部が、前記チップ素体と前記被覆層との境界に達するように形成されていることを特徴とする請求項５または６に記載のチップ型電子部品。

Images