KR20040032757A - Eeprom 및 eeprom 제조 방법 - Google Patents
Eeprom 및 eeprom 제조 방법 Download PDFInfo
- Publication number
- KR20040032757A KR20040032757A KR1020030069590A KR20030069590A KR20040032757A KR 20040032757 A KR20040032757 A KR 20040032757A KR 1020030069590 A KR1020030069590 A KR 1020030069590A KR 20030069590 A KR20030069590 A KR 20030069590A KR 20040032757 A KR20040032757 A KR 20040032757A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- layer
- floating gate
- region
- field relaxation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000010410 layer Substances 0.000 claims abstract description 312
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 57
- 229920005591 polysilicon Polymers 0.000 claims description 57
- 238000005468 ion implantation Methods 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 239000002344 surface layer Substances 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 230000000116 mitigating effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 239000007943 implant Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 145
- 238000009792 diffusion process Methods 0.000 description 22
- 230000005684 electric field Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (17)
- 메모리 트랜지스터를 갖는 EEPROM에 있어서,상기 메모리 트랜지스터는,매설층 및 상기 매설층에 인접하여 형성된 드레인측 전계 완화층을 포함하고, 제1 도전형의 반도체 기판의 표층에 형성된 제2 도전형의 드레인 영역;상기 반도체 기판의 표층내의 제2 도전형의 소스 영역;상기 드레인 영역과 상기 소스 영역 사이의 채널 영역;상기 반도체 기판의 표면에 형성된 게이트 절연막;상기 매설층상의 상기 게이트 절연막의 일부에 형성된 터널막;상기 터널막과 상기 채널 영역상에 형성되고, 상기 터널막을 덮기에 충분한 크기를 가지며, 상기 드레인 영역과 상기 소스 영역 사이의 상기 채널 영역의 길이와 거의 동일한 게이트 길이를 갖는 형상으로 되어 있는 플로팅 게이트 전극;상기 플로팅 게이트 전극의 상면 및 측면을 덮고 있는 층간 절연막; 및상기 플로팅 게이트 전극상에 형성된 제어 게이트 전극 - 상기 플로팅 게이트 전극과 상기 제어 게이트 전극 사이에 층간 절연막이 삽입되어 있음 -을 포함하는EEPROM.
- 제1항에 있어서,상기 제어 게이트 전극은, 상기 터널막 상측에서는 플로팅 게이트 전극을 감싸도록 상기 플로팅 게이트 전극 보다 넓은 폭을 갖고, 상기 채널 영역 상측에서는 상기 플로팅 게이트 전극 보다 좁은 폭을 갖는 형상으로 이루어지는EEPROM.
- 제1항에 있어서,상기 플로팅 게이트 전극 및 상기 제어 게이트 전극은 각각 개구를 가지며, 상기 제어 게이트 전극내의 상기 개구의 위치는, 상기 제어 게이트 전극이 상기 터널막 상측에서는 상기 플로팅 게이트 전극을 감싸고, 상기 채널 영역 상측에서는 상기 플로팅 게이트 전극 보다 좁은 폭을 갖도록 상기 채널 영역을 향해 오프셋되는EEPROM.
- 플로팅 게이트형 EEPROM 및 메모리 트랜지스터 및 상기 메모리 트랜지스터를 선택하기 위한 선택 트랜지스터를 갖는 2층 폴리실리콘형 EEPROM에 있어서,상기 메모리 트랜지스터는,제1 도전형의 반도체 기판의 표층에 형성된 제2 도전형의 매설층;상기 반도체 기판의 표층내의 상기 매설층에 인접하여 형성된 제2 도전형의 드레인측 전계 완화층;상기 반도체 기판의 표층내의 제2 도전형의 소스 영역;상기 드레인측 전계 완화층과 상기 소스 영역 사이의 채널 영역;상기 반도체 기판의 표면에 형성된 게이트 절연막;상기 매설층상의 상기 게이트 절연막의 일부에 형성된 터널막;상기 터널 및 상기 채널 영역상에 형성되는 플로팅 게이트 전극 - 상기 플로팅 게이트 전극은 상기 터널막을 완전히 덮고 있고, 상기 소스 영역과 상기 드레인측 전계 완화층을 완전히 덮지 않는 형상으로 이루어짐 - ;상기 플로팅 게이트 전극의 상면 및 측면을 덮고 있는 층간 절연막; 및상기 플로팅 게이트 전극상에 형성된 제어 게이트 전극 - 상기 플로팅 게이트 전극과 상기 제어 게이트 전극 사이에 층간 절연막이 삽입되어 있음 -을 포함하고,상기 소스 영역 및 상기 드레인측 전계 완화층은 상기 플로팅 게이트 전극을 마스크로서 이용하는 이온 주입에 의해 자체-정렬적으로 형성되고,상기 제어 게이트 전극은, 상기 터널막 상측에서는 플로팅 게이트 전극을 감싸도록 상기 플로팅 게이트 전극 보다 넓은 폭을 가지며, 상기 채널 영역 상측에서는 상기 플로팅 게이트 전극 보다 좁은 폭을 갖는 형상으로 이루어지는EEPROM.
- 제4항에 있어서,상기 메모리 트랜지스터 및 상기 선택 트랜지스터의 소스 영역 중 적어도 하나의 소스 영역내에 제2 도전형의 소스측 전계 완화층을 더 포함하고,상기 선택 트랜지스터는 게이트 전극 및 소스 영역을 가지며,상기 소스측 전계 완화층은 상기 플로팅 게이트 전극 또는 상기 게이트 전극을 마스크로서 이용하는 이온 주입에 의해 자체-정렬적으로 형성되는EEPROM.
- 제5항에 있어서,상기 메모리 트랜지스터와 상기 선택 트랜지스터 중 적어도 하나는 오프셋 형 소스 구조를 갖도록, 상기 소스측 전계 완화층에 대하여 오프셋되고, 상기 소스측 전계 완화층 보다 높은 농도를 갖는 제2 도전형의 소스층을 더 포함하는 EEPROM.
- 제4항에 있어서,상기 선택 트랜지스터는 제1 폴리실리콘 층으로부터 상기 메모리 트랜지스터의 상기 플로팅 게이트 전극과 동시에 형성된 게이트 전극을 갖는EEPROM.
- 제4항에 있어서,상기 선택 트랜지스터는 드레인 영역내에 드레인측 전계 완화층을 가지며,상기 드레인측 전계 완화층은, 상기 게이트 전극을 마스크로서 이용하는 이온 주입에 의해 자체-정렬적으로, 상기 메모리 트랜지스터의 상기 드레인측 전계 완화층과 동시에 형성되는EEPROM.
- 제4항에 있어서,상기 층간 절연막은 질화막을 포함하고, 상기 선택 트랜지스터와 상기 메모리 트랜지스터의 전체 영역내의 상기 게이트 전극의 표면을 포함하는 상기 반도체 기판상에 형성되는EEPROM.
- 제4항에 있어서,상기 반도체 기판의 표면상에 형성된 소자 분리용 절연막을 더 포함하고,상기 터널막이 형성된 영역의 길이는 상기 절연막에 의해 규정되는EEPROM.
- 메모리 트랜지스터 및 상기 메모리 트랜지스터를 선택하기 위한 선택 트랜지스터를 갖는 플로팅 게이트형 EEPROM의 제조 방법에 있어서,제1 도전형의 반도체 기판(1)내에서 상기 메모리 트랜지스터가 형성되는 영역에 제2 도전형의 매설층을 형성하는 단계;상기 매설층이 형성되어 있는 상기 반도체 기판의 표면상에 게이트 절연막을 형성하는 단계;상기 매설층상의 상기 게이트 절연막의 일부를 에칭함으로써, 상기 게이트 절연막을 통해 상기 반도체 기판의 표면을 노출시키는 단계;상기 반도체 기판의 상기 노출면상에 터널막을 형성하는 단계;상기 게이트 절연막 및 상기 터널막상에 제1 폴리실리콘 층을 형성하고, 이어서 상기 제1 폴리실리콘 층을 패터닝함으로써 플로팅 게이트 전극을 형성하는 단계 - 상기 플로팅 게이트 전극은 상기 터널막과 채널 영역이 형성되는 채널 형성 영역을 완전히 덮고 있고, 상기 채널 형성 영역과 상기 매설층 사이의 영역 및 소스 영역이 형성되어지는 소스 형성 영역을 완전히 덮지 않는 형상으로 이루어짐 - ;상기 플로팅 게이트 전극을 마스크로서 이용하여 상기 채널 형성 영역과 상기 매설층 사이의 영역내에 이온을 주입함으로써, 상기 매설층에 인접하고, 또한 자체-정렬적으로 제2 도전형의 드레인측 전계 완화층을 형성하는 단계;상기 플로팅 게이트 전극의 상면 및 측면을 완전히 덮도록 층간 절연막을 형성하는 단계;상기 층간 절연막이 상기 플로팅 게이트 전극의 상면 및 측면을 완전히 덮고 있는 상태에서 상기 층간 절연막상에 제2 폴리실리콘 층을 형성하고, 이어서 상기 제2 폴리실리콘 층을 에칭함으로써 제어 게이트 전극을 형성하는 단계 - 상기 제어 게이트 전극은, 상기 터널막 상측에서는 상기 플로팅 게이트 전극을 감싸도록 상기 플로팅 게이트 전극보다 넓은 폭을 가지며, 상기 채널 형성 영역에서는 상기 드레인 측 전계 완화층을 덮지 않도록 상기 플로팅 게이트 전극보다 좁은 폭을 갖는 형상으로 이루어짐 - ; 및상기 채널 영역은 상기 드레인측 전계 완화층과 상기 소스 영역 사이에 형성되도록, 상기 플로팅 게이트 전극을 마스크로서 이용하여 상기 반도체 층내에 이온을 주입함으로써 자체-정렬적으로 소스 영역을 형성하는 단계를 포함하는 제조 방법.
- 제11항에 있어서,상기 선택 트랜지스터가 형성되는 영역에서, 상기 반도체기판의 표면상에 게이트전극을 형성하는 단계;상기 게이트 전극을 마스크로서 이용하여 이온을 주입함으로써 상기 매설층에 인접하여, 자체-정렬적으로 상기 반도체 기판의 표층내에 소스 영역을 형성하는 단계; 및상기 메모리 트랜지스터의 상기 소스 영역을 형성하는 단계 및 상기 선택 트랜지스터의 상기 소스 영역을 형성하는 단계 중 적어도 하나의 단계에서, 상기 플로팅 게이트 전극 또는 상기 게이트 전극을 마스크로서 이용하는 이온 주입에 의해 제2 도전형의 소스측 전계 완화층을 형성하는 단계를 더 포함하는 제조 방법.
- 제12항에 있어서,상기 메모리 트랜지스터의 상기 드레인측 전계 완화층을 형성하는 단계 및 상기 소스측 전계 완화층을 형성하는 단계는 동일한 이온 주입 조건하에서 동시적으로 수행되는제조 방법.
- 제12항에 있어서,상기 소스 영역의 형성 단계에서, 제2 전도형의 소스층은 상기 소스측 전계 완화층에 대하여 오프셋되고, 또한 상기 소스측 전계 완화층보다 높은 농도를 갖도록 형성되는제조 방법.
- 제11항에 있어서,상기 플로팅 게이트 전극을 형성하는 단계에서, 상기 선택 트랜지스터의 상기 게이트 전극은 상기 제1 폴리실리콘 층을 패터닝함으로써 상기 플로팅 게이트 전극과 동시에 형성되는제조 방법.
- 제11항에 있어서,상기 선택 트랜지스터의 드레인 영역이 형성되는 영역에 드레인측 전계 완화층을 형성하는 단계를 더 포함하고,상기 드레인측 전계 완화층은, 상기 메모리 트랜지스터의 상기 드레인측 전계 완화층과 동일한 이온 주입 조건하에서, 상기 게이트 전극을 마스크로서 이용하는 이온 주입에 의해 자체-정렬적으로, 또한 상기 메모리 트랜지스터의 상기 드레인측 전계 완화층과 동시에 형성되는제조 방법.
- 제11항에 있어서,상기 층간 절연막을 형성하는 단계에 있어서, 질화막을 갖는 상기 층간 절연막은, 상기 선택 트랜지스터 및 상기 메모리 트랜지스터의 전체 영역에서, 상기 게이트 전극의 표면을 포함하는 상기 반도체 기판상에 형성되고,상기 EEPROM은 상기 층간 절연막이 상기 선택 트랜지스터와 상기 메모리 트랜지스터의 전체 영역에 남아있는 상태에서 제조되는제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002296066A JP4096687B2 (ja) | 2002-10-09 | 2002-10-09 | Eepromおよびその製造方法 |
JPJP-P-2002-00296066 | 2002-10-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040032757A true KR20040032757A (ko) | 2004-04-17 |
KR100588051B1 KR100588051B1 (ko) | 2006-06-09 |
Family
ID=32064133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030069590A KR100588051B1 (ko) | 2002-10-09 | 2003-10-07 | Eeprom 및 eeprom 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6914288B2 (ko) |
JP (1) | JP4096687B2 (ko) |
KR (1) | KR100588051B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100673004B1 (ko) * | 2005-07-22 | 2007-01-24 | 삼성전자주식회사 | 이이피롬 및 그 제조방법 |
KR20150092003A (ko) * | 2014-02-03 | 2015-08-12 | 세이코 인스트루 가부시키가이샤 | 반도체 메모리 장치 및 그 제조 방법 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100594262B1 (ko) * | 2004-03-05 | 2006-06-30 | 삼성전자주식회사 | 바이어스 회로, 이를 구비한 고체 촬상 소자 및 그 제조방법 |
JP2005268621A (ja) * | 2004-03-19 | 2005-09-29 | Toshiba Corp | 半導体集積回路装置 |
JP4619190B2 (ja) * | 2005-04-28 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | プログラム可能な不揮発性メモリ |
US20070018230A1 (en) * | 2005-07-22 | 2007-01-25 | Samsung Electronics Co.,Ltd. | Eeprom and methods of fabricating the same |
KR100668958B1 (ko) * | 2005-09-05 | 2007-01-12 | 동부일렉트로닉스 주식회사 | 플래쉬 메모리 및 그 제조 방법 |
US7709307B2 (en) * | 2006-08-24 | 2010-05-04 | Kovio, Inc. | Printed non-volatile memory |
US20080119022A1 (en) * | 2006-11-22 | 2008-05-22 | Atmel Corporation | Method of making eeprom transistors |
KR100881185B1 (ko) * | 2006-12-20 | 2009-02-05 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 동작 방법 |
KR100789409B1 (ko) * | 2007-01-02 | 2007-12-28 | 삼성전자주식회사 | 이이피롬 소자 및 그 제조방법 |
US9064945B2 (en) * | 2009-10-30 | 2015-06-23 | Alpha And Omega Semiconductor Incorporated | Normally off gallium nitride field effect transistors (FET) |
US8658495B2 (en) * | 2012-03-08 | 2014-02-25 | Ememory Technology Inc. | Method of fabricating erasable programmable single-poly nonvolatile memory |
US10896979B2 (en) | 2017-09-28 | 2021-01-19 | International Business Machines Corporation | Compact vertical injection punch through floating gate analog memory and a manufacture thereof |
US11721728B2 (en) * | 2020-01-30 | 2023-08-08 | Globalfoundries U.S. Inc. | Self-aligned contact |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4377857A (en) | 1980-11-18 | 1983-03-22 | Fairchild Camera & Instrument | Electrically erasable programmable read-only memory |
US4477825A (en) | 1981-12-28 | 1984-10-16 | National Semiconductor Corporation | Electrically programmable and erasable memory cell |
JPS59205763A (ja) | 1983-05-09 | 1984-11-21 | Nec Corp | 不揮発性半導体記憶装置 |
JPS61181168A (ja) | 1985-02-07 | 1986-08-13 | Nec Corp | 不揮発性半導体記憶装置 |
JPS6384168A (ja) | 1986-09-29 | 1988-04-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
US5014098A (en) * | 1990-02-26 | 1991-05-07 | Delco Electronic Corporation | CMOS integrated circuit with EEPROM and method of manufacture |
JP2500871B2 (ja) * | 1991-03-30 | 1996-05-29 | 株式会社東芝 | 半導体不揮発性ram |
ATE238140T1 (de) * | 1992-01-21 | 2003-05-15 | Stanford Res Inst Int | Chirurgisches system |
US5631973A (en) * | 1994-05-05 | 1997-05-20 | Sri International | Method for telemanipulation with telepresence |
US5374879A (en) * | 1992-11-04 | 1994-12-20 | Martin Marietta Energy Systems, Inc. | Omni-directional and holonomic rolling platform with decoupled rotational and translational degrees of freedom |
US5550072A (en) * | 1994-08-30 | 1996-08-27 | National Semiconductor Corporation | Method of fabrication of integrated circuit chip containing EEPROM and capacitor |
US6463361B1 (en) * | 1994-09-22 | 2002-10-08 | Computer Motion, Inc. | Speech interface for an automated endoscopic system |
JPH08335112A (ja) * | 1995-06-08 | 1996-12-17 | Minolta Co Ltd | 移動作業ロボットシステム |
US6291851B1 (en) | 1995-07-21 | 2001-09-18 | Rohm Co., Ltd. | Semiconductor device having oxide layers formed with different thicknesses |
US6496099B2 (en) * | 1996-06-24 | 2002-12-17 | Computer Motion, Inc. | General purpose distributed operating room control system |
US5780341A (en) | 1996-12-06 | 1998-07-14 | Halo Lsi Design & Device Technology, Inc. | Low voltage EEPROM/NVRAM transistors and making method |
US6331181B1 (en) * | 1998-12-08 | 2001-12-18 | Intuitive Surgical, Inc. | Surgical robotic tools, data architecture, and use |
US6756272B1 (en) * | 1998-10-01 | 2004-06-29 | Nec Corporation | Method of manufacturing non-volatile semiconductor memory device |
JP3980205B2 (ja) * | 1998-12-17 | 2007-09-26 | コニカミノルタホールディングス株式会社 | 作業ロボット |
US6346950B1 (en) * | 1999-05-20 | 2002-02-12 | Compaq Computer Corporation | System and method for display images using anamorphic video |
US6292713B1 (en) * | 1999-05-20 | 2001-09-18 | Compaq Computer Corporation | Robotic telepresence system |
US6781606B2 (en) * | 1999-05-20 | 2004-08-24 | Hewlett-Packard Development Company, L.P. | System and method for displaying images using foveal video |
KR100298586B1 (ko) | 1999-07-13 | 2001-11-01 | 윤종용 | 비휘발성 메모리 소자 |
US20010054071A1 (en) * | 2000-03-10 | 2001-12-20 | Loeb Gerald E. | Audio/video conference system for electronic caregiving |
US6369847B1 (en) * | 2000-03-17 | 2002-04-09 | Emtel, Inc. | Emergency facility video-conferencing system |
WO2001084260A2 (en) * | 2000-05-01 | 2001-11-08 | Irobot Corporation | Method and system for remote control of mobile robot |
US20020027597A1 (en) * | 2000-09-05 | 2002-03-07 | John Sachau | System for mobile videoconferencing |
US7184559B2 (en) * | 2001-02-23 | 2007-02-27 | Hewlett-Packard Development Company, L.P. | System and method for audio telepresence |
WO2002069609A2 (en) * | 2001-02-27 | 2002-09-06 | Anthrotronix, Inc. | Robotic apparatus and wireless communication system |
US6728599B2 (en) * | 2001-09-07 | 2004-04-27 | Computer Motion, Inc. | Modularity system for computer assisted surgery |
US6784916B2 (en) * | 2002-02-11 | 2004-08-31 | Telbotics Inc. | Video conferencing apparatus |
-
2002
- 2002-10-09 JP JP2002296066A patent/JP4096687B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-12 US US10/660,682 patent/US6914288B2/en not_active Expired - Lifetime
- 2003-10-07 KR KR1020030069590A patent/KR100588051B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100673004B1 (ko) * | 2005-07-22 | 2007-01-24 | 삼성전자주식회사 | 이이피롬 및 그 제조방법 |
KR20150092003A (ko) * | 2014-02-03 | 2015-08-12 | 세이코 인스트루 가부시키가이샤 | 반도체 메모리 장치 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100588051B1 (ko) | 2006-06-09 |
US20040070022A1 (en) | 2004-04-15 |
US6914288B2 (en) | 2005-07-05 |
JP2004134502A (ja) | 2004-04-30 |
JP4096687B2 (ja) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100235274B1 (ko) | 반도체 기억장치와 그 제조방법 | |
JP3966707B2 (ja) | 半導体装置及びその製造方法 | |
EP0699344B1 (en) | EEPROM memory cell | |
KR100588051B1 (ko) | Eeprom 및 eeprom 제조 방법 | |
US20050077566A1 (en) | Recess channel flash architecture for reduced short channel effect | |
US20040256657A1 (en) | [flash memory cell structure and method of manufacturing and operating the memory cell] | |
US6875660B2 (en) | Method of manufacturing high coupling ratio flash memory having sidewall spacer floating gate electrode | |
JP2008530771A (ja) | 多重データを保存するための電気的に書換え可能な非揮発性メモリセル及びその製造方法 | |
US5841161A (en) | Flash memory and method for fabricating the same | |
US20050250335A1 (en) | [method of fabricating flash memory cell] | |
KR0144421B1 (ko) | 플레쉬 이.이.피.롬의 제조방법 | |
US6943404B2 (en) | Sonos multi-level memory cell | |
KR20010070035A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
US9059034B2 (en) | Eeprom | |
US7745872B2 (en) | Asymmetric operation method of non-volatile memory structure | |
US7408219B2 (en) | Nonvolatile semiconductor memory device | |
KR20060108314A (ko) | 비휘발성 메모리 장치 및 제조방법 | |
US6998669B2 (en) | Memory cells with nonuniform floating gate structures | |
KR20050035876A (ko) | 자기정렬형 비휘발성 메모리 셀의 제조 방법 | |
KR100777525B1 (ko) | 반도체 장치의 제조 방법 | |
KR20100072405A (ko) | 반도체 소자, 이의 제조방법 및 플래시 메모리 소자 | |
US8188536B2 (en) | Memory device and manufacturing method and operating method thereof | |
KR100546200B1 (ko) | 스플리트 게이트 플래쉬 이이피롬 셀의 제조 방법 | |
US20110143530A1 (en) | Semiconductor memory device and method of manufacturing the same | |
US8043908B2 (en) | Method of fabricating memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150526 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160520 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170519 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180529 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |