KR20040014185A - 메모리 카드 및 그 제조방법 - Google Patents

메모리 카드 및 그 제조방법 Download PDF

Info

Publication number
KR20040014185A
KR20040014185A KR1020030035493A KR20030035493A KR20040014185A KR 20040014185 A KR20040014185 A KR 20040014185A KR 1020030035493 A KR1020030035493 A KR 1020030035493A KR 20030035493 A KR20030035493 A KR 20030035493A KR 20040014185 A KR20040014185 A KR 20040014185A
Authority
KR
South Korea
Prior art keywords
lead frame
memory card
memory
sealing portion
chip
Prior art date
Application number
KR1020030035493A
Other languages
English (en)
Other versions
KR101000625B1 (ko
Inventor
가네모토코이치
마수다마사치가
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20040014185A publication Critical patent/KR20040014185A/ko
Application granted granted Critical
Publication of KR101000625B1 publication Critical patent/KR101000625B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 칩을 밀봉하는 밀봉부의 휘어짐 등에 기인하는 제조 수율의 저하를 억제함과 동시에, 저렴한 재료를 이용해서 제조 코스트의 저감을 도모한 메모리 카드를 실현한다.
메모리 카드(1A)는, 합성수지로 이루어지는 얇은 판 모양의 캡(2)과, 이 캡(2)의 내부에 장착된 밀봉부(3)로 구성되어 있다. 밀봉부(3)의 내부에는, 금속제의 리드 프레임(LF1)과, 이 리드 프레임(LF1)의 일부(리드(8))의 위에 탑재된 3개의 반도체 칩(2개의 메모리 칩(10A, 10A) 및 1개의 컨트롤 칩(10B))이 밀봉되어 있다. 이들 반도체 칩은, Au 와이어(9)를 통해서 리드(8)와 전기적으로 접속되어 있다. 밀봉부(3)의 이면에는, 리드 프레임(LF1)과 일체로 형성된 접속단자(11)가 노출되어 있다.

Description

메모리 카드 및 그 제조방법{A Memory card and a method of manufacturing the same}
본 발명은, 메모리 카드 및 그 제조기술에 관한 것으로서, 특히 메모리 카드의 제조 수율의 향상 및 제조 원가의 저감을 실현하는 기술에 관한 것이다.
디지털 비디오 카메라, 휴대 전화, 휴대 음악 플레이어 등의 디지털 기기용 데이터 기억매체로서, 메모리 칩을 내장한 메모리 카드가 널리 사용되고 있다.
이 메모리 카드는, 종(縱)×횡(橫)= 32㎜×24㎜, 두께 1.2㎜~1.4㎜ 정도로 극히 소형, 경량인 것이 특징이고, 디지털 기기의 메모리 슬롯(slot)에 삽입함으로써 기기와의 액세스가 행해지고, 데이터의 기록과 판독이 실행되도록 되어 있다.
예를 들어, 일본특허공개 2001-217383호 공보 등에 기재되어 있는 바와 같이, 이와 같은 종류의 메모리 카드는, 배선 기판의 일면에 탑재한 메모리 칩을 절연성 수지로 밀봉하여 밀봉부를 형성하고, 이 밀봉부를 캡으로 피복한 구조를 가지고 있다. 또한, 이 캡으로 피복하고 있지 않은 배선 기판의 이면(裏面)은 메모리 카드의 이면을 구성하고, 그 일부에는 상기 메모리 칩과 전기적으로 접속된 접속단자가 형성되어 있다. 그리고, 이 메모리 카드를 디지털 기기의 슬롯에 삽입하면, 상기 접속단자와 슬롯의 커넥터(connector)가 전기적으로 접속되어, 데이터의 판독과 기록이 실행된다.
본 발명자들의 검토에 의하면, 상기와 같은 종래 구조의 메모리 카드에는, 다음과 같은 문제점이 있다.
첫번째로, 종래 구조의 메모리 카드는, 배선 기판의 일면에 탑재한 메모리 칩을 절연성 수지로 밀봉하여 밀봉부를 형성하고 있기 때문에, 배선 기판과 절연성 수지와의 열팽창계수 차이에 기인하여 배선 기판에 휘어짐이 발생하고, 이것이 메모리 카드의 외관 불량, 즉 제조 수율의 저하를 일으키는 요인으로 되어 있다.
특히, 최근의 메모리 카드는, 메모리 용량을 증가시키기 위해, 배선 기판상에 복수의 메모리 칩을 적층하여 탑재하고 있다. 그 때문에, 메모리 칩을 밀봉하는절연성 수지의 두께가 작아지게 되는 결과, 배선 기판과 절연성 수지와의 열팽창계수 차이에 기인하는 배선 기판의 휘어짐이 발생하기 쉽게 되어 있다.
두번째로, 메모리 카드용의 배선 기판은, 양면에 Cu 배선을 형성한 유리 에폭시 수지 혹은 BT 수지 등의 수지 기판으로 구성되어 있기 때문에, 그 제조 원가가 비교적 고가이고, 이것이 메모리 카드의 제조 원가의 저감을 도모하는 점에서 제약으로 되어 있다.
본 발명의 목적은, 메모리 카드의 제조 수율을 향상시키는 것이 가능한 기술을 제공하는데 있다.
본 발명의 다른 목적은, 메모리 카드의 제조 코스트를 저감하는 것이 가능한 기술을 제공하는데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
도 1은 본 발명의 일실시형태인 메모리 카드의 평면도(표면(表面)측),
도 2는 본 발명의 일실시형태인 메모리 카드의 평면도(이면(裏面)측),
도 3은 본 발명의 일실시형태인 메모리 카드의 내부 구조 및 핀 배열을 나타내는 평면도,
도 4는 도 1의 A -A'선에 따른 단면도,
도 5는 본 발명의 일실시형태인 메모리 카드의 제조에 사용하는 리드 프레임의 전체 평면도,
도 6은 도 5에 나타내는 리드 프레임의 제조방법을 설명하는 단면도,
도 7은 본 발명의 일실시형태인 메모리 카드의 제조에 사용하는 컨트롤 칩의 평면 및 단면을 나타내는 도면,
도 8은 본 발명의 일실시형태인 메모리 카드의 제조에 사용하는 메모리 칩의 평면 및 단면을 나타내는 도면,
도 9는 도 7에 나타내는 컨트롤 칩의 이면에 양면 접착테이프를 부착하는 방법을 설명하는 측면도,
도 10은 도 7에 나타내는 컨트롤 칩의 이면에 양면 접착테이프를 부착하는방법을 설명하는 사시도,
도 11은 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 평면도,
도 12는 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 단면도,
도 13은 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 평면도,
도 14는 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 단면도,
도 15는 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 평면도,
도 16은 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 단면도,
도 17은 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 몰드 금형의 주요부 확대 단면도,
도 18은 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 몰드 금형의 주요부 확대 단면도,
도 19는 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 몰드 공정 후의 리드 프레임의 전체 평면도(표면측),
도 20은 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 몰드공정 후의 리드 프레임의 전체 평면도(이면측),
도 21은 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 밀봉부의 단면도,
도 22는 본 발명의 일실시형태인 메모리 카드의 제조방법을 나타내는 밀봉부및 캡의 단면도,
도 23은 본 발명의 다른 실시형태인 메모리 카드의 제조에 이용되는 리드 프레임의 주요부 확대 평면도,
도 24는 본 발명의 다른 실시형태인 메모리 카드의 제조에 이용되는 리드 프레임의 주요부 확대 단면도,
도 25는 도 24에 나타내는 리드 프레임의 제조방법을 설명하는 단면도,
도 26은 본 발명의 다른 실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 평면도,
도 27은 본 발명의 다른 실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 단면도,
도 28은 본 발명의 다른 실시형태인 메모리 카드의 단면도,
도 29는 본 발명의 다른 실시형태인 메모리 카드의 제조에 사용되는 리드 프레임의 주요부 확대 평면도,
도 30은 본 발명의 다른 실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 평면도(표면측),
도 31은 본 발명의 다른 실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 평면도(이면측),
도 32는 본 발명의 다른 실시형태인 메모리 카드의 평면도(이면측),
도 33은 본 발명의 다른 실시형태인 메모리 카드의 평면도(이면측),
도 34는 본 발명의 다른 실시형태인 메모리 카드의 제조에 이용되는 리드 프레임의 주요부 확대 평면도,
도 35는 본 발명의 다른 실시형태인 메모리 카드의 제조방법을 나타내는 리드 프레임의 주요부 확대 평면도,
도 36은 본 발명의 다른 실시형태인 메모리 카드의 제조방법을 나타내는 몰드 금형의 주요부 확대 단면도,
도 37은 본 발명의 다른 실시형태인 메모리 카드의 제조방법을 나타내는 몰드 공정 후의 리드 프레임의 주요부 확대 평면도(표면측),
도 38은 본 발명의 다른 실시형태인 메모리 카드의 제조방법을 나타내는 몰드 공정 후의 리드 프레임의 주요부 확대 평면도(이면측),
도 39는 본 발명의 다른 실시형태인 메모리 카드의 제조방법을 나타내는 밀봉부 및 캡의 단면도이다.
[도면의 주요 부분에 대한 부호의 설명]
1A,1B,1C,1D메모리 카드,2캡(cap),
3밀봉부,4경사진 잘려진 부분,
5라벨(label),6인덱스 마크,
7홈(groove),8리드(lead),
9Au 와이어,10A메모리 칩,
10B컨트롤 칩,11접속단자,
12절연테이프,13코너 댐(dam),
14홈,20금속판,
21포토레지스트막,22양면 접착테이프,
23반도체 웨이퍼,24다이싱(dicing) 테이프,
25양면 접착테이프,30금속판,
40몰드 금형,40A상형,
40B하형,41수지 시트,
50몰드 금형,50A상형,
50B하형,51수지 시트,
52캐비티(cavity),LF1~LF4리드 프레임.
본원에 있어서 개시되는 발명중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.
본 발명의 메모리 카드는, 리드 프레임과, 상기 리드 프레임상에 탑재되어, 와이어를 통해서 상기 리드 프레임의 리드와 전기적으로 접속된 1개 이상의 반도체 칩을 절연성 수지로 밀봉되어 이루어지는 밀봉부와, 상기 밀봉부의 주면(主面)과 측면(側面)을 덮는 캡(cap)과, 상기 리드 프레임과 일체로 형성되어, 상기 밀봉부의 이면(裏面)에서 외부로 노출하는 접속단자를 구비한 것이다.
상기와 같이 구성된 본 발명의 메모리 카드에 의하면, 반도체 칩의 상하 양측을 절연성 수지로 덮는 구조로 되기 때문에, 밀봉부의 휘어짐을 해소 내지 억제할 수 있다.
또한, 종래의 메모리 카드에 있어서 다층(多層)배선 기판에 대신하여, 그것보다도 저렴한 리드 프레임을 채용함으로써, 메모리 카드의 제조 원가를 저감할 수 있다.
(발명의 실시형태)
이하, 본 발명의 실시형태를 도면에 의거해서 상세히 설명한다. 또, 실시형태를 설명하기 위한 전체 도면에 있어서, 동일한 부재에는 원칙으로서 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태는, 메모리 칩과, 이 메모리 칩을 제어하는 컨트롤칩을 탑재한 메모리 카드(예를 들어 128메가바이트의 기억용량을 가지는 멀티미디어 카드)에 적용한 것이고, 도 1 및 도 2는, 메모리 카드의 평면도(도 1은 표면측, 도 2는 이면측), 도 3은 메모리 카드의 내부 구조 및 핀 배열을 나타내는 평면도, 도 4는 도 1의 A -A'선에 따른 단면도이다.
메모리 카드(1A)는, 폴리페닐에테르(poly phenyl ether) 등의 합성수지로 이루어지는 얇은 판 모양의 캡(2)과, 이 캡(2)의 내부에 장착된 밀봉부(3)로 구성되어 있다. 캡(2)은, 종(縱)(길이)이 32㎜, 횡(橫)(폭)이 24㎜, 두께가 1.4㎜의 직사각형으로, 그 한쪽 귀퉁이(corner)에는 경사진 잘려진 부분(cutout portion)(4)이설치되어 있다.
캡(2)의 표면(表面)은, 메모리 카드(1A)의 표면이 되는 부분이고, 그 중앙부에는 메모리 카드(1A)의 사양 등을 기재한 라벨(5)이 부착되어 있다. 또한, 캡(2)의 표면의 일단부에는 인덱스 마크(6)가 형성되어 있고, 이 인덱스 마크(6) 혹은 상기 잘려진 부분(4)의 위치를 시인(視認)하는 것에 의해, 메모리 카드(1A)를 디지털 기기의 슬롯에 삽입할 때 올바른 방향을 용이하게 판별할 수 있도록 되어 있다.
캡(2)의 이면(裏面)에는, 직사각형의 홈(7)이 설치되어 있고, 이 홈(7)의 내부에는 트랜스퍼 몰드에 의해 성형된 에폭시 수지 등의 절연성 수지로 이루어지는 밀봉부(3)가 장착되어 있다. 밀봉부(3)는, 종(길이)이 30㎜, 횡(폭)이 21㎜, 두께가 1㎜인 직사각형으로, 그 일면이 캡(2)의 면내에 접착된 상태로 홈(7)의 내부에 고정되어 있다. 밀봉부(3)의 내부에는, 금속제의 리드 프레임(LF1)과, 이 리드 프레임(LF1)의 일부(리드(8))의 위에 탑재된 3개의 반도체 칩(2개의 메모리 칩(10A, 10A) 및 1개의 컨트롤 칩(10B))이 밀봉되어 있다.
2개의 메모리 칩(10A, 10A)은, 서로 동일한 외형 칫수를 가지고, 각각의 주면에는 512메가비트(=64메가바이트)의 기억용량을 가지는 플래쉬 메모리가 형성되어 있다. 2개의 메모리 칩(10A, 10A)은, 그들의 한쪽 위에 다른쪽을 적층한 상태로 리드(8)의 위에 탑재되어 있다. 또한, 2개의 메모리 칩(10A, 10A)의 각각의 주면에는, 그 한변에 따라 복수의 본딩패드(BP)가 일렬로 형성되어 있고, 이들 본딩패드(BP)와 리드(8)가 Au 와이어(9)를 통해서 전기적으로 접속되어 있다.
컨트롤 칩(10B)은, 상기 메모리 칩(10A, 10A) 근방의 리드 프레임(LF1)(리드(8))상에 탑재되어 있다. 컨트롤 칩(10B)의 주면에는, 대향하는 2개의 장변에 따라 복수의 본딩패드(BP)가 일렬씩 형성되어 있고, 이들 본딩패드(BP)와 리드(8)가 Au 와이어(9)를 통해서 전기적으로 접속되어 있다.
밀봉부(3)의 이면은, 메모리 카드(1A)의 이면이 되는 부분이고, 그 일단부의 근방에는, 메모리 카드(1A)와 디지털 기기를 전기적으로 접속하기 위한 복수의 접속단자(11)가 형성되어 있다. 그리고, 메모리 카드(1A)를 디지털 기기의 메모리 슬롯에 삽입하면, 이들 접속단자(11)와 슬롯의 커넥터가 전기적으로 접속되어, 메모리 칩(10A, 10A)에 저장된 데이터의 판독 혹은 메모리 칩(10A, 10A)으로의 데이터 기록이 실행된다.
본 실시형태의 메모리 카드(1A)는, 상기 접속단자(11)를 리드 프레임(LF1)과 일체로 형성하고 있다. 리드 프레임(LF1)을 구성하는 금속판은, 접속단자(11)가 되는 부분이 두껍고(200㎛~250㎛), 다른 부분(리드(8))이 얇기(100㎛~125㎛) 때문에, 접속단자(11)가 되는 부분만이 밀봉부(3)의 외부로 노출하도록 되어 있다.
이와 같이, 본 실시형태의 메모리 카드(1A)는, 종래의 메모리 카드의 배선 기판에 대신하여 리드 프레임(LF1)을 사용하고, 이 리드 프레임(LF1)에 탑재한 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))을 절연성 수지로 밀봉하는 것에 의해, 밀봉부(3)를 구성하고 있다.
도 5는, 메모리 카드(1A)의 제조에 사용하는 리드 프레임(LF1)의 전체 평면도이다. 이 리드 프레임(LF1)은, 상술한 리드(8)와 접속단자(11) 등의 패턴을 종방향 및 횡방향으로 반복하여 형성한 멀티 프레임(multi-frame) 구조를 가지고 있고, 예를 들어 메모리 카드(1A) 16개분의 반도체 칩을 탑재할 수 있도록 되어 있다.
상기 리드 프레임(LF1)을 제조하는데는, 도 6에 나타낸 바와 같은 판 두께 200㎛~250㎛ 정도의 Cu, Cu합금 또는 Fe-Ni 합금 등으로 이루어지는 금속판(후프(hoop)재)(20)를 준비하고, 리드(8)를 형성하는 개소에는 그 편면에 포토레지스트막(21)을 형성하며, 접속단자(11)를 형성하는 개소에는 그 양면에 포토레지스트막(21)을 형성한다. 그리고, 이 상태로 금속판(20)을 약액에 의해 에칭하고, 편면에 포토레지스트막(21)이 형성된 영역의 판 두께를 원래의 판 두께의 절반정도(100㎛~125㎛)까지 얇게 한다(하프(half) 에칭).
이것에 의해, 포토레지스트막(21)이 형성되어 있지 않은 영역의 금속판(20)은 완전히 에칭되어 소실되고, 편면에 포토레지스트막(21)이 형성된 영역에 얇은 판 두께(100㎛~125㎛ 정도)의 리드(8)가 형성된다. 또한, 양면에 포토레지스트막(21)이 형성된 영역의 금속판(20)은 에칭되지 않으므로, 에칭 전과 동일한 두께(200㎛~250㎛ 정도)의 접속단자(11)가 형성된다. 도시는 생략하지만, 그 후, 리드(8)의 본딩영역(Au 와이어(9)가 접속되는 영역)에 Ag 도금을 시행하고, 접속단자(11)에 Ni와 Au의 도금을 시행하는 것에 의해, 도 5에 나타내는 리드 프레임(LF1)을 완성한다.
상기 리드 프레임(LF1)을 사용하여 메모리 카드(1A)를 제조하는데는, 우선 도 7에 나타내는 바와 같은, 이면에 양면 접착테이프(22)를 부착한 컨트롤 칩(10B)과, 도 8에 나타내는 것과 같은, 이면에 양면 접착테이프(22)를 부착한 메모리 칩(10A)을 각각 준비한다.
이면에 양면 접착테이프(22)를 부착한 컨트롤 칩(10B)은, 예를 들어 도 9에 나타내는 바와 같이, 컨트롤 회로가 형성된 반도체 웨이퍼(23)의 이면과 다이싱 테이프(24)와의 사이에 양면 접착테이프(22)를 끼워 넣고, 계속해서 도 10에 나타내는 바와 같이, 이 상태로 반도체 웨이퍼(23)와 양면 접착테이프(22)를 동시에 다이싱하는 것에 의해 얻어진다. 또한, 이면에 양면 접착테이프(22)를 부착한 메모리 칩(10A)도 이것과 동일한 방법으로 얻을 수 있다.
다음에, 상기 양면 접착테이프(22)를 사용하여, 메모리 칩(10A) 및 컨트롤 칩(10B)의 각각을 리드 프레임(LF1)의 소정 개소에 접착한다. 도 11은, 메모리 칩(10A)과 컨트롤 칩(10B)을 접착한 리드 프레임(LF1)의 일부(메모리 카드 약 2개분의 영역)를 나타내는 확대 평면도, 도 12는 동일하게 리드 프레임(LF1)의 일부(메모리 카드 약 1개분의 영역)을 나타내는 확대 단면도이다.
다음에, 도 13 및 도 14에 나타내는 바와 같이, 양면 접착테이프(22)를 사용하여 메모리 칩(10A)의 위에 제2 메모리 칩(10A)을 접착한다. 이때, 하층의 메모리 칩(10A)의 본딩패드(BP)가 상층의 메모리 칩(10A)과 겹쳐지지 않도록, 상하의 메모리 칩(10A, 10A)을 서로 어긋나게 하여 적층한다.
다음에, 도 15 및 도 16에 나타내는 바와 같이, 주지의 볼 본딩장치(도시하지 않음)를 사용하여 메모리 칩(10A)의 본딩패드(BP)와 리드(8) 및 컨트롤 칩(10B)의 본딩패드(BP)와 리드(8)를 각각 Au 와이어(9)로 결선한다.
다음에, 몰드 금형을 사용하여 상기 리드 프레임(LF1)과 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))을 수지 밀봉한다. 도 17은, 몰드 금형(40)의 일부(메모리 카드 약 1개분의 영역)을 나타내는 확대 단면도이다.
몰드 금형(40)을 사용하여 리드 프레임(LF1)과 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))을 수지 밀봉하기 위해서는, 우선 몰드 금형(40)의 하형(40B)의 표면에 얇은 수지 시트(41)를 펼친 후, 이 수지 시트(41)의 위에 리드 프레임(LF1)을 얹어 놓는다. 리드 프레임(LF1)은, 접속단자(11)가 형성된 면을 아래로 향해서 얹어 놓고, 접속단자(11)를 수지 시트(41)에 접촉시킨다. 그리고 이 상태로, 수지 시트(41)와 리드 프레임(LF1)을 상형(40A)과 하형(40B)으로 끼워 붙인다. 이와 같이 하면, 접속단자(11)가 금형(40)(상형(40A) 및 하형(40B))의 압압력(押壓力)에 의해 수지 시트(41)에 눌려지게 되므로, 그 선단부분이 수지 시트(41) 속으로 파고 들어간다.
이 결과, 도 18에 나타내는 바와 같이, 상형(40A)과 하형(40B)의 간격(캐비티)에 용융 수지를 주입하여 밀봉부(3)를 성형한 후, 상형(40A)과 하형(40B)을 분리하면, 수지 시트(41) 속으로 파고 들어가 있던 접속단자(11)의 선단 부분만이 밀봉부(3)의 이면에서 외측으로 노출한다. 도 19는, 밀봉부(3)를 성형한 후, 몰드 금형(40)에서 분리한 리드 프레임(LF1)의 표면측의 평면도, 도 20은 동일한 이면측의 평면도이다.
다음에, 다이아몬드 블레이드 등을 사용하여 리드 프레임(LF1) 및 수지를 다이싱하는 것에 의해, 도 21에 나타내는 바와 같은 개편화(個片化)된 밀봉부(3)가 복수개(16개) 얻어진다. 그 후, 도 22에 나타내는 바와 같이, 양면 접착테이프(25) 등을 사용하여 캡(2)의 이면에 밀봉부(3)의 표면을 접착하는 것에 의해, 상기 도 1~도 4에 나타내는 본 실시형태의 메모리 카드(1A)를 완성한다.
본 실시형태의 메모리 카드(1A)에 의하면, 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))의 상하 양측을 밀봉부(3)에 의해 덮는 구조로 되기 때문에, 밀봉부의 휘어짐을 해소 내지 억제할 수 있다.
또한, 리드 프레임(LF1)(열팽창계수=4.4×10-6/℃~17×10-6/℃ 정도)과 절연성 수지(열팽창계수=9×10-6/℃~16×10-6/℃ 정도)와의 열팽창계수 차이가, 종래의 메모리 카드에서의 다층배선 기판(유리 에폭시 수지 기판의 열팽창계수=1.3×10-5/℃~1.6×10-6/℃ 정도)과 절연성 수지와의 열팽창계수 차이에 비해서 작으므로, 밀봉부의 휘어짐을 해소 내지 억제할 수 있다.
이것에 의해, 메모리 카드(1A)의 외관 불량율을 저감할 수 있으므로, 메모리 카드(1A)의 제조 수율을 향상시킬수 있다.
또한, 종래의 메모리 카드에서의 다층배선 기판에 대신하여, 그것보다도 제조 원가가 저렴한 리드 프레임(LF1)을 채용하는 것에 의해, 메모리 카드의 제조 코스트를 저감할 수 있다.
(실시형태 2)
도 23은, 본 실시형태에서 사용하는 리드 프레임(LF2)의 일부(메모리 카드 약 2개분의 영역)을 나타내는 확대 평면도, 도 24는 동일하게 리드 프레임(LF2)의 일부(메모리 카드 약 1개분의 영역)을 나타내는 단면도이다.
이 리드 프레임(LF2)은, 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))을 탑재하는 영역에 절연테이프(12)를 접착한 구성으로 되어 있다. 또한, 접속단자(11)는, 리드 프레임(LF2)의 일부를 프레스로 구부리는 것에 형성되어 있다.
이 리드 프레임(LF2)을 제조하는데는, 도 25에 나타내는 바와 같이, 금속판(30)을 프레스로 쳐서 구멍을 내 리드(8) 및 접속단자(11)를 형성한 후, 접속단자(11)를 프레스로 하방으로 구부린다. 혹은, 금속판(30)의 리드(8) 및 접속단자(11)를 형성하는 개소의 편면에 포토레지스트막을 형성하고, 이 상태로 금속판(30)을 하프 에칭하여 리드(8) 및 접속단자(11)를 형성한 후, 접속단자(11)를 프레스로 하방으로 구부려도 된다. 그 후, 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))을 탑재하는 영역에 절연테이프(12)를 접착하는 것에 의해, 리드 프레임(LF2)을 완성한다.
도 26은 상기 리드 프레임(LF2)에 메모리 칩(10A)과 컨트롤 칩(10B)을 탑재한 상태를 나타내는 확대 평면도, 도 27은 동일한 단면도이다. 리드 프레임(LF2)에 메모리 칩(10A)과 컨트롤 칩(10B)을 탑재하는데는, 예를 들어 절연테이프(12)의 표면에 접착제(도시하지 않음)를 도포하고, 계속해서 절연테이프(12)의 표면에 메모리 칩(10A)과 컨트롤 칩(10B)를 접착하면 된다.
상기와 같은 절연테이프(12)를 구비한 리드 프레임(LF2)을 사용하는 경우는, 상기 실시형태 1과 같이, 메모리 칩(10A)과 컨트롤 칩(10B)의 각각의 이면에 양면 접착테이프(22)를 부착하는 작업을 생략할 수 있다.
그 후, 상기 실시형태 1과 같은 방법으로 와이어 본딩, 수지 밀봉 및 다이싱을 행하는 것에 의해, 도 28에 나타내는 바와 같은 본 실시형태의 메모리 카드(1B)가 얻어진다.
(실시형태 3)
도 29는, 본 실시형태에서 사용하는 리드 프레임(LF3)의 일부(메모리 카드 약 2개분의 영역)을 나타내는 확대 평면도이다.
이 리드 프레임(LF3)은, 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))을 수지 밀봉하여 밀봉부(3)를 성형한 경우에, 밀봉부(3)의 한쪽 귀퉁이에 경사진 잘려진 부분이 형성되도록 하기 위해, 밀봉부(3)의 한쪽 귀퉁이 상당하는 개소에 삼각형의 코너 댐(dam)(13)이 설치되어 있다.
상기 리드 프레임(LF3)에 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))을 탑재하고, 이어서 와이어 본딩을 행하는 방법은, 상기 실시형태 1과 동일하다.
도 30은, 상기 리드 프레임(LF3)에 탑재된 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))을 수지 밀봉하여 밀봉부(3)를 성형한 상태를 나타내는 확대 평면도(표면측), 도 31은 동일한 확대 평면도(이면측)이다. 도면에 나타내는 바와 같이, 밀봉부(3)를 성형할 때는, 몰드 금형(상형 및 하형)의 코너 댐(13)에 대응하는 개소에 이젝트 핀(eject pin)을 배치하는 것에 의해, 밀봉부(3)의 외측에 코너 댐(13)이 노출하도록 한다.
그 후, 다이아몬드 블레이등 등을 사용하여 리드 프레임(LF3) 및 수지를 다이싱하는 것에 의해, 도 32에 나타내는 것과 같은 개편화된 밀봉부(3)가 얻어진다.
도 32에 나타내는 밀봉부(3)는, 그 표면을 캡으로 피복하는 것은 아니고, 그대로 메모리 카드(1C)로서 사용할 수 있다. 메모리 카드(1C)의 사양과 인덱스 마크는, 예를 들어 레이저 마커(maker)를 사용하여 밀봉부(3)의 표면에 직접 인쇄할 수 있다.
이것에 의해, 부품 갯수 및 조립공정 수를 저감할 수 있으므로, 더 저렴한 메모리 카드(1C)를 실현할 수 있다.
또한, 도 32에 나타내는 밀봉부(3)를 캡으로 피복하는 경우는, 도 33에 나타내는 바와 같이, 캡(2)의 이면에 밀봉부(3)와 유사힌 형태의 홈(14)을 설치하고,이 홈(14)의 내부에 밀봉부(3)를 장착하여도 된다. 이와 같이 하면, 상기 캡(2)의 바깥 지름 칫수가 상기 실시형태 1에서 사용한 캡(2)과 동일한 바깥 지름 칫수를 가지는 경우라도, 홈(14)의 내부에 장착하는 밀봉부(3)의 체적을 보다 크게 할 수 있다. 이것에 의해, 밀봉부(3)의 내부의 칩 실장영역이 크게 되므로, 바깥 지름 칫수가 큰, 즉 기억용량이 큰 메모리 칩(10A)을 탑재할 수 있으므로, 대용량의 메모리 카드(1D)를 실현할 수 있다.
(실시형태 4)
상기 실시형태 1에서는, 멀티 프레임 구조의 리드 프레임(LF1)의 전체를 일괄하여 몰드하는 구조의 금형(도 17, 도 18 참조)을 사용하여 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))을 수지 밀봉하였지만, 제품 영역마다 밀봉부(3)를 개별로 성형할 수 있는 캐비티를 구비한 몰드 금형을 사용해서 반도체 칩(메모리 칩(10A, 10A) 및 컨트롤 칩(10B))을 수지 밀봉하는 것도 가능하다.
이하, 도 34에 나타내는 리드 프레임(LF4)(메모리 카드 약 2개분의 영역이 도시되어 있다)을 사용하여 메모리 카드를 제조하는 방법을 설명한다. 우선, 도 35에 나타내는 바와 같이, 상술한 방법으로 리드 프레임(LF4)에 메모리 칩(10A) 및 컨트롤 칩(10B)을 탑재하고, 계속해서 메모리 칩(10A)의 본딩패드(BP)와 리드(8) 및 컨트롤 칩(10B)의 본딩패드(BP)와 리드(8)를 각각 Au 와이어(9)로 결선한다.
다음에, 상기 리드 프레임(LF4)을 도 36에 나타내는 몰드 금형(50)에 장착한다. 이 몰드 금형(50)은, 상형(50A)과 하형(50B)의 극간(캐비티(52))이 제품 영역마다 분리되고, 각각의 캐비티(52)내에 게이트(도시하지 않음)를 통해서 용융 수지가 주입되는 구조로 되어 있다. 이 몰드 금형(50)에 리드 프레임(LF4)을 장착하는데는, 몰드 금형(50)의 하형(50B)의 표면에 얇은 수지 시트(51)를 펼치고, 이 수지 시트(51)의 위에 리드 프레임(LF4)을 얹어 놓은 후, 수지 시트(51) 및 리드 프레임(LF4)을 상형(50A)과 하형(50B)으로 끼워 붙인다.
도 37은, 상기 몰드 금형(50)의 캐비티(52)내에 용융 수지를 주입하여 밀봉부(3)를 성형한 후, 몰드 금형(50)에서 분리한 리드 프레임(LF4)의 표면측의 부분 평면도, 도 38은 동일한 이면측의 부분 평면도이다.
다음에, 다이아몬드 블레이드 등을 사용하여 리드 프레임(LF4)을 다이싱하는 것에 의해, 도 39에 나타내는 것과 같은 개편화된 밀봉부(3)가 얻어지고, 계속해서 양면 접착테이프(25) 등을 사용하여 캡(2)의 이면에 밀봉부(3)의 표면을 접착하는 것에 의해, 본 실시형태의 메모리 카드(1A)를 완성한다.
본 실시형태에 의하면, 메모리 카드의 제조 수율의 향상 및 제조 코스트의 저감을 도모할 수 있다.
또한, 각 제품 영역마다, 접속단자(11) 근방의 리드 프레임(LF4)의 프레임이 되는 부분을 상형(50A)과 하형(50B)으로 끼운 상태로 트랜스퍼 몰드공정을 행하기 때문에, 접속단자(11)의 전극이 되는 면이 수지에 의해 덮여져 버리는 것을 방지할 수 있다는 효과가 얻어진다.
게다가, 한쪽 귀퉁이에 경사진 잘려진 부분을 가지는 밀봉부(3)를 형성하는 경우라도, 제품마다 캐비티(52)를 설치한 몰드 금형(50)을 사용하여 트랜스퍼 몰드공정을 행하기 때문에, 캐비티(52)의 형상을 변경하는 것에 따라, 보다 유연하게, 또 용이하게 대응하는 것이 가능하게 되는 효과가 얻어진다.
이상, 본 발명자에 의해 이루어진 발명을 실시형태에 의거해서 구체적으로 설명하였지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지 변경 가능한 것은 말할 필요도 없다.
상기 실시형태에서는, 멀티미디어 카드에 적용한 경우에 대해서 설명하였지만, 다른 규격을 채용하는 메모리 카드에 적용하는 것도 가능하다. 또한, 리드 프레임에 탑재하는 반도체 칩의 수와 메모리의 종류도 적절히 변경할 수 있다.
본원에 있어서 개시되는 발명중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 이하와 같다.
종래의 메모리 카드에서의 다층배선 기판에 대신하여, 절연성 수지와의 열팽창계수 차이가 다층배선 기판보다 작은 금속제의 리드 프레임을 채용함으로써, 메모리 카드의 휘어짐 등에 기인하는 외관 불량률을 저감할 수 있으므로, 메모리 카드의 제조 수율을 향상시킬수 있다.
또한, 종래의 메모리 카드에서의 다층배선 기판에 대신하여, 그것보다도 제조 원가가 저렴한 리드 프레임을 채용함으로써, 메모리 카드의 제조 코스트를 저감할 수 있다.

Claims (17)

  1. 리드 프레임, 그리고 상기 리드 프레임상에 탑재되어, 와이어를 통해서 상기 리드 프레임의 리드와 전기적으로 접속된 1개 이상의 반도체 칩을 절연성 수지로 밀봉되어 이루어지는 밀봉부와,
    상기 밀봉부의 주면(主面)과 측면(側面)을 덮는 캡(cap)과,
    상기 리드 프레임과 일체로 형성되어, 상기 밀봉부의 이면(裏面)에서 외부로 노출하는 접속단자를 구비한 것을 특징으로 하는 메모리 카드.
  2. 제 1 항에 있어서,
    상기 리드 프레임과 일체로 형성된 상기 접속단자의 두께는, 상기 리드 프레임의 다른 부분의 두께보다도 두꺼운 것을 특징으로 하는 메모리 카드.
  3. 제 1 항에 있어서,
    상기 접속단자는, 상기 리드 프레임의 일부를 구부리는 것에 의해 형성되어 있는 것을 특징으로 하는 메모리 카드.
  4. 제 1 항에 있어서,
    상기 반도체 칩은, 메모리 칩과, 상기 메모리 칩을 컨트롤하는 컨트롤 칩으로 이루어지는 것을 특징으로 하는 메모리 카드.
  5. 제 4 항에 있어서,
    상기 메모리 칩은, 상기 리드 프레임상에 접착된 제1 메모리 칩과, 상기 제1 메모리 칩상에 접착된 제2 메모리 칩으로 이루어지는 것을 특징으로 하는 메모리 카드.
  6. 제 1 항에 있어서,
    상기 리드 프레임의 칩 탑재영역에는, 절연테이프가 접착되고, 상기 반도체 칩은 상기 절연테이프상에 탑재되어 있는 것을 특징으로 하는 메모리 카드.
  7. 제 1 항에 있어서,
    상기 캡에는 홈이 설치되고, 상기 밀봉부는 상기 홈의 내부에 장착되어 있는 것을 특징으로 하는 메모리 카드.
  8. 제 7 항에 있어서,
    상기 밀봉부는, 상기 홈의 내부에 접착재를 통해서 고정되어 있는 것을 특징으로 하는 메모리 카드.
  9. 리드 프레임, 그리고 상기 리드 프레임상에 탑재되어, 와이어를 통해서 상기 리드 프레임의 리드와 전기적으로 접속된 1개 이상의 반도체 칩을 절연성 수지로밀봉되어 이루어지는 밀봉부와,
    상기 리드 프레임과 일체로 형성되어, 상기 밀봉부의 이면(裏面)에서 외부로 노출하는 접속단자를 구비한 메모리 카드로서,
    상기 밀봉부의 주면(主面)은 상기 메모리 카드의 주면을 구성하고, 상기 밀봉부의 이면(裏面)은 상기 메모리 카드의 이면을 구성하고 있는 것을 특징으로 하는 메모리 카드.
  10. 제 9 항에 있어서,
    상기 리드 프레임과 일체로 형성된 상기 접속단자의 두께는, 상기 리드 프레임의 다른 부분의 두께보다도 두꺼운 것을 특징으로 하는 메모리 카드.
  11. 제 9 항에 있어서,
    상기 접속단자는, 상기 리드 프레임의 일부를 구부리는 것에 의해 형성되어 있는 것을 특징으로 하는 메모리 카드.
  12. 제 9 항에 있어서,
    상기 반도체 칩은, 메모리 칩과, 상기 메모리 칩을 컨트롤하는 컨트롤 칩으로 이루어지는 것을 특징으로 하는 메모리 카드.
  13. 제 12 항에 있어서,
    상기 메모리 칩은, 상기 리드 프레임상에 접착된 제1 메모리 칩과, 상기 제1 메모리 칩상에 접착된 제2 메모리 칩으로 이루어지는 것을 특징으로 하는 메모리 카드.
  14. (a) 리드 및 접속단자를 포함하는 패턴을 종(縱)방향 및/또는 횡(橫)방향으로 반복해서 형성한 멀티 프레임(multi-frame) 구조를 가지는 리드 프레임과, 복수의 반도체 칩을 각각 준비하는 공정과,
    (b) 상기 리드 프레임의 각각의 패턴상에 1개 이상의 반도체 칩을 탑재하는 공정과,
    (c) 상기 반도체 칩의 각각과 상기 리드를 와이어를 통해서 전기적으로 접속하는 공정과,
    (d) 상기 패턴, 상기 복수의 반도체 칩 및 상기 와이어를 절연성 수지로 밀봉하고, 상기 접속단자를 상기 절연성 수지의 표면에 노출시키는 공정과,
    (e) 상기 리드 프레임 및 상기 절연성 수지를 상기 패턴마다 절단, 개편화(個片化)하는 것에 의해, 상기 패턴, 상기 1개 이상의 반도체 칩 및 상기 와이어가 상기 절연성 수지로 밀봉되어 이루어지는 밀봉부를 얻는 공정을 포함하는 메모리 카드의 제조방법.
  15. 제 14 항에 있어서,
    상기 (e) 공정 후, 상기 접속단자가 노출한 일면을 제외한 상기 밀봉부의 표면을 캡으로 피복하는 공정을 더 포함하는 것을 특징으로 하는 메모리 카드의 제조방법.
  16. 제 14 항에 있어서,
    상기 리드 프레임은, 금속판의 제1 영역의 편면과 제2 영역의 양면을 각각 포토레지스트막으로 피복하고, 제3 영역의 양면을 상기 포토레지스트막으로 피복하지 않은 제1 공정과, 상기 제1 공정 후, 상기 포토레지스트막을 마스크로하여 상기 금속판을 에칭하는 것에 의해, 상기 금속판의 상기 제1 영역에 상기 상기 금속판의 절반 정도의 두께를 가지는 상기 리드를 형성하고, 상기 금속판의 상기 제2 영역에 상기 금속판과 동일한 두께를 가지는 상기 접속단자를 형성하는 제2 공정을 포함하는 방법에 의해 제조되는 것을 특징으로 하는 메모리 카드의 제조방법.
  17. 제 14 항에 있어서,
    상기 리드 프레임은, 금속판을 프레스 또는 에칭 가공하는 것에 의해 상기 리드 및 상기 접속단자를 형성하는 제1 공정과, 상기 제1 공정 후, 상기 접속단자를 프레스로 구부리는 제2 공정을 포함하는 방법에 의해 제조되는 것을 특징으로 하는 메모리 카드의 제조방법.
KR1020030035493A 2002-06-10 2003-06-03 메모리 카드 및 그 제조방법 KR101000625B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00169144 2002-06-10
JP2002169144A JP4171246B2 (ja) 2002-06-10 2002-06-10 メモリカードおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20040014185A true KR20040014185A (ko) 2004-02-14
KR101000625B1 KR101000625B1 (ko) 2010-12-10

Family

ID=29706817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030035493A KR101000625B1 (ko) 2002-06-10 2003-06-03 메모리 카드 및 그 제조방법

Country Status (3)

Country Link
US (1) US6924547B2 (ko)
JP (1) JP4171246B2 (ko)
KR (1) KR101000625B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849182B1 (ko) * 2007-01-22 2008-07-30 삼성전자주식회사 반도체 카드 패키지 및 그 제조방법
KR101035209B1 (ko) * 2010-01-26 2011-05-17 주식회사 영일프레시젼 방열판을 포함하는 아이씨 카드의 충진제 플래쉬 방지방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8141240B2 (en) 1999-08-04 2012-03-27 Super Talent Electronics, Inc. Manufacturing method for micro-SD flash memory card
US7264992B2 (en) * 2004-08-06 2007-09-04 Paul Hsueh Removable flash integrated memory module card and method of manufacture
US7830666B2 (en) * 2000-01-06 2010-11-09 Super Talent Electronics, Inc. Manufacturing process for single-chip MMC/SD flash memory device with molded asymmetric circuit board
US20080286990A1 (en) * 2003-12-02 2008-11-20 Super Talent Electronics, Inc. Direct Package Mold Process For Single Chip SD Flash Cards
US6900527B1 (en) * 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US8998620B2 (en) * 2003-12-02 2015-04-07 Super Talent Technology, Corp. Molding method for COB-EUSB devices and metal housing package
US8102657B2 (en) 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
US20080195817A1 (en) * 2004-07-08 2008-08-14 Super Talent Electronics, Inc. SD Flash Memory Card Manufacturing Using Rigid-Flex PCB
KR100858756B1 (ko) 2004-07-12 2008-09-16 가부시끼가이샤 도시바 저장 디바이스 및 호스트 장치
US20060027906A1 (en) * 2004-08-03 2006-02-09 Sheng-Chih Hsu Exclusive memory structure applicable for multi media card and secure digital card
KR100574996B1 (ko) * 2004-11-25 2006-05-02 삼성전자주식회사 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드
KR100585163B1 (ko) 2004-11-27 2006-06-01 삼성전자주식회사 메모리 카드 및 그 제조방법
JP2007081232A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
EP1785916B1 (de) * 2005-11-14 2009-08-19 Tyco Electronics France SAS Smartcard-Körper, Smartcard und Herstellungsverfahren
JP4843311B2 (ja) * 2005-12-27 2011-12-21 富士通コンポーネント株式会社 メモリカード及びその製造方法
JP2007205908A (ja) 2006-02-02 2007-08-16 Matsushita Electric Ind Co Ltd 重量センサ
JP4766053B2 (ja) 2006-02-02 2011-09-07 パナソニック株式会社 Ｓｄメモリカードおよびｓｄメモリカードの製造方法
WO2007123143A1 (ja) 2006-04-21 2007-11-01 Panasonic Corporation メモリカード
US8254134B2 (en) * 2007-05-03 2012-08-28 Super Talent Electronics, Inc. Molded memory card with write protection switch assembly
CN101689252A (zh) 2007-06-15 2010-03-31 松下电器产业株式会社 存储卡及其制造方法
US8102658B2 (en) * 2007-07-05 2012-01-24 Super Talent Electronics, Inc. Micro-SD to secure digital adaptor card and manufacturing method
JP2009032013A (ja) * 2007-07-26 2009-02-12 Toshiba Corp 半導体装置及びその製造方法
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
JP5242644B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体記憶装置
JP2012212417A (ja) 2011-03-24 2012-11-01 Toshiba Corp 半導体メモリカード
US20130286603A1 (en) * 2012-04-30 2013-10-31 Takashi Okada Memory card and sd card
JP5740372B2 (ja) * 2012-09-12 2015-06-24 株式会社東芝 半導体メモリカード
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
US20200325821A1 (en) 2019-04-09 2020-10-15 Rolls-Royce North American Technologies Inc. Starter/generator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19710514C2 (de) * 1997-03-13 2001-06-28 Itt Mfg Enterprises Inc Steckkarte für elektronische Geräte
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849182B1 (ko) * 2007-01-22 2008-07-30 삼성전자주식회사 반도체 카드 패키지 및 그 제조방법
US7855441B2 (en) 2007-01-22 2010-12-21 Samsung Electronics Co., Ltd. Semiconductor card package and method of forming the same
KR101035209B1 (ko) * 2010-01-26 2011-05-17 주식회사 영일프레시젼 방열판을 포함하는 아이씨 카드의 충진제 플래쉬 방지방법

Also Published As

Publication number Publication date
US20030227075A1 (en) 2003-12-11
KR101000625B1 (ko) 2010-12-10
JP2004013738A (ja) 2004-01-15
JP4171246B2 (ja) 2008-10-22
US6924547B2 (en) 2005-08-02

Similar Documents

Publication Publication Date Title
KR101000625B1 (ko) 메모리 카드 및 그 제조방법
KR101054602B1 (ko) 반도체 장치의 제조 방법
US6861734B2 (en) Resin-molded semiconductor device
US6538311B2 (en) Two-stage transfer molding method to encapsulate MMC module
EP0854511A2 (en) Resin sealing type semiconductor device
US6625036B1 (en) Infrared data communication module and method of making the same
KR20040030283A (ko) 리드 프레임 및 그 제조 방법
JPH09298256A (ja) 電子部品とその製造方法及びそれに用いるリードフレームと金型
US7176060B2 (en) Integrated circuit card and a method of manufacturing the same
KR20030076199A (ko) 반도체 장치 및 그 제조 방법
JPH1032287A (ja) 樹脂封止型半導体装置とその製造方法
JPH0715918B2 (ja) 半導体チップ実装用リード構造体
JP2533012B2 (ja) 表面実装型半導体装置
JP4451298B2 (ja) Ｉｃカードモジュール体
KR100281305B1 (ko) 개선된박형패키지ic소자
JP3073467B2 (ja) 樹脂封止型半導体装置
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
JP4207671B2 (ja) 半導体パッケージの製造方法
JP4021115B2 (ja) 樹脂封止型半導体装置とその製造方法
KR19990000701A (ko) 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
WO2004112133A1 (ja) メタル基材装置及びｉｃカードモジュールの製造方法
JPH1126643A (ja) 半導体装置
JPH08203941A (ja) 半導体装置及びその製造装置
KR20010004611A (ko) 칩 사이즈 패키지
JPH04316359A (ja) リードフレーム及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee