JP2004013738A - メモリカードおよびその製造方法 - Google Patents
メモリカードおよびその製造方法 Download PDFInfo
- Publication number
- JP2004013738A JP2004013738A JP2002169144A JP2002169144A JP2004013738A JP 2004013738 A JP2004013738 A JP 2004013738A JP 2002169144 A JP2002169144 A JP 2002169144A JP 2002169144 A JP2002169144 A JP 2002169144A JP 2004013738 A JP2004013738 A JP 2004013738A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- memory card
- memory
- sealing portion
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Credit Cards Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】メモリカード1Aは、合成樹脂からなる薄い板状のキャップ2と、このキャップ2の内部に装着された封止部3とで構成されている。封止部3の内部には、金属製のリードフレームLF1と、このリードフレームLF1の一部(リード8)の上に搭載された3個の半導体チップ(2個のメモリチップ10A、10Aおよび1個のコントロールチップ10B)が封止されている。これらの半導体チップは、Auワイヤ9を介してリード8と電気的に接続されている。封止部3の裏面には、リードフレームLF1と一体に形成された接続端子11が露出している。
【選択図】 図4
Description
【発明の属する技術分野】
本発明は、メモリカードおよびその製造技術に関し、特に、メモリカードの製造歩留まりの向上、および製造原価の低減を実現する技術に関するものである。
【0002】
【従来の技術】
デジタルビデオカメラ、携帯電話、携帯音楽プレーヤなどのデジタル機器用データ記憶媒体として、メモリチップを内蔵したメモリカードが広く使用されている。
【0003】
このメモリカードは、縦×横=32mm×24mm、厚さ1.2mm〜1.4mm程度と極めて小形、軽量であることが特徴で、デジタル機器のメモリスロットに挿入することによって機器とのアクセスが行われ、データの書き込みや読み出しが実行されるようになっている。
【0004】
例えば特開2001−217383号公報などに記載されているように、この種のメモリカードは、配線基板の一面に搭載したメモリチップを絶縁性樹脂で封止して封止部を形成し、この封止部をキャップで被覆した構造を有している。また、このキャップで被覆されていない配線基板の裏面はメモリカードの裏面を構成し、その一部には上記メモリチップと電気的に接続された接続端子が形成されている。そして、このメモリカードをデジタル機器のスロットに挿入すると、上記接続端子とスロットのコネクタとが電気的に接続され、データの読み出しや書き込みが実行される。
【0005】
【発明が解決しようとする課題】
本発明者らの検討によれば、上記のような従来構造のメモリカードには、次のような問題点がある。
【0006】
第1に、従来構造のメモリカードは、配線基板の一面に搭載したメモリチップを絶縁性樹脂で封止して封止部を形成しているため、配線基板と絶縁性樹脂との熱膨張係数差に起因して配線基板に反りが発生し、これがメモリカードの外観不良、すなわち製造歩留まりの低下を引き起こす要因となっている。
【0007】
特に、最近のメモリカードは、メモリ容量を増やすために、配線基板上に複数のメモリチップを積層して搭載している。そのため、メモリチップを封止する絶縁性樹脂の厚さが小さくなる結果、配線基板と絶縁性樹脂との熱膨張係数差に起因する配線基板の反りが発生し易くなっている。
【0008】
第2に、メモリカード用の配線基板は、両面にCu配線を形成したガラスエポキシ樹脂あるいはBTレジンなどの樹脂基板で構成されているために、その製造原価が比較的高価であり、これがメモリカードの製造原価の低減を図る上で制約となっている。
【0009】
本発明の目的は、メモリカードの製造歩留まりを向上させることのできる技術を提供することにある。
【0010】
本発明の他の目的は、メモリカードの製造コストを低減することのできる技術を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0013】
本発明のメモリカードは、リードフレーム、および前記リードフレーム上に搭載され、ワイヤを介して前記リードフレームのリードと電気的に接続された一つ以上の半導体チップを絶縁性樹脂で封止してなる封止部と、前記封止部の主面と側面とを覆うキャップと、前記リードフレームと一体に形成され、前記封止部の裏面から外部に露出する接続端子とを備えたものである。
【0014】
上記のように構成された本発明のメモリカードによれば、半導体チップの上下両側を絶縁性樹脂によって覆う構造となるため、封止部の反りを解消ないし抑制することができる。
【0015】
また、従来のメモリカードにおける多層配線基板に代えて、それよりも安価なリードフレームを採用したことにより、メモリカードの製造原価を低減することができる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【0017】
(実施の形態1)
本実施の形態は、メモリチップと、このメモリチップを制御するコントロールチップとを搭載したメモリカード(例えば128メガバイトの記憶容量を有するマルチメディアカード)に適用したものであり、図1および図2は、メモリカードの平面図(図1は表面側、図2は裏面側)、図3は、メモリカードの内部構造およびピン配列を示す平面図、図4は、図1のA−A’線に沿った断面図である。
【0018】
メモリカード1Aは、ポリフェニルエーテル(poly phenyl ether)などの合成樹脂からなる薄い板状のキャップ2と、このキャップ2の内部に装着された封止部3とで構成されている。キャップ2は、縦(長さ)が32mm、横(幅)が24mm、厚さが1.4mmの長方形で、その一隅には斜めの切り欠き4が設けられている。
【0019】
キャップ2の表面は、メモリカード1Aの表面となる部分であり、その中央部にはメモリカード1Aの仕様などを記載したラベル5が貼り付けてある。また、キャップ2の表面の一端部にはインデックスマーク6が形成されており、このインデックスマーク6あるいは前記切り欠き4の位置を視認することによって、メモリカード1Aをデジタル機器のスロットに挿入する際の正しい向きが容易に判別できるようになっている。
【0020】
キャップ2の裏面には、長方形の溝7が設けられており、この溝7の内部には、トランスファモールドによって成形されたエポキシ樹脂などの絶縁性樹脂からなる封止部3が装着されている。封止部3は、縦(長さ)が30mm、横(幅)が21mm、厚さが1mmの長方形で、その一面がキャップ2の内面に接着された状態で溝7の内部に固定されている。封止部3の内部には、金属製のリードフレームLF1と、このリードフレームLF1の一部(リード8)の上に搭載された3個の半導体チップ(2個のメモリチップ10A、10Aおよび1個のコントロールチップ10B)が封止されている。
【0021】
2個のメモリチップ10A、10Aは、互いに同一の外形寸法を有し、それぞれの主面には512メガビット(=64メガバイト)の記憶容量を有するフラッシュメモリが形成されている。2個のメモリチップ10A、10Aは、それらの一方の上に他方を積層した状態でリード8の上に搭載されている。また、2個のメモリチップ10A、10Aのそれぞれの主面には、その一辺に沿って複数のボンディングパッドBPが一列に形成されており、これらのボンディングパッドBPとリード8がAuワイヤ9を介して電気的に接続されている。
【0022】
コントロールチップ10Bは、上記メモリチップ10A、10Aの近傍のリードフレームLF1(リード8)上に搭載されている。コントロールチップ10Bの主面には、対向する2つの長辺に沿って複数のボンディングパッドBPが一列ずつ形成されており、これらのボンディングパッドBPとリード8がAuワイヤ9を介して電気的に接続されている。
【0023】
封止部3の裏面は、メモリカード1Aの裏面となる部分であり、その一端部の近傍には、メモリカード1Aとデジタル機器とを電気的に接続するための複数の接続端子11が形成されている。そして、メモリカード1Aをデジタル機器のメモリスロットに挿入すると、これらの接続端子11とスロットのコネクタとが電気的に接続され、メモリチップ10A、10Aに格納されたデータの読み出し、あるいはメモリチップ10A、10Aへのデータの書き込みが実行される。
【0024】
本実施の形態のメモリカード1Aは、上記接続端子11をリードフレームLF1と一体に形成している。リードフレームLF1を構成する金属板は、接続端子11となる部分が厚く(200μm〜250μm程度)、他の部分(リード8)が薄い(100μm〜125μm程度)ため、接続端子11となる部分のみが封止部3の外部に露出するようになっている。
【0025】
このように、本実施の形態のメモリカード1Aは、従来のメモリカードの配線基板に代えてリードフレームLF1を使用し、このリードフレームLF1に搭載した半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)を絶縁性樹脂で封止することによって、封止部3を構成している。
【0026】
図5は、メモリカード1Aの製造に使用するリードフレームLF1の全体平面図である。このリードフレームLF1は、前述したリード8や接続端子11などのパターンを縦方向および横方向に繰り返し形成した多連構造を有しており、例えばメモリカード(1A)16個分の半導体チップを搭載できるようになっている。
【0027】
上記リードフレームLF1を製造するには、図6に示すような板厚200μm〜250μm程度のCu、Cu合金またはFe−Ni合金などからなる金属板(フープ材)20を用意し、リード8を形成する箇所には、その片面にフォトレジスト膜21を形成し、接続端子11を形成する箇所には、その両面にフォトレジスト膜21を形成する。そして、この状態で金属板20を薬液によりエッチングし、片面にフォトレジスト膜21が形成された領域の板厚を元の板厚の半分程度(100μm〜125μm程度)まで薄くする(ハーフエッチング)。
【0028】
これにより、フォトレジスト膜21が形成されていない領域の金属板20は完全にエッチングされて消失し、片面にフォトレジスト膜21が形成された領域に薄い板厚(100μm〜125μm程度)のリード8が形成される。また、両面にフォトレジスト膜21が形成された領域の金属板20はエッチングされないので、エッチング前と同じ板厚(200μm〜250μm程度)の接続端子11が形成される。図示は省略するが、その後、リード8のボンディング領域(Auワイヤ9が接続される領域)にAgメッキを施し、接続端子11にNiとAuのメッキを施すことにより、図5に示すリードフレームLF1が完成する。
【0029】
上記リードフレームLF1を使ってメモリカード1Aを製造するには、まず図7に示すような、裏面に両面接着テープ22を貼り付けたコントロールチップ10Bと、図8に示すような、裏面に両面接着テープ22を貼り付けたメモリチップ10Aとをそれぞれ用意する。
【0030】
裏面に両面接着テープ22を貼り付けたコントロールチップ10Bは、例えば図9に示すように、コントロール回路が形成された半導体ウエハ23の裏面とダイシングテープ24との間に両面接着テープ22を挟み込み、続いて図10に示すように、この状態で半導体ウエハ23と両面接着テープ22を同時にダイシングすることによって得られる。また、裏面に両面接着テープ22を貼り付けたメモリチップ10Aもこれと同様の方法で得ることができる。
【0031】
次に、上記両面接着テープ22を使って、メモリチップ10Aおよびコントロールチップ10BのそれぞれをリードフレームLF1の所定箇所に接着する。図11は、メモリチップ10Aとコントロールチップ10Bを接着したリードフレームLF1の一部(メモリカード約2個分の領域)を示す拡大平面図、図12は、同じくリードフレームLF1の一部(メモリカード約1個分の領域)を示す拡大断面図である。
【0032】
次に、図13および図14に示すように、両面接着テープ22を使ってメモリチップ10Aの上に第2のメモリチップ10Aを接着する。このとき、下層のメモリチップ10AのボンディングパッドBPが上層のメモリチップ10Aと重ならないよう、上下のメモリチップ10A、10Aを互いにずらして積層する。
【0033】
次に、図15および図16に示すように、周知のボールボンディング装置(図示せず)を使ってメモリチップ10AのボンディングパッドBPとリード8、およびコントロールチップ10BのボンディングパッドBPとリード8をそれぞれAuワイヤ9で結線する。
【0034】
次に、モールド金型を使って上記リードフレームLF1と半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)を樹脂封止する。図17は、モールド金型40の一部(メモリカード約1個分の領域)を示す拡大断面図である。
【0035】
モールド金型40を使ってリードフレームLF1と半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)を樹脂封止するには、まずモールド金型40の下型40Bの表面に薄い樹脂シート41を敷いた後、この樹脂シート41の上にリードフレームLF1を載置する。リードフレームLF1は、接続端子11が形成された面を下に向けて載置し、接続端子11を樹脂シート41に接触させる。そしてこの状態で、樹脂シート41とリードフレームLF1を上型40Aと下型40Bで挟み付ける。このようにすると、接続端子11が金型40(上型40Aおよび下型40B)の押圧力によって樹脂シート41に押し付けられるので、その先端部分が樹脂シート41の中に食い込む。
【0036】
この結果、図18に示すように、上型40Aと下型40Bの隙間(キャビティ)に溶融樹脂を注入して封止部3を成形した後、上型40Aと下型40Bを分離すると、樹脂シート41の中に食い込んでいた接続端子11の先端部分のみが封止部3の裏面から外側に露出する。図19は、封止部3を成形した後、モールド金型40から取り外したリードフレームLF1の表面側の平面図、図20は、同じく裏面側の平面図である。
【0037】
次に、ダイアモンドブレードなどを使ってリードフレームLF1および樹脂をダイシングすることにより、図21に示すような個片化された封止部3が複数個(16個)得られる。その後、図22に示すように、両面接着テープ25などを使ってキャップ2の裏面に封止部3の表面を接着することにより、前記図1〜図4に示す本実施の形態のメモリカード1Aが完成する。
【0038】
本実施の形態のメモリカード1Aによれば、半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)の上下両側を封止部3によって覆う構造となるため、封止部の反りを解消ないし抑制することができる。
【0039】
また、リードフレームLF1(熱膨張係数=4.4×10−6/℃〜17×10−6/℃程度)と絶縁性樹脂(熱膨張係数=9×10−6/℃〜16×10−6/℃程度)との熱膨張係数差が、従来のメモリカードにおける多層配線基板(ガラスエポキシ樹脂基板の熱膨張係数=1.3×10−5/℃〜1.6×10−6/℃程度)と絶縁性樹脂との熱膨張係数差に比べて小さいので、封止部の反りを解消ないし抑制することができる。
【0040】
これにより、メモリカード1Aの外観不良率を低減できるので、メモリカード1Aの製造歩留まりを向上させることができる。
【0041】
また、従来のメモリカードにおける多層配線基板に代えて、それよりも製造原価が安いリードフレームLF1を採用したことにより、メモリカードの製造コストを低減することができる。
【0042】
(実施の形態2)
図23は、本実施の形態で使用するリードフレームLF2の一部(メモリカード約2個分の領域)を示す拡大平面図、図24は、同じくリードフレームLF2の一部(メモリカード約1個分の領域)を示す断面図である。
【0043】
このリードフレームLF2は、半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)を搭載する領域に絶縁テープ12を接着した構成になっている。また、接続端子11は、リードフレームLF2の一部をプレスで折り曲げることによって形成されている。
【0044】
このリードフレームLF2を製造するには、図25に示すように、金属板30をプレスで打ち抜いてリード8および接続端子11を形成した後、接続端子11をプレスで下方に折り曲げる。あるいは、金属板30のリード8および接続端子11を形成する箇所の片面にフォトレジスト膜を形成し、この状態で金属板30をハーフエッチングしてリード8および接続端子11を形成した後、接続端子11をプレスで下方に折り曲げてもよい。その後、半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)を搭載する領域に絶縁テープ12を接着することにより、リードフレームLF2が完成する。
【0045】
図26は、上記リードフレームLF2にメモリチップ10Aとコントロールチップ10Bを搭載した状態を示す拡大平面図、図27は、同じく断面図である。リードフレームLF2にメモリチップ10Aとコントロールチップ10Bを搭載するには、例えば絶縁テープ12の表面に接着剤(図示せず)を塗布し、続いて絶縁テープ12の表面にメモリチップ10Aとコントロールチップ10Bとを接着すればよい。
【0046】
上記のような絶縁テープ12を備えたリードフレームLF2を使用する場合は、前記実施の形態1のように、メモリチップ10Aとコントロールチップ10Bのそれぞれの裏面に両面接着テープ22を貼り付ける作業を省略することができる。
【0047】
その後、前記実施の形態1と同様の方法でワイヤボンディング、樹脂封止およびダイシングを行うことにより、図28に示すような本実施の形態のメモリカード1Bが得られる。
【0048】
(実施の形態3)
図29は、本実施の形態で使用するリードフレームLF3の一部(メモリカード約2個分の領域)を示す拡大平面図である。
【0049】
このリードフレームLF3は、半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)を樹脂で封止して封止部3を成形したときに、封止部3の一隅に斜めの切り欠きが形成されるようにするため、封止部3の一隅に相当する箇所に三角形のコーナーダム13が設けられている。
【0050】
上記リードフレームLF3に半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)を搭載し、次いでワイヤボンディングを行う方法は、前記実施の形態1と同じである。
【0051】
図30は、上記リードフレームLF3に搭載した半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)を樹脂封止して封止部3を成形した状態を示す拡大平面図(表面側)、図31は、同じく拡大平面図(裏面側)である。図に示すように、封止部3を成形する際は、モールド金型(上型および下型)のコーナーダム13に対応する箇所にイジェクトピンを配置することによって、封止部3の外側にコーナーダム13が露出するようにする。
【0052】
その後、ダイアモンドブレードなどを使ってリードフレームLF3および樹脂をダイシングすることにより、図32に示すような個片化された封止部3が得られる。
【0053】
図32に示す封止部3は、その表面をキャップで被覆することなく、そのままメモリカード1Cとして使用することができる。メモリカード1Cの仕様やインデックスマークは、例えばレーザーマーカを使って封止部3の表面に直接印刷することができる。
【0054】
これにより、部品点数および組み立て工程数が低減できるので、さらに安価なメモリカード1Cを実現することができる。
【0055】
また、図32に示す封止部3をキャップで被覆する場合は、図33に示すように、キャップ2の裏面に封止部3と相似形の溝14を設け、この溝14の内部に封止部3を装着してもよい。このようにすると、上記キャップ2の外径寸法が前記実施の形態1で使用したキャップ2と同一の外径寸法を有する場合でも、溝14の内部に装着する封止部3の体積をより大きくすることができる。これにより、封止部3の内部のチップ実装領域が大きくなるので、外径寸法の大きい、すなわち記憶容量の大きいメモリチップ10Aを搭載することができるので、大容量のメモリカード1Dを実現することができる。
【0056】
(実施の形態4)
前記実施の形態1では、多連構造のリードフレーム(LF1)の全体を一括してモールドする構造の金型(図17、図18参照)を使って半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)を樹脂封止したが、製品領域毎に封止部3を個別に成形できるキャビティを備えたモールド金型を使用して半導体チップ(メモリチップ10A、10Aおよびコントロールチップ10B)を樹脂封止することもできる。
【0057】
以下、図34に示すリードフレームLF4(メモリカード約2個分の領域が図示されている)を使ってメモリカードを製造する方法を説明する。まず、図35に示すように、前述した方法でリードフレームLF4にメモリチップ10Aおよびコントロールチップ10Bを搭載し、続いてメモリチップ10AのボンディングパッドBPとリード8、およびコントロールチップ10BのボンディングパッドBPとリード8をそれぞれAuワイヤ9で結線する。
【0058】
次に、上記リードフレームLF4を図36に示すモールド金型50に装着する。このモールド金型50は、上型50Aと下型50Bの隙間(キャビティ52)が製品領域毎に分離され、それぞれのキャビティ52内にゲート(図示せず)を通じて溶融樹脂が注入される構造になっている。このモールド金型50にリードフレームLF4を装着するには、モールド金型50の下型50Bの表面に薄い樹脂シート51を敷き、この樹脂シート51の上にリードフレームLF4を載置した後、樹脂シート51およびリードフレームLF4を上型50Aと下型50Bで挟み付ける。
【0059】
図37は、上記モールド金型50のキャビティ52内に溶融樹脂を注入して封止部3を成形した後、モールド金型50から取り外したリードフレームLF4の表面側の部分平面図、図38は、同じく裏面側の部分平面図である。
【0060】
次に、ダイアモンドブレードなどを使ってリードフレームLF4をダイシングすることにより、図39に示すような個片化された封止部3が得られ、続いて両面接着テープ25などを使ってキャップ2の裏面に封止部3の表面を接着することにより、本実施の形態のメモリカード1Aが完成する。
【0061】
本実施の形態によれば、メモリカードの製造歩留まりの向上および製造コストの低減を図ることができる。
【0062】
また、各製品領域ごとに、接続端子11の近傍のリードフレームLF4の枠となる部分を上型50Aと下型50Bで挟んだ状態でトランスファーモールド工程を行うために、接続端子11の電極となる面が樹脂によって覆われてしまうことを防止できるという効果が得られる。
【0063】
さらに、一隅に斜めの切り欠きを有する封止部3を形成する場合でも、製品毎にキャビティ52を設けたモールド金型50を使用してトランスファーモールド工程を行うために、キャビティ52の形状を変更することによって、より柔軟に、かつ容易に対応することが可能になる効果が得られる。
【0064】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0065】
前記実施の形態では、マルチメディアカードに適用した場合について説明したが、他の規格を採用するメモリカードに適用することもできる。また、リードフレームに搭載する半導体チップの数やメモリの種類も適宜変更することができる。
【0066】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0067】
従来のメモリカードにおける多層配線基板に代えて、絶縁性樹脂との熱膨張係数差が多層配線基板より小さい金属製のリードフレームを採用したことにより、メモリカードの反りなどに起因する外観不良率を低減できるので、メモリカードの製造歩留まりを向上させることができる。
【0068】
また、従来のメモリカードにおける多層配線基板に代えて、それよりも製造原価が安いリードフレームを採用したことにより、メモリカードの製造コストを低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるメモリカードの平面図(表面側)である。
【図2】本発明の一実施の形態であるメモリカードの平面図(裏面側)である。
【図3】本発明の一実施の形態であるメモリカードの内部構造およびピン配列を示す平面図である。
【図4】図1のA−A’線に沿った断面図である。
【図5】本発明の一実施の形態であるメモリカードの製造に使用するリードフレームの全体平面図である。
【図6】図5に示すリードフレームの製造方法を説明する断面図である。
【図7】本発明の一実施の形態であるメモリカードの製造に使用するコントロールチップの平面および断面を示す図である。
【図8】本発明の一実施の形態であるメモリカードの製造に使用するメモリチップの平面および断面を示す図である。
【図9】図7に示すコントロールチップの裏面に両面接着テープを貼り付ける方法を説明する側面図である。
【図10】図7に示すコントロールチップの裏面に両面接着テープを貼り付ける方法を説明する斜視図である。
【図11】本発明の一実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大平面図である。
【図12】本発明の一実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大断面図である。
【図13】本発明の一実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大平面図である。
【図14】本発明の一実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大断面図である。
【図15】本発明の一実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大平面図である。
【図16】本発明の一実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大断面図である。
【図17】本発明の一実施の形態であるメモリカードの製造方法を示すモールド金型の要部拡大断面図である。
【図18】本発明の一実施の形態であるメモリカードの製造方法を示すモールド金型の要部拡大断面図である。
【図19】本発明の一実施の形態であるメモリカードの製造方法を示すモールド工程後のリードフレームの全体平面図(表面側)である。
【図20】本発明の一実施の形態であるメモリカードの製造方法を示すモールド工程後のリードフレームの全体平面図(裏面側)である。
【図21】本発明の一実施の形態であるメモリカードの製造方法を示す封止部の断面図である。
【図22】本発明の一実施の形態であるメモリカードの製造方法を示す封止部およびキャップの断面図である。
【図23】本発明の他の実施の形態であるメモリカードの製造に用いるリードフレームの要部拡大平面図である。
【図24】本発明の他の実施の形態であるメモリカードの製造に用いるリードフレームの要部拡大断面図である。
【図25】図24に示すリードフレームの製造方法を説明する断面図である。
【図26】本発明の他の実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大平面図である。
【図27】本発明の他の実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大断面図である。
【図28】本発明の他の実施の形態であるメモリカードの断面図である。
【図29】本発明の他の実施の形態であるメモリカードの製造に用いるリードフレームの要部拡大平面図である。
【図30】本発明の他の実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大平面図(表面側)である。
【図31】本発明の他の実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大平面図(裏面側)である。
【図32】本発明の他の実施の形態であるメモリカードの平面図(裏面側)である。
【図33】本発明の他の実施の形態であるメモリカードの平面図(裏面側)である。
【図34】本発明の他の実施の形態であるメモリカードの製造に用いるリードフレームの要部拡大平面図である。
【図35】本発明の他の実施の形態であるメモリカードの製造方法を示すリードフレームの要部拡大平面図である。
【図36】本発明の他の実施の形態であるメモリカードの製造方法を示すモールド金型の要部拡大断面図である。
【図37】
本発明の他の実施の形態であるメモリカードの製造方法を示すモールド工程後
のリードフレームの要部拡大平面図(表面側)である。
【図38】
本発明の他の実施の形態であるメモリカードの製造方法を示すモールド工程後
のリードフレームの要部拡大平面図(裏面側)である。
【図39】
本発明の他の実施の形態であるメモリカードの製造方法を示す封止部およびキ
ャップの断面図である。
【符号の説明】
1A、1B、1C、1D メモリカード
2 キャップ
3 封止部
4 切り欠き
5 ラベル
6 インデックスマーク
7 溝
8 リード
9 Auワイヤ
10A メモリチップ
10B コントロールチップ
11 接続端子
12 絶縁テープ
13 コーナーダム
14 溝
20 金属板
21 フォトレジスト膜
22 両面接着テープ
23 半導体ウエハ
24 ダイシングテープ
25 両面接着テープ
30 金属板
40 モールド金型
40A 上型
40B 下型
41 樹脂シート
50 モールド金型
50A 上型
50B 下型
51 樹脂シート
52 キャビティ
LF1〜LF4リードフレーム
Claims (17)
- リードフレーム、および前記リードフレーム上に搭載され、ワイヤを介して前記リードフレームのリードと電気的に接続された一つ以上の半導体チップを絶縁性樹脂で封止してなる封止部と、前記封止部の主面と側面とを覆うキャップと、前記リードフレームと一体に形成され、前記封止部の裏面から外部に露出する接続端子とを備えたことを特徴とするメモリカード。
- 前記リードフレームと一体に形成された前記接続端子の厚さは、前記リードフレームの他の部分の厚さよりも大きいことを特徴とする請求項1記載のメモリカード。
- 前記接続端子は、前記リードフレームの一部を折り曲げることによって形成されていることを特徴とする請求項1記載のメモリカード。
- 前記半導体チップは、メモリチップと、前記メモリチップをコントロールするコントロールチップとからなることを特徴とする請求項1記載のメモリカード。
- 前記メモリチップは、前記リードフレーム上に接着された第1のメモリチップと、前記第1のメモリチップ上に接着された第2のメモリチップとからなることを特徴とする請求項4記載のメモリカード。
- 前記リードフレームのチップ搭載領域には、絶縁テープが接着され、前記半導体チップは、前記絶縁テープ上に搭載されていることを特徴とする請求項1記載のメモリカード。
- 前記キャップには溝が設けられ、前記封止部は、前記溝の内部に装着されていることを特徴とする請求項1記載のメモリカード。
- 前記封止部は、前記溝の内部に接着材を介して固定されていることを特徴とする請求項7記載のメモリカード。
- リードフレーム、および前記リードフレーム上に搭載され、ワイヤを介して前記リードフレームのリードと電気的に接続された一つ以上の半導体チップを絶縁性樹脂で封止してなる封止部と、前記リードフレームと一体に形成され、前記封止部の裏面から外部に露出する接続端子とを備えたメモリカードであって、前記封止部の主面は前記メモリカードの主面を構成し、前記封止部の裏面は前記メモリカードの裏面を構成していることを特徴とするメモリカード。
- 前記リードフレームと一体に形成された前記接続端子の厚さは、前記リードフレームの他の部分の厚さよりも大きいことを特徴とする請求項9記載のメモリカード。
- 前記接続端子は、前記リードフレームの一部を折り曲げることによって形成されていることを特徴とする請求項9記載のメモリカード。
- 前記半導体チップは、メモリチップと、前記メモリチップをコントロールするコントロールチップとからなることを特徴とする請求項9記載のメモリカード。
- 前記メモリチップは、前記リードフレーム上に接着された第1のメモリチップと、前記第1のメモリチップ上に接着された第2のメモリチップとからなることを特徴とする請求項12記載のメモリカード。
- 以下の工程を含むメモリカードの製造方法:
(a)リードおよび接続端子を含むパターンを縦方向および/または横方向に繰り返し形成した多連構造を有するリードフレームと、複数の半導体チップとをそれぞれ用意する工程、
(b)前記リードフレームのそれぞれのパターン上に一つ以上の半導体チップを搭載する工程、
(c)前記半導体チップのそれぞれと前記リードとをワイヤを介して電気的に接続する工程、
(d)前記パターン、前記複数の半導体チップおよび前記ワイヤを絶縁性樹脂で封止し、前記接続端子を前記絶縁性樹脂の表面に露出させる工程、
(e)前記リードフレームおよび前記絶縁性樹脂を前記パターン毎に切断、個片化することによって、前記パターン、前記一つ以上の半導体チップおよび前記ワイヤが前記絶縁性樹脂で封止されてなる複数の封止部を得る工程。 - 前記(e)工程の後、前記接続端子が露出した一面を除いた前記封止部の表面をキャップで被覆する工程をさらに含むことを特徴とする請求項14記載のメモリカードの製造方法。
- 前記リードフレームは、金属板の第1領域の片面と第2領域の両面とをそれぞれフォトレジスト膜で被覆し、第3領域の両面を前記フォトレジスト膜で被覆しない第1工程と、前記第1工程の後、前記フォトレジスト膜をマスクにして前記金属板をエッチングすることにより、前記金属板の前記第1領域に前記金属板の半分程度の厚さを有する前記リードを形成し、前記金属板の前記第2領域に前記金属板と同じ厚さを有する前記接続端子を形成する第2工程を含む方法によって製造されることを特徴とする請求項14記載のメモリカードの製造方法。
- 前記リードフレームは、金属板をプレスまたはエッチング加工することによって前記リードおよび前記接続端子を形成する第1工程と、前記第1工程の後、前記接続端子をプレスで折り曲げる第2工程を含む方法によって製造されることを特徴とする請求項14記載のメモリカードの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002169144A JP4171246B2 (ja) | 2002-06-10 | 2002-06-10 | メモリカードおよびその製造方法 |
US10/443,956 US6924547B2 (en) | 2002-06-10 | 2003-05-23 | Memory card |
KR1020030035493A KR101000625B1 (ko) | 2002-06-10 | 2003-06-03 | 메모리 카드 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002169144A JP4171246B2 (ja) | 2002-06-10 | 2002-06-10 | メモリカードおよびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004013738A true JP2004013738A (ja) | 2004-01-15 |
JP2004013738A5 JP2004013738A5 (ja) | 2005-10-13 |
JP4171246B2 JP4171246B2 (ja) | 2008-10-22 |
Family
ID=29706817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002169144A Expired - Fee Related JP4171246B2 (ja) | 2002-06-10 | 2002-06-10 | メモリカードおよびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6924547B2 (ja) |
JP (1) | JP4171246B2 (ja) |
KR (1) | KR101000625B1 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081232A (ja) * | 2005-09-15 | 2007-03-29 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007141238A (ja) * | 2005-11-14 | 2007-06-07 | Tyco Electronics France Sas | スマートカード本体、スマートカード及びその製造方法 |
JP2007179217A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Component Ltd | メモリカード及びその製造方法 |
WO2008152774A1 (ja) * | 2007-06-15 | 2008-12-18 | Panasonic Corporation | メモリカードおよびその製造方法 |
US7589405B2 (en) | 2004-11-27 | 2009-09-15 | Samsung Electronics Co., Ltd. | Memory cards and method of fabricating the memory cards |
US7933127B2 (en) | 2006-02-02 | 2011-04-26 | Panasonic Corporation | Memory card and memory card manufacturing method |
US7939923B2 (en) | 2006-02-02 | 2011-05-10 | Panasonic Corporation | Memory card and method for manufacturing memory card |
JP2012053554A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | 半導体記憶装置 |
US8575738B2 (en) | 2011-03-24 | 2013-11-05 | Kabushiki Kaisha Toshiba | Semiconductor memory card |
US8599571B2 (en) | 2006-04-21 | 2013-12-03 | Panasonic Corporation | Memory card |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8141240B2 (en) | 1999-08-04 | 2012-03-27 | Super Talent Electronics, Inc. | Manufacturing method for micro-SD flash memory card |
US7264992B2 (en) * | 2004-08-06 | 2007-09-04 | Paul Hsueh | Removable flash integrated memory module card and method of manufacture |
US7830666B2 (en) * | 2000-01-06 | 2010-11-09 | Super Talent Electronics, Inc. | Manufacturing process for single-chip MMC/SD flash memory device with molded asymmetric circuit board |
US20080286990A1 (en) * | 2003-12-02 | 2008-11-20 | Super Talent Electronics, Inc. | Direct Package Mold Process For Single Chip SD Flash Cards |
US6900527B1 (en) * | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
US8998620B2 (en) * | 2003-12-02 | 2015-04-07 | Super Talent Technology, Corp. | Molding method for COB-EUSB devices and metal housing package |
US8102657B2 (en) | 2003-12-02 | 2012-01-24 | Super Talent Electronics, Inc. | Single shot molding method for COB USB/EUSB devices with contact pad ribs |
US20080195817A1 (en) * | 2004-07-08 | 2008-08-14 | Super Talent Electronics, Inc. | SD Flash Memory Card Manufacturing Using Rigid-Flex PCB |
KR100858756B1 (ko) | 2004-07-12 | 2008-09-16 | 가부시끼가이샤 도시바 | 저장 디바이스 및 호스트 장치 |
US20060027906A1 (en) * | 2004-08-03 | 2006-02-09 | Sheng-Chih Hsu | Exclusive memory structure applicable for multi media card and secure digital card |
KR100574996B1 (ko) * | 2004-11-25 | 2006-05-02 | 삼성전자주식회사 | 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드 |
KR100849182B1 (ko) * | 2007-01-22 | 2008-07-30 | 삼성전자주식회사 | 반도체 카드 패키지 및 그 제조방법 |
US8254134B2 (en) * | 2007-05-03 | 2012-08-28 | Super Talent Electronics, Inc. | Molded memory card with write protection switch assembly |
US8102658B2 (en) * | 2007-07-05 | 2012-01-24 | Super Talent Electronics, Inc. | Micro-SD to secure digital adaptor card and manufacturing method |
JP2009032013A (ja) * | 2007-07-26 | 2009-02-12 | Toshiba Corp | 半導体装置及びその製造方法 |
USD795261S1 (en) * | 2009-01-07 | 2017-08-22 | Samsung Electronics Co., Ltd. | Memory device |
USD795262S1 (en) * | 2009-01-07 | 2017-08-22 | Samsung Electronics Co., Ltd. | Memory device |
USD794643S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD794641S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD794642S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD794644S1 (en) * | 2009-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Memory device |
USD794034S1 (en) * | 2009-01-07 | 2017-08-08 | Samsung Electronics Co., Ltd. | Memory device |
KR101035209B1 (ko) * | 2010-01-26 | 2011-05-17 | 주식회사 영일프레시젼 | 방열판을 포함하는 아이씨 카드의 충진제 플래쉬 방지방법 |
US20130286603A1 (en) * | 2012-04-30 | 2013-10-31 | Takashi Okada | Memory card and sd card |
JP5740372B2 (ja) * | 2012-09-12 | 2015-06-24 | 株式会社東芝 | 半導体メモリカード |
US9195929B2 (en) * | 2013-08-05 | 2015-11-24 | A-Men Technology Corporation | Chip card assembling structure and method thereof |
US20200325821A1 (en) | 2019-04-09 | 2020-10-15 | Rolls-Royce North American Technologies Inc. | Starter/generator |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19710514C2 (de) * | 1997-03-13 | 2001-06-28 | Itt Mfg Enterprises Inc | Steckkarte für elektronische Geräte |
JP3815936B2 (ja) * | 2000-01-25 | 2006-08-30 | 株式会社ルネサステクノロジ | Icカード |
JP3768761B2 (ja) | 2000-01-31 | 2006-04-19 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US6444501B1 (en) * | 2001-06-12 | 2002-09-03 | Micron Technology, Inc. | Two stage transfer molding method to encapsulate MMC module |
US6843421B2 (en) * | 2001-08-13 | 2005-01-18 | Matrix Semiconductor, Inc. | Molded memory module and method of making the module absent a substrate support |
-
2002
- 2002-06-10 JP JP2002169144A patent/JP4171246B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-23 US US10/443,956 patent/US6924547B2/en not_active Expired - Lifetime
- 2003-06-03 KR KR1020030035493A patent/KR101000625B1/ko not_active IP Right Cessation
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7589405B2 (en) | 2004-11-27 | 2009-09-15 | Samsung Electronics Co., Ltd. | Memory cards and method of fabricating the memory cards |
JP2007081232A (ja) * | 2005-09-15 | 2007-03-29 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007141238A (ja) * | 2005-11-14 | 2007-06-07 | Tyco Electronics France Sas | スマートカード本体、スマートカード及びその製造方法 |
JP2007179217A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Component Ltd | メモリカード及びその製造方法 |
US7933127B2 (en) | 2006-02-02 | 2011-04-26 | Panasonic Corporation | Memory card and memory card manufacturing method |
US7939923B2 (en) | 2006-02-02 | 2011-05-10 | Panasonic Corporation | Memory card and method for manufacturing memory card |
US8599571B2 (en) | 2006-04-21 | 2013-12-03 | Panasonic Corporation | Memory card |
WO2008152774A1 (ja) * | 2007-06-15 | 2008-12-18 | Panasonic Corporation | メモリカードおよびその製造方法 |
US8223500B2 (en) | 2007-06-15 | 2012-07-17 | Panasonic Corporation | Memory card and method for manufacturing the same |
JP5187305B2 (ja) * | 2007-06-15 | 2013-04-24 | パナソニック株式会社 | メモリカードおよびその製造方法 |
US8581372B2 (en) | 2010-08-31 | 2013-11-12 | Kabushiki Kaisha Toshiba | Semiconductor storage device and a method of manufacturing the semiconductor storage device |
JP2012053554A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | 半導体記憶装置 |
US8575738B2 (en) | 2011-03-24 | 2013-11-05 | Kabushiki Kaisha Toshiba | Semiconductor memory card |
Also Published As
Publication number | Publication date |
---|---|
US20030227075A1 (en) | 2003-12-11 |
KR20040014185A (ko) | 2004-02-14 |
KR101000625B1 (ko) | 2010-12-10 |
JP4171246B2 (ja) | 2008-10-22 |
US6924547B2 (en) | 2005-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4171246B2 (ja) | メモリカードおよびその製造方法 | |
KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
JP2005276890A (ja) | 半導体装置及びその製造方法 | |
US7205642B2 (en) | Semiconductor package and method for fabricating the same | |
JPH0864725A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP2004349316A (ja) | 半導体装置及びその製造方法 | |
JP3660854B2 (ja) | 半導体装置の製造方法 | |
JP3497744B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
JP2000124240A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP2000243891A (ja) | 樹脂封止型半導体装置,その製造方法及びリードフレーム | |
JP4987041B2 (ja) | 半導体装置の製造方法 | |
JP2003197846A (ja) | リードフレームおよびこれを用いた半導体装置 | |
JP2007173606A (ja) | 電子装置及びその製造方法 | |
JP3013810B2 (ja) | 半導体装置の製造方法 | |
KR20080061963A (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR0145767B1 (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
JP4207671B2 (ja) | 半導体パッケージの製造方法 | |
JP4021115B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JPH08125051A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080808 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |