KR100585163B1 - 메모리 카드 및 그 제조방법 - Google Patents

메모리 카드 및 그 제조방법 Download PDF

Info

Publication number
KR100585163B1
KR100585163B1 KR1020040098367A KR20040098367A KR100585163B1 KR 100585163 B1 KR100585163 B1 KR 100585163B1 KR 1020040098367 A KR1020040098367 A KR 1020040098367A KR 20040098367 A KR20040098367 A KR 20040098367A KR 100585163 B1 KR100585163 B1 KR 100585163B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
memory card
conductive line
psr layer
Prior art date
Application number
KR1020040098367A
Other languages
English (en)
Inventor
손민영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040098367A priority Critical patent/KR100585163B1/ko
Priority to US11/286,058 priority patent/US7589405B2/en
Application granted granted Critical
Publication of KR100585163B1 publication Critical patent/KR100585163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

공정수를 단축하고 ESD 특성 저하를 방지할 수 있는 메모리 카드 및 그 제조방법이 개시된다. 본 발명의 메모리 카드는, 외측벽면의 적어도 일부로 노출되는 도전선을 포함하는 인쇄회로 기판과, 상기 인쇄회로 기판 상에 실장된 적어도 하나의 전자 소자 및 상기 인쇄회로 기판 상의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 외측벽면에 노출된 상기 도전선을 밀봉하는 동시에 상기 인쇄회로 기판의 외측벽면의 적어도 일부는 노출시키는 몰딩부를 포함한다.
메모리 카드, ESD, 인쇄회로 기판, 몰딩부, 도전선

Description

메모리 카드 및 그 제조방법{Memory cards and method of fabricating thereof}
도1은 종래의 덮개형(lid type) 메모리 카드를 나타내는 단면도이다.
도2는 종래의 CSP형(Chip Scale Package type) 메모리 카드를 나타내는 단면도이다.
도3은 본 발명의 하나의 실시예에 따른 메모리 카드를 나타내는 단면도이다.
도4는 도3의 메모리 카드의 평면도이다.
도5는 도3의 메모리 카드의 저면도이다.
도6은 도3의 "A" 부분의 확대도이다.
도7은 본 발명의 다른 실시예에 따른 메모리 카드를 나타내는 단면도이다.
도8은 본 발명의 또다른 실시예에 따른 메모리 카드를 나타내는 단면도이다.
도9는 본 발명의 또다른 실시예에 따른 메모리 카드의 저면을 개략적으로 나타내는 도면이다.
도10은 본 발명의 또다른 실시예에 따른 메모리 카드의 저면을 개략적으로 나타내는 도면이다.
도11은 본 발명의 또다른 실시예에 따른 메모리 카드의 저면을 개략적으로 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 40 : 인쇄회로 기판 12, 42 ; 접착부
14, 44 ; 반도체 칩 16, 45 ; 수동소자
18, 49 ; 본딩 와이어 20, 24, 48 ; 몰딩부
22 ; 덮개 46 ; 반도체 패키지
47 ; 리이드부 50 ; 도전선
본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는 메모리 카드 및 그 제조방법에 관한 것이다.
최근 모바일(mobile) 제품의 발전과 더불어 메모리 소자의 응용도 확대되어가고 있다. 특히 메모리 카드 분야의 발전이 앞으로 크게 기대되고 있으며, 반도체 사업의 새로운 분야로 그 비중이 확대되어갈 전망이다. 현재, 인터넷의 광범한 보급 및 발전과 함께 소프트웨어의 저작권 보호를 위해 제도적 장치가 마련되어 가고 있으며, 메모리 카드의 보안성을 갖는 기능성 보완이 가미되면서 여러가지 형태의 메모리 카드가 개발되고 있다.
현재 멀티 미디어의 데이터 저장용으로서 소형이면서 경량화를 실현한 여러가지 메모리 카드가 제공되고 있다. 예를 들어, 메모리소자와 제어소자를 인쇄회로 기판에 탑재하고 와이어 본딩을 이용하여 전기적 연결을 이루며, 몰딩(molding)과 캡핑(capping)에 의해 내부 소자들이 보호되도록 구성하여 적은 수의 신호로 호스트 장치와 인터페이스가 가능하게 하는 멀티미디어 카드(Multi Media Card; MMC)가 제공되고 있다.
도1은 종래의 덮개형(lid type) 메모리 카드의 일 예를 나타내는 단면도이다. 도1을 참조하면, 인쇄회로 기판(10) 상의 설정된 위치에 반도체 칩(14)이 접착부(12)에 의해 실장되어 있으며, 반도체 칩(14)의 외부단자와 인쇄회로 기판(10) 내에 형성된 특정 회로 단자는 본딩 와이어(18)에 의해 전기적으로 연결되어 있다. 또한 인쇄회로 기판(10) 상의 다른 특정 위치에는 설계된 바에 따라 수동소자(16)가 더 탑재되어 있다. 상기의 예에서는 인쇄회로 기판(10) 상에 실장되는 전자 소자로서 반도체 칩(14)을 예시하고 있으나, 패키지 형태의 전자 소자들이 실장되거나 이들 모두가 함께 실장될 수 있다.
반도체 칩(14)에 대한 와이어 본딩 공정이 끝난 후에는 밀봉 컴파운드로 이루어진 밀봉부(20)에 의해 반도체 칩(14)이나 수동소자(16) 등이 밀봉되며, 이후에개별 메모리 카드로 절단된 상태에서 최종적으로 덮개(22)에 의해 캡핑되어 물리적 및 화학적으로 외부의 환경으로부터 보호된다.
상기와 같은 덮개형 메모리 카드의 경우에는 제조 공정수가 많아 비용 상승의 요인이 되며, 전자소자의 고밀도화 측면에서 취약하다는 단점이 있다.
도2는 종래의 CSP형(Chip Scale Package Type) 메모리 카드의 일 예를 나타내는 단면도이다. 도2를 참조하면, 전술한 도1의 종래의 덮개형 메모리 카드와 달리 최정적인 보호 구조인 덮개(22)가 형성되지 않는다. 따라서 덮개형 메모리 카드 에 비하여 제조 공정수가 단축되어 비용 절감의 효과가 있는 반면에, ESD(Electro Static Discharge) 특성이 저하된다는 문제점이 있다. 즉, 인쇄회로 기판(Printed Circuit Board,10)은 페놀수지 및 에폭시수지 등의 절연판의 한쪽면 또는 양쪽면에 동박(Copper Foil)을 압착시킨 후에 설계된 회로에 따른 패턴(배선)을 형성하고 불필요한 부분을 부식시켜 동박을 제거하여 회로를 구성하며, 인쇄회로 기판 상에 실장되는 여러 가지 전자 부품의 리드의 전기적 연결을 위한 홀(hole)이나 비아(via)를 형성하고, 도금을 형성하게 되며, 이때 도금선이 인쇄회로 기판(10)의 가장자리 면으로 노출된다. 이렇게 외부 환경에 노출된 도금선 사이에 습기 등이 존재할 때 이러한 습기는 전기적 도통라인을 형성하여 도금선간의 정전기가 방전되어 ESD 특성이 저하되는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술들의 취약점을 최대한 극복하여, 최대의 효율을 갖는 메모리 카드를 제공하고, 메모리 카드를 제조하는 방법을 제공하는 데 있다. 즉, 덮개를 제거함으로써 공정수를 단축할 수 있으며, 기본적으로 CSP형을 유지함으로써 인쇄회로 기판의 유효 면적을 최소화할 수 있으며, 전자 소자의 실장공간을 최대화하여 고밀도화를 실현할 수 있으며, CSP형 메모리 카드에서 문제되는 ESD 특성의 열화를 방지할 수 있는 메모리 카드 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 제1 형태에 따른 메모리 카드는, 외측 벽면의 적어도 일부로 노출되는 도전선을 포함하는 인쇄회로 기판과, 상기 인쇄회로 기판 상에 실장된 적어도 하나의 전자 소자 및 상기 인쇄회로 기판 상의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 외측벽면에 노출된 상기 도전선을 밀봉하는 동시에 상기 인쇄회로 기판의 외측벽면의 적어도 일부는 노출시키는 몰딩부를 포함한다.
상기 인쇄회로 기판은 사각 형태로 구성되며, 상기 도전선은 상기 인쇄회로 기판의 적어도 하나의 외측벽면 상으로 노출되거나, 적어도 하나의 외측벽 모서리부위로 노출되거나, 적어도 하나의 외측벽 면 부위와 적어도 하나의 외측벽 모서리 부위에 형성될 수 있다.
상기 목적을 달성하기 위한 본 발명의 제2 형태에 따른 메모리 카드는, 주기판과, 상기 주기판의 상면에 형성된 상부 PSR(Photo Solder Resist)층과, 상기 주기판의 저면에 형성되며 상기 기판의 저면 가장자리로부터 일정한 폭 만큼 제거되어진 하부 PSR층으로 이루어진 인쇄회로 기판과, 상기 인쇄회로 기판 상에 실장된 적어도 하나의 전자 소자 및 상기 인쇄회로 기판 상의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 하부 PSR층이 제거되어진 부위를 충전하도록 연장된 밀봉부를 포함한다.
상기 하부 PSR층은 상기 인쇄회로 기판 저면의 가장자리를 따라 일정한 폭으로 전부 제거된 형태로 형성되거나, 일부가 제거된 형태로 형성될 수 있으며, 상기 인쇄회로 기판의 하부 PSR층이 제거되어진 부위의 상기 인쇄회로 기판의 주기판의 외측벽 모서리로 도전선이 노출되며, 상기 몰딩부는 상기 도전선을 밀봉하도록 형 성된다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 제3 형태에 따른 메모리 카드의 제조방법은, 외측벽면의 적어도 일부로 노출되는 도전선을 포함하는 인쇄회로 기판을 준비하는 단계와, 상기 인쇄회로 기판 상에 적어도 하나의 전자 소자를 실장하는 단계 및 상기 인쇄회로 기판 상의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 외측벽면에 노출된 상기 도전선을 밀봉하는 동시에 상기 인쇄회로 기판의 외측벽면의 적어도 일부는 노출시키는 몰딩부를 형성하는 단계를 포함한다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 제4 형태에 따른 메모리 카드의 제조방법은, 주기판과, 상기 주기판의 상면에 형성된 상부 PSR(Photo Solder Resist)층과, 상기 주기판의 저면에 형성된 하부 PSR층으로 이루어진 인쇄회로 기판을 준비하는 단계, 상기 인쇄회로 기판의 저면 가장자리로부터 일정한 폭 만큼 상기 하부 PSR층을 제거하는 단계, 상기 인쇄회로 기판 상에 적어도 하나의 전자 소자를 실장하는 단계 및 상기 인쇄회로 기판 상의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 하부 PSR층이 제거되어진 부위를 충전하도록 연장된 밀봉부를 형성하는 단계를 포함한다.
본 발명에 따르면, 인쇄회로 기판의 외측벽으로 노출되는 도금선을 몰딩부로 밀봉시키면서 나머지 부분을 CSP형으로 외부 환경에 노출시킴으로서, ESD 특성의 저하를 방지할 수 있고, 전자소자의 실장 공간을 최대화하여 고밀도화를 달성할 수 있으며, 비용절감을 달성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설 명한다. 그러나, 본 발명은 많은 상이한 형태로 구현될 수 있으며, 여기서 설명되는 실시예들에 한정되는 것으로 해석되서는 아니되며, 차라리 이러한 실시예들은 그 개시내용을 완벽히 하며 발명의 사상을 당업자에게 충분히 전달하기 위해 제공되는 것이다. 도면들에서, 층들 및 영역들의 두께는 명료성을 위해 과장되어 있다. 동일한 참조번호는 전체적으로 동일한 요소를 지칭한다.
도3은 본 발명의 하나의 실시예에 따른 메모리 카드를 나타내는 단면도이며, 도4는 도3의 메모리 카드의 평면도이며, 도5는 도3의 메모리 카드의 저면도이며, 도6은 도3의 "A" 부분의 확대도이다.
도3 내지 도6을 참조하면, 인쇄회로 기판(40) 상의 설정된 위치에 반도체 칩(44)이 접착부(42)에 의해 실장되어 있으며, 반도체 칩(44)의 외부단자와 인쇄회로 기판(40) 내에 형성된 특정 회로 단자는 본딩 와이어(49)에 의해 전기적으로 연결되어 있다. 또한 인쇄회로 기판(40) 상의 다른 특정 위치에는 설계된 바에 따라 반도체 패키지(46)가 리이드부(47)에 의해 인쇄회로 기판(40)내의 특정 회로단자와 전기적으로 연결되도록 탑재되어 있다.
상기 인쇄회로 기판(40)은 내부에 배선이 설계된 바에 따라 미리 형성된 주기판(40a)이 가운데 배치되며, 주기판(40a)의 상부면에는 상부 PSR층(40b)이 인쇄되어 있고, 주기판의 하부면에는 하부 PSR층(40c)이 인쇄되어 있다. PSR(Photo Solder Resist)층은 물리적 및 화학적 외부 환경하에 내구성을 갖는 불변성 화합물인 불변성 잉크로서, 도금된 동박 회로상에 도포함으로써, 회로를 보호하고 동시에 후속되는 전자 소자의 실장시 실시하는 웨이브 솔더링(Wave Soldering) 공정에서 회로와 회로 사이에 솔더 브릿지(Solder Bridge) 현상이 발생하는 것을 방지하기 위해 주로 실시하는 것이다.
반도체 칩(44)은 인쇄회로 기판(40)의 표면에 COB(Chip On Board) 방식으로 실장된 후 별도의 몰딩 공정을 수행하여 반도체 칩(44)만을 밀봉할 수도 있으며, 반도체 패키지(46)를 SMT(Surface Mount Technology) 방식으로 실장한 후 반도체 칩(44)과 반도체 패키지(46)를 EMC(Epoxy Molding Compound)로 된 몰딩재료로 이용하여 밀봉부(48)를 형성함으로써 한번에 밀봉할 수도 있다. 밀봉부(48)는 인쇄회로 기판(40) 상에 실장된 전자 소자, 즉 반도체 칩(44) 또는 반도체 패키지(46)을 밀봉하는 동시에 인쇄회로 기판(40)의 외측벽면 상으로 노출된 도금선(50)을 밀봉할 수 있도록 연장되어 형성된다.
즉, 인쇄회로 기판(40)은 페놀수지 및 에폭시수지 등의 절연판으로 이루어진 주기판(40a)의 한쪽면 또는 양쪽면에 동박(Copper Foil)을 압착시킨 후에 설계된 회로에 따른 패턴(배선)을 형성하고 불필요한 부분을 부식시켜 동박을 제거하여 회로를 구성하며, 인쇄회로 기판 상에 실장되는 여러 가지 전자 부품의 리이드의 전기적 연결을 위한 홀이나 비아를 형성하고, 도금을 형성하게 되며, 이때 도금선이 인쇄회로 기판(40)의 가장자리 면으로 노출된다. 이러한 습기를 포함한 외부 환경에 노출된 도금선(50)은 종래 기술의 설명에서 전술한 바와 같이 ESD 특성을 저하시키는 요인으로 작용하기 때문에 도4 및 도5에서 보여지는 바와 같이, 노출된 도금선(50)은 밀봉부(48)의 연장된 부분에 의해 외부 환경으로부터 차단되도록 밀봉된다.
한편, 도6에서 보여지듯이 상기 밀봉부(48)가 연장 형성되는 인쇄회로 기판(40)의 외측벽면에는 도금선(50)이 노출되며, 그 하부에서 상기 하부 PSR층(40c)의 일부가 외측벽면의 가장자리를 따라 일정한 폭을 가지며 제거되고, 몰딩부(48)는 이렇게 제거된 부분을 충전하는 형태로 더 연장된다. 일반적으로 메모리 카드 제조시 카드 외곽의 라운드 가공을 위해 몰딩 공정을 진행하는 과정에서 인쇄회로 기판(40)의 일부분을 클램핑하지 않고 인쇄회로 기판(40)의 외측벽을 몰딩재료로 몰딩하는 데, 이때 인쇄회로 기판(40)의 측벽 하부로 몰드 플래시(flash)가 발생하여 메모리 카드의 외관 불량을 야기한다. 따라서, 몰딩 공정전에 미리 인쇄회로 기판(40)의 하부 가장자리를 따라 일정한 폭 만큼 하부 PSR층(40c)을 제거하여 공간을 확보한 후 몰딩 공정을 수행하면, 이 공간으로 몰드 플래시가 흘러들어가 몰드 플래시에 의한 외관 불량을 방지할 수 있다.
한편, 인쇄회로 기판(40) 상에 형성되는 전자 소자는 다양한 형태로 실장될 수 있다, 도7은 인쇄회로 기판(40)상에 반도체 칩(44)이 COB(Chip On Board) 방식으로 실장되고, 도전선(도시안됨)이 노출된 외측벽면의 일부에 몰딩부(48)가 연장되어 형성된 본 발명의 다른 실시예에 따른 메모리 카드를 나타내는 단면도이다. 도8은 인쇄회로 기판(40) 상에 반도체 패키지(46)이 SMT(Surface Mounting Technology) 방식으로 실장되고, 도전선(50)이 노출된 외측벽면을 따라 몰딩부(48)가 연장된 본 발명의 또다른 실시예에 따른 메모리 카드를 나타내는 단면도이다.
도3은 반도체 칩(44)이 COB 방식으로 실장되고, 반도체 패키지(46)이 SMT 방식으로 실장된 것을 나타낸 것이라 할 수 있다.
한편, 인쇄회로 기판(40)의 외측벽으로 노출되는 도전선은 도5에서와 같이 인쇄회로 기판(40)의 대응하는 두 외측벽면으로 집중될 수 있으며, 도9에서와 같이 외측벽면이 서로 만나는 외측벽의 모서리의 사선면 부위로 집중할 수 있다. 도10에서와 같이 외측벽면의 하나로 집중될 수도 있으며, 도11에서와 같이 외측벽이 만나는 모서리의 한 부분으로 집중할 수도 있다. 도9 내지 도11에서 몰딩부(48)의 해칭한 부분은 메모리 카드에서 노출된 도전선을 밀봉하기 위해 연장된 부분을 개략적으로 나타내는 동시에 인쇄회로 기판(40)의 저면에서 하부 PSR층이 제거된 부분에 충전된 연장된 몰딩부(48)를 개략적으로 나타낸 것이다.
본 발명에 하나의 실시예에 따른 메모리 카드의 제조방법을 간단히 설명하면 다음과 같다. 우선, 외측벽면의 적어도 일부로 노출되는 도전선을 포함하는 인쇄회로 기판을 준비하고, 이어서 상기 인쇄회로 기판 상에 적어도 하나의 전자 소자를 공지의 다양한 기술을 사용하여 실장한다. 계속하여 인쇄회로 기판 상의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 외측벽면에 노출된 상기 도전선을 밀봉하는 동시에 상기 인쇄회로 기판의 외측벽면의 적어도 일부는 노출시키는 형태로 몰딩부를 형성한다.
본 발명의 다른 실시예에 따른 메모리 카드의 제조방법에 따르면, 우선 주기판과, 상기 주기판의 상면에 형성된 상부 PSR층과, 상기 주기판의 저면에 형성된 하부 PSR층으로 이루어진 인쇄회로 기판을 준비한다. 이어서 상기 인쇄회로 기판의 저면 가장자리로부터 일정한 폭 만큼 상기 하부 PSR층을 제거한다. 계속하여, 상기 인쇄회로 기판 상에 적어도 하나의 전자 소자를 실장하고, 상기 인쇄회로 기판 상 의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 하부 PSR층이 제거되어진 부위를 충전하도록 연장된 형태로 밀봉부를 형성한다.
이상은 본 발명의 바람직한 실시예에 대한 구체적인 설명이지만, 본 발명은 상기 실시예들의 형태에 한정되는 것이 아니라 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 당업자의 기술수준에 따라 여러 가지로 변경을 가하는 것이 가능하다. 즉, 본원발명은 적어도 도전선이 노출되는 인쇄회로 기판의 외측벽 부위에 몰딩부가 더 연장되도록 형성되고, 나머지 부분에는 기본적으로 몰딩부가 인쇄회로 기판의 외측벽을 몰딩하지 않는 CSP형으로 구성된다.
본 발명에 의하면, 메모리 카드의 덮개를 형성하지 않기 때문에 메모리 카드의 제조 공정수를 단축할 수 있으며, 도전선을 밀봉하기 위해 연장된 부분만을 제외하고는 인쇄회로 기판의 외측면을 노출시키는 CSP형으로 제조하기 때문에 비용이 절감될 뿐만 아니라, 인쇄회로 기판의 유효 면적으로 최소화할 수 있고, 전자 소자의 실장 공간을 최대화하여 메모리 카드의 고밀도화를 추구할 수 있으며, 인쇄회로 기판의 외측벽으로 노출되는 도전선을 밀봉부로 밀봉하기 때문에 습기 등의 외부 환경에 의한 ESD 특성 저하를 방지할 수 있다.

Claims (23)

  1. 외측벽면의 적어도 일부로 노출되는 도전선을 포함하는 인쇄회로 기판;
    상기 인쇄회로 기판 상에 실장된 적어도 하나의 전자 소자; 및
    상기 인쇄회로 기판 상의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 외측벽면에 노출된 상기 도전선을 밀봉하는 동시에 상기 인쇄회로 기판의 외측벽면의 적어도 일부는 노출시키는 몰딩부;를 포함하는 메모리 카드.
  2. 제1항에 있어서, 상기 인쇄회로 기판은 사각 형태로 구성되며, 상기 도전선은 상기 인쇄회로 기판의 적어도 하나의 외측벽면 상으로 노출되는 것을 특징으로 하는 메모리 카드.
  3. 제1항에 있어서, 상기 인쇄회로 기판은 사각 형태로 구성되며, 상기 도전선은 상기 인쇄회로 기판의 적어도 하나의 외측벽 모서리 부위로 노출되는 것을 특징으로 하는 메모리 카드.
  4. 제1항에 있어서, 상기 인쇄회로 기판은 사각형태로 구성되며, 상기 도전선은 상기 인쇄회로 기판의 적어도 하나의 외측벽 면 부위와 적어도 하나의 외측벽 모서리 부위에 형성되는 것을 특징으로 하는 메모리 카드.
  5. 제1항에 있어서, 상기 전자 소자는 반도체 칩 또는 패키지 형태인 것을 특징으로 하는 메모리 카드.
  6. 제1항에 있어서, 상기 인쇄회로 기판은,
    주기판;
    상기 주기판의 저면에 형성된 하부 PSR(Photo Solder Resist)층; 및
    상기 주기판의 상면에 형성된 상부 PSR층;을 포함하며,
    상기 도전선이 형성된 부위의 상기 하부 PSR층의 일부가 제거되고, 상기 PSR층이 제거된 부위에 상기 몰딩부가 더 연장되어 형성된 것을 특징으로 하는 메모리 카드.
  7. 주기판과, 상기 주기판의 상면에 형성된 상부 PSR(Photo Solder Resist)층과, 상기 주기판의 저면에 형성되며 상기 기판의 저면 가장자리로부터 일정한 폭 만큼 제거되어진 하부 PSR층으로 이루어진 인쇄회로 기판;
    상기 인쇄회로 기판 상에 실장된 적어도 하나의 전자 소자; 및
    상기 인쇄회로 기판 상의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 하부 PSR층이 제거되어진 부위를 충전하도록 연장된 밀봉부;를 포함하는 메모리 카드.
  8. 제7항에 있어서, 상기 하부 PSR층은 상기 인쇄회로 기판 저면의 가장자리를 따라 일정한 폭으로 전부 제거된 형태로 형성된 것을 특징으로 하는 메모리 카드.
  9. 제7항에 있어서, 상기 하부 PSR층은 상기 인쇄회로 기판 저면의 가장자리를 따라 일정한 폭으로 일부가 제거된 형태로 형성된 것을 특징으로 하는 메모리 카 드.
  10. 제9항에 있어서, 상기 하부 PSR층은 상기 인쇄회로 기판 저면의 적어도 한 면을 따라 일정한 폭으로 일부가 제거된 형태로 형성된 것을 특징으로 하는 메모리 카드.
  11. 제10항에 있어서, 상기 인쇄회로 기판의 하부 PSR층이 제거되어진 부위의 상기 인쇄회로 기판의 주기판의 외측벽 면으로 도전선이 노출되며, 상기 몰딩부는 상기 도전선을 밀봉하는 것을 특징으로 하는 메모리 카드.
  12. 제9항에 있어서, 상기 하부 PSR층은 상기 인쇄회로 기판 저면의 적어도 한 모서리를 따라 일정한 폭으로 일부가 제거된 형태로 형성된 것을 특징으로 하는 메모리 카드.
  13. 제7항에 있어서, 상기 인쇄회로 기판의 하부 PSR층이 제거되어진 부위의 상기 인쇄회로 기판의 주기판의 외측벽 모서리로 도전선이 노출되며, 상기 몰딩부는 상기 도전선을 밀봉하는 것을 특징으로 하는 메모리 카드.
  14. 제7항에 있어서, 상기 인쇄회로 기판의 하부 PSR층은 상기 인쇄회로 기판의 적어도 하나의 면 부위와 적어도 하나의 모서리 부위에서 제거된 것을 특징으로 하 는 메모리 카드.
  15. 제14항에 있어서, 상기 인쇄회로 기판의 하부 PSR층이 제거된 부위의 상기 주기판의 외측벽 면 및 모서리로 도전선이 노출되며, 상기 몰딩부는 상기 도전선을 밀봉하는 것을 특징으로 하는 메모리 카드.
  16. 제7항에 있어서, 상기 전자 소자는 반도체 칩 또는 패키지 형태인 것을 특징으로 하는 메모리 카드.
  17. 외측벽면의 적어도 일부로 노출되는 도전선을 포함하는 인쇄회로 기판을 준비하는 단계;
    상기 인쇄회로 기판 상에 적어도 하나의 전자 소자를 실장하는 단계; 및
    상기 인쇄회로 기판 상의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 외측벽면에 노출된 상기 도전선을 밀봉하는 동시에 상기 인쇄회로 기판의 외측벽면의 적어도 일부는 노출시키는 몰딩부를 형성하는 단계;를 포함하는 메모리 카드의 제조방법.
  18. 제17항에 있어서, 상기 전자 소자는 반도체 칩 또는 패키지 형태인 것을 특징으로 하는 메모리 카드의 제조방법.
  19. 주기판과, 상기 주기판의 상면에 형성된 상부 PSR(Photo Solder Resist)층과, 상기 주기판의 저면에 형성된 하부 PSR층으로 이루어진 인쇄회로 기판을 준비하는 단계;
    상기 인쇄회로 기판의 저면 가장자리로부터 일정한 폭 만큼 상기 하부 PSR층을 제거하는 단계;
    상기 인쇄회로 기판 상에 적어도 하나의 전자 소자를 실장하는 단계; 및
    상기 인쇄회로 기판 상의 상기 전자 소자를 밀봉하며, 상기 인쇄회로 기판의 하부 PSR층이 제거되어진 부위를 충전하도록 연장된 밀봉부를 형성하는 단계;를 포함하는 메모리 카드의 제조방법.
  20. 제19항에 있어서, 상기 하부 PSR층을 제거하는 단계에서는 상기 인쇄회로 기판 저면의 가장자리를 따라 일정한 폭으로 전부 제거하는 것을 특징으로 하는 메모리 카드의 제조방법.
  21. 제19항에 있어서, 상기 하부 PSR층을 제거하는 단계에서는 상기 인쇄회로 기판 저면의 가장자리를 따라 일정한 폭으로 일부만 제거하는 것을 특징으로 하는 메모리 카드의 제조방법.
  22. 제19항에 있어서, 상기 하부 PSR층을 제거하는 단계에서는 상기 인쇄회로 기판의 주기판의 외측벽 면으로 도전선이 노출된 부위의 하부 부분의 상기 하부 PSR 층을 제거하는 것을 특징으로 하는 메모리 카드의 제조방법.
  23. 제19항에 있어서, 상기 전자 소자는 반도체 칩 또는 패키지 형태인 것을 특징으로 하는 메모리 카드의 제조방법.
KR1020040098367A 2004-11-27 2004-11-27 메모리 카드 및 그 제조방법 KR100585163B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040098367A KR100585163B1 (ko) 2004-11-27 2004-11-27 메모리 카드 및 그 제조방법
US11/286,058 US7589405B2 (en) 2004-11-27 2005-11-23 Memory cards and method of fabricating the memory cards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098367A KR100585163B1 (ko) 2004-11-27 2004-11-27 메모리 카드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100585163B1 true KR100585163B1 (ko) 2006-06-01

Family

ID=36567927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098367A KR100585163B1 (ko) 2004-11-27 2004-11-27 메모리 카드 및 그 제조방법

Country Status (2)

Country Link
US (1) US7589405B2 (ko)
KR (1) KR100585163B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5291864B2 (ja) * 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
CN100424721C (zh) * 2006-11-22 2008-10-08 凤凰微电子（中国）有限公司 采用塑封工艺将芯片和元件组合封装成智能卡的方法
TWI388248B (zh) * 2010-06-25 2013-03-01 Pegatron Corp 電子裝置
CN102686012B (zh) * 2011-03-18 2017-03-15 爱立信(中国)通信有限公司 静电屏蔽装置、电子设备及制作该静电屏蔽装置的方法
JP6203329B1 (ja) * 2016-05-17 2017-09-27 三菱電機株式会社 電子制御装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2673017A1 (fr) * 1991-02-18 1992-08-21 Schlumberger Ind Sa Procede de fabrication d'un module electronique pour carte a memoire et module electronique ainsi obtenu.
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JPH09260436A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6365979B1 (en) * 1998-03-06 2002-04-02 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6191360B1 (en) * 1999-04-26 2001-02-20 Advanced Semiconductor Engineering, Inc. Thermally enhanced BGA package
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP2002176066A (ja) 2000-12-08 2002-06-21 Sony Corp 半導体記憶媒体およびその製造方法
JP4171246B2 (ja) 2002-06-10 2008-10-22 株式会社ルネサステクノロジ メモリカードおよびその製造方法
TWI226689B (en) * 2003-02-25 2005-01-11 Via Tech Inc Chip package and process for forming the same
US6867480B2 (en) * 2003-06-10 2005-03-15 Lsi Logic Corporation Electromagnetic interference package protection
US20060042827A1 (en) * 2004-09-02 2006-03-02 Chou Wai P SD/MMC cards

Also Published As

Publication number Publication date
US7589405B2 (en) 2009-09-15
US20060116014A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
JP4662324B2 (ja) 回路モジュール
KR100769759B1 (ko) 반도체 메모리 카드 및 그 제조 방법
KR102107038B1 (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
KR101177925B1 (ko) 와이어 본딩된 낮은 프로파일의 ｕｓｂ 디바이스
US8143713B2 (en) Chip-on-board package
US20010025721A1 (en) Printed wiring board, IC card module using the same, and method for producing IC card module
US20150062854A1 (en) Electronic component module and method of manufacturing the same
US20050011672A1 (en) Overmolded MCM with increased surface mount component reliability
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
US7633763B1 (en) Double mold memory card and its manufacturing method
US20060154533A1 (en) Printed-circuit board and circuit unit incorporating the circuit board
US7589405B2 (en) Memory cards and method of fabricating the memory cards
JP2013110287A (ja) 電子部品モジュール
CN102468261B (zh) 四方扁平无引脚封装及与其相适应电路板
JPH05226505A (ja) プリント配線板
KR20150057788A (ko) 반도체 패키지 및 그 제조방법
US8018052B2 (en) Integrated circuit package system with side substrate having a top layer
JP4376448B2 (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
CN112992776A (zh) 封装方法、封装结构及封装模块
KR20100011818A (ko) 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
US20190393654A1 (en) Unitary molded usb device
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee