KR20030070106A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20030070106A KR20030070106A KR10-2003-7009404A KR20037009404A KR20030070106A KR 20030070106 A KR20030070106 A KR 20030070106A KR 20037009404 A KR20037009404 A KR 20037009404A KR 20030070106 A KR20030070106 A KR 20030070106A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- interlayer insulating
- capacitor
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 160
- 238000000034 method Methods 0.000 title claims description 76
- 239000011229 interlayer Substances 0.000 claims abstract description 356
- 239000003990 capacitor Substances 0.000 claims abstract description 327
- 239000010410 layer Substances 0.000 claims abstract description 220
- 230000004888 barrier function Effects 0.000 claims abstract description 131
- 239000001257 hydrogen Substances 0.000 claims abstract description 121
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 121
- 230000001681 protective effect Effects 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 73
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 69
- 238000009792 diffusion process Methods 0.000 claims abstract description 52
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 39
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 39
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims description 59
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 43
- 239000010936 titanium Substances 0.000 claims description 39
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 28
- 229910052719 titanium Inorganic materials 0.000 claims description 28
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 21
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 14
- 229910052797 bismuth Inorganic materials 0.000 claims description 12
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 10
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 10
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 10
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 10
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 10
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 description 50
- 238000006722 reduction reaction Methods 0.000 description 41
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 23
- 230000006866 deterioration Effects 0.000 description 21
- 238000010438 heat treatment Methods 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- 239000001301 oxygen Substances 0.000 description 17
- 229910052760 oxygen Inorganic materials 0.000 description 17
- -1 hydrogen ions Chemical class 0.000 description 15
- 239000012535 impurity Substances 0.000 description 13
- 238000009413 insulation Methods 0.000 description 12
- 230000010287 polarization Effects 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 239000012528 membrane Substances 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229960001730 nitrous oxide Drugs 0.000 description 2
- 235000013842 nitrous oxide Nutrition 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체기판(1) 상에, 하부전극(8), 절연성 금속산화물로 된 용량절연막(9), 및 상부전극(10)으로 구성된 용량소자(11)가 형성된다. 용량소자(11)를 피복하도록 형성된 보호절연막(12) 상에 제 1 배선층(14)이 형성된다. 제 1 배선층(14)을 피복하도록 제 1 층간절연막(15)이 형성된다. 용량소자(11)와 겹치도록 형성되며 또 수소 확산을 방지하는 장벽막(16)을 개재하고, 제 1 층간절연막(15) 상에 제 2 층간절연막(17)이 형성된다. 제 2 층간절연막(17) 상에 제 2 배선층(19)이 형성된다. 제 1 층간절연막(15)의 수소 함유율은 제 2 층간절연막(17)의 수소 함유율보다 낮다.
Description
최근 디지털기술의 진전과 더불어 대용량 데이터를 처리 또는 보존하는 경향이 추진되는 가운데 전자기기가 한층 고도화되어왔다. 그 결과 전자기기에 사용되는 반도체장치나 이 반도체장치에 탑재되는 반도체소자의 미세화가 급속하게 진행되고 있다. 이에 더불어 동적RAM(Dynamic Random Access Memory)의 고 집적화를 실현하기 위해, 용량소자의 용량절연막으로서 종래의 규소산화물 또는 규소질화물 대신 고유전율을 갖는 유전체(이하 고유전체라 칭함)를 이용하는 기술에 관한 연구 개발이 널리 이루어지고 있다. 또 종래에 없던 저전압 동작과 고속의 기입 및 판독을 가능하게 하는 불휘발성 RAM의 실용화를 목표로, 자발분극특성을 갖는 강유전체에 관한 연구개발이 활발하게 진행되고 있다. 여기서 고유전체 및 강유전체는 모두 절연성 금속산화물이다.
불휘발성 RAM 등의 반도체 기억장치를 실현하기 위해 가장 중요한 과제는, 용량소자를 그 특성이 열화되지 않도록 CMOS(Complementary Metal OxideSemiconductor) 집적회로에 집적화 가능하도록 하는 제조공정을 개발하는 것이다. 이와 같은 제조공정 개발에 있어서는, 제조공정 중에 발생하는 수소 또는 수분에 의한 용량절연막의 환원반응, 즉 고유전체 또는 강유전체의 환원반응에 기인하여 발생하는 용량소자의 특성열화를 억제하는 것이 가장 어려운 과제이다.
용량절연막의 환원반응에 기인하는 용량소자의 특성열화가 배선층을 형성하기 전 공정에서 일어났을 경우에는, 산소분위기 중에서 650℃ 이상의 고온열처리(이하 고온산소 열처리라 칭함)를 이용하여 용량절연막을 재차 산화함으로써 용량소자의 특성을 회복시킬 수 있다. 그러나 배선층의 형성후에는, 알루미늄 등으로 대표되는 배선재료의 내열 한계 때문에 열처리 온도의 상한이 450℃ 정도로 되므로, 고온산소 열처리를 이용한 산화처리를 이용할 수 없다. 따라서 배선층 형성 후에 발생하는 수소 또는 수분에 의한 용량 절연막의 환원반응을 방지하여 용량소자의 특성열화를 억제하기 위해서는, 수소 또는 수분이 용량절연막을 구성하는 절연성 금속산화막에 도달할 수 없도록 하는 것이 필수적으로 된다.
이하 종래의 반도체장치, 구체적으로 일특개평 10-321811호 공보에 개시된 반도체장치에 대하여 도면을 참조하면서 설명한다.
도 10은 종래 반도체장치의 단면도이다.
도 10에 나타낸 바와 같이 반도체기판(101)의 소자분리 절연막(102)으로 둘러싸인 영역(이하 소자영역이라 칭함)에 게이트절연막(103)을 개재하고 게이트전극(104)이 형성된다. 게이트전극(104) 양 측면에 측벽(105)이 형성됨과 동시에, 반도체기판(101)의 소자영역에 소스영역 또는 드레인 영역이 될 불순물확산층(106)이 형성된다.
게이트전극(104) 및 불순물확산층(106) 등으로 구성되는 트랜지스터가 집적화된 반도체기판(101) 전면을 피복하도록 제 1 보호절연막(107)이 형성된다. 제 1 보호절연막(107) 상에 하부전극(108), Pb(Zr1-xTix)O3(단 0≤x≤1)로 이루어지는 용량절연막(109), 및 상부전극(110)으로 구성되는 용량소자(111)가 형성된다. 또 제 1 보호절연막(107) 상에, 용량소자(111)를 피복하도록 제 2 보호절연막(112)이 형성된다. 제 2 보호절연막(112)에 제 1 콘택트 홀(113A)이 상부전극(110)에 도달하도록 형성됨과 동시에, 제 1 보호절연막(107) 및 제 2 보호절연막(112)에 제 2 콘택트 홀(113B)이 불순물확산층(106)에 도달하도록 형성된다. 제 1 콘택트 홀(113A) 및 제 2 콘택트 홀(113B)을 포함하는 제 2 보호절연막(112) 상에 상호 접속층(114)이 형성된다. 즉 상호 접속층(114)은 그 일부분이 제 1 콘택트 홀(113A) 및 제 2 콘택트 홀(113B)에 매입되며, 이로써 용량소자(111)와 전술한 트랜지스터(구체적으로는 소스영역 또는 드레인영역이 될 불순물확산층(106))가 전기적으로 접속된다. 또 제 2 보호절연막(112) 상에 상호접속층(114)을 피복하도록 제 3 보호절연막(115)이 형성된다.
제 1 보호절연막(107), 제 2 보호절연막(112) 및 제 3 보호절연막(115)에 복수의 제 3 콘택트 홀(116)이 각각 불순물확산층(106)에 도달하도록 형성된다. 각 제 3 콘택트 홀(116)을 포함하는 제 3 보호절연막(115) 상에 제 1 배선층(117)이 형성된다. 즉 제 1 배선층(117)은 그 일부분이 각 제 3 콘택트 홀(116)에 매입되며, 이로써 전술한 트랜지스터와 제 1 배선층(117)이 전기적으로 접속된다.
제 1 배선층(117)이 형성된 반도체기판(101) 상의 전면에 걸쳐 제 1 층간절연막(118)이 형성된다. 제 1 층간절연막(118)은 플라즈마CVD(Chemical Vapor Deposition)법으로 형성된 산화규소막 또는 SOG(Spin On Glass)법으로 형성된 SOG막 등이며, 그 상면은 평탄화된다. 제 1 층간절연막(118) 상 전면에 걸쳐 수소 또는 수분의 확산을 방지하는 수소장벽층(119)이 형성됨과 동시에, 수소장벽층(119) 상 전면에 걸쳐 제 2 층간절연막(120)이 형성된다. 제 1 층간절연막(118), 수소장벽층(119) 및 제 2 층간절연막(120)에, 제 1 배선층(117)의 소정 부분에 도달하는 비어홀(121)이 형성된다. 비어홀(121)은 제 2 층간절연막(120), 수소장벽층(119) 및 제 1 층간절연막(118)에 대하여 순차 에칭을 실시함으로써 형성된다. 비어홀(121)을 포함하는 제 2 층간절연막(120) 상에 제 2 배선층(122)이 형성된다. 즉 제 2 배선층(122)은 그 일부분이 비어홀(121)에 매입되며, 이로써 제 1 배선층(117)과 제 2 배선층(122)이 전기적으로 접속된다.
도 10에 나타낸 종래의 반도체장치에서는, 제 1 배선층(117) 상의 제 1 층간절연막(118) 상에 수소장벽층(119)을 개재하고 제 2 층간절연막(120)이 형성되므로, 제 2 층간절연막(120) 형성 공정 이후에 발생하는 수소 또는 수분에 의한 용량절연막(109)의 환원반응을 억제할 수 있다.
그러나 본원 발명자들은, 도 10에 나타내는 종래의 반도체장치로는 다음에 설명하는 2 가지 과제를 해결할 수 없음을 발견했다. 제 1 과제는, 제 1 층간절연막(118) 성막 중에 발생하는 수소에 의해 용량절연막(109)의 환원반응 즉 용량소자(111)의 특성열화가 발생하는 것이다. 제 2 과제는 제 1 층간절연막(118)형성 후에 제 1 층간절연막(118) 중의 수분이 시간이 경과함에 따라 확산되어 용량소자(111)까지 도달하며, 이로써 용량소자(111)의 특성열화가 발생하는 것이다. 여기서 제 1 층간절연막(118) 아래쪽에는 제 1 배선층(117)이 형성되어 있으므로, 제 1 층간절연막(118) 형성 후에 고온산소 열처리를 이용한 산화열처리를 실시하여 용량소자(111)의 특성을 회복시킬 수는 없다.
도 11의 (a), (b)는 상술한 제 1 및 제 2 과제를 각각 설명하기 위한 도면이다.
제 1 층간절연막(118)으로서, 예를 들어 플라즈마 CVD법으로 형성된 산화규소막(118A)을 이용할 경우, 수소를 함유한 실란 또는 TEOS 등이 산화규소막(118A)의 원료로서 이용되므로, 도 11의 (a)에 나타내는 바와 같이 플라즈마 중에 대량으로 발생하는 수소이온 또는 수소래디컬이 용량소자(111)까지 도달한다. 그 결과 용량절연막(109)을 구성하는 고유전체 또는 강유전체가 환원되어 용량소자(111) 특성이 열화 되어버린다.
또 제 1 층간절연막(118)으로서, 예를 들어 SOG법 또는 오존과 TEOS와의 반응으로 형성된 산화규소막(118B)을 이용할 경우, 도 11의 (b)에 나타낸 바와 같이 산화규소막(118B) 중에는 대량의 수분 즉 OH기가 함유돼 있으며, 이 OH기가 시간의 경과와 함께 용량소자(111)까지 도달한다. 그 결과 용량절연막(109)을 구성하는 고유전체 또는 강유전체가 환원되어 용량소자(111)의 특성이 열화 되어버린다. 여기서 상술한 경시변화에 기인하여 용량소자(111)에 도달하는 OH기와는 별도로, 제 1 층간절연막(118)의 성막 후에 400℃ 이상의 열처리가 실시된 경우에도 OH기가 용량소자(111)까지 쉽게 도달해버리며, 이로써 용량소자(111)의 특성열화가 일어난다.
즉 종래의 반도체장치에 있어서는, 절연성 금속산화물로 이루어지는 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 방지할 수 없으며, 이 때문에 우수한 특성을 가진 반도체장치를 실현할 수 없었다.
본 발명은 하부전극, 절연성 금속산화물로 형성된 용량절연막, 및 상부전극으로 구성되는 용량소자를 구비하는 반도체장치에 관한 것이다.
도 1의 (a) 및 (b)는 본 발명의 제 1 실시형태에 관한 반도체장치 제조방법의 각 공정을 나타낸 단면도.
도 2의 (a) 및 (b)는 본 발명의 제 1 실시형태에 관한 반도체장치 제조방법의 각 공정을 나타낸 단면도.
도 3은 본 발명의 제 1 실시형태에 관한 반도체장치 제조방법의 한 공정을 나타낸 단면도.
도 4는 본 발명의 제 1 실시형태에 관한 반도체장치에서 용량소자의 잔류분극과 종래의 반도체장치에서 용량소자의 잔류분극을 비교한 결과를 나타낸 도.
도 5의 (a)~(c)는 각각 본 발명의 제 1 실시형태에 관한 반도체장치에서의 장벽막 배치방법을 나타내는 도.
도 6의 (a)~(c)는 본 발명의 제 2 실시형태에 관한 반도체장치 제조방법의 각 공정을 나타낸 단면도.
도 7의 (a) 및 (b)는 본 발명의 제 2 실시형태에 관한 반도체장치 제조방법의 각 공정을 나타낸 단면도.
도 8의 (a) 및 (b)는 본 발명의 제 2 실시형태에 관한 반도체장치의 제조방법 각 공정을 나타낸 단면도.
도 9의 (a)~(c)는 각각 본 발명의 제 2 실시형태에 관한 반도체장치에서의 장벽막 배치방법을 나타내는 도.
도 10은 종래 반도체장치의 단면도.
도 11의 (a)는 종래 반도체장치에서의 제 1 과제를 설명하기 위한 도이며, 도 11의 (b)는 종래 반도체장치에서의 제 2 과제를 설명하기 위한 도이다.
상기에 감안하여 본 발명은, 배선층 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 절연성 금속산화물로 이루어지는 용량절연막이 환원되는 것을 방지하며, 이로써 용량소자의 특성을 향상시키는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 관한 제 1 반도체장치는, 반도체기판 상에 순차 형성된 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와, 반도체기판 상에 용량소자를 피복하도록 형성된 보호막과, 보호막 상에 형성된 제 1 배선층과, 보호막 상에 제 1 배선층을 피복하도록 형성된 제 1 층간절연막과, 제 1 층간절연막 상에 용량소자의 적어도 일부분과 겹치도록 형성되어 수소 확산을 방지하는 장벽막과, 제 1 층간절연막 상 및 장벽막 상에 형성된 제 2 층간절연막과, 제 2 층간절연막 상에 형성된 제 2 배선층을 구비하고, 제 1 층간절연막에서의 수소 함유율은 제 2 층간절연막의 수소 함유율보다 낮다.
제 1 반도체장치에 의하면, 절연성 금속산화물로 이루어지는 용량절연막을 구비하는 용량소자의 형성 후에 형성된 제 1 배선층 상에, 수소 함유율이 낮은 제 1 층간절연막이 형성된다. 즉 제 1 층간절연막에 함유되는 수소(제 1 층간절연막의성막 시에 발생하는 수소이온 또는 수소래디컬을 포함)가 적으므로, 이 수소에 기인하는 용량절연막의 환원반응을 억제할 수 있다. 또 용량소자와 겹치도록 형성되며, 또 수소 확산을 방지하는 장벽막을 개재하고 제 2 층간절연막이 제 1 층간절연막 상에 형성된다. 이로써 제 2 층간절연막에 함유되는 수소(제 2 층간절연막의 성막 시에 발생하는 수소이온 또는 수소래디컬을 포함)가 용량소자에 침입하여 용량절연막이 환원되는 일이 없다. 마찬가지로 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수소에 의해 용량절연막이 환원되는 일도 없다. 따라서 제 1 배선층 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 용량절연막이 환원되는 것을 방지할 수 있으며, 이로써 용량소자의 특성을 향상시킬 수 있다.
제 1 반도체장치에 있어서, 장벽막은 수분 확산을 방지하며, 제 1 층간절연막에서 수분 함유율은 제 2 층간절연막의 수분 함유율보다 낮은 것이 바람직하다.
이와 같이 하면 제 1 층간절연막에 함유되는 수분 즉 OH기가 적으므로, 이 OH기에 기인하는 용량절연막의 환원반응을 억제할 수 있다. 또 용량소자와 겹치도록 형성되며 또 수분 확산을 방지하는 장벽막을 개재하고, 제 2 층간절연막이 제 1 층간절연막 상에 형성된다. 이로써 제 2 층간절연막에 함유되는 수분이 용량소자에 침입하여 용량절연막이 환원되는 일이 없음과 동시에, 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수분에 의해 용량절연막이 환원되는 일도 없다. 따라서 용량절연막이 환원되는 것을 더욱 확실하게 방지할 수 있으며, 이로써 용량소자의 특성을 보다 확실하게 향상시킬 수 있다.
제 1 반도체장치에 있어서 장벽막은, 티탄막, 산화티탄막, 탄탈막, 산화탄탈막, 알루미나막, 질화규소막, 질화산화규소막, 질화티탄알루미늄막, 및 티탄과 알루미늄과의 합금막 중 적어도 1 개의 막을 갖는 것이 바람직하다.
이와 같이 하면, 제 2 층간절연막에 함유되는 수소, 또는 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수소가 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
제 1 반도체장치에 있어서, 용량절연막은 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체막, Pb(Zr1-xTix)O3막(단 0≤x≤1), (Ba1-ySry)TiO3막(단 0≤y≤1), Ta2O5막, Al2O3막 및 La2O3막 중 적어도 1 개의 막을 구비하는 것이 바람직하다.
이와 같이 하면 신뢰성이 우수한 고유전체막 또는 강유전체막을 용량절연막으로 이용한 용량소자를 실현할 수 있다.
제 1 반도체장치에 있어서, 반도체기판 상에 형성되며, 용량소자와 함께 메모리 셀 어레이를 구성하는 트랜지스터를 추가로 구비하고, 장벽막은 메모리 셀 어레이의 배치영역 전체와 겹치도록 형성되는 것이 바람직하다.
이와 같이 하면 제 2 층간절연막에 함유되는 수소 등이 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
또 트랜지스터를 구비했을 경우, 용량소자는 트랜지스터를 포함하는 반도체기판 상에 절연막을 개재하고 형성되며, 제 1 배선층은, 상부전극에 달하도록 보호막에 형성된 제 1 콘택트 홀과, 트랜지스터에 달하도록 보호막 및 절연막에 형성된 제 2 콘택트 홀을 통해, 용량소자와 트랜지스터를 전기적으로 접속해도 된다. 즉 용량소자는 플래너형이라도 된다.
또한 트랜지스터를 구비했을 경우, 용량소자는 트랜지스터를 포함하는 반도체기판 상에 절연막을 개재하고 형성되며, 절연막에는, 하부전극과 트랜지스터를 접속하는 플러그가 형성되고, 이로써 용량소자와 트랜지스터가 전기적으로 접속돼도 된다. 즉 용량소자는 스택형이라도 된다.
제 1 반도체장치에 있어서, 장벽막은 하부전극 및 상부전극 중 어느 한쪽과 겹치도록 형성되는 것이 바람직하다.
이와 같이 하면 제 2 층간절연막에 함유되는 수소 등이 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
제 1 반도체장치에 있어서, 제 1 층간절연막 및 제 2 층간절연막 각각에서의 장벽막이 형성되지 않은 영역에 제 1 배선층에 달하도록 형성된 비어홀을 추가로 구비하며, 제 2 배선층은 비어홀을 통해 제 1 배선층과 전기적으로 접속되는 것이 바람직하다.
이와 같이 하면 장벽막이 도전성을 가진 경우에도 장벽막과 다층배선과의 단락을 방지할 수 있다.
본 발명에 관한 제 2 반도체장치는, 반도체기판 상에 순차 형성된 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와, 반도체기판 상에 용량소자를 피복하도록 형성된 보호막과, 보호막 상에 형성된 제 1 배선층과, 보호막 상에 제 1 배선층을 피복하도록 형성된 제 1 층간절연막과, 제 1 층간절연막 상에 용량소자의 적어도 일부분과 겹치도록 형성되어 수분 확산을 방지하는 장벽막과, 제 1 층간절연막 상 및 장벽막 상에 형성된 제 2 층간절연막과, 제 2 층간절연막 상에 형성된 제 2 배선층을 구비하고, 제 1 층간절연막에서의 수분 함유율은 제 2 층간절연막의 수분 함유율보다 낮다.
제 2 반도체장치에 의하면, 절연성 금속산화물로 이루어지는 용량절연막을 구비하는 용량소자의 형성 후에 형성된 제 1 배선층 상에, 수분 함유율이 낮은 제 1 층간절연막이 형성된다. 즉 제 1 층간절연막에 함유되는 수분 즉 OH기가 적으므로, 이 OH기가 시간의 경과와 함께 용량소자까지 도달하여 용량절연막을 구성하는 절연성 금속산화물을 환원시키는 것, 즉 OH기에 기인하는 용량절연막의 환원반응을 억제할 수 있다. 또 용량소자와 겹치도록 형성되며, 또 수분 확산을 방지하는 장벽막을 개재하고 제 2 층간절연막이 제 1 층간절연막 상에 형성된다. 이로써 제 2 층간절연막에 함유되는 수분이 용량소자에 침입하여 용량절연막이 환원되는 일이 없다. 마찬가지로 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수분에 의해 용량절연막이 환원되는 일도 없다. 따라서 제 1 배선층 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 용량절연막이 환원되는 것을 방지할 수 있으며, 이로써 용량소자의 특성을 향상시킬 수 있다.
제 2 반도체장치에 있어서 장벽막은, 티탄막, 산화티탄막, 탄탈막, 산화탄탈막, 알루미나막, 질화규소막, 질화산화규소막, 질화티탄알루미늄막, 및 티탄과 알루미늄과의 합금막 중 적어도 1 개의 막을 갖는 것이 바람직하다.
이와 같이 하면, 제 2 층간절연막에 함유되는 수분, 또는 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수분이 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
제 2 반도체장치에 있어서, 용량절연막은 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체막, Pb(Zr1-xTix)O3막(단 0≤x≤1), (Ba1-ySry)TiO3막(단 0≤y≤1), Ta2O5막, Al2O3막 및 La2O3막 중 적어도 1 개의 막을 구비하는 것이 바람직하다.
이와 같이 하면 신뢰성이 우수한 고유전체막 또는 강유전체막을 용량절연막으로 이용한 용량소자를 실현할 수 있다.
제 2 반도체장치에 있어서, 반도체기판 상에 형성되며, 용량소자와 함께 메모리 셀 어레이를 구성하는 트랜지스터를 추가로 구비하고, 장벽막은 메모리 셀 어레이의 배치영역 전체와 겹치도록 형성되는 것이 바람직하다.
이와 같이 하면 제 2 층간절연막에 함유되는 수분 등이 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
또 트랜지스터를 구비했을 경우, 용량소자는 트랜지스터를 포함하는 반도체기판 상에 절연막을 개재하고 형성되며, 제 1 배선층은, 상부전극에 달하도록 보호막에 형성된 제 1 콘택트 홀과, 트랜지스터에 달하도록 보호막 및 절연막에 형성된제 2 콘택트 홀을 통해, 용량소자와 트랜지스터를 전기적으로 접속해도 된다. 즉 용량소자는 플래너형이라도 된다.
또한 트랜지스터를 구비했을 경우, 용량소자는 트랜지스터를 포함하는 반도체기판 상에 절연막을 개재하고 형성되며, 절연막에는, 하부전극과 트랜지스터를 접속하는 플러그가 형성되고, 이로써 용량소자와 트랜지스터가 전기적으로 접속돼도 된다. 즉 용량소자는 스택형이라도 된다.
제 2 반도체장치에 있어서, 장벽막은 하부전극 및 상부전극 중 어느 한쪽과 겹치도록 형성되는 것이 바람직하다.
이와 같이 하면 제 2 층간절연막에 포함되는 수분 등이 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
제 2 반도체장치에 있어서, 제 1 층간절연막 및 제 2 층간절연막 각각에서의 장벽막이 형성되지 않은 영역에 제 1 배선층에 달하도록 형성된 비어홀을 추가로 구비하며, 제 2 배선층은 비어홀을 통해 제 1 배선층과 전기적으로 접속되는 것이 바람직하다.
이와 같이 하면 장벽막이 도전성을 가진 경우에도 장벽막과 다층배선과의 단락을 방지할 수 있다.
본 발명에 관한 제 3 반도체장치는, 반도체기판 상에 순차 형성된 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와, 반도체기판 상에 용량소자를 피복하도록 형성된 보호막과, 보호막 상에 형성된제 1 배선층과, 보호막 상에 제 1 배선층을 피복하도록 형성된 제 1 층간절연막과, 제 1 층간절연막 상에 용량소자의 적어도 일부분과 겹치도록 형성되어 수소 확산을 방지하는 장벽막과, 제 1 층간절연막 상 및 장벽막 상에 형성된 제 2 층간절연막과, 제 2 층간절연막 상에 형성된 제 2 배선층을 구비하고, 제 1 층간절연막은 열CVD법으로 형성된 산화규소막이며, 제 2 층간절연막은 플라즈마CVD법으로 형성된 산화규소막, 및 플라즈마CVD법으로 형성된 불화산화규소막 중 적어도 1 개의 막을 갖는다.
제 3 반도체장치에 의하면, 절연성 금속산화물로 이루어지는 용량절연막을 구비하는 용량소자 형성 후에 형성된 제 1 배선층 상에, 열CVD법으로 형성된 산화규소막으로 된 제 1 층간절연막이 형성된다. 이로써 제 1 층간절연막에 함유되는 수소(제 1 층간절연막의 성막 시에 발생하는 수소이온 또는 수소래디컬을 포함)가 적으므로, 이 수소에 기인하는 용량절연막의 환원반응을 억제할 수 있다. 또 용량소자와 겹치도록 형성되고 또 수소 확산을 방지하는 장벽막을 개재하고, 제 2 층간절연막이 제 1 층간절연막 상에 형성된다. 이로써 제 2 층간절연막에 함유되는 수소(제 2 층간절연막의 성막 시에 발생하는 수소이온 또는 수소래디컬을 포함)가 용량소자에 침입하여 용량절연막이 환원되는 일이 없다. 마찬가지로 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수소에 의해 용량절연막이 환원되는 일도 없다. 따라서 제 1 배선층 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 용량절연막이 환원되는 것을 방지할 수 있으며, 이로써 용량소자의 특성을 향상시킬 수 있다.
또한 제 3 반도체장치에 의하면 제 2 층간절연막은, 플라즈마CVD법에 의해 형성된 산화규소막 또는 불화산화규소막으로 이루어지므로, 제 2 층간절연막의 평탄화를 쉽게 실현할 수 있으므로, 제 2 배선층의 형성공정 및 그 후의 공정을 간단화할 수 있다.
본 발명에 관한 제 4 반도체장치는, 반도체기판 상에 순차 형성된 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와, 반도체기판 상에 용량소자를 피복하도록 형성된 보호막과, 보호막 상에 형성된 제 1 배선층과, 보호막 상에 제 1 배선층을 피복하도록 형성된 제 1 층간절연막과, 제 1 층간절연막 상에 용량소자의 적어도 일부분과 겹치도록 형성되어 수분 확산을 방지하는 장벽막과, 제 1 층간절연막 상 및 장벽막 상에 형성된 제 2 층간절연막과, 제 2 층간절연막 상에 형성된 제 2 배선층을 구비하고, 제 1 층간절연막은 열CVD법으로 형성된 산화규소막이며, 제 2 층간절연막은 오존과 TEOS 반응에 의해 형성된 산화규소막, 및 SOG막 중 적어도 1 개의 막을 갖는다.
제 4 반도체장치에 의하면, 절연성 금속산화물로 이루어지는 용량절연막을 구비하는 용량소자 형성 후에 형성된 제 1 배선층 상에, 열CVD법으로 형성된 산화규소막으로 된 제 1 층간절연막이 형성된다. 즉 제 1 층간절연막에 함유되는 수분 즉 OH기가 적으므로, 이 OH기에 기인하는 용량절연막의 환원반응을 억제할 수 있다. 또 용량소자와 겹치도록 형성되고 또 수분 확산을 방지하는 장벽막을 개재하고, 제 2 층간절연막이 제 1 층간절연막 상에 형성된다. 이로써 제 2 층간절연막에 함유되는 수분이 용량소자에 침입하여 용량절연막이 환원되는 일이 없다. 마찬가지로 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수분에 의해 용량절연막이 환원되는 일도 없다. 따라서 제 1 배선층 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 용량절연막이 환원되는 것을 방지할 수 있으며, 이로써 용량소자의 특성을 향상시킬 수 있다.
또한 제 4 반도체장치에 의하면 제 2 층간절연막은, 오존과 TEOS 반응에 의해 형성된 산화규소막, 또는 SOG막으로 이루어지므로, 제 2 층간절연막의 평탄화를 쉽게 실현할 수 있으므로, 제 2 배선층의 형성공정 및 그 후의 공정을 간단화할 수 있다.
본 발명에 관한 제 1 반도체장치의 제조방법은, 반도체기판 상에, 하부전극, 절연성 금속산화물로 된 용량절연막, 및 상부전극으로 구성된 용량소자를 형성하는 공정과, 반도체기판 상에 용량소자를 피복하도록 보호막을 형성하는 공정과, 보호막 상에 제 1 배선층을 형성하는 공정과, 보호막 상의 제 1 배선층을 피복하도록 제 1 층간절연막을 형성하는 공정과, 제 1 층간절연막 상에 용량소자의 적어도 일부분과 겹치도록, 수소 확산을 방지하는 장벽막을 형성하는 공정과, 제 1 층간절연막 상 및 장벽막 상에 제 2 층간절연막을 형성하는 공정과, 제 2 층간절연막 상에 제 2 배선층을 형성하는 공정을 구비하며, 제 1 층간절연막의 수소 함유율은 제 2 층간절연막의 수소 함유율보다 낮다.
제 1 반도체장치의 제조방법에 의하면, 절연성 금속산화물로 이루어지는 용량절연막을 구비하는 용량소자의 형성 후에 형성된 제 1 배선층 상에, 수소 함유율이 낮은 제 1 층간절연막을 형성한다. 즉 제 1 층간절연막에 함유되는 수소(제 1층간절연막의 성막 시에 발생하는 수소이온 또는 수소래디컬을 포함)가 적으므로, 이 수소에 기인하는 용량절연막의 환원반응을 억제할 수 있다. 또 용량소자와 겹치도록 형성되며, 또 수소 확산을 방지하는 장벽막을 개재하고 제 2 층간절연막을 제 1 층간절연막 상에 형성한다. 이로써 제 2 층간절연막에 함유되는 수소(제 2 층간절연막의 성막 시에 발생하는 수소이온 또는 수소래디컬을 포함)가 용량소자에 침입하여 용량절연막이 환원되는 일이 없다. 마찬가지로 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수소에 의해 용량절연막이 환원되는 일도 없다. 따라서 제 1 배선층 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 용량절연막이 환원되는 것을 방지할 수 있으며, 이로써 용량소자의 특성을 향상시킬 수 있다.
제 1 반도체장치의 제조방법에 있어서, 장벽막은 수분 확산을 방지하며, 제 1 층간절연막에서 수분 함유율은 제 2 층간절연막의 수분 함유율보다 낮은 것이 바람직하다.
이와 같이 하면 제 1 층간절연막에 함유되는 수분 즉 OH기가 적으므로, 이 OH기에 기인하는 용량절연막의 환원반응을 억제할 수 있다. 또 용량소자와 겹치도록 형성되며 또 수분 확산을 방지하는 장벽막을 개재하고, 제 2 층간절연막을 제 1 층간절연막 상에 형성한다. 이로써 제 2 층간절연막에 함유되는 수분이 용량소자에 침입하여 용량절연막이 환원되는 일이 없음과 동시에, 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수분에 의해 용량절연막이 환원되는 일도 없다. 따라서 용량절연막이 환원되는 것을 더욱 확실하게 방지할 수 있으며, 이로써 용량소자의 특성을 보다 확실하게 향상시킬 수 있다.
제 1 반도체장치의 제조방법에 있어서 장벽막은, 티탄막, 산화티탄막, 탄탈막, 산화탄탈막, 알루미나막, 질화규소막, 질화산화규소막, 질화티탄알루미늄막, 및 티탄과 알루미늄과의 합금막 중 적어도 1 개의 막을 갖는 것이 바람직하다.
이와 같이 하면, 제 2 층간절연막에 함유되는 수소, 또는 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수소가 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
제 1 반도체장치의 제조방법에 있어서, 용량절연막은 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체막, Pb(Zr1-xTix)O3막(단 0≤x≤1), (Ba1-ySry)TiO3막(단 0≤y≤1), Ta2O5막, Al2O3막 및 La2O3막 중 적어도 1 개의 막을 구비하는 것이 바람직하다.
이와 같이 하면 신뢰성이 우수한 고유전체막 또는 강유전체막을 용량절연막으로 이용한 용량소자를 실현할 수 있다.
제 1 반도체장치의 제조방법에 있어서, 용량소자를 형성하는 공정 전에, 반도체기판 상에, 용량소자와 함께 메모리 셀 어레이를 구성하는 트랜지스터를 형성하는 공정을 추가로 구비하고, 장벽막을 형성하는 공정은 메모리 셀 어레이의 배치영역 전체와 겹치도록 장벽막을 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 제 2 층간절연막에 함유되는 수소 등이 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
또 트랜지스터를 형성하는 공정을 구비했을 경우, 용량소자는 플래너형이라도 된다. 구체적으로 용량소자는, 트랜지스터를 포함하는 반도체기판 상에 절연막을 개재하고 형성된다. 또 보호막을 형성하는 공정과 제 1 배선층을 형성하는 공정 사이에, 상부전극에 달하도록 보호막에 제 1 콘택트 홀을 형성함과 동시에, 트랜지스터에 달하도록 보호막 및 절연막에 제 2 콘택트 홀을 형성하는 공정을 구비한다. 또한 제 1 배선층을 형성하는 공정은, 제 1 콘택트 홀 및 제 2 콘택트 홀이 매입되도록 제 1 배선층을 형성하고, 이로써 용량소자와 트랜지스터를 전기적으로 접속하는 공정을 포함한다.
또한 트랜지스터를 형성하는 공정을 구비했을 경우, 용량소자는 스택형이라도 된다. 구체적으로 용량소자는, 트랜지스터를 포함하는 반도체기판 상에 절연막을 개재하고 형성된다. 또 용량소자를 형성하는 공정 전에, 절연막에, 트랜지스터와 접속하도록 플러그를 형성하는 공정을 구비한다. 또한 용량소자를 형성하는 공정은, 플러그와 접속하도록 하부전극을 형성하며, 이로써 용량소자와 트랜지스터를 전기적으로 접속하는 공정을 포함한다.
제 1 반도체장치의 제조방법에 있어서, 장벽막을 형성하는 공정은 하부전극 및 상부전극 중 어느 한쪽과 겹치도록 장벽막을 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 제 2 층간절연막에 함유되는 수소 등이 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
제 1 반도체장치의 제조방법에 있어서, 제 2 층간절연막을 형성하는 공정과 제 2 배선층을 형성하는 공정 사이에, 제 1 층간절연막 및 제 2 층간절연막 각각에서의 장벽막이 형성되지 않은 영역에 제 1 배선층에 달하도록 비어홀을 형성하는 공정을 추가로 구비하며, 제 2 배선층을 형성하는 공정은 비어홀이 매입되도록 제 2 배선층을 형성하고, 이로써 제 1 배선층과 제 2 배선층을 전기적으로 접속하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 장벽막이 도전성을 가진 경우에도 장벽막과 다층배선과의 단락을 방지할 수 있다.
본 발명에 관한 제 2 반도체장치의 제조방법은, 반도체기판 상에, 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자를 형성하는 공정과, 반도체기판 상에 용량소자를 피복하도록 보호막을 형성하는 공정과, 보호막 상에 제 1 배선층을 형성하는 공정 과, 보호막 상에 제 1 배선층을 피복하도록 제 1 층간절연막을 형성하는 공정과, 제 1 층간절연막 상에 용량소자의 적어도 일부분과 겹치도록, 수분 확산을 방지하는 장벽막을 형성하는 공정과, 제 1 층간절연막 상 및 장벽막 상에 제 2 층간절연막을 형성하는 공정과, 제 2 층간절연막 상에 제 2 배선층을 형성하는 공정을 구비하고, 제 1 층간절연막에서의 수분 함유율은 제 2 층간절연막의 수분 함유율보다 낮다.
제 2 반도체장치의 제조방법에 의하면, 절연성 금속산화물로 이루어지는 용량절연막을 구비하는 용량소자의 형성 후에 형성된 제 1 배선층 상에, 수분 함유율이 낮은 제 1 층간절연막을 형성한다. 즉 제 1 층간절연막에 함유되는 수분 즉 OH기가 적으므로, 이 OH기가 시간의 경과와 함께 용량소자까지 도달하여 용량절연막을 구성하는 절연성 금속산화물을 환원시키는 것, 즉 OH기에 기인하는 용량절연막의 환원반응을 억제할 수 있다. 또 용량소자와 겹치도록 형성되며 수분 확산을 방지하는 장벽막을 개재하고, 제 2 층간절연막을 제 1 층간절연막 상에 형성한다. 이로써 제 2 층간절연막에 함유되는 수분이 용량소자에 침입하여 용량절연막이 환원되는 일이 없다. 마찬가지로 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수분에 의해 용량절연막이 환원되는 일도 없다. 따라서 제 1 배선층 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 용량절연막이 환원되는 것을 방지할 수 있으며, 이로써 용량소자의 특성을 향상시킬 수 있다.
제 2 반도체장치의 제조방법에 있어서 장벽막은, 티탄막, 산화티탄막, 탄탈막, 산화탄탈막, 알루미나막, 질화규소막, 질화산화규소막, 질화티탄알루미늄막, 및 티탄과 알루미늄과의 합금막 중 적어도 1 개의 막을 갖는 것이 바람직하다.
이와 같이 하면, 제 2 층간절연막에 함유되는 수분, 또는 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수분이 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
제 2 반도체장치의 제조방법에 있어서, 용량절연막은 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체막, Pb(Zr1-xTix)O3막(단 0≤x≤1), (Ba1-ySry)TiO3막(단 0≤y≤1), Ta2O5막, Al2O3막 및 La2O3막 중 적어도 1 개의 막을 구비하는 것이 바람직하다.
이와 같이 하면 신뢰성이 우수한 고유전체막 또는 강유전체막을 용량절연막으로 이용한 용량소자를 실현할 수 있다.
제 2 반도체장치의 제조방법에 있어서, 용량소자를 형성하는 공정 전에, 반도체기판 상에, 용량소자와 함께 메모리 셀 어레이를 구성하는 트랜지스터를 형성하는 공정을 추가로 구비하고, 장벽막을 형성하는 공정은 메모리 셀 어레이의 배치영역 전체와 겹치도록 형성되는 것이 바람직하다.
이와 같이 하면 제 2 층간절연막에 함유되는 수분 등이 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
또 트랜지스터를 형성하는 공정을 구비했을 경우, 용량소자는 플래너형이라도 된다. 구체적으로 용량소자는, 트랜지스터를 포함하는 반도체기판 상에 절연막을 개재하고 형성된다. 또 보호막을 형성하는 공정과 제 1 배선층을 형성하는 공정 사이에, 상부전극에 달하도록 보호막에 제 1 콘택트 홀을 형성함과 동시에, 트랜지스터에 달하도록 보호막 및 절연막에 제 2 콘택트 홀을 형성하는 공정을 구비한다. 또한, 제 1 배선층을 형성하는 공정은 제 1 콘택트 홀 및 제 2 콘택트 홀이 매입되도록 제 1 배선층을 형성하며, 이로써 용량소자와 트랜지스터를 전기적으로 접속하는 공정을 포함한다.
또한 트랜지스터를 형성하는 공정을 구비했을 경우, 용량소자는 스택형이라도 된다. 구체적으로 용량소자는, 트랜지스터를 포함하는 반도체기판 상에 절연막을 개재하고 형성된다. 또 용량소자를 형성하는 공정 전에, 트랜지스터와 접속하도록 절연막에 플러그를 형성하는 공정을 구비한다. 또한 용량소자를 형성하는 공정은, 플러그와 접속하도록 하부전극을 형성하며, 이로써 용량소자와 트랜지스터를 전기적으로 접속하는 공정을 포함한다.
제 2 반도체장치의 제조방법에 있어서, 장벽막을 형성하는 공정은, 하부전극 및 상부전극 중 어느 한쪽과 겹치도록 장벽막을 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 제 2 층간절연막에 포함되는 수분 등이 용량소자에 침입하는 일이 없으므로, 용량절연막의 환원반응에 기인하는 용량소자의 특성열화를 확실하게 방지할 수 있다.
제 2 반도체장치의 제조방법에 있어서, 제 2 층간절연막을 형성하는 공정과 제 2 배선층을 형성하는 공정 사이에, 제 1 층간절연막 및 제 2 층간절연막 각각에서의 장벽막이 형성되지 않은 영역에 제 1 배선층에 달하도록 형성된 비어홀을 형성하는 공정을 추가로 구비하며, 제 2 배선층을 형성하는 공정은, 비어홀이 매입되도록 제 2 배선층을 형성하고, 이로써 제 1 배선층과 제 2 배선층을 전기적으로 접속하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 장벽막이 도전성을 가진 경우에도 장벽막과 다층배선과의 단락을 방지할 수 있다.
본 발명에 관한 제 3 반도체장치의 제조방법은, 반도체기판 상에, 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자를 형성하는 공정과, 반도체기판 상에 용량소자를 피복하도록 보호막을 형성하는공정과, 보호막 상에 제 1 배선층을 형성하는 공정과, 보호막 상에 제 1 배선층을 피복하도록 제 1 층간절연막을 형성하는 공정과, 제 1 층간절연막 상에 용량소자의 적어도 일부분과 겹치도록, 수소 확산을 방지하는 장벽막을 형성하는 공정과, 제 1 층간절연막 상 및 장벽막 상에 제 2 층간절연막을 형성하는 공정과, 제 2 층간절연막 상에 제 2 배선층을 형성하는 공정을 구비하고, 제 1 층간절연막은 열CVD법으로 형성된 산화규소막이며, 제 2 층간절연막은 플라즈마CVD법으로 형성된 산화규소막, 및 플라즈마CVD법으로 형성된 불화산화규소막 중 적어도 1 개의 막을 갖는다.
제 3 반도체장치의 제조방법에 의하면, 절연성 금속산화물로 이루어지는 용량절연막을 구비하는 용량소자 형성 후에 형성된 제 1 배선층 상에, 열CVD법으로 형성된 산화규소막으로 된 제 1 층간절연막을 형성한다. 이로써 제 1 층간절연막에 함유되는 수소(제 1 층간절연막의 성막 시에 발생하는 수소이온 또는 수소래디컬을 포함)가 적으므로, 이 수소에 기인하는 용량절연막의 환원반응을 억제할 수 있다. 또 용량소자와 겹치도록 형성되고 또 수소 확산을 방지하는 장벽막을 개재하고, 제 2 층간절연막을 제 1 층간절연막 상에 형성한다. 이로써 제 2 층간절연막에 함유되는 수소(제 2 층간절연막의 성막 시에 발생하는 수소이온 또는 수소래디컬을 포함)가 용량소자에 침입하여 용량절연막이 환원되는 일이 없다. 마찬가지로 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수소에 의해 용량절연막이 환원되는 일도 없다. 따라서 제 1 배선층 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 용량절연막이 환원되는 것을 방지할 수 있으며, 이로써 용량소자의 특성을 향상시킬 수 있다.
또한 제 3 반도체장치에 의하면 제 2 층간절연막은, 플라즈마CVD법에 의해 형성된 산화규소막 또는 불화산화규소막으로 이루어지므로, 제 2 층간절연막의 평탄화를 쉽게 실현할 수 있으므로, 제 2 배선층의 형성공정 및 그 후의 공정을 간단화할 수 있다.
본 발명에 관한 제 4 반도체장치의 제조방법은, 반도체기판 상에, 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자를 형성하는 공정과, 반도체기판 상에 용량소자를 피복하도록 보호막을 형성하는 공정과, 보호막 상에 제 1 배선층을 형성하는 공정과, 보호막 상에 제 1 배선층을 피복하도록 제 1 층간절연막을 형성하는 공정과, 제 1 층간절연막 상에 용량소자의 적어도 일부분과 겹치도록, 수분 확산을 방지하는 장벽막을 형성하는 공정과, 제 1 층간절연막 상 및 장벽막 상에 제 2 층간절연막을 형성하는 공정과, 제 2 층간절연막 상에 제 2 배선층을 형성하는 공정을 구비하며, 제 1 층간절연막은 열CVD법으로 형성된 산화규소막이고, 제 2 층간절연막은 오존과 TEOS 반응에 의해 형성된 산화규소막, 및 SOG막 중 적어도 1 개의 막을 갖는다.
제 4 반도체장치의 제조방법에 의하면, 절연성 금속산화물로 이루어지는 용량절연막을 구비하는 용량소자 형성 후에 형성된 제 1 배선층 상에, 열CVD법으로 형성된 산화규소막으로 된 제 1 층간절연막을 형성한다. 즉 제 1 층간절연막에 함유되는 수분 즉 OH기가 적으므로, 이 OH기에 기인하는 용량절연막의 환원반응을 억제할 수 있다. 또 용량소자와 겹치도록 형성되고 또 수분 확산을 방지하는 장벽막을 개재하고, 제 2 층간절연막을 제 1 층간절연막 상에 형성한다. 이로써 제 2 층간절연막에 함유되는 수분이 용량소자에 침입하여 용량절연막이 환원되는 일이 없다. 마찬가지로 제 2 층간절연막 형성 후의 제조공정에서 발생하는 수분에 의해 용량절연막이 환원되는 일도 없다. 따라서 제 1 배선층 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 용량절연막이 환원되는 것을 방지할 수 있으며, 이로써 용량소자의 특성을 향상시킬 수 있다.
또한 제 4 반도체장치의 제조방법에 의하면 제 2 층간절연막은, 오존과 TEOS 반응에 의해 형성된 산화규소막, 또는 SOG막으로 이루어지므로, 제 2 층간절연막의 평탄화를 쉽게 실현할 수 있으므로, 제 2 배선층의 형성공정 및 그 후의 공정을 간단화할 수 있다.
-제 1 실시형태-
이하 본 발명의 제 1 실시형태에 관한 반도체장치 및 그 제조방법에 대하여 도면을 참조하면서 설명하기로 한다.
도 1의 (a), (b), 도 2의 (a), (b) 및 도 3은 제 1 실시형태에 관한 반도체장치 제조방법의 각 공정을 나타낸 단면도이다.
우선 도 1의 (a)에 나타낸 바와 같이, 반도체기판(1) 상에 소자분리 절연막(2)을 형성함으로써 소자형성영역을 구획시킨 후, 이 소자형성영역 상에 게이트 절연막(3)을 개재하고 게이트전극(4)을 형성한다. 그 후 게이트전극(4) 양 측면에 절연성 측벽(5)을 형성함과 동시에, 소자형성영역의 반도체기판(1)에 소스영역 또는 드레인 영역이 될 불순물확산층(6)을 형성한다. 그 후 게이트전극(4) 및 불순물확산층(6) 등으로 구성되는 트랜지스터(스위칭 트랜지스터)가 형성된 반도체기판(1) 상 전면에 걸쳐 제 1 보호절연막(7)을 형성한다.
다음에 도 1의 (b)에 나타낸 바와 같이 제 1 보호절연막(7) 상에, 하부전극(8), 절연성 금속산화물로 된 용량절연막(9), 및 상부전극(10)으로 구성된 용량소자(11)를 형성한다. 구체적으로는 제 1 보호절연막(7) 상에, 상층 쪽으로부터 예를 들어 백금막 등 산화티탄막이 적층된 하부전극 형성용 도전막을 형성한다. 그 후 하부전극 형성용 도전막 상에, 예를 들어 SrBi2(Ta1-zNbz)2O9(단 0≤z≤1) 등의 절연성 금속산화물로 된 막 두께 100~250nm 정도의 용량절연막 형성용 절연막을 형성한다. SrBi2(Ta1-zNbz)2O9은 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체이다. 그 후 용량절연막 형성용 절연막 상에, 상층으로부터 예를 들어 티탄막(또는 질화티탄막) 및 백금막이 적층된 상부전극 형성용 도전막을 형성한다. 다음에 상부전극 형성영역을 피복하는 마스크패턴을 이용하여 상부전극 형성용 도전막에 드라이에칭을 실시하여 상부전극(10)을 형성한다. 이어서 하부전극 형성영역을 피복하는 마스크패턴을 이용하여 용량절연막 형성용 절연막 및 하부전극 형성용 도전막에 차례로 드라이에칭을 실시하여 용량절연막(9) 및 하부전극(8)을 형성함으로써 용량소자(11)의 형성을 완료한다.
여기서 제 1 실시형태에서는 1 조의 용량소자(11) 및 스위칭 트랜지스터로구성되는 메모리 셀이 반도체기판(1) 상에 집적화되며, 이로써 메모리 셀 어레이가 구성되는 것으로 한다.
다음으로 도 2의 (a)에 나타낸 바와 같이 제 1 보호절연막(7) 상에 용량소자(11)를 피복하도록 제 2 보호절연막(12)을 형성한다. 그 후 제 2 보호절연막(12)에 제 1 콘택트 홀(13A)을 상부전극(10)에 달하도록 형성함과 동시에, 제 1 보호절연막(7) 및 제 2 보호절연막(12)에 제 2 콘택트 홀(13B)을 스위칭 트랜지스터의 불순물확산층(6)에 달하도록 형성한다. 그 후 제 2 보호절연막(12) 상 전면에 걸쳐, 상층 쪽으로부터 예를 들어 질화티탄막, 알루미늄막, 질화티탄막 및 티탄막이 적층된 제 1 배선층 형성용 도전막을, 제 1 및 제 2 콘택트 홀(13A 및 13B)이 매입되도록 형성한다. 이어서 제 1 배선층 형성영역을 피복하는 마스크패턴을 이용하여 제 1 배선층 형성용 도전막에 드라이에칭을 실시하여 제 1 배선층(14)을 형성한다. 이 때 제 1 배선층(14)은 그 일부분이 제 1 콘택트 홀 및 제 2 콘택트 홀(13A 및 13B)에 매입되며, 이로써 용량소자(11)와 스위칭 트랜지스터가 전기적으로 접속됨과 동시에 스위칭 트랜지스터끼리 전기적으로 접속한다. 즉 용량소자(11)는 플래너형 구조를 갖는다.
다음, 도 2의 (b)에 나타낸 바와 같이 제 2 보호절연막(12) 상에 제 1 배선층(14)을 피복하도록 막 두께 50~300nm 정도의 제 1 층간절연막(15)을 형성한다. 제 1 층간절연막(15)으로는, 수소 함유율(층간절연막의 단위체적당 전 질량에 함유된 수소질량의 비율)이 낮은 절연막, 예를 들어 열CVD법으로 형성된 산화규소막을 이용한다. 구체적으로는 실란, 산소 및 일산화이질소(N2O)를 주원료로 하고, 기판온도가 400℃ 정도로 설정된 상태에서 열CVD법을 이용함으로써 제 1 층간절연막(15)을 형성한다. 그 후 제 1 층간절연막(15) 상에, 수소 확산을 방지하는 막 두께 50~200nm 정도의 장벽막(16)을, 용량소자(11) 전체 또는 일부분과 겹치도록 형성한다. 장벽막(16)으로는 예를 들어 티탄막 또는 질화티탄막 등을 이용한다.
다음으로 도 3에 나타낸 바와 같이 제 1 층간절연막(15) 상 및 장벽막(16) 상에, 막 두께 600~1500nm 정도의 제 2 층간절연막(17)을 형성한 후, 제 2 층간절연막(17) 상면을 평탄화한다. 제 2 층간절연막(17)으로는, 평탄화를 쉽게 실현할 수 있는 절연막, 예를 들어 플라즈마CVD법으로 형성된 산화규소막 또는 불화산화규소막 등을 이용한다. 이 때 제 2 층간절연막(17)에서 수소 함유율은 제 1 층간절연막(15)에서의 수소 함유율보다 높다. 그 후 제 1 층간절연막(15) 및 제 2 층간절연막(17) 각각의, 장벽막(16)이 형성되지 않은 영역에, 제 1 배선층(14)의 소정 부분에 달하는 비어홀(18)을 형성한다. 다음 비어홀(18)을 포함하는 제 2 층간절연막(17) 상에 상층 쪽으로부터 예를 들어 질화티탄막, 알루미늄막 및 티탄막이 적층된 제 2 배선층 형성용 도전막을 형성한다. 그 후 제 2 배선층 형성영역을 피복하는 마스크패턴을 이용하여 제 2 배선층 형성용 도전막에 드라이에칭을 실시하여 제 2 배선층(19)을 형성한다. 이 때 제 2 배선층(19)은 그 일부분이 비어홀(18)에 매입되며, 이로써 제 1 배선층(14)과 제 2 배선층(19)이 전기적으로 접속된다. 여기서 비어홀(18)의 아스펙트비(홀 깊이/홀 직경)가 1 이상일 경우, 비어홀(18)에 텅스텐플러그를 형성해도 된다.
이상 설명한 바와 같이 제 1 실시형태에 의하면, 절연성 금속산화물로 된 용량절연막(9)을 갖는 용량소자(11)의 형성 후에 형성된 제 1 배선층(14) 상에, 수소 함유율이 낮은 제 1 층간절연막(15), 구체적으로는 열CVD법으로 형성된 산화규소막으로 이루어지는 제 1 층간절연막(15)이 형성된다. 즉 제 1 층간절연막(15)에 함유되는 수소(제 1 층간절연막(15) 성막 시 발생하는 수소이온 또는 수소래디컬을 포함)가 적으므로, 이 수소에 기인하는 용량절연막(9)의 환원반응을 억제할 수 있다. 또 용량소자(11)와 겹치도록 형성되며 또 수소 확산을 방지하는 장벽막(16)을 개재하고, 제 2 층간절연막(17)이 제 1 층간절연막(15) 상에 형성된다. 이로써 제 2 층간절연막(17)에 함유되는 수소(제 2 층간절연막(17) 성막 시 발생하는 수소이온 또는 수소래디컬을 포함)가 용량소자(11)에 침입하여 용량절연막(9)이 환원되는 일이 없다. 마찬가지로 제 2 층간절연막(17) 형성 후의 제조공정에서 발생하는 수소에 의해 용량절연막(9)이 환원되는 일도 없다. 따라서 제 1 배선층(14) 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 용량절연막(9)이 환원되는 것을 방지하고, 이로써 용량소자(11)의 특성을 향상시킬 수 있다.
또 제 1 실시형태에 의하면 제 2 층간절연막(17)이 플라즈마CVD법으로 형성된 산화규소막 또는 불화산화규소막으로 이루어지므로, 제 2 층간절연막(17)의 평탄화를 쉽게 실현할 수 있으므로, 제 2 배선층(19) 형성공정 및 그 후의 공정을 간단히 할 수 있다.
여기서 제 1 실시형태에 관한 반도체장치(이하 간단히 실시예로 칭할 경우도 있음)와, 도 10에 나타내는 종래의 반도체장치(이하 종래예로 칭할 경우도 있음) 사이에서, 용량소자의 특성, 구체적으로 용량소자의 잔류분극을 비교한 결과에 대하여 도 4를 참조하면서 설명한다. 또 도 4에 있어서, 검은 원점은 실시예의 용량소자 잔류분극을 나타내고, 흰 사각점은 종래예의 용량소자 잔류분극을 나타낸다.
도 4에 나타낸 바와 같이 종래예에서는 제 1 배선층(117) 형성 직후 용량소자(111)의 잔류분극은 15μC/㎠이며, 장치 완성 후 용량소자(111)의 잔류분극은 4μC/㎠이다. 이에 반해 실시예에서는, 제 1 배선층(14) 형성 직후 용량소자(11)의 잔류분극은 15μC/㎠이며, 장치 완성 후 용량소자(11)의 잔류분극은 14.7μC/㎠이다.
즉 종래예에서는 제 1 배선층(117) 형성 후에 용량소자(111)의 특성이 현저하게 열화되며 특성차이도 확대되었다. 이는 용량소자(111)에 침입한 수소 또는 수분에 의해 용량절연막(109)이 환원되고, 그 결과 용량소자(111)의 특성열화가 발생했기 때문이라고 생각된다.
한편, 실시예에서는 제 1 배선층(14) 형성 후에 용량소자(11)의 특성열화는 거의 보이지 않으며 특성차이도 작게 억제되었다. 이는 다음의 이유에 의한 것으로 생각된다. 즉 실시예에서는 제 1 층간절연막(15)으로서 열CVD법으로 형성된 산화규소막을 이용한다. 때문에 플라즈마를 사용할 필요없이 제 1 층간절연막(15)을 형성할 수 있으므로, 제 1 층간절연막(15) 성막 시에 활성 수소이온 또는 수소래디컬이 발생하는 일이 없다. 또 성막된 제 1 층간절연막(15) 중에 함유되는 수분이 매우 적어진다. 따라서 수소 또는 수분에 의한 용량절연막(9)의 환원반응이 거의 완전히 억제된다.
여기서 제 1 실시형태에 있어서, 제 1 층간절연막(15)의 수소 함유율이 제 2층간절연막(17)의 수소 함유율보다 낮지만, 그 대신 제 1 층간절연막(15)의 단위체적당 함유되는 수소질량이, 제 2 층간절연막(17)의 단위체적당 함유되는 수소질량보다 낮아도 된다.
또한 제 1 실시형태에 있어서, 장벽막(16)은 수분 확산을 방지하고, 제 1 층간절연막(15)의 수분 함유율(또는 제 1 층간절연막(15)의 단위체적당 함유되는 수분질량)은 제 2 층간절연막(17)의 수분 함유율(또는 제 2 층간절연막(17)의 단위체적당 함유되는 수분질량)보다 낮은 것이 바람직하다.
이와 같이 하면 제 1 층간절연막(15)에 함유되는 수분 즉 OH기가 적으므로, 이 OH기에 기인하는 용량절연막(9)의 환원반응을 억제할 수 있다. 또 용량소자(11)와 겹치도록 형성되며 또 수분 확산을 방지하는 장벽막(16)을 개재하고 제 2 층간절연막(17)이 제 1 층간절연막(15) 상에 형성된다. 때문에 제 2 층간절연막(17)에 함유되는 수분이 용량소자(11)에 침입하여 용량절연막(9)이 환원되는 일이 없음과 동시에, 제 2 층간절연막(17) 형성 후의 제조공정에서 발생하는 수분에 의해 용량절연막(9)이 환원되는 일도 없다. 따라서 용량절연막(9)이 환원되는 일을 더욱 확실하게 방지할 수 있으며, 이로써 용량소자(11)의 특성을 보다 확실하게 향상시킬 수 있다.
또한 제 1 실시형태에 있어서, 제 1 층간절연막(15)으로서 열CVD법으로 형성된 산화규소막을 이용하지만, 이에 한정되지 않고 수소 함유율(또는 단위체적당 함유되는 수소질량)이 낮은 다른 절연막을 이용해도 된다.
또 제 1 실시형태에 있어서, 제 2 층간절연막(17)으로서 플라즈마CVD법으로형성된 산화규소막 또는 불화산화규소막을 이용하지만, 이에 한정되지 않고, 평탄화가 용이하게 실현 가능한 다른 절연막을 이용해도 된다.
또한 제 1 실시형태에 있어서 장벽막(16)은, 티탄막, 산화티탄막, 탄탈막, 산화탄탈막, 알루미나막, 질화규소막, 질화산화규소막, 질화티탄알루미늄막, 및 티탄과 알루미늄과의 합금막 등 중 적어도 1 개의 막을 갖는 것이 바람직하다. 이와 같이 하면 제 2 층간절연막(17)에 함유되는 수소, 또는 제 2 층간절연막(17) 형성 후의 제조공정에서 발생하는 수소가 용량소자(11)에 침입하는 일이 없으므로, 용량절연막(9)의 환원반응에 기인하는 용량소자(11)의 특성열화를 확실하게 방지할 수 있다.
또 제 1 실시형태에 있어서 용량절연막(9)은, 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체막(예를 들어 SrBi2(Ta1-zNbz)2O9막(단 0≤z≤1) 등), Pb(Zr1-xTix)O3막(단 0≤x≤1), (Ba1-ySry)TiO3막(단 0≤y≤1), Ta2O5막, Al2O3막 및 La2O3막 등 중 적어도 1 개의 막을 갖는 것이 바람직하다. 이와 같이 하면, 신뢰성이 뛰어난 고유전체막 또는 강유전체막을 용량절연막(9)으로서 이용한 용량소자(11)를 실현할 수 있다.
또한 제 1 실시형태에 있어서, 제 1 배선층(14)에 달하며 또 제 2 배선층(19) 일부가 매입된 비어홀(18)은 제 1 층간절연막(15) 및 제 2 층간절연막(17) 각각에서 장벽막(16)이 형성되지 않은 영역에 형성되는 것이 바람직하다. 이와 같이 하면, 장벽막(16)이 도전성 재료로 구성된 경우에도,장벽막(16)과 다층배선과의 단락을 방지할 수 있다.
이하 제 1 실시형태에 관한 반도체장치에서 장벽막(16)의 주된 배치방법에 대하여 도면을 참조하면서 설명한다.
도 5의 (a)~(c)는 각각 장벽막(16)을 위에서 본 양상을 간략화시켜 나타낸다.
예를 들어 도 5의 (a)에 나타낸 바와 같이, 반도체기판(1) 상에서 메모리 셀 어레이의 배치영역(1a) 전체와 겹치도록 장벽막(16)을 배치해도 된다. 또 도 5의 (b)에 나타낸 바와 같이, 메모리 셀의 셀 플레이트 선이 될 하부전극(8) 전체와 겹치도록 장벽막(16)을 배치해도 된다. 또 도 5의 (c)에 나타낸 바와 같이, 메모리 셀의 축적노드가 될 상부전극(10)의 각각과 겹치도록 장벽막(16)을 배치해도 된다. 도 5의 (a)~(c) 중 어느 하나에 나타낸 바와 같이 장벽막(16)을 배치함으로써, 제 2 층간절연막(17) 형성공정 또는 그 후의 제조공정에서 수소가 용량소자(11)에 침입하는 사태를 확실하게 회피할 수 있으며, 이로써 용량소자(11)의 특성을 향상시킬 수 있다. 단 제 1 실시형태에서 장벽막(16)의 배치방법은 도 5의 (a)~(c)에 나타낸 방법에 한정되는 것은 아니다.
-제 2 실시형태-
이하 본 발명의 제 2 실시형태에 관한 반도체장치 및 그 제조방법에 대하여 도면을 참조하면서 설명하기로 한다.
도 6의 (a)~(c), 도 7의 (a), (b) 및 도 8의 (a), (b)는 제 2 실시형태에 관한 반도체장치 제조방법의 각 공정을 나타낸 단면도이다.
우선 도 6의 (a)에 나타낸 바와 같이, 반도체기판(51) 상에 소자분리 절연막(52)을 형성함으로써 소자형성영역을 구획시킨 후, 이 소자형성영역 상에 게이트 절연막(53)을 개재하고 게이트전극(54)을 형성한다. 그 후 게이트전극(54) 양 측면에 절연성 측벽(55)을 형성함과 동시에, 소자형성영역의 반도체기판(51)에 소스영역 또는 드레인 영역이 될 불순물확산층(56)을 형성한다. 그 후 게이트전극(54) 및 불순물확산층(56) 등으로 구성되는 트랜지스터(스위칭 트랜지스터)가 형성된 반도체기판(51) 상 전면에 걸쳐 제 1 보호절연막(57)을 형성한다.
다음에 도 6의 (b)에 나타낸 바와 같이 제 1 보호절연막(57)에, 제 1 콘택트홀(58)을, 스위칭 트랜지스터의 불순물확산층(56)에 달하도록 형성한다. 그 후 제 1 보호절연막(57) 상 전면에 걸쳐 텅스텐 또는 폴리실리콘으로 된 도전막을, 제 1 콘택트홀(58)이 완전히 매입되도록 형성한다. 이어서 이 도전막에서 제 1 콘택트홀(58) 바깥쪽 부분을, 에치백 또는 화학적 기계적 연마법(CMP(Chemical Mechanical Polishing)법)으로 제거하여, 스위칭 트랜지스터의 불순물확산층(56)과 접속하는 콘택트플러그(59)를 형성한다.
다음으로 콘택트플러그(59) 위를 포함하는 제 1 보호절연막(57) 상에, 위쪽으로부터 예를 들어 백금막, 산화이리듐막, 이리듐막, 질화티탄알루미늄막 및 티탄막이 적층된 하부전극 형성용 도전막을 형성한다. 그 후 하부전극 형성영역을 피복하는 마스크패턴을 이용하여 하부전극 형성용 도전막에 드라이에칭을 실시하여, 도 6의 (c)에 나타내는 바와 같이 콘택트플러그(59)와 접속하는 하부전극(60)을 형성한다.
다음, 제 1 보호절연막(57) 상에, 예를 들어 SrBi2(Ta1-zNbz)2O9(단 0≤z≤1) 등의 절연성 금속산화물로 된 막 두께 100~250nm 정도의 용량절연막 형성용 절연막을, 하부전극(60) 상면 및 측면이 피복되도록 형성한다. SrBi2(Ta1-zNbz)2O9은 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체이다. 그 후 용량절연막 형성용 절연막 상에, 백금으로 된 상부전극 형성용 도전막을 형성한다. 이어서 상부전극 형성영역을 피복하는 마스크패턴을 이용하여 상부전극 형성용 도전막 및 용량절연막 형성용 절연막에 차례로 드라이에칭을 실시하여, 도 7의 (a)에 나타내는 바와 같이 하부전극(60) 상면 및 측면을 피복하는 용량절연막(61)을 형성함과 동시에 용량절연막(61) 상면을 피복하는 상부전극(62)을 형성한다. 이로써 하부전극(60), 용량절연막(61) 및 상부전극(62)으로 구성되는 용량소자(63)가 완성된다. 용량소자(63)는 하부전극(60)과 접속되는 콘택트플러그(59)를 개재하고 스위칭 트랜지스터와 전기적으로 접속된다. 즉 용량소자(63)는 스택형 구조를 갖는다.
여기서 제 2 실시형태에서는 1 조의 용량소자(63) 및 스위칭 트랜지스터로 구성되는 메모리 셀이 반도체기판(51) 상에 집적화되며, 이로써 메모리 셀 어레이가 구성되는 것으로 한다.
다음으로 도 7의 (b)에 나타낸 바와 같이 제 1 보호절연막(57) 상에 용량소자(63)를 피복하도록 제 2 보호절연막(64)을 형성한다. 그 후 제 1 보호절연막(57) 및 제 2 보호절연막(64)에 제 2 콘택트 홀(65)을 스위칭 트랜지스터의 불순물확산층(56)에 달하도록 형성한다. 그 다음 제 2 보호절연막(64) 상 전면에 걸쳐, 상층쪽으로부터 예를 들어 질화티탄막, 알루미늄막, 질화티탄막 및 티탄막이 적층된 제 1 배선층 형성용 도전막을, 제 2 콘택트 홀(65)이 매입되도록 형성한다. 이어서 제 1 배선층 형성영역을 피복하는 마스크패턴을 이용하여 제 1 배선층 형성용 도전막에 드라이에칭을 실시하여 제 1 배선층(66)을 형성한다. 이 때 제 1 배선층(66)은 그 일부분이 제 2 콘택트 홀(65)에 매입되며, 이로써 스위칭 트랜지스터끼리 전기적으로 접속한다.
다음, 도 8의 (a)에 나타낸 바와 같이 제 2 보호절연막(64) 상에 제 1 배선층(66)을 피복하도록 막 두께 50~300nm 정도의 제 1 층간절연막(67)을 형성한다. 제 1 층간절연막(67)으로는, 수분 함유율(층간절연막의 단위체적당 전 질량에 함유된 수분질량의 비율)이 낮은 절연막, 예를 들어 열CVD법으로 형성된 산화규소막을 이용한다. 구체적으로는 실란, 산소 및 일산화이질소(N2O)를 주원료로 하며, 기판온도를 400℃ 정도로 설정한 상태에서 열CVD법을 이용함으로써 제 1 층간절연막(67)을 형성한다. 그 후 제 1 층간절연막(67) 상에, 수분 확산을 방지하는 막 두께 50~200nm 정도의 장벽막(68)을, 용량소자(63) 전체 또는 일부분과 겹치도록 형성한다. 장벽막(68)으로는 예를 들어 티탄막 또는 질화티탄막 등을 이용한다.
다음으로 도 8의 (b)에 나타낸 바와 같이 제 1 층간절연막(67) 상 및 장벽막(68) 상에, 막 두께 600~1500nm 정도의 제 2 층간절연막(69)을 형성한 후, 제 2 층간절연막(69) 상면을 평탄화한다. 제 2 층간절연막(69)으로는, 평탄화를 쉽게 실현할 수 있는 절연막, 예를 들어 오존과 TEOS의 화학반응으로 형성된 산화규소막 또는 SOG법으로 형성된 SOG막 등을 이용한다. 이 때 제 2 층간절연막(69)에서수분 함유율은 제 1 층간절연막(67)에서의 수분 함유율보다 높다. 그 후 제 1 층간절연막(67) 및 제 2 층간절연막(69) 각각의, 장벽막(68)이 형성되지 않은 영역에, 제 1 배선층(66)의 소정 부분에 달하는 비어홀(70)을 형성한다. 다음 비어홀(70)을 포함하는 제 2 층간절연막(69) 상에 상층 쪽으로부터 예를 들어 질화티탄막, 알루미늄막 및 티탄막이 적층된 제 2 배선층 형성용 도전막을 형성한다. 그 후 제 2 배선층 형성영역을 피복하는 마스크패턴을 이용하여 제 2 배선층 형성용 도전막에 드라이에칭을 실시하여 제 2 배선층(71)을 형성한다. 이 때 제 2 배선층(71)은 그 일부분이 비어홀(70)에 매입되며, 이로써 제 1 배선층(66)과 제 2 배선층(71)이 전기적으로 접속된다. 여기서 비어홀(70)의 아스펙트비가 1 이상일 경우, 비어홀(70)에 텅스텐플러그를 형성해도 된다.
이상 설명한 바와 같이 제 2 실시형태에 의하면, 절연성 금속산화물로 된 용량절연막(61)을 갖는 용량소자(63)의 형성 후에 형성된 제 1 배선층(66) 상에, 수소 함유율이 낮은 제 1 층간절연막(67), 구체적으로는 열CVD법으로 형성된 산화규소막으로 이루어지는 제 1 층간절연막(67)이 형성된다. 즉 제 1 층간절연막(67)에 함유되는 수분 즉 OH기가 적으므로, 이 OH기가 시간 경과와 함께 용량소자(63)까지 도달하여 용량절연막(61)을 구성하는 절연성 금속산화물을 환원시키는 일, 즉 OH기에 기인하는 용량절연막(61)의 환원반응을 억제할 수 있다. 또 용량소자(63)와 겹치도록 형성되며 또 수분 확산을 방지하는 장벽막(68)을 개재하고, 제 2 층간절연막(69)이 제 1 층간절연막(67) 상에 형성된다. 이로써 제 2 층간절연막(69)에 함유되는 수분이 용량소자(63)에 침입하여 용량절연막(61)이 환원되는 일이 없다. 마찬가지로 제 2 층간절연막(69) 형성 후의 제조공정에서 발생하는 수분에 의해 용량절연막(61)이 환원되는 일도 없다. 따라서 제 1 배선층(66) 형성 후의 고온 산소열처리를 사용할 수 없는 상태에서 용량절연막(61)이 환원되는 것을 방지하고, 이로써 용량소자(63)의 특성을 향상시킬 수 있다.
또 제 2 실시형태에 의하면 제 2 층간절연막(69)이 오존과 TEOS의 반응으로 형성된 산화규소막 또는 SOG막으로 이루어지므로, 제 2 층간절연막(69)의 평탄화를 쉽게 실현할 수 있으므로, 제 2 배선층(71) 형성공정 및 그 후의 공정을 간단히 할 수 있다.
여기서 제 2 실시형태에 관한 반도체장치와, 도 10에 나타내는 종래의 반도체장치 사이에서, 용량소자의 특성, 구체적으로 용량소자의 잔류분극을 비교한 결과, 제 1 실시형태와 마찬가지로 도 4에 나타낸 바와 같은 결과가 얻어졌다. 구체적으로는 제 2 실시형태에서, 제 1 배선층(66) 형성 후에 용량소자(63)의 특성열화는 거의 보이지 않으며 특성차이도 작게 억제되었다. 즉 제 2 실시형태에서도, 제 1 층간절연막(67)으로서 열CVD법으로 형성된 산화규소막을 이용한다. 때문에 플라즈마를 사용할 필요없이 제 1 층간절연막(67)을 형성할 수 있으므로, 제 1 층간절연막(67) 성막 시에 활성 수소이온 또는 수소래디컬이 발생하는 일이 없다. 또 성막된 제 1 층간절연막(67) 중에 함유되는 수분이 매우 적어진다. 따라서 수소 또는 수분에 의한 용량절연막(61)의 환원반응이 거의 완전히 억제된다.
여기서 제 2 실시형태에 있어서, 제 1 층간절연막(67)의 수분 함유율이 제 2 층간절연막(69)의 수분 함유율보다 낮지만, 그 대신 제 1 층간절연막(67)의 단위체적당 함유되는 수분질량이, 제 2 층간절연막(69)의 단위체적당 함유되는 수분질량보다 낮아도 된다.
또한 제 2 실시형태에 있어서, 장벽막(68)은 수소 확산을 방지하고, 제 1 층간절연막(67)의 수소 함유율(또는 제 1 층간절연막(67)의 단위체적당 함유되는 수소질량)은 제 2 층간절연막(69)의 수소 함유율(또는 제 2 층간절연막(69)의 단위체적당 함유되는 수소질량)보다 낮은 것이 바람직하다.
이와 같이 하면 제 1 층간절연막(67)에 함유되는 수소(제 1 층간절연막(67) 성막 시에 발생하는 수소이온 또는 수소래디컬을 포함)가 적으므로, 이 수소에 기인하는 용량절연막(61)의 환원반응을 억제할 수 있다. 또 용량소자(63)와 겹치도록 형성되며 또 수소 확산을 방지하는 장벽막(68)을 개재하고 제 2 층간절연막(69)이 제 1 층간절연막(67) 상에 형성된다. 때문에 제 2 층간절연막(69)에 함유되는 수소(제 2 층간절연막(69) 성막 시에 발생하는 수소이온 또는 수소래디컬을 포함)가 용량소자(63)에 침입하여 용량절연막(61)이 환원되는 일이 없음과 동시에, 제 2 층간절연막(69) 형성 후의 제조공정에서 발생하는 수소에 의해 용량절연막(61)이 환원되는 일도 없다. 따라서 용량절연막(61)이 환원되는 일을 더욱 확실하게 방지할 수 있으며, 이로써 용량소자(63)의 특성을 보다 확실하게 향상시킬 수 있다.
또한 제 2 실시형태에 있어서, 제 1 층간절연막(67)으로서 열CVD법으로 형성된 산화규소막을 이용하지만, 이에 한정되지 않고 수분 함유율(또는 단위체적당 함유되는 수분질량)이 낮은 다른 절연막을 이용해도 된다.
또 제 2 실시형태에 있어서, 제 2 층간절연막(69)으로서 오존과 TEOS의 화학반응으로 형성된 산화규소막 또는 SOG법으로 형성된 SOG막을 이용하지만, 이에 한정되지 않고, 평탄화가 용이하게 실현 가능한 다른 절연막을 이용해도 된다.
또한 제 2 실시형태에 있어서 장벽막(68)은, 티탄막, 산화티탄막, 탄탈막, 산화탄탈막, 알루미나막, 질화규소막, 질화산화규소막, 질화티탄알루미늄막, 및 티탄과 알루미늄과의 합금막 등 중 적어도 1 개의 막을 갖는 것이 바람직하다. 이와 같이 하면 제 2 층간절연막(69)에 함유되는 수분, 또는 제 2 층간절연막(69) 형성 후의 제조공정에서 발생하는 수분이 용량소자(63)에 침입하는 일이 없으므로, 용량절연막(61)의 환원반응에 기인하는 용량소자(63)의 특성열화를 확실하게 방지할 수 있다.
또 제 2 실시형태에 있어서 용량절연막(61)은, 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체막(예를 들어 SrBi2(Ta1-zNbz)2O9막(단 0≤z≤1) 등), Pb(Zr1-xTix)O3막(단 0≤x≤1), (Ba1-ySry)TiO3막(단 0≤y≤1), Ta2O5막, Al2O3막 및 La2O3막 등 중 적어도 1 개의 막을 갖는 것이 바람직하다. 이와 같이 하면, 신뢰성이 뛰어난 고유전체막 또는 강유전체막을 용량절연막(61)으로서 이용한 용량소자(63)를 실현할 수 있다.
또한 제 2 실시형태에 있어서, 제 1 배선층(66)에 달하며 또 제 2 배선층(71) 일부가 매입된 비어홀(70)은 제 1 층간절연막(67) 및 제 2 층간절연막(69) 각각에서 장벽막(68)이 형성되지 않은 영역에 형성되는 것이 바람직하다. 이와 같이 하면, 장벽막(68)이 도전성 재료로 구성된 경우에도,장벽막(68)과 다층배선과의 단락을 방지할 수 있다.
이하 제 2 실시형태에 관한 반도체장치에서 장벽막(68)의 주된 배치방법에 대하여 도 9의 (a)~(c) 참조하면서 설명한다.
도 9의 (a)~(c)는 각각 장벽막(68)을 위에서 본 양상을 간략화시켜 나타낸다.
예를 들어 도 9의 (a)에 나타낸 바와 같이, 반도체기판(51) 상에서 메모리 셀 어레이의 배치영역(51a) 전체와 겹치도록 장벽막(68)을 배치해도 된다. 또 도 9의 (b)에 나타낸 바와 같이, 메모리 셀의 셀 플레이트 선이 될 상부전극(62) 전체와 겹치도록 장벽막(68)을 배치해도 된다. 또는 도 9의 (c)에 나타낸 바와 같이, 메모리 셀의 축적노드가 될 하부전극(60)의 각각과 겹치도록 장벽막(68)을 배치해도 된다. 도 9의 (a)~(c) 중 어느 하나에 나타낸 바와 같이 장벽막(68)을 배치함으로써, 제 2 층간절연막(69) 형성공정 또는 그 후의 제조공정에서 수소가 용량소자(63)에 침입하는 사태를 확실하게 회피할 수 있으며, 이로써 용량소자(63)의 특성을 향상시킬 수 있다. 단 제 2 실시형태에서 장벽막(68)의 배치방법은 도 9의 (a)~(c)에 나타낸 방법에 한정되는 것은 아니다.
Claims (38)
- 반도체기판 상에 순차 형성된, 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와,상기 반도체기판 상에 상기 용량소자를 피복하도록 형성된 보호막과,상기 보호막 상에 형성된 제 1 배선층과,상기 보호막 상에 상기 제 1 배선층을 피복하도록 형성된 제 1 층간절연막과,상기 제 1 층간절연막 상에 상기 용량소자의 적어도 일부분과 겹치도록 형성되며 수소 확산을 방지하는 장벽막과,상기 제 1 층간절연막 상 및 상기 장벽막 상에 형성된 제 2 층간절연막과,상기 제 2 층간절연막 상에 형성된 제 2 배선층을 구비하고,상기 제 1 층간절연막에서의 수소 함유율은 상기 제 2 층간절연막의 수소 함유율보다 낮은 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 장벽막은 수분 확산을 방지하며,상기 제 1 층간절연막에서 수분 함유율은 상기 제 2 층간절연막의 수분 함유율보다 낮은 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 장벽막은, 티탄막, 산화티탄막, 탄탈막, 산화탄탈막, 알루미나막, 질화규소막, 질화산화규소막, 질화티탄알루미늄막, 및 티탄과 알루미늄과의 합금막 중 적어도 1 개의 막을 갖는 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 용량절연막은 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체막, Pb(Zr1-xTix)O3막(단 0≤x≤1), (Ba1-ySry)TiO3막(단 0≤y≤1), Ta2O5막, Al2O3막 및 La2O3막 중 적어도 1 개의 막을 구비하는 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 반도체기판 상에 형성되며, 상기 용량소자와 함께 메모리 셀 어레이를 구성하는 트랜지스터를 추가로 구비하고,상기 장벽막은 상기 메모리 셀 어레이의 배치영역 전체와 겹치도록 형성되는 것을 특징으로 하는 반도체장치.
- 제 5 항에 있어서,상기 용량소자는 상기 트랜지스터를 포함하는 상기 반도체기판 상에 절연막을 개재하고 형성되며,상기 제 1 배선층은, 상기 상부전극에 달하도록 상기 보호막에 형성된 제 1 콘택트 홀과, 상기 트랜지스터에 달하도록 상기 보호막 및 절연막에 형성된 제 2 콘택트 홀을 통해, 상기 용량소자와 상기 트랜지스터를 전기적으로 접속하는 것을 특징으로 하는 반도체장치.
- 제 5 항에 있어서,상기 용량소자는 상기 트랜지스터를 포함하는 상기 반도체기판 상에 절연막을 개재하고 형성되며,상기 절연막에는, 상기 하부전극과 상기 트랜지스터를 접속하는 플러그가 형성되고, 이로써 상기 용량소자와 상기 트랜지스터가 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 장벽막은, 상기 하부전극 및 상부전극 중 어느 한쪽과 겹치도록 형성되는 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 제 1 층간절연막 및 제 2 층간절연막 각각에서의 상기 장벽막이 형성되지 않은 영역에 상기 제 1 배선층에 달하도록 형성된 비어홀을 추가로 구비하며,상기 제 2 배선층은 상기 비어홀을 통해 상기 제 1 배선층과 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
- 반도체기판 상에 순차 형성된, 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와,상기 반도체기판 상에 상기 용량소자를 피복하도록 형성된 보호막과,상기 보호막 상에 형성된 제 1 배선층과,상기 보호막 상에 상기 제 1 배선층을 피복하도록 형성된 제 1 층간절연막과,상기 제 1 층간절연막 상에 상기 용량소자의 적어도 일부분과 겹치도록 형성되며 수분 확산을 방지하는 장벽막과,상기 제 1 층간절연막 상 및 상기 장벽막 상에 형성된 제 2 층간절연막과,상기 제 2 층간절연막 상에 형성된 제 2 배선층을 구비하고,상기 제 1 층간절연막에서의 수분 함유율은 상기 제 2 층간절연막의 수분 함유율보다 낮은 것을 특징으로 하는 반도체장치.
- 제 10 항에 있어서,상기 장벽막은, 티탄막, 산화티탄막, 탄탈막, 산화탄탈막, 알루미나막, 질화규소막, 질화산화규소막, 질화티탄알루미늄막, 및 티탄과 알루미늄과의 합금막 중 적어도 1 개의 막을 갖는 것을 특징으로 하는 반도체장치.
- 제 10 항에 있어서,상기 용량절연막은, 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체막, Pb(Zr1-xTix)O3막(단 0≤x≤1), (Ba1-ySry)TiO3막(단 0≤y≤1), Ta2O5막, Al2O3막 및 La2O3막 중 적어도 1 개의 막을 구비하는 것을 특징으로 하는 반도체장치.
- 제 10 항에 있어서,상기 반도체기판 상에 형성되며, 상기 용량소자와 함께 메모리 셀 어레이를 구성하는 트랜지스터를 추가로 구비하고,상기 장벽막은 상기 메모리 셀 어레이의 배치영역 전체와 겹치도록 형성되는 것을 특징으로 하는 반도체장치.
- 제 13 항에 있어서,상기 용량소자는, 상기 트랜지스터를 포함하는 상기 반도체기판 상에 절연막을 개재하고 형성되며,상기 제 1 배선층은, 상기 상부전극에 달하도록 상기 보호막에 형성된 제 1 콘택트 홀과, 상기 트랜지스터에 달하도록 상기 보호막 및 절연막에 형성된 제 2 콘택트 홀을 개재하고, 상기 용량소자와 상기 트랜지스터를 전기적으로 접속하는것을 특징으로 하는 반도체장치.
- 제 13 항에 있어서,상기 용량소자는, 상기 트랜지스터를 포함하는 상기 반도체기판 상에 절연막을 개재하고 형성되며,상기 절연막에는, 상기 하부전극과 상기 트랜지스터를 접속하는 플러그가 형성되고, 이로써 상기 용량소자와 상기 트랜지스터가 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
- 제 10 항에 있어서,상기 장벽막은, 상기 하부전극 및 상부전극 중 어느 한쪽과 겹치도록 형성되는 것을 특징으로 하는 반도체장치.
- 제 10 항에 있어서,상기 제 1 층간절연막 및 제 2 층간절연막 각각에서의 상기 장벽막이 형성되지 않은 영역에 상기 제 1 배선층에 달하도록 형성된 비어홀을 추가로 구비하며,상기 제 2 배선층은 상기 비어홀을 통해 상기 제 1 배선층과 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
- 반도체기판 상에 순차 형성된, 하부전극, 절연성 금속산화물로 이루어지는용량절연막, 및 상부전극으로 구성되는 용량소자와,상기 반도체기판 상에 상기 용량소자를 피복하도록 형성된 보호막과,상기 보호막 상에 형성된 제 1 배선층과,상기 보호막 상에 상기 제 1 배선층을 피복하도록 형성된 제 1 층간절연막과,상기 제 1 층간절연막 상에 용량소자의 적어도 일부분과 겹치도록 형성되며 수소 확산을 방지하는 장벽막과,상기 제 1 층간절연막 상 및 상기 장벽막 상에 형성된 제 2 층간절연막과,상기 제 2 층간절연막 상에 형성된 제 2 배선층을 구비하고,상기 제 1 층간절연막은 열CVD법으로 형성된 산화규소막이며,상기 제 2 층간절연막은 플라즈마CVD법으로 형성된 산화규소막, 및 플라즈마CVD법으로 형성된 불화산화규소막 중 적어도 1 개의 막을 갖는 것을 특징으로 하는 반도체장치.
- 반도체기판 상에 순차 형성된, 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자와,상기 반도체기판 상에 상기 용량소자를 피복하도록 형성된 보호막과,상기 보호막 상에 형성된 제 1 배선층과,상기 보호막 상에 상기 제 1 배선층을 피복하도록 형성된 제 1 층간절연막과,상기 제 1 층간절연막 상에 상기 용량소자의 적어도 일부분과 겹치도록 형성되며 수분 확산을 방지하는 장벽막과,상기 제 1 층간절연막 상 및 상기 장벽막 상에 형성된 제 2 층간절연막과,상기 제 2 층간절연막 상에 형성된 제 2 배선층을 구비하고,상기 제 1 층간절연막은 열CVD법으로 형성된 산화규소막이며,상기 제 2 층간절연막은 오존과 TEOS 반응에 의해 형성된 산화규소막, 및 SOG막 중 적어도 1 개의 막을 갖는 것을 특징으로 하는 반도체장치.
- 반도체기판 상에, 하부전극, 절연성 금속산화물로 된 용량절연막, 및 상부전극으로 구성된 용량소자를 형성하는 공정과,상기 반도체기판 상에 상기 용량소자를 피복하도록 보호막을 형성하는 공정과,상기 보호막 상에 제 1 배선층을 형성하는 공정과,상기 보호막 상의 상기 제 1 배선층을 피복하도록 제 1 층간절연막을 형성하는 공정과,상기 제 1 층간절연막 상에 상기 용량소자의 적어도 일부분과 겹치도록, 수소 확산을 방지하는 장벽막을 형성하는 공정과,상기 제 1 층간절연막 상 및 상기 장벽막 상에 제 2 층간절연막을 형성하는 공정과,상기 제 2 층간절연막 상에 제 2 배선층을 형성하는 공정을 구비하며,상기 제 1 층간절연막의 수소 함유율은 상기 제 2 층간절연막의 수소 함유율보다 낮은 것을 특징으로 하는 반도체장치의 제조방법.
- 제 20 항에 있어서,상기 장벽막은 수분 확산을 방지하며,상기 제 1 층간절연막의 수분 함유율은 상기 제 2 층간절연막의 수분 함유율보다 낮은 것을 특징으로 하는 반도체장치의 제조방법.
- 제 20 항에 있어서,상기 장벽막은, 티탄막, 산화티탄막, 탄탈막, 산화탄탈막, 알루미나막, 질화규소막, 질화산화규소막, 질화티탄알루미늄막, 및 티탄과 알루미늄과의 합금막 중 적어도 1 개의 막을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 20 항에 있어서,상기 용량절연막은 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체막, Pb(Zr1-xTix)O3막(단 0≤x≤1), (Ba1-ySry)TiO3막(단 0≤y≤1), Ta2O5막, Al2O3막 및 La2O3막 중 적어도 1 개의 막을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 20 항에 있어서,상기 용량소자를 형성하는 공정 전에, 상기 반도체기판 상에, 상기 용량소자와 함께 메모리 셀 어레이를 구성하는 트랜지스터를 형성하는 공정을 추가로 구비하고,상기 장벽막을 형성하는 공정은, 상기 메모리 셀 어레이의 배치영역 전체와 겹치도록 상기 장벽막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 24 항에 있어서,상기 용량소자는, 상기 트랜지스터를 포함하는 상기 반도체기판 상에 절연막을 개재하고 형성되며,상기 보호막을 형성하는 공정과 상기 제 1 배선층을 형성하는 공정 사이에, 상기 상부전극에 달하도록 상기 보호막에 제 1 콘택트 홀을 형성함과 동시에, 상기 트랜지스터에 달하도록 상기 보호막 및 절연막에 제 2 콘택트 홀을 형성하는 공정을 추가로 구비하고,상기 제 1 배선층을 형성하는 공정은, 상기 제 1 콘택트 홀 및 제 2 콘택트 홀이 매입되도록 상기 제 1 배선층을 형성하고, 이로써 상기 용량소자와 상기 트랜지스터를 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 24 항에 있어서,상기 용량소자는, 상기 트랜지스터를 포함하는 상기 반도체기판 상에 절연막을 개재하고 형성되며,상기 용량소자를 형성하는 공정 전에, 상기 절연막에, 상기 트랜지스터와 접속하도록 플러그를 형성하는 공정을 추가로 구비하고,상기 용량소자를 형성하는 공정은, 상기 플러그와 접속하도록 상기 하부전극을 형성하며, 이로써 상기 용량소자와 상기 트랜지스터를 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 20 항에 있어서,상기 장벽막을 형성하는 공정은, 상기 하부전극 및 상부전극 중 어느 한쪽과 겹치도록 상기 장벽막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 20 항에 있어서,상기 제 2 층간절연막을 형성하는 공정과 상기 제 2 배선층을 형성하는 공정 사이에, 상기 제 1 층간절연막 및 제 2 층간절연막 각각에서의 상기 장벽막이 형성되지 않은 영역에, 상기 제 1 배선층에 달하도록 비어홀을 형성하는 공정을 추가로 구비하며,상기 제 2 배선층을 형성하는 공정은, 상기 비어홀이 매입되도록 상기 제 2배선층을 형성하고, 이로써 상기 제 1 배선층과 상기 제 2 배선층을 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체기판 상에, 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자를 형성하는 공정과,상기 반도체기판 상에 상기 용량소자를 피복하도록 보호막을 형성하는 공정과,상기 보호막 상에 제 1 배선층을 형성하는 공정과,상기 보호막 상에 상기 제 1 배선층을 피복하도록 제 1 층간절연막을 형성하는 공정과,상기 제 1 층간절연막 상에 상기 용량소자의 적어도 일부분과 겹치도록, 수분 확산을 방지하는 장벽막을 형성하는 공정과,상기 제 1 층간절연막 상 및 상기 장벽막 상에 제 2 층간절연막을 형성하는 공정과,상기 제 2 층간절연막 상에 제 2 배선층을 형성하는 공정을 구비하고,상기 제 1 층간절연막의 수분 함유율은 상기 제 2 층간절연막의 수분 함유율보다 낮은 것을 특징으로 하는 반도체장치의 제조방법.
- 제 29 항에 있어서,상기 장벽막은, 티탄막, 산화티탄막, 탄탈막, 산화탄탈막, 알루미나막, 질화규소막, 질화산화규소막, 질화티탄알루미늄막, 및 티탄과 알루미늄과의 합금막 중 적어도 1 개의 막을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 29 항에 있어서,상기 용량절연막은, 비스무트층 상태의 페로브스카이트형 결정구조를 갖는 강유전체막, Pb(Zr1-xTix)O3막(단 0≤x≤1), (Ba1-ySry)TiO3막(단 0≤y≤1), Ta2O5막, Al2O3막 및 La2O3막 중 적어도 1 개의 막을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 29 항에 있어서,상기 용량소자를 형성하는 공정 전에, 상기 반도체기판 상에, 상기 용량소자와 함께 메모리 셀 어레이를 구성하는 트랜지스터를 형성하는 공정을 추가로 구비하고,상기 장벽막을 형성하는 공정은, 상기 메모리 셀 어레이의 배치영역 전체와 겹치도록 상기 장벽막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 32 항에 있어서,상기 용량소자는, 상기 트랜지스터를 포함하는 상기 반도체기판 상에 절연막을 개재하고 형성되며,상기 보호막을 형성하는 공정과 상기 제 1 배선층을 형성하는 공정 사이에, 상기 상부전극에 달하도록 상기 보호막에 제 1 콘택트 홀을 형성함과 동시에, 상기 트랜지스터에 달하도록 상기 보호막 및 절연막에 제 2 콘택트 홀을 형성하는 공정을 추가로 구비하고,상기 제 1 배선층을 형성하는 공정은, 상기 제 1 콘택트 홀 및 제 2 콘택트 홀이 매입되도록 상기 제 1 배선층을 형성하며, 이로써 상기 용량소자와 상기 트랜지스터를 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 32 항에 있어서,상기 용량소자는, 상기 트랜지스터를 포함하는 상기 반도체기판 상에 절연막을 개재하고 형성되며,상기 용량소자를 형성하는 공정 전에, 상기 트랜지스터와 접속하도록 상기 절연막에 플러그를 형성하는 공정을 추가로 구비하며,상기 용량소자를 형성하는 공정은, 상기 플러그와 접속하도록 상기 하부전극을 형성하며, 이로써 상기 용량소자와 상기 트랜지스터를 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 29 항에 있어서,상기 장벽막을 형성하는 공정은, 상기 하부전극 및 상부전극 중 어느 한쪽과 겹치도록 상기 장벽막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 29 항에 있어서,상기 제 2 층간절연막을 형성하는 공정과 상기 제 2 배선층을 형성하는 공정 사이에, 상기 제 1 층간절연막 및 제 2 층간절연막 각각에서의 상기 장벽막이 형성되지 않은 영역에 상기 제 1 배선층에 달하도록 비어홀을 형성하는 공정을 추가로 구비하며,상기 제 2 배선층을 형성하는 공정은, 상기 비어홀이 매입되도록 상기 제 2 배선층을 형성하고, 이로써 상기 제 1 배선층과 상기 제 2 배선층을 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체기판 상에, 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자를 형성하는 공정과,상기 반도체기판 상에 상기 용량소자를 피복하도록 보호막을 형성하는 공정과,상기 보호막 상에 제 1 배선층을 형성하는 공정과,상기 보호막 상에 상기 제 1 배선층을 피복하도록 제 1 층간절연막을 형성하는 공정과,상기 제 1 층간절연막 상에 상기 용량소자의 적어도 일부분과 겹치도록, 수소 확산을 방지하는 장벽막을 형성하는 공정과,상기 제 1 층간절연막 상 및 상기 장벽막 상에 제 2 층간절연막을 형성하는 공정과,상기 제 2 층간절연막 상에 제 2 배선층을 형성하는 공정을 구비하고,상기 제 1 층간절연막은 열CVD법으로 형성된 산화규소막이며,상기 제 2 층간절연막은 플라즈마CVD법으로 형성된 산화규소막, 및 플라즈마CVD법으로 형성된 불화산화규소막 중 적어도 1 개의 막을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체기판 상에, 하부전극, 절연성 금속산화물로 이루어지는 용량절연막, 및 상부전극으로 구성되는 용량소자를 형성하는 공정과,상기 반도체기판 상에 상기 용량소자를 피복하도록 보호막을 형성하는 공정과,상기 보호막 상에 제 1 배선층을 형성하는 공정과,상기 보호막 상에 상기 제 1 배선층을 피복하도록 제 1 층간절연막을 형성하는 공정과,상기 제 1 층간절연막 상에 상기 용량소자의 적어도 일부분과 겹치도록, 수분 확산을 방지하는 장벽막을 형성하는 공정과,상기 제 1 층간절연막 상 및 상기 장벽막 상에 제 2 층간절연막을 형성하는공정과,상기 제 2 층간절연막 상에 제 2 배선층을 형성하는 공정을 구비하며,상기 제 1 층간절연막은 열CVD법으로 형성된 산화규소막이고,상기 제 2 층간절연막은 오존과 TEOS 반응에 의해 형성된 산화규소막, 및 SOG막 중 적어도 1 개의 막을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005970 | 2001-01-15 | ||
| JPJP-P-2001-00005970 | 2001-01-15 | ||
| PCT/JP2001/009653 WO2002056382A1 (fr) | 2001-01-15 | 2001-11-02 | Dispositif semiconducteur et procede de fabrication dudit dispositif |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030070106A true KR20030070106A (ko) | 2003-08-27 |
| KR100534985B1 KR100534985B1 (ko) | 2005-12-08 |
Family
ID=18873932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-7009404A KR100534985B1 (ko) | 2001-01-15 | 2001-11-02 | 반도체장치 및 그 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7132709B2 (ko) |
| EP (1) | EP1353380A4 (ko) |
| JP (1) | JPWO2002056382A1 (ko) |
| KR (1) | KR100534985B1 (ko) |
| CN (1) | CN1244155C (ko) |
| TW (1) | TW517384B (ko) |
| WO (1) | WO2002056382A1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573587B1 (en) * | 2002-05-28 | 2003-06-03 | Oki Electric Industry Co., Ltd. | Metal oxide capacitor with hydrogen diffusion blocking covering |
| JP2006261443A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2006344783A (ja) | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4678251B2 (ja) * | 2005-07-11 | 2011-04-27 | セイコーエプソン株式会社 | キャパシタの製造方法 |
| JP5038612B2 (ja) * | 2005-09-29 | 2012-10-03 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP4809367B2 (ja) * | 2005-12-02 | 2011-11-09 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP4997939B2 (ja) * | 2006-11-29 | 2012-08-15 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US20080185682A1 (en) * | 2007-02-06 | 2008-08-07 | Micrel, Inc. | High Voltage Metal-On-Passivation Capacitor |
| JP5109394B2 (ja) * | 2007-02-14 | 2012-12-26 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP6406138B2 (ja) * | 2014-07-18 | 2018-10-17 | 株式会社デンソー | 半導体装置およびその製造方法 |
| CN111128721A (zh) * | 2019-12-04 | 2020-05-08 | 长江存储科技有限责任公司 | 存储器的制作方法及存储器 |
| CN116598294A (zh) * | 2023-07-03 | 2023-08-15 | 西北核技术研究所 | 一种基于氢控制的半导体器件及制备方法 |
| CN116666364A (zh) * | 2023-07-03 | 2023-08-29 | 西北核技术研究所 | 一种基于钛阻挡吸收层的双极器件及其抗辐射加固方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3131982B2 (ja) | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| KR960005248B1 (ko) * | 1991-10-24 | 1996-04-23 | 마쯔시다덴기산교 가부시기가이샤 | 반도체기억장치 및 그 제조방법 |
| JP3027941B2 (ja) | 1996-05-14 | 2000-04-04 | 日本電気株式会社 | 誘電体容量素子を用いた記憶装置及び製造方法 |
| US5990513A (en) * | 1996-10-08 | 1999-11-23 | Ramtron International Corporation | Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion |
| US5902131A (en) | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
| JP3257587B2 (ja) | 1997-05-23 | 2002-02-18 | 日本電気株式会社 | 誘電体膜を用いた半導体装置の製造方法 |
| JP3445925B2 (ja) | 1997-10-07 | 2003-09-16 | シャープ株式会社 | 半導体記憶素子の製造方法 |
| JP3098474B2 (ja) | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6344413B1 (en) * | 1997-12-22 | 2002-02-05 | Motorola Inc. | Method for forming a semiconductor device |
| US6509601B1 (en) * | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
| US6075264A (en) * | 1999-01-25 | 2000-06-13 | Samsung Electronics Co., Ltd. | Structure of a ferroelectric memory cell and method of fabricating it |
| JP2000294743A (ja) | 1999-04-01 | 2000-10-20 | Matsushita Electronics Industry Corp | 強誘電体メモリ装置 |
| US6271146B1 (en) * | 1999-09-30 | 2001-08-07 | Electron Vision Corporation | Electron beam treatment of fluorinated silicate glass |
-
2001
- 2001-11-02 KR KR10-2003-7009404A patent/KR100534985B1/ko not_active IP Right Cessation
- 2001-11-02 TW TW090127302A patent/TW517384B/zh not_active IP Right Cessation
- 2001-11-02 US US10/149,389 patent/US7132709B2/en not_active Expired - Fee Related
- 2001-11-02 EP EP01980982A patent/EP1353380A4/en not_active Withdrawn
- 2001-11-02 WO PCT/JP2001/009653 patent/WO2002056382A1/ja active IP Right Grant
- 2001-11-02 CN CNB018219586A patent/CN1244155C/zh not_active Expired - Fee Related
- 2001-11-02 JP JP2002556949A patent/JPWO2002056382A1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2002056382A1 (ja) | 2004-05-20 |
| US7132709B2 (en) | 2006-11-07 |
| TW517384B (en) | 2003-01-11 |
| EP1353380A1 (en) | 2003-10-15 |
| EP1353380A4 (en) | 2008-04-02 |
| US20030032230A1 (en) | 2003-02-13 |
| CN1244155C (zh) | 2006-03-01 |
| CN1486512A (zh) | 2004-03-31 |
| WO2002056382A1 (fr) | 2002-07-18 |
| KR100534985B1 (ko) | 2005-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7531863B2 (en) | Semiconductor device and method of fabricating the same | |
| US7446362B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US6642564B2 (en) | Semiconductor memory and method for fabricating the same | |
| US6677630B1 (en) | Semiconductor device having ferroelectric film and manufacturing method thereof | |
| KR100534985B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6815227B2 (en) | Method of fabricating a ferroelectric memory device | |
| JP4280006B2 (ja) | 半導体装置 | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2006310444A (ja) | 半導体記憶装置及びその製造方法 | |
| US7052951B2 (en) | Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices | |
| JP2007005409A (ja) | 誘電体メモリ及びその製造方法 | |
| WO2004077438A2 (en) | Process of forming a ferroelectric memory integrated circuit | |
| JP2002203948A (ja) | 半導体装置 | |
| US6855565B2 (en) | Semiconductor device having ferroelectric film and manufacturing method thereof | |
| JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP3967315B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2006253194A (ja) | 半導体装置およびその製造方法 | |
| JP2006310497A (ja) | 半導体記憶装置及びその製造方法 | |
| US20080296646A1 (en) | Semiconductor memory device and method for fabricating the same | |
| KR100846364B1 (ko) | 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법 | |
| JP2006134980A (ja) | 半導体装置及びその製造方法 | |
| JP2004319744A (ja) | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 | |
| JP2007042705A (ja) | 半導体装置及びその製造方法 | |
| JP2005094038A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| JP2008098219A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111118 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20121119 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |