CN1244155C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1244155C
CN1244155C CNB018219586A CN01821958A CN1244155C CN 1244155 C CN1244155 C CN 1244155C CN B018219586 A CNB018219586 A CN B018219586A CN 01821958 A CN01821958 A CN 01821958A CN 1244155 C CN1244155 C CN 1244155C
Authority
CN
China
Prior art keywords
film
interlayer dielectric
mentioned
capacity cell
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018219586A
Other languages
English (en)
Other versions
CN1486512A (zh
Inventor
长野能久
伊东丰二
今西贞之
藤井英治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1486512A publication Critical patent/CN1486512A/zh
Application granted granted Critical
Publication of CN1244155C publication Critical patent/CN1244155C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法，在布线层形成后无法使用高温氧退火的状态下，防止由绝缘性金属氧化物制成的电容绝缘膜被还原。在半导体衬底1上形成由下部电极8、由绝缘性金属氧化物制成的电容绝缘膜9及上部电极10构成的电容元件11。在以覆盖电容元件11的方式形成的保护绝缘膜12上形成有第1布线层14。以覆盖第1布线层14的方式形成有第1层间绝缘膜15。隔着以与电容元件11重叠的方式设置且防止氢扩散的阻挡膜16，在第1层间绝缘膜15上形成有第2层间绝缘膜17。在第2层间绝缘膜17上形成有第2布线层19。第1层间绝缘膜15中氢的含有率比第2层间绝缘膜17中氢的含有率低。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件，它拥有由下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的存储元件。
技术背景
近年来，随着数字技术的发展处理或保存大容量数据的倾向更加深化，电子机器也被进一步地高度化了。结果是，电子机器中所使用的半导体器件或装在该半导体器件上的半导体元件的微细化急速地向前迈进。随之而来，为了实现动态RAM(Random Access Memory)的高集成化，与用介电常数较高的电介体(以下称其为高介电体)代替现有的氧化硅或者氮化硅作电容元件的电容绝缘膜这一技术有关的研究开发工作正在各地广泛地进行着。还有，朝着现在还没有的使低电压操作和高速写入、读取成为可能的非易失性RAM达到实用化这一目标，对具有自发极化特性的铁电体的研究开发工作也日渐盛行。此外，高介电体及铁电体皆为绝缘性金属氧化物。
为了实现非易失性RAM等半导体存储器件的最重要课题，是开发出一种制造工序，达到：可将存储元件集成到CMOS(ComplementaryMetal Oxide Semiconductor)集成电路上且不使存储元件的特性变坏。在这种制造工序的开发过程中，最难以解决的问题是，如何抑制由于在该制造工序中产生的氢或水分而引起的电容绝缘膜的还原反应，换句话说，如何抑制由于高介电体或铁电体的还原反应而引起的电容元件的特性变坏。
在形成布线层之前的步骤中，电容元件的特性因电容绝缘膜的还原反应而变坏的情况下，通过在氧气环境中进行650℃以上的高温退火(以下称为高温氧退火)而再次氧化电容绝缘膜，便可恢复电容元件的特性。但是，因在布线层形成以后，以铝等为代表的布线材料具有一个耐热极限，热处理温度的上限也就成为450℃左右，故无法利用高温氧退火这样的氧化处理。因此，为防止由于布线层形成后而产生的氢或水分引起的电容绝缘膜的还原反应以抑制电容元件的特性变坏，就必须使氢或水分无法到达构成电容绝缘膜的绝缘性金属氧化物中。
下面，参考附图，说明现有的半导体器件，具体而言，为特开平10-321811号公报中所公开的半导体器件。
图10为现有的半导体器件的剖视图。
如图10所示，在半导体衬底101的由元件隔离绝缘膜102包围的区域(以下称其为元件区域)上隔着栅极绝缘膜103形成有栅极104。在栅极104的两侧面形成有侧壁105，同时在半导体衬底101的元件区域形成有成为源极区域或漏极区域的杂质扩散层106。
以覆盖集成由栅极104及杂质扩散层106等构成的晶体管的半导体衬底101的整个面的方式形成有第1保护绝缘膜107。在第1保护绝缘膜107上形成有电容元件111，该电容元件111由下部电极108、由Pb(Zr1-xTix)O3(0≤x≤1)制成的电容绝缘膜109及上部电极110组成。还有，在第1保护绝缘膜107上以覆盖电容元件111的方式形成有第2保护绝缘膜112。在第2保护绝缘膜112上以到达上部电极110的方式形成有第1接触孔113A，同时在第1保护绝缘膜107及第2保护绝缘膜112上以到达杂质扩散层106的方式形成有第2接触孔113B。在包括第1接触孔113A及第2接触孔113B的第2保护绝缘膜112上形成有相互连接层114。也就是说，相互连接层114的一部分埋在第1接触孔113A及第2接触孔113B中，由此使电容元件111与上述晶体管(具体而言，成为源极区域或是漏极区域的杂质扩散层106)电性连接。还有，在第2保护绝缘膜112上以覆盖相互连接层114的方式形成有第3保护绝缘膜115。
在第1保护绝缘膜107、第2保护绝缘膜112及第3保护绝缘膜115上，形成有多个分别到达杂质扩散层106的第3接触孔116。在包括各第3接触孔116的第3保护绝缘膜115上形成有第1布线层117。也就是说，第1布线层117的一部分埋在各第3接触孔116中，由此使上述晶体管与第1布线层117电性连接。
在形成有第1布线层117的半导体衬底101的整个面上形成有第1层间绝缘膜118。第1层间绝缘膜118，为通过等离子体CVD(ChemicalVapor Deposition)法形成的氧化硅膜或通过SOG(spin·on·glass)法所形成的SOG膜等，其上面被平坦化。在第1层间绝缘膜118的整个上面形成有用以防止氢或水分扩散的氢阻挡层119，同时在氢阻挡层119的整个面上形成有第2层间绝缘膜120。在第1层间绝缘膜118、氢阻挡层119及第2层间绝缘膜120上形成有到达第1布线层117的规定部分的穿孔121。穿孔121是通过依序对第2层间绝缘膜120、氢阻挡层119及第1层间绝缘膜118进行蚀刻而形成的。在包括穿孔121的第2层间绝缘模120上形成有第2布线层122。也就是说，第2布线层122的一部分埋在穿孔121中，由此使第1布线层117与第2布线层122电性连接。
在图10所示的现有的半导体器件中，由于在第1布线层117上的第1层间绝缘膜118上隔着氢阻挡层119形成有第2层间绝缘模120，因此可抑制在第2层间绝缘模120的形成步骤以后所产生的氢或水分引起的电容绝缘膜109的还原反应。
然而，本案发明人等根据图10所示的现有半导体器件发现了下述两个无法解决的问题。第一个问题为，在第1层间绝缘膜118的形成过程中所产生的氢引起电容绝缘膜109的还原反应，也就是说，电容元件111的特性变坏。第二个问题为，在第1层间绝缘膜118形成后，第1层间绝缘膜118中的水分随着时间的推移扩散并到达电容元件111中，因此电容元件111的特性变坏。此外，由于在第1层间绝缘膜118的下侧形成有第1布线层117，故在第1层间绝缘膜118形成后进行高温氧退火的氧化处理，不能恢复电容元件111的特性。
图11(a)、图11(b)为分别用以说明上述第1个、第2个问题的图。
例如，用由等离子体CVD法形成的氧化硅膜118A作第1层间绝缘膜118时，由于用含有氢的硅烷或正硅酸四乙酯(TEOS)等作氧化硅膜118A的原料，因此，如图11(a)所示，在等离子体中所产生的大量的氢离子或氢根到达电容元件111中。结果，构成电容绝缘膜109的高介电体或铁电体被还原，以致电容元件111的特性变坏。
例如，使用通过SOG法或臭氧与TEOS的反应形成的氧化硅膜118B作为第1层间绝缘膜118时，如图11(b)所示，在氧化硅膜118B中包含有大量的水分亦即OH基，该OH基随着时间的推移到达电容元件111。结果是，构成电容绝缘膜109的高介电体或铁电体被还原，以致电容元件111的特性变坏。此外，除了上述随时间的推移到达电容元件111的OH基以外，在第1层间绝缘膜118形成后进行400℃以上的热处理时，OH基也容易到达电容元件111，而引起电容元件111的特性变坏。
换句话说，在现有的半导体器件中，无法防止由于由绝缘性金属氧化物制成的电容绝缘膜的还原反应而造成的电容元件的特性变坏，也就无法实现特性优良的半导体器件。
发明内容
本发明正是为解决上述问题而研究出来的。其目的在于：防止由绝缘性金属氧化物制成的电容绝缘膜在形成布线层后无法使用高温氧退火的状态下被还原，由此而提高电容元件的特性。
为达到上述目的，本发明所涉及的第1半导体器件，包括：由在半导体衬底上依序形成的下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件；在半导体衬底上以覆盖电容元件的方式形成的保护膜；形成在保护膜上的第1布线层；以覆盖第1布线层的方式形成在保护膜上的第1层间绝缘膜；以至少与电容元件的一部分重叠的方式形成在第1层间绝缘膜上且用以防止氢扩散的阻挡膜；形成在第1层间绝缘膜上及阻挡膜上的第2层间绝缘膜；以及形成在第2层间绝缘膜上的第2布线层。第1层间绝缘膜中的氢的含有率比第2层间绝缘膜中的氢的含有率低。
根据第1半导体器件，在形成具有由绝缘性金属氧化物制成的电容绝缘膜的电容元件后而设的第1布线层上，形成有氢含有率低的第1层间绝缘膜。也就是说，由于第1层间绝缘膜中所含的氢(包括形成第1层间绝缘膜时所产生的氢离子或氢根)少，因此可抑制因该氢引起的电容绝缘膜的还原反应。还有，第2层间绝缘膜，隔着以与电容元件重叠的方式形成且防止氢扩散的阻挡膜形成在第1层间绝缘膜上。因此，第2层间绝缘膜中所含的氢(包括形成第2层间绝缘膜时所产生的氢离子或氢根)不会侵入到电容元件中，电容绝缘膜也就不会被还原。同样，电容绝缘膜也不会被在第2层间绝缘膜形成后的制造工序中所产生的氢还原。因而，可防止电容绝缘膜在第1布线层形成后无法使用高温氧退火的状态下被还原，由此可使电容元件的特性提高。
在第1半导体器件中，最好是，阻挡膜防止水分扩散，且第1层间绝缘膜中的水分的含有率比第2层间绝缘膜中的水分的含有率低。
这样以来，由于第1层间绝缘膜中所含的水分亦即OH基少，因此可抑制由于该OH基引起的电容绝缘膜的还原反应。还有，第2层间绝缘膜，隔着以与电容元件重叠的方式形成且防止氢扩散的阻挡膜形成在第1层间绝缘膜上。因此，第2层间绝缘膜中所含的水分不会侵入到电容元件中，电容绝缘膜也就不会被还原。同时，电容绝缘膜也不会被在第2层间绝缘膜形成后的制造工序中所产生的氢还原。因而，能更可靠地防止电容绝缘膜被还原，由此而确可提高电容元件的特性。
在第1半导体器件中，最好是，阻挡膜至少具有以下几种膜中之一种膜，即钛膜、氧化钛膜、钽膜、氧化钽膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氮化钛铝膜及钛与铝的合金膜等。
这样以来，由于第2层间绝缘膜中所含的氢或是在形成第2层间绝缘膜以后的制造工序中所产生的氢不会侵入到电容元件中，因此确实能防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
在第1半导体器件中，最好是，电容绝缘膜至少具有以下几种膜中的一种膜，即为铋层状的钙钛矿结晶构造的铁电体膜、Pb(Zr1-xTix)O3膜(0≤x≤1)、(Ba1-ySry)TiO3膜(0≤y≤1)、Ta2O5膜、Al2O3膜及La2O3膜。
这样以来，便能实现以可靠性优良的高介质体膜或铁电体膜作电容绝缘膜用的电容元件。
在第1半导体器件中，最好是，还包括：形成在半导体衬底上且与电容元件一起构成存储单元阵列的晶体管，阻挡膜形成为与存储单元阵列的整个布置区域重叠的样子。
这样以来，由于第2层间绝缘膜中所含的氢等不会侵入到电容元件中，因此确实能防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
还有，在包括晶体管的情况下，电容元件可以隔着绝缘膜设置在包括晶体管的半导体衬底上；第1布线层可隔着到达上部电极的方式设置在保护膜的第1接触孔以及以到达晶体管的方式设置在保护膜及绝缘膜的第2接触孔来将电容元件与晶体管电性连接起来。也就是说，电容元件也可为平面(planer)型。
还有，在包括晶体管的情况下，电容元件可隔着绝缘膜设置在包括晶体管的半导体衬底上，绝缘膜上可设置将下部电极与晶体管连接起来的柱塞(plug)，由此而将电容元件与晶体管电性连接起来。换句话说，电容元件可为堆叠(stacked)型。
在第1半导体器件中，最好是，阻挡膜形成为与下部电极及上部电极中之任一个电极重叠的样子。
这样以来，由于第2层间绝缘膜中所含的氢等不会侵入到电容元件中，因此确实可防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
在第1半导体器件中，最好是，还包括：以到达第1布线层的方式形成在第1层间绝缘膜及第2层间绝缘膜上分别未形成阻挡膜的区域的穿孔；第2布线层隔着穿孔与第1布线层电性连接。
这样以来，就是在阻挡膜具有导电性的情况下，也能防止阻挡膜与多层布线短路。
本发明所涉及的第2半导体器件，包括：由在半导体衬底上依序形成的下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件；在半导体衬底上以覆盖电容元件的方式形成的保护膜；形成在保护膜上的第1布线层；以覆盖第1布线层的方式形成在保护膜上的第1层间绝缘膜；以至少与电容元件的一部分重叠的方式形成在第1层间绝缘膜上且用以防止水分扩散的阻挡膜；形成在第1层间绝缘膜上及阻挡膜上的第2层间绝缘膜；以及形成在第2层间绝缘膜上的第2布线层。第1层间绝缘膜中的水分的含有率比第2层间绝缘膜中的水分的含有率低。
根据第2半导体器件，在形成具有由绝缘性金属氧化物制成的电容绝缘膜的电容元件后而设的第1布线层上，形成有水分含有率低的第1层间绝缘膜。也就是说，由于第1层间绝缘膜中所含的水分亦即OH基很少，因此可抑制该OH基随着时间的推移到达电容元件而将构成电容绝缘膜的绝缘性氧化物还原，也就是说，可抑制电容绝缘膜由于OH基引起的还原反应。还有，第2层间绝缘膜，隔着以与电容元件重叠的方式形成且防止氢扩散的阻挡膜形成在第1层间绝缘膜上。因此，第2层间绝缘膜中所含的水分不会侵入到电容元件中，电容绝缘膜也就不会被还原。同样，电容绝缘膜也不会被在第2层间绝缘膜形成后的制造工序中所产生的水分还原。因而，可防止电容绝缘膜在第1布线层形成后无法使用高温氧退火的状态下被还原，由此可使电容元件的特性提高。
在第2半导体器件中，最好是，阻挡膜至少具有以下几种膜中之一种膜，即钛膜、氧化钛膜、钽膜、氧化钽膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氮化钛铝膜及钛与铝的合金膜等。
这样以来，由于第2层间绝缘膜中所含的水分或是在形成第2层间绝缘膜以后的制造工序中所产生的水分不会侵入到电容元件中，因此确实能防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
在第2半导体器件中，最好是，电容绝缘膜至少具有以下几种膜中的一种膜，即为铋层状的钙钛矿结晶构造的铁电体膜、Pb(Zr1-xTix)O3膜(0≤x≤1)、(Ba1-ySry)TiO3膜(0≤y≤1)、Ta2O5膜、Al2O3膜及La2O3膜。
这样以来，便能实现以可靠性优良的高介电体膜或铁电体膜作电容绝缘膜用的电容元件。
在第2半导体器件中，最好是，还包括：形成在半导体衬底上且与电容元件一起构成存储单元阵列的晶体管，阻挡膜形成为与存储单元阵列的整个布置区域重叠的样子。
这样以来，由于第2层间绝缘膜中所含的水分等不会侵入到电容元件中，因此确实能防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
还有，在包括晶体管的情况下，电容元件可以隔着绝缘膜设置在包括晶体管的半导体衬底上；第1布线层可隔着到达上部电极的方式设置在保护膜的第1接触孔以及以到达晶体管的方式设置在保护膜及绝缘膜的第2接触孔来将电容元件与晶体管电性连接起来。也就是说，电容元件也可为平面(planer)型。
还有，在包括晶体管的情况下，电容元件可隔着绝缘膜设置在包括晶体管的半导体衬底上，绝缘膜上可设置将下部电极与晶体管连接起来的柱塞(plug)，由此而将电容元件与晶体管电性连接起来。换句话说，电容元件可为堆叠(stacked)型。
在第2半导体器件中，最好是，阻挡膜形成为与下部电极及上部电极中之任一个电极重叠的样子。
这样以来，由于第2层间绝缘膜中所含的水分等不会侵入到电容元件，因此确实可防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
在第2半导体器件中，最好是，还包括：以到达第1布线层的方式形成在第1层间绝缘膜及第2层间绝缘膜上分别未形成阻挡膜的区域的穿孔；第2布线层隔着穿孔与第1布线层电性连接。
这样以来，就是在阻挡膜具有导电性的情况下，也能防止阻挡膜与多层布线短路。
本发明所涉及的第3半导体器件，包括：由在半导体衬底上依序形成的下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件；在半导体衬底上以覆盖电容元件的方式形成的保护膜；形成在保护膜上的第1布线层；以覆盖第1布线层的方式形成在保护膜上的第1层间绝缘膜；以至少与电容元件的一部分重叠的方式形成在第1层间绝缘膜上且用以防止氢扩散的阻挡膜；形成在第1层间绝缘膜上及阻挡膜上的第2层间绝缘膜；以及形成在第2层间绝缘膜上的第2布线层。第1层间绝缘膜为利用热CVD法形成的氧化硅膜；第2层间绝缘膜至少具有以下几种膜中之一种膜：利用等离子体CVD法形成的氧化硅膜及利用等离子体CVD法所形成的氟氧化硅膜。
根据第3半导体器件，在形成具有由绝缘性金属氧化物制成的电容绝缘膜的电容元件后而设的第1布线层上，形成了由利用热CVD法形成的氧化硅膜形成的第1层间绝缘膜。因此，由于第1层间绝缘膜中所含的氢(包括形成第1层间绝缘膜时所产生的氢离子或氢根)少，因此可抑制因该氢引起的电容绝缘膜的还原反应。还有，第2层间绝缘膜，隔着以与电容元件重叠的方式形成且防止氢扩散的阻挡膜形成在第1层间绝缘膜上。因此，第2层间绝缘膜中所含的氢(包括第2层间绝缘膜在成膜时产生的氢离子或氢根)不会侵入到电容元件中，电容绝缘膜也就不会被还原。同样，电容绝缘膜也不会被在第2层间绝缘膜形成后的制造工序中所产生的氢还原。因而，可防止电容绝缘膜在第1布线层形成后无法使用高温氧退火的状态下被还原，由此可使电容元件的特性提高。
还有，根据第3半导体器件，因为第2层间绝缘膜为利用等离子体CVD法形成的氧化硅膜及氟氧化硅膜，故很容易将第2层间绝缘膜平坦化。从而可使第2布线层的形成工序及其后的工序简单化。
本发明所涉及的第4半导体器件，包括：由在半导体衬底上依序形成的下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件；在半导体衬底上以覆盖电容元件的方式形成的保护膜；形成在保护膜上的第1布线层；以覆盖第1布线层的方式形成在保护膜上的第1层间绝缘膜；以至少与电容元件的一部分重叠的方式形成在第1层间绝缘膜上且用以防止氢扩散的阻挡膜；形成在第1层间绝缘膜上及阻挡膜上的第2层间绝缘膜；以及形成在第2层间绝缘膜上的第2布线层。第1层间绝缘膜为利用热CVD法形成的氧化硅膜；第2层间绝缘膜至少具有以下几种膜中之一种膜：通过臭氧与TEOS的反应形成的氧化硅膜及SOG膜。
根据第4半导体器件，在形成具有由绝缘性金属氧化物制成的电容绝缘膜的电容元件后而设的第1布线层上，形成了由利用热CVD法形成的氧化硅膜形成的第1层间绝缘膜。也就是说，由于第1层间绝缘膜中所含的水分亦即OH基很少，故可抑制电容绝缘膜由于该OH基引起的还原反应。还有，第2层间绝缘膜，隔着以与电容元件重叠的方式形成且防止氢扩散的阻挡膜形成在第1层间绝缘膜上。因此，第2层间绝缘膜中所含的水分不会侵入到电容元件中，电容绝缘膜也就不会被还原。同样，电容绝缘膜也不会被在第2层间绝缘膜形成后的制造工序中所产生的水分还原。因而，可防止电容绝缘膜在第1布线层形成后无法使用高温氧退火的状态下被还原，由此可使电容元件的特性提高。
还有，根据第4半导体器件，由于第2层间绝缘膜为通过臭氧与TEOS的反应所形成的氧化硅膜或SOG膜，故很容易实现第2层间绝缘膜的平坦化，因此可简化第2布线层的形成工序及其后的工序。
本发明所涉及的第1半导体器件的制造方法，包括：在半导体衬底上形成由下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件的工序；在半导体衬底上以覆盖电容元件的方式形成保护膜的工序；在保护膜上形成第1布线层的工序；在保护膜上以覆盖第1布线层的方式形成第1层间绝缘膜的工序；在第1层间绝缘膜上形成至少与电容元件的一部分重叠且用以防止氢扩散的阻挡膜的工序；在第1层间绝缘膜上及阻挡膜上形成第2层间绝缘膜的工序；以及在第2层间绝缘膜上形成第2布线层的工序。第1层间绝缘膜中的氢的含有率比第2层间绝缘膜中的氢的含有率低。
根据第1半导体器件的制造方法，在形成具有由绝缘性金属氧化物制成的电容绝缘膜的电容元件后而设的第1布线层上，形成有氢含有率低的第1层间绝缘膜。也就是说，由于第1层间绝缘膜中所含的氢(包括形成第1层间绝缘膜时所产生的氢离子或氢根)少，因此可抑制因该氢引起的电容绝缘膜的还原反应。还有，第2层间绝缘膜，隔着以与电容元件重叠的方式形成且防止氢扩散的阻挡膜形成在第1层间绝缘膜上。因此，第2层间绝缘膜中所含的氢(包括形成第2层间绝缘膜时所产生的氢离子或氢根)不会侵入到电容元件中，电容绝缘膜也就不会被还原。同样，电容绝缘膜也不会被在第2层间绝缘膜形成后的制造工序中所产生的氢还原。因而，可防止电容绝缘膜在第1布线层形成后无法使用高温氧退火的状态下被还原，由此可使电容元件的特性提高。
在第1半导体器件的制造方法中，最好是，阻挡膜防止水分扩散，且第1层间绝缘膜中的水分的含有率比第2层间绝缘膜中的水分的含有率低。
这样以来，由于第1层间绝缘膜中所含的水分亦即OH基少，因此可抑制由于该OH基引起的电容绝缘膜的还原反应。还有，第2层间绝缘膜，隔着以与电容元件重叠的方式形成且防止氢扩散的阻挡膜形成在第1层间绝缘膜上。因此，第2层间绝缘膜中所含的水分不会侵入到电容元件中，电容绝缘膜也就不会被还原。同时，电容绝缘膜也不会被在第2层间绝缘膜形成后的制造工序中所产生的氢还原。因而，能更可靠地防止电容绝缘膜被还原，由此而确可提高电容元件的特性。
在第1半导体器件的制造方法中，最好是，阻挡膜至少具有以下几种膜中之一种膜，即钛膜、氧化钛膜、钽膜、氧化钽膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氮化钛铝膜及钛与铝的合金膜等。
这样以来，由于第2层间绝缘膜中所含的氢或是在形成第2层间绝缘膜以后的制造工序中所产生的氢不会侵入到电容元件中，因此确实能防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
在第1半导体器件的制造方法中，最好是，电容绝缘膜至少具有以下几种膜中的一种膜，即为铋层状的钙钛矿结晶构造的铁电体膜、Pb(Zr1-xTix)O3膜(0≤x≤1)、(Ba1-ySry)TiO3膜(0≤y≤1)、Ta2O5膜、Al2O3膜及La2O3膜。
这样以来，便能实现以可靠性优良的高介电体膜或铁电体膜作电容绝缘膜用的电容元件。
在第1半导体器件的制造方法中，最好是，还包括：在形成电容元件之前，半导体衬底上形成与电容元件一起构成存储单元阵列的晶体管；形成阻挡膜的工序包括形成与存储单元阵列的整个布置区域重叠的阻挡膜的步骤。
这样以来，由于第2层间绝缘膜中所含的氢等不会侵入到电容元件中，因此确实能防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
还有，在包括形成晶体管的工序的情况下，电容元件可为平面(planer)型。具体而言，电容元件隔着绝缘膜设置在包括晶体管的半导体衬底上；在形成保护膜的工序和形成第1布线层的工序之间，包括在保护膜上形成到达上部电极的第1接触孔并在保护膜及绝缘膜上形成到达晶体管的第2接触孔的工序；而且，形成第1布线层的工序，包括：形成掩埋第1接触孔及第2接触孔的第1布线层，而将电容元件及晶体管电性连接起来的步骤。
还有，在包括形成晶体管的工序的情况下，电容元件可为堆叠(stacked)型。具体而言，电容元件隔着绝缘膜设置在包括晶体管的半导体衬底上；包括在形成电容元件的工序之前，在绝缘膜上形成与晶体管连接的柱塞的工序；而且，形成电容元件的工序包括：形成与柱塞连接的下部电极而将电容元件和晶体管电性连接起来的步骤。
在第1半导体器件的制造方法中，最好是，形成阻挡膜的工序包括形成与下部电极及上部电极中之任一个电极重叠的阻挡层的步骤。
这样以来，由于第2层间绝缘膜中所含的氢等不会侵入到电容元件中，因此确实可防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
在第1半导体器件的制造方法中，最好是，还包括：在形成第2层间绝缘膜的工序和形成第2布线层的工序之间，在第1层间绝缘膜及第2层间绝缘膜上分别未形成阻挡膜的区域上形成到达第1布线层的穿孔的工序；形成第2布线层的工序包括形成将穿孔掩埋起来的第2布线层，而使第1布线层和第2布线层电性连接起来的步骤。
这样以来，就是在阻挡膜具有导电性的情况下，也能防止阻挡膜与多层布线短路。
本发明所涉及的第2半导体器件的制造方法，包括：在半导体衬底上形成由下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件的工序；在半导体衬底上以覆盖电容元件的方式形成保护膜的工序；在保护膜上形成第1布线层的工序；在保护膜上以覆盖第1布线层的方式形成第1层间绝缘膜的工序；在第1层间绝缘膜上形成至少与电容元件的一部分重叠且用以防止氢扩散的阻挡膜的工序；在第1层间绝缘膜上及阻挡膜上形成第2层间绝缘膜的工序；以及在第2层间绝缘膜上形成第2布线层的工序。第1层间绝缘膜中的水分的含有率比第2层间绝缘膜中的水分的含有率低。
根据第2半导体器件的制造方法，在形成具有由绝缘性金属氧化物制成的电容绝缘膜的电容元件后而设的第1布线层上，形成有水分含有率低的第1层间绝缘膜。也就是说，由于第1层间绝缘膜中所含的水分亦即OH基很少，因此可抑制该OH基随着时间的推移到达电容元件而将构成电容绝缘膜的绝缘性氧化物还原，也就是说，可抑制电容绝缘膜由于OH基引起的还原反应。还有，第2层间绝缘膜，隔着以与电容元件重叠的方式形成且防止氢扩散的阻挡膜形成在第1层间绝缘膜上。因此，第2层间绝缘膜中所含的水分不会侵入到电容元件中，电容绝缘膜也就不会被还原。同样，电容绝缘膜也不会被在第2层间绝缘膜形成后的制造工序中所产生的水分还原。因而，可防止电容绝缘膜在第1布线层形成后无法使用高温氧退火的状态下被还原，由此可使电容元件的特性提高。
在第2半导体器件的制造方法中，最好是，阻挡膜至少具有以下几种膜中之一种膜，即钛膜、氧化钛膜、钽膜、氧化钽膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氮化钛铝膜及钛与铝的合金膜等。
这样以来，由于第2层间绝缘膜中所含的水分或是在形成第2层间绝缘膜以后的制造工序中所产生的水分不会侵入到电容元件中，因此确实能防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
在第2半导体器件的制造方法中，最好是，电容绝缘膜至少具有以下几种膜中的一种膜，即为铋层状的钙钛矿结晶构造的铁电体膜、Pb(Zr1-xTix)O3膜(0≤x≤1)、(Ba1-ySry)TiO3膜(0≤y≤1)、Ta2O5膜、Al2O3膜及La2O3膜。
这样以来，便能实现以可靠性优良的高介电体膜或铁电体膜作电容绝缘膜用的电容元件。
在第2半导体器件的制造方法中，最好是，还包括：在形成电容元件之前，半导体衬底上形成与电容元件一起构成存储单元阵列的晶体管；形成阻挡膜的工序包括形成与存储单元阵列的整个布置区域重叠的阻挡膜的步骤。
这样以来，由于第2层间绝缘膜中所含的氢等不会侵入到电容元件中，因此确实能防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
还有，在包括形成晶体管的工序的情况下，电容元件可为平面(planer)型。具体而言，电容元件隔着绝缘膜设置在包括晶体管的半导体衬底上；在形成保护膜的工序和形成第1布线层的工序之间，包括在保护膜上形成到达上部电极的第1接触孔并在保护膜及绝缘膜上形成到达晶体管的第2接触孔的工序；而且，形成第1布线层的工序，包括：形成掩埋第1接触孔及第2接触孔的第1布线层，而将电容元件及晶体管电性连接起来的步骤。
还有，在包括形成晶体管的工序的情况下，电容元件可为堆叠(stacked)型。具体而言，电容元件隔着绝缘膜设置在包括晶体管的半导体衬底上；包括在形成电容元件的工序之前，在绝缘膜上形成与晶体管连接的柱塞的工序；而且，形成电容元件的工序包括：形成与柱塞连接的下部电极而将电容元件和晶体管电性连接起来的步骤。
在第2半导体器件的制造方法中，最好是，形成阻挡膜的工序包括形成与下部电极及上部电极中之任一个电极重叠的阻挡层的步骤。
这样以来，由于第2层间绝缘膜中所含的氢等不会侵入到电容元件中，因此确实可防止电容元件的特性由于电容绝缘膜的还原反应而变坏。
在第2半导体器件的制造方法中，最好是，还包括：在形成第2层间绝缘膜的工序和形成第2布线层的工序之间，在第1层间绝缘膜及第2层间绝缘膜上分别未形成阻挡膜的区域上形成到达第1布线层的穿孔的工序；形成第2布线层的工序包括形成将穿孔掩埋起来的第2布线层，而使第1布线层和第2布线层电性连接起来的步骤。
这样以来，就是在阻挡膜具有导电性的情况下，也能防止阻挡膜与多层布线短路。
本发明所涉及的第3半导体器件的制造方法，包括：在半导体衬底上形成由下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件的工序；在半导体衬底上以覆盖电容元件的方式形成保护膜的工序；在保护膜上形成第1布线层的工序；在保护膜上以覆盖第1布线层的方式形成第1层间绝缘膜的工序；在第1层间绝缘膜上形成至少与电容元件的一部分重叠且用以防止氢扩散的阻挡膜的工序；在第1层间绝缘膜上及阻挡膜上形成第2层间绝缘膜的工序；以及在第2层间绝缘膜上形成第2布线层的工序。第1层间绝缘膜为利用热CVD法形成的氧化硅膜；第2层间绝缘膜至少具有以下几种膜中之一种膜：利用等离子体CVD法形成的氧化硅膜及利用等离子体CVD法形成的氟氧化硅膜。
根据第3半导体器件的制造方法，在形成具有由绝缘性金属氧化物制成的电容绝缘膜的电容元件后而设的第1布线层上，形成了由利用热CVD法形成的氧化硅膜形成的第1层间绝缘膜。因此，由于第1层间绝缘膜中所含的氢(包括形成第1层间绝缘膜时所产生的氢离子或氢根)少，因此可抑制因该氢引起的电容绝缘膜的还原反应。还有，第2层间绝缘膜，隔着以与电容元件重叠的方式形成且防止氢扩散的阻挡膜形成在第1层间绝缘膜上。因此，第2层间绝缘膜中所含的氢(包括第2层间绝缘膜在成膜时产生的氢离子或氢根)不会侵入到电容元件中，电容绝缘膜也就不会被还原。同样，电容绝缘膜也不会被在第2层间绝缘膜形成后的制造工序中所产生的氢还原。因而，可防止电容绝缘膜在第1布线层形成后无法使用高温氧退火的状态下被还原，由此可使电容元件的特性提高。
还有，根据第3半导体器件的制造方法，因为第2层间绝缘膜为利用等离子体CVD法形成的氧化硅膜及氟氧化硅膜，故很容易将第2层间绝缘膜平坦化。从而可使第2布线层的形成工序及其后的工序简单化。
本发明所涉及的第4半导体器件的制造方法，包括：在半导体衬底上形成由下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件的工序；在半导体衬底上以覆盖电容元件的方式形成保护膜的工序；在保护膜上形成第1布线层的工序；在保护膜上以覆盖第1布线层的方式形成第1层间绝缘膜的工序；在第1层间绝缘膜上形成至少与电容元件的一部分重叠且用以防止氢扩散的阻挡膜的工序；在第1层间绝缘膜上及阻挡膜上形成第2层间绝缘膜的工序；以及在第2层间绝缘膜上形成第2布线层的工序。第1层间绝缘膜为利用热CVD法形成的氧化硅膜；第2层间绝缘膜至少具有以下几种膜中之一种膜：通过臭氧与TEOS的反应形成的氧化硅膜及SOG膜。
根据第4半导体器件的制造方法，在形成具有由绝缘性金属氧化物制成的电容绝缘膜的电容元件后而设的第1布线层上，形成了由利用热CVD法形成的氧化硅膜形成的第1层间绝缘膜。也就是说，由于第1层间绝缘膜中所含的水分亦即OH基很少，故可抑制电容绝缘膜由于该OH基引起的还原反应。还有，第2层间绝缘膜，隔着以与电容元件重叠的方式形成且防止氢扩散的阻挡膜形成在第1层间绝缘膜上。因此，第2层间绝缘膜中所含的水分不会侵入到电容元件中，电容绝缘膜也就不会被还原。同样，电容绝缘膜也不会被在第2层间绝缘膜形成后的制造工序中所产生的水分还原。因而，可防止电容绝缘膜在第1布线层形成后无法使用高温氧退火的状态下被还原，由此可使电容元件的特性提高。
还有，根据第4半导体器件的制造方法，由于第2层间绝缘膜为通过臭氧与TEOS的反应所形成的氧化硅膜或SOG膜，故很容易实现第2层间绝缘膜的平坦化，因此可简化第2布线层的形成工序及其后的工序。
附图的简单说明
图1(a)及图1(b)为表示本发明的第1实施形态所涉及的半导体器件的制造方法的各个工序的剖视图。
图2(a)及图2(b)为表示本发明的第1实施形态所涉及的半导体器件的制造方法的各个工序的剖视图。
图3为表示本发明的第1实施形态所涉及的半导体器件的制造方法的一步骤的剖视图。
图4为表示比较本发明的第1实施形态所涉及的半导体器件的电容元件的残留极化与现有的半导体器件的电容元件的残留极化的结果的图。
图5(a)到图5(c)为表示本发明的第1实施形态所涉及的半导体器件的阻挡膜的布置方法的图。
图6(a)到图6(c)为表示本发明的第2实施形态所涉及的半导体器件的制造方法的各个工序的剖视图。
图7(a)及图7(b)为表示本发明的第2实施形态所涉及的半导体器件的制造方法的各个工序的剖视图。
图8(a)及图8(b)为表示本发明的第2实施形态所涉及的半导体器件的制造方法的各个工序的剖视图。
图9(a)到图9(c)为表示本发明的第1实施形态所涉及的半导体器件的阻挡膜的布置方法的图。
图10为已往半导体器件的剖视图。
图11(a)为用以说明现有的半导体器件中的第1个问题的图，(b)为用以说明现有的半导体器件中的第2个课题的图。
具体实施方式
(第1实施形态)
下面，参考附图说明本发明的第1实施形态所涉及的半导体器件及其制造方法。
图1(a)及图1(b)、图2(a)、图2(b)及图3为表示本发明的第1实施形态所涉及的半导体器件的制造方法的各步骤的剖视图。
首先，如图1(a)所示，通过在半导体衬底1上设置元件隔离绝缘膜2，以区分元件形成区域之后，在该元件形成区域上隔着栅极绝缘膜3形成栅极4。然后，在栅极4的两侧面形成绝缘性侧壁5，同时在元件形成区域的半导体衬底1上形成成为源极区域或是漏极区域的杂质扩散层6。接着，在设置有由栅极4及杂质扩散层6等所组成的晶体管(开关晶体管)的整个半导体衬底1上形成第1保护绝缘膜7。
接着，如图1(b)所示，在第1保护绝缘膜7上形成由下部电极8、由绝缘性金属氧化物制成的电容绝缘膜9及上部电极10构成的电容元件11。具体而言，在第1保护绝缘膜7上，从上层侧形成例如积层有白金膜及氧化钛膜的下部电极形成用导电膜。然后，在下部电极形成用导电膜上形成例如：由SrBi2(Ta1-ZNb2)2O9(但0≤z≤1)等绝缘性金属氧化物制成的膜厚100～250nm左右的电容绝缘膜形成用绝缘膜。SrBi2(Ta1-ZNb2)2O9为具有铋层状的钙钛矿结晶构造的铁电体。然后，在电容绝缘膜形成用绝缘膜上，从上层侧形成例如积层有钛膜(或氮化钛膜)及白金膜的上部电极形成用导电膜。接着，使用覆盖上部电极形成区域的掩膜图案，对上部电极形成用绝缘膜进行干蚀刻而形成上部电极10。使用覆盖下部电极形成区域的掩膜图案，依次对电容绝缘膜形成用绝缘膜及下部电极形成用导电膜进行干蚀刻，而形成电容绝缘膜9及下部电极8，由此制成电容元件11。
此外，在第1实施形态中，一组由电容元件11及开关晶体管所组成的存储单元集成在半导体衬底1上，由此构成存储单元阵列。
接着，如图2(a)所示，在第1保护绝缘膜7上形成第2保护绝缘膜12以便覆盖电容元件11。然后，在第2保护绝缘膜12上形成第1接触孔13A，以便到达上部电极10，同时在第1保护绝缘膜7及第2保护绝缘膜12上形成第2接触孔13B，以便到达开关晶体管的杂质扩散层6。然后，在整个第2保护绝缘膜12上形成从上层侧积层有例如氮化钛膜、铝膜、氮化钛膜及钛膜的第1布线层形成用导电膜，以便埋入起来第1及第2接触孔13A及13B。接着，使用覆盖第1布线层形成区域的掩膜图案对第1布线层形成用导电膜进行干蚀刻，以形成第1布线层14。此时，第1布线层14的一部分埋在第1接触孔13A及第2接触孔13B中，由此在电性连接电容元件11与开关晶体管，同时使开关晶体管之间进行电性连接。也就是说，电容元件11为平面型构造。
接着，如图2(b)所示，在第2保护绝缘膜12上形成膜厚50到300nm左右的第1层间绝缘膜15，以便覆盖第1布线层14。第1层间绝缘膜15使用氢含有率(氢在层间绝缘膜的单位体积的整个质量中所占的质量比)低的绝缘膜，例如通过热CVD法所形成的氧化硅膜。具体而言，在以硅烷、氧及一氧化二氮(N2O)为主原料，将基板温度设定在400℃左右的状态下，通过热CVD法形成第1层间绝缘膜15。然后，在第1层间绝缘膜15上形成用以防止氢扩散的膜厚50到200左右的阻挡膜16，以便与整个电容元件11或者电容元件11的一部分重叠。阻挡膜16为使用例如钛膜或氮化钛膜等。
接着，如图3所示，在第1层间绝缘膜15上及阻挡膜16上形成膜厚600到1500nm左右的第2层间绝缘膜17之后，平坦化第2层间绝缘膜17。第2层间绝缘膜17要使用容易实现平坦化的绝缘膜，例如使用通过等离子体CVD法所形成的氧化硅膜或氟氧化硅膜等。此时，第2层间绝缘膜17中的氢的含有率比第1层间绝缘膜15中的氢的含有率高。然后，分别在第1层间绝缘膜15及第2层间绝缘膜17中未形成阻挡膜16的区域上形成到达第1布线层14的规定部分的穿孔18。接着，在包括穿孔18的第2层间绝缘膜17上从上层侧形成例如积层有氮化钛膜、铝膜及钛膜的第2布线层形成用导电膜。之后，使用覆盖第2布线层形成区域的掩膜图案对第2布线层形成用导电膜进行干蚀刻而形成第2布线层19。此时，第2布线层19的一部分埋入在穿孔18中，由此电性连接第1布线层14与第2布线层19。此外，穿孔18的长宽比(孔深度/孔直径)大于等于1时，也可在穿孔18形成钨柱塞。
如上所述，根据第1实施形态，在形成具有由绝缘性金属氧化物制成的电容绝缘膜9的电容元件11之后所设置的第1布线层14上，形成有氢含有率低的第1层间绝缘膜15，具体而言，由通过热CVD法所形成的氧化硅膜形成第1层间绝缘膜15。也就是说，由于第1层间绝缘膜15中所含的氢(包括在形成第1层间绝缘膜15时所产生的氢离子或氢根)少，因此可抑制起因于该氢的电容绝缘膜9的还原反应。还有，第2层间绝缘膜17隔着与电容元件11重叠且防止氢扩散的阻挡膜16形成在第1层间绝缘膜15上。因此，不会出现第2层间绝缘膜17中所含的氢(形成第2层间绝缘膜17时所产生的氢离子或氢根)侵入到电容元件11中而将电容绝缘膜9还原这样的现象。同样，电容绝缘膜9也不会被在第2层间绝缘膜17形成后的制造工序中所产生的氢还原。从而，在第1布线层14形成后无法使用高温氧退火的状态下，可防止电容绝缘膜9被还原，由此使电容元件11的特性提高。
还有，根据第1实施形态，由于第2层间绝缘膜17由通过等离子体CVD法形成的氧化硅膜或氟氧化硅膜构成，故容易实现第2层间绝缘膜17的平坦化，因此可简化第2布线层19的形成工序及其后的工序。
在此，参看附图4，说明对第1实施形态的半导体器件(以下也有简称其为实施例的时候)与图10图所示的现有半导体器件的电容元件的特性的比较结果。具体而言，为对电容元件的残留极化的比较结果。此外，在图4中，黑圆圈显示实施例的电容元件的残留极化，四方块显示现有例的电容元件的残留极化。
如图4所示，在现有例中，刚形成第1布线层117后电容元件111的残留极化为15μC/cm2，等到制成该器件后电容元件111的残留极化为4μC/cm2。与此相对，在实施例中，刚形成第1布线层14后电容元件111的残留极化为15μC/cm2，等到制成该器件后电容元件111的残留极化则为14.7μC/cm2。
也就是说，在现有例中，第1布线层117形成后电容元件111的特性明显变坏，特性偏差分布也扩大。这是因为电容绝缘膜109被侵入到电容元件111的氢或水分还原，而使电容元件111的特性变坏的缘故。
另外，在实施例中，在第1布线层14形成后基本上看不到电容元件11的特性有什么下降，特性偏差也被控制在很小的程度上。能想到的理由如下。也就是说，在实施例中，使用通过热CVD法所形成的氧化硅膜作为第1层间绝缘膜15。因此，由于不用等离子体即可形成第1层间绝缘膜15，因此在形成第1层间绝缘膜15时不会产生活性氢离子或氢根。而且，所形成的第1层间绝缘膜15中所含的水分变得非常少。从而，基本上能够完全控制电容绝缘膜9由于氢或水分而造成的还原反应。
此外，在第1实施形态中，第1层间绝缘膜15中氢的含有率比第2层间绝缘膜17中氢的含有率低，不仅如此，还可以是这样的，即第1层间绝缘膜15的每一单位体积所含的氢的质量比第2层间绝缘膜17的每一单位体积所含的氢的质量低。
还有，在第1实施形态中，最好是，阻挡膜16用以防止水分的扩散，第1层间绝缘膜15中水份的含有率(或第1层间绝缘膜15的每一单位体积所含的水分的质量)比第2层间绝缘膜17中水分的含有率(或第2层间绝缘膜17每一单位体积所含的水分的质量)低。
这样以来，由于第1层间绝缘膜15中所含的水分亦即OH基少，因此可控制起因于该OH基的电容绝缘膜9的还原反应。还有，第2层间绝缘膜17隔着以与电容元件11重叠的方式形成且防止水分扩散的阻挡膜16形成在第1层间绝缘膜15上。因此，第2层间绝缘膜17所含的水分不致侵入到电容元件11中而还原电容绝缘膜9，同时也不致因在第2层间绝缘膜17形成后的制造工序中所产生的水分还原电容绝缘膜9。从而，可更确实地防止电容绝缘膜9被还原，由此可更确实地提高电容元件11的特性。
还有，在第1实施形态中，使用以热CVD法形成的氧化硅膜作为第1层间绝缘膜15，但是并不限定于此，也可使用氢的含有率(或每一单位体积所含氢的质量)低的其他绝缘膜。
还有，在第1实施形态中，使用以等离子体CVD法形成的氧化硅膜或氟氧化硅膜作为第2层间绝缘膜17，但并不限定于此，也可使用容易实现平坦化的其他绝缘膜。
而且，在第1实施形态中，最好是阻挡膜16具有以下几种膜中之一种膜，例如钛膜、氧化钛膜、钽膜、氧化钽膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氮化钛铝膜及钛与铝的合金膜等。这样以来，由于第2层间绝缘膜17所含的氢或在形成第2层间绝缘膜17后的制造工序中所产生的氢不会侵入到电容元件11中，因此确实可防止由于电容绝缘膜9的还原反应而引起电容元件11的特性变坏。
另外，在第1实施形态中，最好是电容绝缘膜9具有以下几种膜中之一种膜，具有铋层状的钙钛矿结晶构造的铁电体膜(例如SrBi2(Ta1-ZNb2)2O9(但0≤z≤1)、Pb(Zr1-xTix)O3膜(0≤x≤1)、(Ba1-ySry)TiO3膜(0≤y≤1)、Ta2O5膜、Al2O3膜及La2O3膜等。这样以来，可实现使用可靠性佳的高介电体膜或铁电体膜作为电容绝缘膜9的电容元件11。
还有，在第1实施形态中，最好是，将到达第1布线层14且埋入第2布线层19的一部分的穿孔18设置在第1层间绝缘膜15及第2层间绝缘膜17未形成有阻挡膜16的区域。这样以来，在阻挡膜16由导电性材料制成的情况下，也可防止阻挡膜16与多层布线的短路。
下面，参考附图，对第1实施形态所涉及的半导体器件的阻挡膜16的主要布置方法加以说明。
图5(a)到图5(c)分别为从上方观看到的阻挡膜16的简化图。
例如，可图5(a)所示，以与半导体衬底1上的存储单元阵列的整个布置区域1a重叠的方式布置阻挡膜16；还可如图5(b)所示，以与成为存储单元的单元板(cell plate)线的整个下部电极8重叠的方式布置阻挡膜16。又可如图5(c)所示，以与成为存储单元的存储(storage)节点的整个上部电极10重叠的方式布置阻挡膜16。如图5(a)到图5(c)所示的那样，布置阻挡膜16以后，确实可避免在第2层间绝缘膜17的形成工序中或在其后的制造工序中氢侵入到电容元件中11的现象，由此可提高电容元件11的特性。但是，在第1实施形态中，阻挡膜16的布置方法并不限定于图5(a)到图5(c)所示的方法。
(第2实施形态)
以下，参照附图，说明本发明的第2实施形态所涉及的半导体器件及其制造方法。
图6(a)到图6(c)、图7(a)、图7(b)及图8(a)、图8(b)为表示本发明的第2实施形态所涉及的半导体器件的制造方法的各个工序的剖视图。
首先，如图6(a)所示，在半导体衬底51上设置元件隔离绝缘膜52以区分元件形成区域之后，再在该元件形成区域上隔着栅极绝缘膜53形成栅极54。然后，在栅极54的两侧面形成绝缘性侧壁55，同时在元件形成区域的半导体衬底51上形成成为源极区域或是漏极区域的杂质扩散层56。接着，在设置有由栅极54及杂质扩散层56等所组成的晶体管(开关晶体管)的整个半导体衬底51上形成第1保护绝缘膜57。
接着，如图6(b)所示，在第1保护绝缘膜57上形成第1接触孔58，要到达开关晶体管的杂质扩散层56。之后，在整个第1保护绝缘膜57上形成由钨或多晶硅制成的导电膜，第1接触孔58要完全埋入。然后，通过回蚀法或化学机械研磨法除去该导电膜中的第1接触孔58外侧的部分，形成与开关晶体管的杂质扩散层56连接的接触柱塞59。
接着，在包括接触柱塞59的第1保护绝缘膜57上从上层侧形成积层有例如白金膜、氧化铟膜、铟膜、氮化钛铝膜及钛膜的下部电极形成用导电膜。然后，使用覆盖下部电极形成区域的掩膜图案对下部电极形成用导电膜进行干蚀刻，形成与接触柱塞59连接的下部电极60，如图6(c)所示。
接着，在第1保护绝缘膜57上，形成例如由SrBi2(Ta1-zNb2)2O9(但0≤z≤1)等绝缘性金属氧化物制成的膜厚100到250nm左右的电容绝缘膜形成用绝缘膜，要覆盖下部电极60上面及侧面。SrBi2(Ta1-zNb2)2O9为具有铋层状的钙钛矿结晶构造的铁电体。然后，在电容绝缘膜形成用绝缘膜上形成由白金制成的上部电极形成用导电膜。接着，使用覆盖上部电极形成用区域的掩膜图案，对上部电极形成用导电膜及电容绝缘膜形成用绝缘膜依序进行干蚀刻，形成覆盖下部电极60上面及侧面的电容绝缘膜61，同时形成覆盖电容绝缘膜61上面的上部电极62，如图7(a)所示。由此，完成由下部电极60、电容绝缘膜61及上部电极62所组成的电容元件63。电容元件63隔着与下部电极60连接的接触柱塞59与开关晶体管电性连接。也就是说，电容元件63为具有堆叠型的构造。
此外，在第2实施形态中，一组由电容元件63及开关晶体管所组成的存储单元集成在半导体衬底51上，由此构成存储单元阵列。
接着，如图7(b)所示，在第1保护绝缘膜57上形成覆盖电容元件63的第2保护绝缘膜64，。然后，在第1保护绝缘膜57及第2保护绝缘膜64上形成第2接触孔65，要到达开关晶体管的杂质扩散层56。然后，在整个第2保护绝缘膜64上形成从上层侧积层有例如氮化钛膜、铝膜、氮化钛膜及钛膜的第1布线层形成用导电膜，要埋入第2接触孔65。然后，使用覆盖第1布线层形成区域的掩膜图案对在第1布线层形成用导电膜进行干蚀刻以形成第1布线层66。此时，第1布线层66的一部分被埋在第2接触孔65中，由此使开关晶体管与开关晶体管电性连接。
接着，如图8(a)所示，在第2保护绝缘膜64上形成膜厚50到300nm左右的第1层间绝缘膜65，要覆盖第1布线层66。使用水分含有率(每一层间绝缘膜的单位体积的全质量所含有的水分的质量比)低的绝缘膜作第1层间绝缘膜67，例如使用通过热CVD法所形成的氧化硅膜。具体而言，借助以硅烷、氧及一氧化二氮(N2O)为主原料，基板温度设在400℃左右之状态下的热CVD法形成第1层间绝缘膜67。然后，在第1层间绝缘膜67上形成用以防止水分扩散的膜厚50到200nm左右的阻挡膜68，要与整个电容元件63或电容元件63的一部分重叠。使用例如钛膜或氮化钛膜等作阻挡膜68。
接着，如图8(b)所示，在第1层间绝缘膜67上及阻挡膜68上形成膜厚600到1500nm左右的第2层间绝缘膜69之后，再将第2层间绝缘膜69平坦化。例如使用通过臭氧及TEOS的化学反应所形成的氧化硅膜或使用通过SOG法所形成的SOG膜等作可容易实现平坦化的绝缘膜。此时，第2层间绝缘膜69中的水分含有率比第1层间绝缘膜67中的水分含有率高。然后，分别在第1层间绝缘膜67及第2层间绝缘膜69未形成阻挡膜68的区域上形成到达第1布线层66的规定部分的穿孔70。接着，在包括穿孔70的第2层间绝缘膜69上从上层侧形成例如积层有氮化钛膜、铝膜及钛膜的第2布线层形成用导电膜。之后，使用覆盖第2布线层形成区域的掩膜图案对第2布线层形成用导电膜进行干蚀刻以形成第2布线层71。此时，第2布线层71的一部分埋入在穿孔70中，由此电性连接第1布线层66与第2布线层71。此外，当穿孔70的长宽比大于等于1时，也可在穿孔70形成钨柱塞。
如上所述，根据第2实施形态，在形成具有由绝缘性金属氧化物制成的电容绝缘膜61的电容元件63之后所设置的第1布线层66上，形成水分含有率低的第1层间绝缘膜67，具体而言，形成有由通过热CVD法所形成的氧化硅膜构成的第1层间绝缘膜67。也就是说，由于第1层间绝缘膜67中所含的水分亦即OH基少，因此，可抑制该OH基随着时间的推移到达电容元件63而将构成电容绝缘膜61的绝缘性金属氧化物还原，亦即可抑制因OH基引起的电容绝缘膜61的还原反应。还有，第2层间绝缘膜69隔着以与电容元件63重叠的方式形成且防止水分扩散的阻挡膜68形成在第1层间绝缘膜67上。因此，不会出现第2层间绝缘膜69中所含的水分入侵电容元件63而将电容绝缘膜61还原的现象。同样，电容绝缘膜61也不会被在第2层间绝缘膜69形成后的制造工序中所产生的水分还原。从而，在第1布线层66形成后无法使用高温氧退火的状态下，可防止电容绝缘膜61被还原，由此使电容元件63的特性提高。
还有，根据第2实施形态，由于第2层间绝缘膜69由通过臭氧与TEOS的反应所形成的氧化硅膜或由SOG膜构成，故容易实现第2层间绝缘膜69的平坦化，因此而可简化第2布线层71的形成工序及其后的工序。
在此，与第1实施形态一样，对第2实施形态的半导体器件与图10所示的现有半导体器件的电容元件的特性进行比较后，具体而言，对电容元件的残留极化进行比较后，得到了图4所示的结果。具体而言，在第2实施形态中，在第1布线层66形成后基本上看不到电容元件63的特性有什么下降，特性偏差也被控制在很小的程度上。换句话说，在第2实施形态中，也是使用通过热CVD法所形成的氧化硅膜作为第1层间绝缘膜67。结果是，由于不使用等离子体即可形成第1层间绝缘膜67，因此在形成第1层间绝缘膜67时不会产生活性氢离子或氢根。而且，所形成的第1层间绝缘膜67中所含的水分变得非常少。从而，基本上能够完全控制电容绝缘膜61由于氢或水分而造成的还原反应。
此外，在第2实施形态中，第1层间绝缘膜67中氢的含有率比第2层间绝缘膜69中氢的含有率低，不仅如此，还可以是这样的，即第1层间绝缘膜67的每单位体积所含的水分的质量比第2层间绝缘膜69的每一单位体积所含的水分的质量低。
还有，在第2实施形态中，最好是，阻挡膜68用以防止氢扩散，第1层间绝缘膜67中氢的含有率(或第1层间绝缘膜67的每一单位体积所含的氢的质量)比第2层间绝缘膜69中氢的含有率(或第2层间绝缘膜69每一单位体积所含的氢的质量)低。
这样以来，由于第1层间绝缘膜67中所含的氢(包括形成第1层绝缘膜67时所产生的氢离子及氢根)少，因此可控制起因于该氢的电容绝缘膜61的还原反应。还有，第2层间绝缘膜69隔着以与电容元件63重叠的方式形成且防止氢扩散的阻挡膜68形成在第1层间绝缘膜67上。因此，第2层间绝缘膜69中所含的氢(包括形成第2层绝缘膜69时所产生的氢离子及氢根)不致侵入到电容元件63中并还原电容绝缘膜61，同时也不致因在第2层间绝缘膜69形成后的制造工序中所产生的氢还原电容绝缘膜61。从而，可更确实地防止电容绝缘膜61被还原，由此可更确实地提高电容元件63的特性。
还有，在第2实施形态中，使用以热CVD法形成的氧化硅膜作为第1层间绝缘膜67，但是并不限定于此，也可使用水分含有率(或每一单位体积所含水分的质量)低的其他绝缘膜。
还有，在第2实施形态中，第2层间绝缘膜69使用的是由通过臭氧与TEOS的反应所形成的氧化硅膜或者是通过SOG法形成的SOG膜，但并不限于此，还可使用能够实现平坦化的其他绝缘膜。
而且，在第2实施形态中，最好是阻挡膜68具有以下几种膜中之一种膜，例如钛膜、氧化钛膜、钽膜、氧化钽膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氮化钛铝膜及钛与铝的合金膜等。这样以来，由于第2层间绝缘膜69中所含的水分或在形成第2层间绝缘膜69后的制造工序中所产生的水分不会侵入到电容元件63中，因此确实可防止由于电容绝缘膜61的还原反应而引起电容元件63的特性变坏。
另外，在第2实施形态中，最好是电容绝缘膜61具有以下几种膜中之一种膜，具有铋层状的钙钛矿结晶构造的铁电体膜(例如SrBi2(Ta1-ZNb2)2O9(但0≤z≤1)、Pb(Zr1-xTix)O3膜(0≤x≤1)、(Ba1-ySry)TiO3膜(0≤y≤1)、Ta2O5膜、Al2O3膜及La2O3膜等。这样以来，可实现使用可靠性佳的高介电体膜或铁电体膜作为电容绝缘膜61的电容元件63。
还有，在第2实施形态中，最好是，将到达第1布线层66且埋入第2布线层71的一部分的穿孔70设置在第1层间绝缘膜67及第2层间绝缘膜69未形成有阻挡膜68的区域。这样以来，在阻挡膜68由导电性材料制成的情况下，也可防止阻挡膜68与多层布线的短路。
下面，参考附图9(a)到图9(c)，对第2实施形态所涉及的半导体器件中的阻挡膜68的主要布置方法加以说明。
图9(a)到图9(c)分别为从上方观看到的阻挡膜68的简化图。
例如，可图9(a)所示，以与半导体衬底51上的存储单元阵列的整个布置区域51a重叠的方式布置阻挡膜68；还可如图9(b)所示，以与成为存储单元的单元板(cell plate)线的整个下部电极62重叠的方式布置阻挡膜68。又可如图9(c)所示，以与成为存储单元的存储(storage)节点的上部电极60重叠的方式布置阻挡膜68。如图9(a)到图9(c)所示那样布置阻挡膜68以后，确实可避免在第2层间绝缘膜69的形成工序中或在其后的制造工序中水分侵入到电容元件63中的现象，由此可提高电容元件63的特性。但是，在第2实施形态中，阻挡膜68的布置方法并不限定于图9(a)到图9(c)所示的方法。

Claims (4)

1、一种半导体器件，其特征在于：
包括：
由在半导体衬底上依序形成的下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件，
在上述半导体衬底上以覆盖上述电容元件的方式形成的保护膜，
形成在上述保护膜上的第1布线层，
以覆盖上述第1布线层的方式形成在上述保护膜上的第1层间绝缘膜，
以至少与上述电容元件的一部分重叠的方式形成在上述第1层间绝缘膜上且用以防止氢扩散的阻挡膜，
以平坦的形状形成在上述第1层间绝缘膜上及上述阻挡膜上的第2层间绝缘膜，以及
形成在上述第2层间绝缘膜上的第2布线层；
上述第1层间绝缘膜为利用热CVD法形成的氧化硅膜；
上述第2层间绝缘膜至少具有以下几种膜中之一种膜：利用等离子体CVD法形成的氧化硅膜及利用等离子体CVD法所形成的氟氧化硅膜。
2、一种半导体器件，其特征在于：
包括：
由在半导体衬底上依序形成的下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件，
在上述半导体衬底上以覆盖上述电容元件的方式形成的保护膜，
形成在上述保护膜上的第1布线层，
以覆盖上述第1布线层的方式形成在上述保护膜上的第1层间绝缘膜，
以至少与上述电容元件的一部分重叠的方式形成在上述第1层间绝缘膜上且用以防止水分扩散的阻挡膜，
以平坦的形状形成在上述第1层间绝缘膜上及上述阻挡膜上的第2层间绝缘膜，以及
形成在上述第2层间绝缘膜上的第2布线层；
上述第1层间绝缘膜为利用热CVD法形成的氧化硅膜；
上述第2层间绝缘膜至少具有以下几种膜中之一种膜：通过臭氧与TEOS的反应形成的氧化硅膜及SOG膜。
3、一种半导体器件的制造方法，其特征在于：
包括：
在半导体衬底上形成由下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件的工序，
在上述半导体衬底上以覆盖上述电容元件的方式形成保护膜的工序，
在上述保护膜上形成第1布线层的工序，
在上述保护膜上以覆盖上述第1布线层的方式形成第1层间绝缘膜的工序，
在上述第1层间绝缘膜上形成至少与上述电容元件的一部分重叠且用以防止氢扩散的阻挡膜的工序，
在上述第1层间绝缘膜上及上述阻挡膜上形成第2层间绝缘膜的工序，
将上述第2层间绝缘膜平坦化的工序，以及
在上述第2层间绝缘膜上形成第2布线层的工序；
上述第1层间绝缘膜为利用热CVD法形成的氧化硅膜；
上述第2层间绝缘膜至少具有以下几种膜中之一种膜：利用等离子体CVD法形成的氧化硅膜及利用等离子体CVD法所形成的氟氧化硅膜。
4、一种半导体器件的制造方法，其特征在于：
包括：
在半导体衬底上形成由下部电极、由绝缘性金属氧化物制成的电容绝缘膜及上部电极构成的电容元件的工序，
在上述半导体衬底上以覆盖上述电容元件的方式形成保护膜的工序，
在上述保护膜上形成第1布线层的工序，
在上述保护膜上以覆盖上述第1布线层的方式形成第1层间绝缘膜的工序，
在上述第1层间绝缘膜上形成至少与上述电容元件的一部分重叠且用以防止水分扩散的阻挡膜的工序，
在上述第1层间绝缘膜上及上述阻挡膜上形成第2层间绝缘膜的工序，
将上述第2层间绝缘膜平坦化的工序，以及
在上述第2层间绝缘膜上形成第2布线层的工序；
上述第1层间绝缘膜为利用热CVD法形成的氧化硅膜；
上述第2层间绝缘膜至少具有以下几种膜中之一种膜：通过臭氧与TEOS的反应形成的氧化硅膜及SOG膜。
CNB018219586A 2001-01-15 2001-11-02 半导体器件及其制造方法 Expired - Fee Related CN1244155C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001005970 2001-01-15
JP5970/2001 2001-01-15
JP2001005970 2001-01-15

Publications (2)

Publication Number Publication Date
CN1486512A CN1486512A (zh) 2004-03-31
CN1244155C true CN1244155C (zh) 2006-03-01

Family

ID=18873932

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018219586A Expired - Fee Related CN1244155C (zh) 2001-01-15 2001-11-02 半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US7132709B2 (zh)
EP (1) EP1353380A4 (zh)
JP (1) JPWO2002056382A1 (zh)
KR (1) KR100534985B1 (zh)
CN (1) CN1244155C (zh)
TW (1) TW517384B (zh)
WO (1) WO2002056382A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573587B1 (en) * 2002-05-28 2003-06-03 Oki Electric Industry Co., Ltd. Metal oxide capacitor with hydrogen diffusion blocking covering
JP2006261443A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 半導体装置及びその製造方法
JP2006344783A (ja) 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP4678251B2 (ja) * 2005-07-11 2011-04-27 セイコーエプソン株式会社 キャパシタの製造方法
JP5038612B2 (ja) * 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
JP4809367B2 (ja) * 2005-12-02 2011-11-09 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP4997939B2 (ja) * 2006-11-29 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20080185682A1 (en) * 2007-02-06 2008-08-07 Micrel, Inc. High Voltage Metal-On-Passivation Capacitor
JP5109394B2 (ja) * 2007-02-14 2012-12-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP6406138B2 (ja) * 2014-07-18 2018-10-17 株式会社デンソー 半導体装置およびその製造方法
CN111128721A (zh) * 2019-12-04 2020-05-08 长江存储科技有限责任公司 存储器的制作方法及存储器
CN116598294A (zh) * 2023-07-03 2023-08-15 西北核技术研究所 一种基于氢控制的半导体器件及制备方法
CN116666364A (zh) * 2023-07-03 2023-08-29 西北核技术研究所 一种基于钛阻挡吸收层的双极器件及其抗辐射加固方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131982B2 (ja) 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
KR960005248B1 (ko) * 1991-10-24 1996-04-23 마쯔시다덴기산교 가부시기가이샤 반도체기억장치 및 그 제조방법
JP3027941B2 (ja) 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US5990513A (en) * 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
US5902131A (en) 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
JP3257587B2 (ja) 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
JP3445925B2 (ja) 1997-10-07 2003-09-16 シャープ株式会社 半導体記憶素子の製造方法
JP3098474B2 (ja) 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6344413B1 (en) * 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6075264A (en) * 1999-01-25 2000-06-13 Samsung Electronics Co., Ltd. Structure of a ferroelectric memory cell and method of fabricating it
JP2000294743A (ja) 1999-04-01 2000-10-20 Matsushita Electronics Industry Corp 強誘電体メモリ装置
US6271146B1 (en) * 1999-09-30 2001-08-07 Electron Vision Corporation Electron beam treatment of fluorinated silicate glass

Also Published As

Publication number Publication date
JPWO2002056382A1 (ja) 2004-05-20
US7132709B2 (en) 2006-11-07
TW517384B (en) 2003-01-11
EP1353380A1 (en) 2003-10-15
EP1353380A4 (en) 2008-04-02
US20030032230A1 (en) 2003-02-13
CN1486512A (zh) 2004-03-31
WO2002056382A1 (fr) 2002-07-18
KR20030070106A (ko) 2003-08-27
KR100534985B1 (ko) 2005-12-08

Similar Documents

Publication Publication Date Title
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1170316C (zh) 半导体装置及其制造方法
CN1244155C (zh) 半导体器件及其制造方法
CN1158708C (zh) 半导体集成电路及其制造方法
CN1292483C (zh) 半导体器件及其制造方法
CN1518112A (zh) 半导体器件及其制造方法
CN1627522A (zh) 半导体器件及其制造方法
CN1162845A (zh) 半导体集成电路装置及其制造方法
CN1767205A (zh) 包括高k－介质材料的半导体器件及其形成方法
CN1264220C (zh) 强电介质存储装置及其制造方法
CN1848409A (zh) 铁电体存储装置及其制造方法
KR20120051820A (ko) 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
CN1710719A (zh) 半导体装置的制造方法及半导体装置
CN1525553A (zh) 半导体装置的制造方法
CN1881591A (zh) 铁电存储器件及其制造方法
JP2005183842A (ja) 半導体装置の製造方法
CN101047183A (zh) 半导体器件及其制造方法
CN1155092C (zh) 半导体装置及其制造方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
CN1269216C (zh) 半导体存储器件及其制造方法
CN1240133C (zh) 半导体器件及其制造方法
CN1225793C (zh) 半导体装置及其制造方法
CN1860608A (zh) 半导体装置、半导体装置的制造方法
CN1174406A (zh) 半导体集成电路装置的制造方法
CN1411060A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060301

Termination date: 20131102