KR20030063103A - 칩 캐리어들의 고정을 위한 방법 - Google Patents
칩 캐리어들의 고정을 위한 방법 Download PDFInfo
- Publication number
- KR20030063103A KR20030063103A KR1020020085269A KR20020085269A KR20030063103A KR 20030063103 A KR20030063103 A KR 20030063103A KR 1020020085269 A KR1020020085269 A KR 1020020085269A KR 20020085269 A KR20020085269 A KR 20020085269A KR 20030063103 A KR20030063103 A KR 20030063103A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- metal sheet
- chip carrier
- insulating layer
- metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000000969 carrier Substances 0.000 title claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 31
- 239000000203 mixture Substances 0.000 claims abstract description 7
- 238000007789 sealing Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000009969 flowable effect Effects 0.000 claims description 5
- 238000005266 casting Methods 0.000 claims description 2
- 238000004049 embossing Methods 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 6
- 238000004080 punching Methods 0.000 description 5
- 239000011888 foil Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명은 칩 캐리어들의 고정을 위한 방법에 관한 것으로, 여기서 트랙들이 금속 박판으로부터 펀칭되고 칩은 그 다음에 결과적으로 생성되는 트랙 시스템에 적용되며 접합 와이어에 접합되고 그리고 밀봉되는데, 여기서 상기 칩을 지지하는 칩 캐리어는 전기적 절연층으로 코팅되며, 상기 층은 밀봉 혼합물인 것이 바람직하고, 따라서 상기 층은 칩 캐리어를 넘어서 연장되어, 금속 박판 및 칩 캐리어 사이의 모든 금속 접점들이 분리되는 경우에 상기 칩 캐리어는 절연층을 통해서 금속 박판에서 적소에 위치되어 고정된다.
Description
본 발명은 금속 박판(metal foils) 상에서의 칩 캐리어들의 비접촉 고정을 위한 방법에 관한 것으로, 여기서 트랙(tracks)은 금속 박판으로부터 펀칭되고 상기 칩은 그 다음에 결과적으로 형성되는 트랙 시스템에 적용되며 접합 와이어에 접합되고 그리고 밀봉된다.
금속 박판으로부터 트랙을 펀칭하는 것은 비접촉 칩 카드의 제조에 있어서 일반적이다. 금속 박판을 동일한 트랙 패턴의 반복적인 배열을 갖는 박판의 가늘고 긴 스트립(strip)의 형태로 제공함으로써, 집적 회로들이 기계의 사용에 의해 적용될 수 있고 그리고 접합될 수 있다. 일반적으로, 칩이 밀봉 혼합물(sealing compound)로 코팅되기 전에 접점들(contacts)은 접합 와이어의 사용을 통해 형성된다. 결과적으로, 집적 회로 및 주위의 트랙 패턴(칩 캐리어)은 금속 박판의 스트립으로부터 이은 데 없이 펀칭되고 칩 카드의 상응하는 부분 내로 삽입된다(DE 198 16 066과 비교).
공정 기술의 목적을 위해, 상기 칩이 박판 상에 계속 존재하는 동안에 칩의 전기적 작용(electronics)을 시험하는 것이 바람직할 수 있다. 몇몇 시험들은 금속 박판으로부터 형성되는 2개의 브릿지들(접지 브릿지들; ground bridges)에 의해 적소에 위치되어 고정되는 칩으로 성공적으로 도전될 수 있다. 그렇지만, 어떤 시험에 있어서는, 상기 금속 박판으로의 모든 도전적 접속(conductive connections)이 분리되는 것이 반드시 필요하다. 그러나, 상기 칩은 일단 2개의 브릿지를 포함한 모든 접속이 분리되면 더 이상 적소에 위치되어 고정되지 않는다.
따라서, 본 발명이 해결하고자 하는 과제는 모든 도전적 접속이 분리된 전기 시스템 시험의 도전을 위한 칩 캐리어의 몇몇 지지 수단들을 제공하는 것이다.
도 1은 칩 캐리어를 지지하는 금속 박판의 부분도,
도 2는 도 1에서의 선 A-A을 따라 절단한 단면도, 그리고
도 3은 수개의 칩 캐리어들을 지지하는 금속 박판의 스트립의 부분도이다.
상기 과제는 청구항 1의 특징부에 의해 해결된다. 펀칭 단계 후에 상기 칩 캐리어를 적소에 위치시켜 고정하기 위해, 본 발명은 상기 칩에 걸쳐 절연시키는 지지층을 적용하는 것을 제안하는데, 여기서 상기 층은 칩을 넘어서 연장되며, 박판의 주위 스트립에 접속된다. 상기 목적을 위해 상술한 밀봉 혼합물을 이용하는 것, 그리고 유동성, 특히 점성의 경화 가능한(curable) 물질 형태로서의 혼합물을 적용하는 것이 바람직하다. 또한, 상기 칩 캐리어에 인접하는 금속 박판의 가장자리에 고정시키는 오리피스(orifices) 또는 언더컷(undercuts)이 제공되는 것이 바람직한데, 따라서 상기 물질은 안정성을 향상시키기 위해 상기 오리피스 또는 언더컷 내로 유동될 수 있다.
대안적으로, 상기 절연층의 접착 효과는 유일한 수단으로서 활용될 수도 있다.
결과적으로, 접지 브릿지를 포함하는 도전적 접속은 분리되며 -바람직하게는 펀칭(클리어 펀칭(clear punching), 펀칭 오프(punching off))에 의해- 그리고 칩 캐리어는 상기 절연층으로의 그것의 접속에 의해 적소에 위치되어 고정된다. 상기 단계들 후에, 바람직한 전기적 시스템 시험이 도전될 수 있다.
따라서, 본 발명은 트랙들은 금속 박판에 펀칭되고 칩은 그 다음에 결과적으로 형성되는 트랙 시스템에 적용되며 접합 와이어에 접합되고 그리고 밀봉되는 칩 캐리어의 고정을 위한 방법에 관한 것으로, 상기 칩을 지지하는 칩 캐리어는 전기적 절연층으로 코팅되고, 여기서 상기 층은 밀봉 혼합물인 것이 바람직하며, 따라서 상기 층은 칩 캐리어를 넘어서 연장되어 금속 박판 및 칩 캐리어 사이의 모든 금속 접점들이 분리되는 경우에 상기 절연층을 통하여 금속 박판에서 상기 칩 캐리어가 적소에 위치되어 고정되는 것을 특징으로 한다.
상기 절연층은 주조(casting) 및 경화(curing)에 의해 유동성의 경화 가능한 물질의 형태로 적용되는 것이 바람직하다. 고정시키는 오리피스들은 상기 유동성 물질의 침투를 위하여 금속 박판 내에 제공될 수 있다.
적절한 금속 박판 및 밀봉 혼합물은 당해 기술 분야에서 통상의 지식을 가진자에게 잘 알려져 있다.
이하, 첨부 도면을 참조하여 본 발명의 가능한 일 실시예를 상세히 설명한다.
도 1은 빗금에 의해 지시되는 위치에서 펀치 오프된, 미리 펀칭된 트랙들(1)을 갖는 금속 박판을 도시한다. 일점 쇄선(2)은 적용된 절연층의 윤곽을 나타낸다. 칩의 윤곽은 사각형(4)에 의해 지시된다. 접합 와이어들은 도시되지 않는다. 점선(3)은 언더컷이 있을 경우에 언더컷의 위치를 지시한다. 하부 가장자리에서의 사각형들은 상기 스트립의 수송 오리피스들을 나타낸다.
도 2는 선 A-A에 따른 단면도를 도시하는데, 상기 칩(4)[검게 도시되고; 접합 와이어는 도시되지 않는] 및 펀치 오프되기 전에 도 1의 점선(2) 내부에 적용되는 밀봉제(sealant) 혼합물 코팅(교차되는 빗금으로 표시된)을 나타낸다. 언더컷은 단일 빗금으로 금속 박판의 좌측부에 계단(step)으로서 묘사된다. 상기 언더컷을 엡보싱(embossing)에 의해 금속 박판 상에 제공하는 것이 가능하다. 대안적으로, 고정시키는 오리피스들이 제공될 수 있는데, 이것은 언더컷들이 그들의 하부 가장자리에 제공될 수도 있다. 상기 형태의 고정시키는 오리피스들은 도 1 또는 도 2에 도시되지 않는다.
도 3은 도 1의 와이어링 패턴의 반복적 배열을 갖는 박판의 전체 스트립 또는 밴드(band)의 단면도를 도시한다. 상기 밴드의 사각형 수송 오리피스들은 가장자리에 도시된다.
따라서, 상술한 바와 같은 본 발명에 따른 칩 캐리어들의 고정을 위한 방법은 모든 도전적 접속이 분리된 전기 시스템 시험의 도전을 위한 칩 캐리어의 몇몇 지지 수단들을 제공하는 탁월한 효과가 있다.
Claims (6)
- 트랙들은 금속 박판으로부터 펀칭되고 칩은 그 다음에 결과적으로 형성되는 트랙 시스템에 적용되며 접합 와이어에 접합되고 그리고 밀봉되는, 칩 캐리어들의 고정을 위한 방법에 있어서,칩을 지지하는 칩 캐리어는 전기적 절연층으로 코팅되고, 여기서 상기 층은 밀봉 혼합물인 것이 바람직하며, 상기 층은 칩 캐리어를 넘어서 연장되어 금속 박판 및 칩 캐리어 사이의 모든 금속 접점이 분리되는 경우에 상기 절연층을 통하여 금속 박판에서 상기 칩 캐리어가 적소에 위치되어 고정되는 것을 특징으로 하는, 칩 캐리어들의 고정시키기 위한 방법.
- 제 1 항에 있어서,상기 절연층은 주조 및 경화에 의해 유동성의 경화 가능한 물질의 형태로 적용되는 것을 특징으로 하는, 칩 캐리어들의 고정을 위한 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 금속 박판에는 상기 유동성 물질의 침투를 위한 고정시키는 오리피스 제공되는 것을 특징으로 하는, 칩 캐리어들의 고정을 위한 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 칩 캐리어에 인접하는 금속 박판의 가장자리에는 1개 또는 수개의 언더컷이 제공되는 것을 특징으로 하는, 칩 캐리어들의 고정을 위한 방법.
- 제 4 항에 있어서,상기 언더컷은 엠보싱에 의해 금속 박판 상에 제공되는 것을 특징으로 하는, 칩 캐리어들의 고정을 위한 방법.
- 제 3 항에 있어서,상기 고정시키는 오리피스에 언더컷들이 제공되는 것을 특징으로 하는, 칩 캐리어들의 고정을 위한 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10202257.7 | 2002-01-21 | ||
| DE10202257A DE10202257B4 (de) | 2002-01-21 | 2002-01-21 | Verfahren zum Fixieren von Chipträgern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030063103A true KR20030063103A (ko) | 2003-07-28 |
Family
ID=7712737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020085269A KR20030063103A (ko) | 2002-01-21 | 2002-12-27 | 칩 캐리어들의 고정을 위한 방법 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1329952A3 (ko) |
| JP (1) | JP2003218172A (ko) |
| KR (1) | KR20030063103A (ko) |
| CN (1) | CN1434497A (ko) |
| DE (1) | DE10202257B4 (ko) |
| SG (1) | SG111095A1 (ko) |
| TW (1) | TWI223862B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100971037B1 (ko) * | 2008-09-26 | 2010-07-20 | 주식회사 더존뉴턴스 | 탁상용 달력 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010005771B4 (de) * | 2010-01-25 | 2012-12-13 | Heraeus Materials Technology Gmbh & Co. Kg | Modulares Metallband, Verfahren zur seiner Herstellung und Bauteil mit verbesserter Ebenheit |
| DE102012103583B4 (de) * | 2012-02-29 | 2017-06-22 | Heraeus Deutschland GmbH & Co. KG | Substrat mit vergrößerter Chipinsel und Verfahren zu dessen Herstellung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5265670A (en) * | 1975-11-27 | 1977-05-31 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS5381076A (en) * | 1976-12-27 | 1978-07-18 | Hitachi Ltd | Lroduction of resin seal semiconductor device |
| JPS5478087A (en) * | 1977-12-05 | 1979-06-21 | Toshiba Corp | Manufacture of semiconductor |
| JPS6362366A (ja) * | 1986-09-03 | 1988-03-18 | Matsushita Electronics Corp | リ−ドフレ−ム |
| JP2617218B2 (ja) * | 1989-02-06 | 1997-06-04 | ローム株式会社 | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
| JP2672924B2 (ja) * | 1992-07-30 | 1997-11-05 | 三菱電機株式会社 | 非接触ｉｃカードとその製造方法及びテスト方法 |
| JP3157947B2 (ja) * | 1993-03-26 | 2001-04-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| DE19703058C1 (de) * | 1996-12-20 | 1998-06-10 | Siemens Ag | In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehenen Chipkarten |
| DE19800646C2 (de) * | 1998-01-09 | 2000-05-04 | Siemens Ag | Trägerelement für einen Halbleiterchip |
| DE19816066A1 (de) | 1998-04-09 | 1999-10-14 | Philips Patentverwaltung | Folie als Träger von integrierten Schaltungen |
| DE19922473A1 (de) * | 1999-05-19 | 2000-11-30 | Giesecke & Devrient Gmbh | Chipträgermodul |
| DE10038120A1 (de) * | 2000-08-04 | 2001-10-18 | Infineon Technologies Ag | Systemträger zum Verpacken von Halbleiterchips zu elektronischen Bauteilen und Verfahren zur Herstellung von Systemträgern und elektronischen Bauteilen |
-
2002
- 2002-01-21 DE DE10202257A patent/DE10202257B4/de not_active Expired - Fee Related
- 2002-11-27 TW TW091134483A patent/TWI223862B/zh not_active IP Right Cessation
- 2002-11-27 EP EP02026290A patent/EP1329952A3/de not_active Withdrawn
- 2002-12-05 SG SG200207449A patent/SG111095A1/en unknown
- 2002-12-27 KR KR1020020085269A patent/KR20030063103A/ko not_active Application Discontinuation
-
2003
- 2003-01-13 CN CN03101662A patent/CN1434497A/zh active Pending
- 2003-01-20 JP JP2003010927A patent/JP2003218172A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100971037B1 (ko) * | 2008-09-26 | 2010-07-20 | 주식회사 더존뉴턴스 | 탁상용 달력 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1434497A (zh) | 2003-08-06 |
| EP1329952A2 (de) | 2003-07-23 |
| SG111095A1 (en) | 2005-05-30 |
| TW200305243A (en) | 2003-10-16 |
| DE10202257A1 (de) | 2003-08-07 |
| TWI223862B (en) | 2004-11-11 |
| DE10202257B4 (de) | 2005-12-01 |
| JP2003218172A (ja) | 2003-07-31 |
| EP1329952A3 (de) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855623B2 (en) | Recessed tape and method for forming a BGA assembly | |
| JPH11214552A (ja) | 集積回路ボードおよび集積回路ボードの製造プロセス | |
| US4914815A (en) | Method for manufacturing hybrid integrated circuits | |
| US20050098871A1 (en) | Semiconductor device with semiconductor chip and rewiring layer and method for producing the same | |
| RU2398280C2 (ru) | Способ монтажа электронного компонента на подложке и устройство для монтажа такого компонента | |
| JP2004538588A (ja) | チップカードへの半導体チップのボンディング | |
| KR950701769A (ko) | 반도체 장치(Semiconductor device) | |
| US5100492A (en) | Process for manufacturing printed-circuit boards having rigid and flexible areas | |
| JPH0640560B2 (ja) | 電子機械式時計機構の回路担体用の導体軌道・ネットワ−クを装着する方法とそのネットワ−ク | |
| US6753477B1 (en) | Flatwire jumper patch | |
| JPH08230367A (ja) | 非接触型ｉｃカードならびにその製造方法および装置 | |
| DE10016135A1 (de) | Gehäusebaugruppe für ein elektronisches Bauteil | |
| KR20030063103A (ko) | 칩 캐리어들의 고정을 위한 방법 | |
| CA2462252A1 (en) | Electronic circuit comprising conductive bridges and method for making such bridges | |
| US7256504B2 (en) | Circuit support for a semiconductor chip and component | |
| US5001544A (en) | Product in tape form for supporting and conveying electronic components | |
| CN218388141U (zh) | 具有经表面组装的电子构件的印刷电路板 | |
| JP2001119116A (ja) | 液晶表示装置の接続構造 | |
| JPS63283136A (ja) | 回路基板の実装方法 | |
| JP3064850B2 (ja) | 半導体装置用リードフレーム | |
| US8220148B2 (en) | Method for producing a flexible conductor carrier and arrangement comprising the flexible conductor carrier | |
| JPH1145913A (ja) | フィルムキャリアおよび半導体装置 | |
| JP2798861B2 (ja) | 混成集積回路装置 | |
| KR970063590A (ko) | 탭 테이프를 적용한 칩 스케일 패키지 | |
| JPH0429583Y2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |