CN1434497A - 固定芯片载体的方法 - Google Patents

固定芯片载体的方法 Download PDF

Info

Publication number
CN1434497A
CN1434497A CN03101662A CN03101662A CN1434497A CN 1434497 A CN1434497 A CN 1434497A CN 03101662 A CN03101662 A CN 03101662A CN 03101662 A CN03101662 A CN 03101662A CN 1434497 A CN1434497 A CN 1434497A
Authority
CN
China
Prior art keywords
chip carrier
tinsel
chip
undercut
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03101662A
Other languages
English (en)
Inventor
阿尔弗雷德·鲍尔
霍斯特·哈特曼
京特·科洛德赛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WC Heraus GmbH and Co KG
Original Assignee
WC Heraus GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WC Heraus GmbH and Co KG filed Critical WC Heraus GmbH and Co KG
Publication of CN1434497A publication Critical patent/CN1434497A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

本发明涉及一种固定芯片载体的方法，其中，由金属箔片冲压出导电带，再将该芯片粘附在所形成的导电带***上，并与键合线键合以及进行密封，其特征在于：具有芯片的芯片载体利用电绝缘层覆盖，最好是该层为密封化合物，该层超过芯片载体延伸，这样，当切断金属箔片和芯片载体之间的所有金属接触时，芯片载体通过该绝缘层在金属箔片上保持就位。

Description

固定芯片载体的方法
技术领域
本发明涉及一种用于将芯片载体非接触地固定在金属箔片上的方法，其中，由金属箔片冲压出导电带，然后将芯片粘附在所形成的导电带***上，并与键合线键合以及进行密封。
背景技术
在非接触芯片卡的制造中，通常从金属箔片上冲压出导电带。通过使细长箔片条形式的金属箔片具有重复布置的相同导电带图形，可以利用机器来粘附和键合集成电路。通常，在利用密封化合物覆盖芯片之前，通过使用键合线而形成触点。随后，由一件金属箔片条冲压出集成电路和周围的导电带图形(芯片载体)，并且***芯片卡的相应部分(比较DE19816066)。
从处理技术上考虑，希望在芯片仍然处在箔片上时可以对芯片的电子性能进行测试。某些测试可以在芯片通过由金属箔片形成的两个桥路(接地桥路)而保持就位的情况下顺利进行。但是对于某些测试，必须切断与金属箔片的所有电连接。不过，当包括两个桥路的所有连接都切断时，该芯片将不再保持就位。
发明内容
因此，本发明的任务是提供一些支承芯片载体的装置，以便在切断所有电连接的情况下能够进行电***的测试。
该任务通过权利要求1的技术特征而实现。为了在冲压步骤后使芯片载体保持就位，本发明提出用绝缘支承层覆盖芯片，所述层超过芯片延伸，并与周围的箔片条连接。优选是采用上述用于该目的的密封化合物，并采用作为液体的化合物，尤其是采用粘性可固化材料形式的化合物。而且，优选是在靠近芯片载体的金属箔片边缘处提供有锚固孔或底切口，这样，材料可以流入所述孔和底切口，从而增强稳定性。
也可选择，只利用绝缘材料的粘接效果。
随后，切断包括接地桥路的电连接一优选是通过冲压(清除冲压、冲压断开)，且芯片载体通过它与绝缘层的连接而保持就位。在该步骤之后，可以进行所希望的电***测试。
因此，本发明涉及一种固定芯片载体的方法，其中，由金属箔片冲压出导电带，再将该芯片粘附在所形成的导电带***上，并与键合线键合以及进行密封，其特征在于：具有芯片的芯片载体利用电绝缘层覆盖，优选是该层为密封化合物，这样，该层超过芯片载体延伸，从而当切断金属箔片和芯片载体之间的所有金属接触时，芯片载体通过该绝缘层在金属箔片上保持就位。
优选是，该绝缘层以可固化液体材料的形式通过浇铸和固化而施加。在金属箔片中提供有锚固孔，以便于液体材料的渗透。
合适的金属箔片和密封化合物为本领域专家所公知。
随后，通过附图介绍了本发明的一个可行实施例。附图中：
附图说明
图1表示了具有芯片载体的金属箔片的一部分；
图2是沿图1中的线A-A的剖视图；以及
图3表示了具有几个芯片载体的金属箔片条的一部分。
具体实施方式
图1表示了具有预先冲压出的导电带(1)的金属箔片，该导电带(1)在由阴影线表示的位置处被冲压切断。虚线(2)表示所施加的绝缘层的轮廓。芯片的轮廓由方形(4)表示。键合线未示出。虚线(3)表示当有底切口时该底切口的位置。在底侧边缘处的方形表示芯片的传送孔。
图2所示为沿线A-A的剖面，表示了芯片(4)(涂黑表示；键合线未在图中示出)以及密封化合物覆层(交叉剖面线)，该密封化合物覆层在冲压断开之前施加在图1的虚线(2)的内部。底切口表示成为在用单剖面线表示的金属箔片的左侧部分中的台阶。可以通过压印而在金属箔片上形成底切口。也可选择，可以提供有锚固孔，该锚固孔还可以在其底边缘处提供有底切口。该类型的锚固孔并没有在图1或图2中示出。
图3表示了整个箔片条和带的一部分，该箔片条和带具有重复布置的图1的布线图形。还在边缘处表示了带的方形传送孔。

Claims (6)

1.一种固定芯片载体的方法，其中，由金属箔片冲压出导电带，再将该芯片粘附在所形成的导电带***上，并与键合线键合以及进行密封，其特征在于：具有芯片的芯片载体利用电绝缘层覆盖，优选是该层为密封化合物，该层超过芯片载体延伸，这样，当切断金属箔片和芯片载体之间的所有金属接触时，芯片载体通过该绝缘层在金属箔片上保持就位。
2.根据权利要求1所述的方法，其特征在于：该绝缘层以可固化液体材料的形式通过浇铸和固化而施加。
3.根据权利要求1或2所述的方法，其特征在于：在金属箔片中提供有锚固孔，以便于液体材料的渗透。
4.根据权利要求1或2所述的方法，其特征在于：靠近芯片载体的金属箔片边缘有一个或几个底切口。
5.根据权利要求4所述的方法，其特征在于：该底切口通过压印而形成于金属箔片上。
6.根据权利要求3所述的方法，其特征在于：该锚固孔提供有底切口。
CN03101662A 2002-01-21 2003-01-13 固定芯片载体的方法 Pending CN1434497A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10202257.7 2002-01-21
DE10202257A DE10202257B4 (de) 2002-01-21 2002-01-21 Verfahren zum Fixieren von Chipträgern

Publications (1)

Publication Number Publication Date
CN1434497A true CN1434497A (zh) 2003-08-06

Family

ID=7712737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03101662A Pending CN1434497A (zh) 2002-01-21 2003-01-13 固定芯片载体的方法

Country Status (7)

Country Link
EP (1) EP1329952A3 (zh)
JP (1) JP2003218172A (zh)
KR (1) KR20030063103A (zh)
CN (1) CN1434497A (zh)
DE (1) DE10202257B4 (zh)
SG (1) SG111095A1 (zh)
TW (1) TWI223862B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102770958A (zh) * 2010-01-25 2012-11-07 贺利氏材料工艺有限责任两合公司 通过压铸件上的自由段对平坦度的改善
CN104254916A (zh) * 2012-02-29 2014-12-31 赫罗伊斯材料技术有限两合公司 具有增大的芯片岛状物的衬底

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971037B1 (ko) * 2008-09-26 2010-07-20 주식회사 더존뉴턴스 탁상용 달력

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5265670A (en) * 1975-11-27 1977-05-31 Mitsubishi Electric Corp Production of semiconductor device
JPS5381076A (en) * 1976-12-27 1978-07-18 Hitachi Ltd Lroduction of resin seal semiconductor device
JPS5478087A (en) * 1977-12-05 1979-06-21 Toshiba Corp Manufacture of semiconductor
JPS6362366A (ja) * 1986-09-03 1988-03-18 Matsushita Electronics Corp リ−ドフレ−ム
JP2617218B2 (ja) * 1989-02-06 1997-06-04 ローム株式会社 半導体部品の製造方法及びその製造方法に使用するリードフレーム
JP2672924B2 (ja) * 1992-07-30 1997-11-05 三菱電機株式会社 非接触ｉｃカードとその製造方法及びテスト方法
JP3157947B2 (ja) * 1993-03-26 2001-04-23 株式会社東芝 半導体装置及びその製造方法
DE19703058C1 (de) * 1996-12-20 1998-06-10 Siemens Ag In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehenen Chipkarten
DE19800646C2 (de) * 1998-01-09 2000-05-04 Siemens Ag Trägerelement für einen Halbleiterchip
DE19816066A1 (de) 1998-04-09 1999-10-14 Philips Patentverwaltung Folie als Träger von integrierten Schaltungen
DE19922473A1 (de) * 1999-05-19 2000-11-30 Giesecke & Devrient Gmbh Chipträgermodul
DE10038120A1 (de) * 2000-08-04 2001-10-18 Infineon Technologies Ag Systemträger zum Verpacken von Halbleiterchips zu elektronischen Bauteilen und Verfahren zur Herstellung von Systemträgern und elektronischen Bauteilen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102770958A (zh) * 2010-01-25 2012-11-07 贺利氏材料工艺有限责任两合公司 通过压铸件上的自由段对平坦度的改善
CN104254916A (zh) * 2012-02-29 2014-12-31 赫罗伊斯材料技术有限两合公司 具有增大的芯片岛状物的衬底

Also Published As

Publication number Publication date
EP1329952A2 (de) 2003-07-23
SG111095A1 (en) 2005-05-30
TW200305243A (en) 2003-10-16
DE10202257A1 (de) 2003-08-07
TWI223862B (en) 2004-11-11
DE10202257B4 (de) 2005-12-01
KR20030063103A (ko) 2003-07-28
JP2003218172A (ja) 2003-07-31
EP1329952A3 (de) 2009-03-04

Similar Documents

Publication Publication Date Title
AU727105B2 (en) Assembly consisting of a substrate for power components and a cooling element and method for the production thereof
CN104517913B (zh) 半导体装置及其制造方法
CN101253627B (zh) 电路装置及其制造方法
CN100536127C (zh) 电路装置
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
JP2015517745A5 (zh)
EP1612867A3 (en) Semiconductor Package and Method for Manufacturing the same
KR20070051697A (ko) 스마트 카드 몸체, 스마트 카드 및 이들의 제조 방법
CN103493610A (zh) 刚性柔性基板及其制造方法
CA2370878C (en) Chip carrier for a chip module and method of manufacturing the chip module
WO2000004584A3 (de) Halbleiterbauelement im chip-format und verfahren zu seiner herstellung
KR100574725B1 (ko) 혼성 집적 회로 장치의 제조 방법
EP0942392A3 (en) Chip card
US20070102190A1 (en) Circuit device and method of manufacturing the same
KR100705516B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
CN103219314B (zh) 电子器件以及用于制造电子器件的方法
CN107079583B (zh) 用于在污染的介质中使用的变速器控制模块、用于在这种变速器控制模块中使用的tcu组件和用于制造这种变速器控制模块的方法
US20110074005A1 (en) Semiconductor device, method for fabricating a semiconductor device and lead frame, comprising a bent contact section
CN100413029C (zh) 电路装置的制造方法
CN1071493C (zh) 一种tab带和使用该tab带的半导体器件
CN1434497A (zh) 固定芯片载体的方法
CA2524673C (en) Method for mounting an electronic component on a substrate
TW543173B (en) Lead frame, semiconductor device using the same and method of producing the semiconductor device
CN205319149U (zh) 半导体封装体
US7148564B2 (en) Dual-sided substrate integrated circuit package including a leadframe having leads with increased thickness

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication