JP2617218B2 - 半導体部品の製造方法及びその製造方法に使用するリードフレーム - Google Patents
半導体部品の製造方法及びその製造方法に使用するリードフレームInfo
- Publication number
- JP2617218B2 JP2617218B2 JP1027223A JP2722389A JP2617218B2 JP 2617218 B2 JP2617218 B2 JP 2617218B2 JP 1027223 A JP1027223 A JP 1027223A JP 2722389 A JP2722389 A JP 2722389A JP 2617218 B2 JP2617218 B2 JP 2617218B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- frame
- semiconductor chip
- external terminal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップの部分を、合成樹脂のモール
ド部にて、前記半導体チップに対する複数本の外部端子
が、突出するようにパッケージした形式の半導体部品を
製造する方法、及びその製造方法に使用するリードフレ
ームに関するものである。
ド部にて、前記半導体チップに対する複数本の外部端子
が、突出するようにパッケージした形式の半導体部品を
製造する方法、及びその製造方法に使用するリードフレ
ームに関するものである。
一般に、この形式の半導体装置は、フープ状リードフ
レームの左右両端縁における両フレーム枠の各々から内
向きに突出した複数本の外部端子のうち少なくとも一つ
の外部端子に対して半導体チップをダイボンデイングす
る工程、前記半導体チップと他の外部端子との間をワイ
ヤ等にて接続する工程、前記半導体チップの部分をパッ
ケージするための合成樹脂製モールド部を形成する工
程、次いで、前記半導体チップの性能を検査する工程、
及び前記各外部端子を所定の形状にフォーミング加工す
る工程等の各種の工程を経て製造される。
レームの左右両端縁における両フレーム枠の各々から内
向きに突出した複数本の外部端子のうち少なくとも一つ
の外部端子に対して半導体チップをダイボンデイングす
る工程、前記半導体チップと他の外部端子との間をワイ
ヤ等にて接続する工程、前記半導体チップの部分をパッ
ケージするための合成樹脂製モールド部を形成する工
程、次いで、前記半導体チップの性能を検査する工程、
及び前記各外部端子を所定の形状にフォーミング加工す
る工程等の各種の工程を経て製造される。
そして、前記検査工程は、各外部端子のうち任意の外
部端子に給電し、他の外部端子から所定の出力が得られ
か否かを測定することによって行うものであるから、こ
の検査に際しては、各外部端子の相互間が、リードフレ
ームを介して電気的に導通しない状態にしなければなら
ない。
部端子に給電し、他の外部端子から所定の出力が得られ
か否かを測定することによって行うものであるから、こ
の検査に際しては、各外部端子の相互間が、リードフレ
ームを介して電気的に導通しない状態にしなければなら
ない。
そこで、従来は、前記モールド部を成形する工程が終
わった段階で半導体部品をリードフレームから切り放
し、この切り放した半導体部品を、検査装置に供給して
性能を検査する工程、及びフォーミング加工する工程等
と云ったその後における各種工程に移行するようにして
いる。
わった段階で半導体部品をリードフレームから切り放
し、この切り放した半導体部品を、検査装置に供給して
性能を検査する工程、及びフォーミング加工する工程等
と云ったその後における各種工程に移行するようにして
いる。
しかし、このように、半導体部品を、モールド部の成
形工程が終わった段階でリードフレームから切り放すこ
とは、この後における検査工程、及びフォーミング加工
工程等の各種工程への移行に際して、リードフレームか
ら切り放した半導体部品を、一個ずつ別々に取扱・搬送
するようにしなければならないから、これに多大の手数
を必要とするばかりか、非能率的で、コストが大幅にア
ップするのであり、しかも、前記一個ずつ別々の取扱・
搬送に際して、各外部端子を変形することが多発すると
云う不具合があった。
形工程が終わった段階でリードフレームから切り放すこ
とは、この後における検査工程、及びフォーミング加工
工程等の各種工程への移行に際して、リードフレームか
ら切り放した半導体部品を、一個ずつ別々に取扱・搬送
するようにしなければならないから、これに多大の手数
を必要とするばかりか、非能率的で、コストが大幅にア
ップするのであり、しかも、前記一個ずつ別々の取扱・
搬送に際して、各外部端子を変形することが多発すると
云う不具合があった。
本発明は、これらの不具合を解消した製造方法、その
製造方法に使用するリードフレームを提供するものであ
る。
製造方法に使用するリードフレームを提供するものであ
る。
この目的を達成するため請求項１の方法は、フープ状
リードフレームの左右両端縁における両フレーム枠の各
々から内向きに突出した複数本の外部端子のうち少なく
とも一つの外部端子に対して半導体チップをダイボンデ
イングする工程と、前記半導体チップと他の外部端子と
の間を接続する工程と、前記半導体チップの部分をパッ
ケージするための合成樹脂製モールド部を形成する工程
とから成る半導体部品の製造方法において、前記リード
フレームにおけるフレーム枠、或いは、両フレーム枠の
相互間を連結するセクションバーに、前記外部端子に非
接続の状態で突出する支持用バーを一体的に造形する一
方、前記モールド部の成形工程に際して、前記支持用バ
ーにおける先端をモールド部内に埋め込むようにして成
形し、次いで、前記各外部端子を、リードフレームより
切断して、半導体チップの性能検査及び各外部端子のフ
ォーミング加工を行ったのち、前記支持用バーを切断す
ることにした。
リードフレームの左右両端縁における両フレーム枠の各
々から内向きに突出した複数本の外部端子のうち少なく
とも一つの外部端子に対して半導体チップをダイボンデ
イングする工程と、前記半導体チップと他の外部端子と
の間を接続する工程と、前記半導体チップの部分をパッ
ケージするための合成樹脂製モールド部を形成する工程
とから成る半導体部品の製造方法において、前記リード
フレームにおけるフレーム枠、或いは、両フレーム枠の
相互間を連結するセクションバーに、前記外部端子に非
接続の状態で突出する支持用バーを一体的に造形する一
方、前記モールド部の成形工程に際して、前記支持用バ
ーにおける先端をモールド部内に埋め込むようにして成
形し、次いで、前記各外部端子を、リードフレームより
切断して、半導体チップの性能検査及び各外部端子のフ
ォーミング加工を行ったのち、前記支持用バーを切断す
ることにした。
また、請求項２のリードフレームは、左右両端縁にお
ける両フレーム枠を、セクションバーにて互いに連結
し、前記両フレーム枠に複数本の外部端子を内向きに造
形して成るリードフレームにおいて、前記フレーム枠、
或いは、前記セクションバーに、前記外部端子に非接続
の状態で突出する支持用バーを一体的に造形する構成に
した。
ける両フレーム枠を、セクションバーにて互いに連結
し、前記両フレーム枠に複数本の外部端子を内向きに造
形して成るリードフレームにおいて、前記フレーム枠、
或いは、前記セクションバーに、前記外部端子に非接続
の状態で突出する支持用バーを一体的に造形する構成に
した。
本発明は、前記のように、リードフレームにおけるフ
レーム枠、或いは、両フレーム枠の相互間を連結するセ
クションバーに、前記外部端子に非接続の状態で突出す
る支持用バーを一体的に造形し、モールド部の成形工程
に際して、前記支持用バーにおける先端をモールド部内
に埋め込むようにして成形するものであるから、各外部
端子の総てを、リードフレームより切断したあとにおい
ても、前記モールド部の成形後における半導体部品を、
リードフレームに対し、前記支持用バーを介して取付け
たままの状態に保持することができる。
レーム枠、或いは、両フレーム枠の相互間を連結するセ
クションバーに、前記外部端子に非接続の状態で突出す
る支持用バーを一体的に造形し、モールド部の成形工程
に際して、前記支持用バーにおける先端をモールド部内
に埋め込むようにして成形するものであるから、各外部
端子の総てを、リードフレームより切断したあとにおい
ても、前記モールド部の成形後における半導体部品を、
リードフレームに対し、前記支持用バーを介して取付け
たままの状態に保持することができる。
従って、本発明によると、半導体部品の製造に際し
て、その半導体チップに対する性能検査、及び各外部端
子に対するフォーミング加工等の各種工程を、リードフ
レームに取付けた状態で行うことができ、換言すると、
モールド部成形後の半導体部品を、リードフレームに取
付けた状態で、その後における検査工程、及びフォーミ
ング加工工程等の各種の工程に移送することが、至極簡
単に、且つ、迅速に行うことができるから、製造コスト
を大幅に低減することができると共に、各外部端子に、
変形が発生することを確実に低減できる効果を有する。
て、その半導体チップに対する性能検査、及び各外部端
子に対するフォーミング加工等の各種工程を、リードフ
レームに取付けた状態で行うことができ、換言すると、
モールド部成形後の半導体部品を、リードフレームに取
付けた状態で、その後における検査工程、及びフォーミ
ング加工工程等の各種の工程に移送することが、至極簡
単に、且つ、迅速に行うことができるから、製造コスト
を大幅に低減することができると共に、各外部端子に、
変形が発生することを確実に低減できる効果を有する。
また、リードフレームには、当該リードフレームを金
属素材板から打ち抜くときにおいて、前記支持用バーを
形成するだけで良いから、リードフレームの大幅な価格
のアップを招来することがないのである。
属素材板から打ち抜くときにおいて、前記支持用バーを
形成するだけで良いから、リードフレームの大幅な価格
のアップを招来することがないのである。
以下、本発明の実施例を、半導体部品として三本の外
部端子を備えたトランジスタを製造することに適用した
場合の図面について説明する。
部端子を備えたトランジスタを製造することに適用した
場合の図面について説明する。
第１図において、符号１は、薄金属板製にてフープ状
に構成したリードフレームを示し、該リードフレーム１
は、その左右両端縁における両フレーム枠2,3と、該両
フレーム枠2,3の相互間を長手方向に沿って適宜ピッチ
Ｐの間隔で一体的に連結するセクションバー４とによっ
て構成され、前記両フレーム枠2,3のうち一方のフレー
ム枠２には、前記各セクションバー４間の部位にベース
用外部端子５が内向きに一体的に造形され、また、他方
のフレーム枠３には、前記各セクションバー４間の部位
にエミッタ用外部端子６とコレクタ用外部端子７とが一
体的に造形されている。
に構成したリードフレームを示し、該リードフレーム１
は、その左右両端縁における両フレーム枠2,3と、該両
フレーム枠2,3の相互間を長手方向に沿って適宜ピッチ
Ｐの間隔で一体的に連結するセクションバー４とによっ
て構成され、前記両フレーム枠2,3のうち一方のフレー
ム枠２には、前記各セクションバー４間の部位にベース
用外部端子５が内向きに一体的に造形され、また、他方
のフレーム枠３には、前記各セクションバー４間の部位
にエミッタ用外部端子６とコレクタ用外部端子７とが一
体的に造形されている。
そして、前記リードフレーム１における各セクション
バー４の左右両側面には、適宜幅寸法の支持用バー8,9
を、前記エミッタ用外部端子６及びコレクタ用外部端子
７に向ってこれらに非接続の状態で突出するように一体
的に造形する。
バー４の左右両側面には、適宜幅寸法の支持用バー8,9
を、前記エミッタ用外部端子６及びコレクタ用外部端子
７に向ってこれらに非接続の状態で突出するように一体
的に造形する。
前記リードフレーム１を、その長手方向に沿う矢印の
方向に、前記ピッチＰの間隔で間欠的に移送する途次に
おいて、先づ、第２図に示すように、各ベース用外部端
子５の先端に、半導体チップ10をダイボンデイングした
のち、該半導体チップ10と、前記エミッタ用外部端子６
の先端、及びコレクタ用外部端子７の先端との間を、金
線11,12等により接続する。
方向に、前記ピッチＰの間隔で間欠的に移送する途次に
おいて、先づ、第２図に示すように、各ベース用外部端
子５の先端に、半導体チップ10をダイボンデイングした
のち、該半導体チップ10と、前記エミッタ用外部端子６
の先端、及びコレクタ用外部端子７の先端との間を、金
線11,12等により接続する。
次いで、前記リードフレーム１を、第３図に示すよう
に、成形装置Ａに送り込み、各半導体チップ10の部分
に、当該部分をパッケージするための熱硬化性合成樹脂
製のモールド部13を成形することによって、トランジス
タ14を構成する。
に、成形装置Ａに送り込み、各半導体チップ10の部分
に、当該部分をパッケージするための熱硬化性合成樹脂
製のモールド部13を成形することによって、トランジス
タ14を構成する。
この場合において、前記各トランジスタ14におけるモ
ールド部13は、当該モールド部13内に、前記両支持用バ
ー8,9の先端を埋め込むようにして成形する。
ールド部13は、当該モールド部13内に、前記両支持用バ
ー8,9の先端を埋め込むようにして成形する。
次に、各トランジスタ14における前記各外部端子5,6,
7と、リードフレーム１における両フレーム枠2,3との接
続部を、第５図に示すように、パンチＢにて打ち抜く等
することにより、各外部端子5,6,7を、リードフレーム
１より切断する。
7と、リードフレーム１における両フレーム枠2,3との接
続部を、第５図に示すように、パンチＢにて打ち抜く等
することにより、各外部端子5,6,7を、リードフレーム
１より切断する。
このとき、各トランジスタ14におけるモールド部13内
には、リードフレーム１におけるセクションバー４から
突出した両支持用バー8,9の先端が埋め込まれているか
ら、各トランジスタ14における各外部端子5,6,7をリー
ドフレーム１より切断しても、当該各トランジスタ14
は、リードフレーム１から外れ落ちることがなく、リー
ドフレーム１に取付いたままの状態で移送される。
には、リードフレーム１におけるセクションバー４から
突出した両支持用バー8,9の先端が埋め込まれているか
ら、各トランジスタ14における各外部端子5,6,7をリー
ドフレーム１より切断しても、当該各トランジスタ14
は、リードフレーム１から外れ落ちることがなく、リー
ドフレーム１に取付いたままの状態で移送される。
これが終わると、前記各トランジスタ14に対する性能
検査、及び各外部端子5,6,7に対するフォーミング加工
等の各種の工程を、当該各トランジスタ14をリードフレ
ーム１に取付けた状態で行ったのち、両支持用バー8,9
を、第６図に示すように、パンチＣによる打抜き等にて
切断することにより、各トランジスタ14を、リードフレ
ーム１から切り放すのである。
検査、及び各外部端子5,6,7に対するフォーミング加工
等の各種の工程を、当該各トランジスタ14をリードフレ
ーム１に取付けた状態で行ったのち、両支持用バー8,9
を、第６図に示すように、パンチＣによる打抜き等にて
切断することにより、各トランジスタ14を、リードフレ
ーム１から切り放すのである。
なお、前記両支持用バー8,9のうちいずれか一方にお
ける支持用バー８を、第７図に示すように、二本等の複
数本に構成したり（勿論、一方の支持用バー８を、二本
等の複数本に構成することに代えて、他方の支持用バー
９を、二本等の複数本に構成したり、両支持用バー8,9
の両方を、二本等の複数本に構成しても良い）、又は、
この支持用バー8,9のうちいずれか一方又は両方を、広
幅に構成したりしても良いのであり、このように両支持
用バー8,9のうちいずれか一方又は両方を、二本にする
か、又は広幅にした場合には、トランジスタ14が、リー
ドフレーム１に対して捻れ変位することを防止すること
ができる。また、前記支持用バーは、前記実施例のよう
に、セクションバー４に設けることに代えて、第８図に
示すように、リードフレーム１における両フレーム枠2,
3から一体的に突出した支持用バー8a,9aに構成しても良
いのである。
ける支持用バー８を、第７図に示すように、二本等の複
数本に構成したり（勿論、一方の支持用バー８を、二本
等の複数本に構成することに代えて、他方の支持用バー
９を、二本等の複数本に構成したり、両支持用バー8,9
の両方を、二本等の複数本に構成しても良い）、又は、
この支持用バー8,9のうちいずれか一方又は両方を、広
幅に構成したりしても良いのであり、このように両支持
用バー8,9のうちいずれか一方又は両方を、二本にする
か、又は広幅にした場合には、トランジスタ14が、リー
ドフレーム１に対して捻れ変位することを防止すること
ができる。また、前記支持用バーは、前記実施例のよう
に、セクションバー４に設けることに代えて、第８図に
示すように、リードフレーム１における両フレーム枠2,
3から一体的に突出した支持用バー8a,9aに構成しても良
いのである。
更にまた、前記実施例は、三本の外部端子を備えたト
ランジスタに適用した場合を示したが、本発明は、これ
に限らず、五本又は六本の外部端子を備えたトランジス
タ等の他の電子部品に対しても適用できることは云うま
でもない。
ランジスタに適用した場合を示したが、本発明は、これ
に限らず、五本又は六本の外部端子を備えたトランジス
タ等の他の電子部品に対しても適用できることは云うま
でもない。
図面は本発明の実施例を示し、第１図はリードフレーム
の平面図、第２図は半導体チップをダイボンデイングし
たときの平面図、第３図はモールド部を成形したときの
平面図、第４図は第３図のIV−IV視断面図、第５図は各
外部端子を切断したときの平面図、第６図はトランジス
タをリードフレームから切り放すときの平面図、第７図
及び第８図は支持用バーの変形例を示す平面図である。 １……リードフレーム、2,3……フレーム枠、４……セ
クションバー、5,6,7……外部端子、8,9、8a,9a……支
持用バー、10……半導体チップ、11,12……金線、13…
…モールド部、14……トランジスタ。
の平面図、第２図は半導体チップをダイボンデイングし
たときの平面図、第３図はモールド部を成形したときの
平面図、第４図は第３図のIV−IV視断面図、第５図は各
外部端子を切断したときの平面図、第６図はトランジス
タをリードフレームから切り放すときの平面図、第７図
及び第８図は支持用バーの変形例を示す平面図である。 １……リードフレーム、2,3……フレーム枠、４……セ
クションバー、5,6,7……外部端子、8,9、8a,9a……支
持用バー、10……半導体チップ、11,12……金線、13…
…モールド部、14……トランジスタ。
Claims (2)
- 【請求項１】フープ状リードフレームの左右両端縁にお
ける両フレーム枠の各々から内向きに突出した複数本の
外部端子のうち少なくとも一つの外部端子に対して半導
体チップをダイボンデイングする工程と、前記半導体チ
ップと他の外部端子との間を接続する工程と、前記半導
体チップの部分をパッケージするための合成樹脂製モー
ルド部を成形する工程とから成る半導体部品の製造方法
において、前記リードフレームにおけるフレーム枠、或
いは、両フレーム枠の相互間を連結するセクションバー
に、前記外部端子に非接続の状態で突出する支持用バー
を一体的に造形する一方、前記モールド部の成形工程に
際して、前記支持用バーにおける先端をモールド部内に
埋め込むようにして成形し、次いで、前記各外部端子
を、リードフレームより切断して、半導体チップの性能
検査及び各外部端子のフォーミング加工を行ったのち、
前記支持用バーを切断することを特徴とする半導体部品
の製造方法。 - 【請求項２】左右両端縁における両フレーム枠を、セク
ションバーにて互いに連結し、前記両フレーム枠に複数
本の外部端子を内向きに造形して成るリードフレームに
おいて、前記フレーム枠、或いは、前記セクションバー
に、前記外部端子に非接続の状態で突出する支持用バー
を一体的に造形したことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1027223A JP2617218B2 (ja) | 1989-02-06 | 1989-02-06 | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1027223A JP2617218B2 (ja) | 1989-02-06 | 1989-02-06 | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206153A JPH02206153A (ja) | 1990-08-15 |
| JP2617218B2 true JP2617218B2 (ja) | 1997-06-04 |
Family
ID=12215099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1027223A Expired - Lifetime JP2617218B2 (ja) | 1989-02-06 | 1989-02-06 | 半導体部品の製造方法及びその製造方法に使用するリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2617218B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10202257B4 (de) | 2002-01-21 | 2005-12-01 | W.C. Heraeus Gmbh | Verfahren zum Fixieren von Chipträgern |
| US20080265248A1 (en) * | 2007-04-27 | 2008-10-30 | Microchip Technology Incorporated | Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like |
| JP2012028699A (ja) * | 2010-07-27 | 2012-02-09 | Panasonic Corp | 半導体装置、リードフレーム集合体及びその製造方法 |
| JP6728998B2 (ja) * | 2015-06-09 | 2020-07-22 | 日亜化学工業株式会社 | 発光装置の製造方法及び発光装置 |
| CN106848166B (zh) * | 2015-12-07 | 2024-03-08 | 泰科电子(上海)有限公司 | 电池模组的引线框架组件及电池模组 |
| JP6172253B2 (ja) * | 2015-12-17 | 2017-08-02 | 大日本印刷株式会社 | リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置 |
| JP6354809B2 (ja) * | 2016-08-16 | 2018-07-11 | 日亜化学工業株式会社 | 発光装置の製造方法及び複合基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690544A (en) * | 1979-12-22 | 1981-07-22 | Fujitsu Ltd | Production of semiconductor device |
| JPS59103361A (ja) * | 1983-09-21 | 1984-06-14 | Hitachi Ltd | 樹脂封止型半導体装置用リ−ドフレ−ム |
| JPS605549A (ja) * | 1983-06-24 | 1985-01-12 | Toshiba Corp | 樹脂封止型半導体装置の製造方法 |
-
1989
- 1989-02-06 JP JP1027223A patent/JP2617218B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690544A (en) * | 1979-12-22 | 1981-07-22 | Fujitsu Ltd | Production of semiconductor device |
| JPS605549A (ja) * | 1983-06-24 | 1985-01-12 | Toshiba Corp | 樹脂封止型半導体装置の製造方法 |
| JPS59103361A (ja) * | 1983-09-21 | 1984-06-14 | Hitachi Ltd | 樹脂封止型半導体装置用リ−ドフレ−ム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02206153A (ja) | 1990-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2617218B2 (ja) | 半導体部品の製造方法及びその製造方法に使用するリードフレーム | |
| US6303983B1 (en) | Apparatus for manufacturing resin-encapsulated semiconductor devices | |
| US5920113A (en) | Leadframe structure having moveable sub-frame | |
| US5452635A (en) | Apparatus for integrated circuit lead-frame punching | |
| JP2617218C (ja) | ||
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH06283627A (ja) | 半導体装置及びその製造方法 | |
| JP2713510B2 (ja) | 電子部品の製造方法 | |
| US20230411265A1 (en) | Split semiconductor package | |
| JPS6050347B2 (ja) | シングルインライン半導体装置用リ−ドフレ−ム | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| KR0170022B1 (ko) | 반도체 패키지용 리드프레임의 구조 | |
| JPH08250640A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2708343B2 (ja) | 半導体装置の製造方法およびリードフレーム | |
| JP2737356B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JPS6318652A (ja) | 半導体装置の製造方法 | |
| US20050230803A1 (en) | Leadframe packaging structure and the method of manufacturing the same | |
| JPH0312956A (ja) | Ｓｏｐ型リードフレーム | |
| JPH02230760A (ja) | 半導体部品の製造方法 | |
| JPS63306647A (ja) | 電子部品の製造方法 | |
| JPH0525739U (ja) | リードフレーム | |
| JPH0464256A (ja) | 半導体装置の製造方法 | |
| JPH04263459A (ja) | 半導体装置の製造方法 | |
| JPH0228963A (ja) | 半導体の切断整形金型 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |