KR20030057470A - 고속 동작 반도체 메모리 장치 및 그의 사용 및 설계 방법 - Google Patents
고속 동작 반도체 메모리 장치 및 그의 사용 및 설계 방법 Download PDFInfo
- Publication number
- KR20030057470A KR20030057470A KR1020020085288A KR20020085288A KR20030057470A KR 20030057470 A KR20030057470 A KR 20030057470A KR 1020020085288 A KR1020020085288 A KR 1020020085288A KR 20020085288 A KR20020085288 A KR 20020085288A KR 20030057470 A KR20030057470 A KR 20030057470A
- Authority
- KR
- South Korea
- Prior art keywords
- command
- bank
- pair
- interval
- common
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Abstract
Description
Claims (35)
- 복수의 뱅크들을 포함하는 반도체 메모리 장치를 사용하는 방법에 있어서,서로 상이한 제1 및 제2 명령 간격 명세들(command interval specifications)을 정의하는 단계로서, 상기 제1 명령 간격 명세들은 동일한 뱅크에 대해 발행(issue)되는 선행 명령과 후속 명령 간의 관계로서 정의되고, 상기 제2 명령 간격 명세들은 상이한 뱅크들 각각에 대해 발행되는 선행 명령 및 후속 명령 간의 관계로서 각각 정의되는 상기 제1 및 제2 명령 간격 명세들을 정의하는 단계; 및상기 제1 및 제2 명령 간격 명세들에 기초하여 반도체 메모리 장치를 동작시키는 단계를 포함하는, 반도체 메모리 장치의 사용 방법.
- 제1항에 있어서, 상기 제1 및 제2 명령 간격 명세들은, 제2 명령 간격 명세에 정의된 시간 간격이 선행 명령과 후속 명령의 미리 정해진 조합을 위해 제1 명령 간격 명세에 정의된 다른 시간 간격보다 단축될 수 있도록 정의되고, 상기 선행 명령은 충전이 수반되는, 반도체 메모리 장치의 사용 방법.
- 제2항에 있어서, 상기 미리 정해진 조합은 상기 선행 명령으로서 기입 명령(write command) 및 상기 후속 명령으로서 판독 명령(read command)으로 이루어지는, 반도체 메모리 장치의 사용 방법.
- 제2항에 있어서, 상기 미리 정해진 조합은 상기 선행 명령으로서 판독 명령 및 상기 후속 명령으로서 기입 명령으로 이루어지는, 반도체 메모리 장치의 사용 방법.
- 제2항에 있어서,뱅크들의 쌍들을 뱅크 쌍들로서 미리 정의하는 단계; 및"뱅크"라는 용어를 "뱅크 쌍"이라는 용어로 대체함으로써, 상기 제1 및 제2 명령 간격 명세들을 상기 뱅크 쌍들에 적용시키는 단계를 더 포함하는, 반도체 메모리 장치의 사용 방법.
- 청구항 제 5 항에서 청구된 사용 방법에 기초하여 반도체 장치를 설계하는 방법에 있어서,복수의 메모리 셀 어레이들을 배열하는 단계;각각의 상기 메모리 셀 어레이들을 상기 뱅크 쌍들 중의 하나에 대응하는 한 쌍의 메모리 평면들로 개념적으로 분할하는 단계; 및상기 메모리 평면들의 쌍이 각각의 공통 I/O 라인을 공유하도록, 상기 메모리 셀 어레이들에 대응하게 공통 I/O 라인들을 각각 구성하는 단계를 포함하는, 반도체 메모리 장치의 설계 방법.
- 제6항에 있어서, 상기 메모리 평면들의 쌍이 판독 증폭기, 기입 증폭기 및 충전 회로의 각각의 세트를 공유하도록 판독 증폭기, 기입 증폭기 및 충전 회로의 세트를 상기 공통 I/O 라인들 각각과 결합시키는 단계를 더 포함하는, 반도체 메모리 장치의 설계 방법.
- 청구항 제 5 항에 청구된 사용 방법에 기초하여 반도체 장치를 설계하는 방법에 있어서,상기 뱅크들 중의 하나에 대응하는 복수의 메모리 셀 어레이들을 배열하는 단계;상기 메모리 셀 어레이들 각각에 대응하게 공통 I/O 라인들을 각각 구성하는 단계; 및상기 메모리 셀 어레이들의 쌍이 판독 증폭기, 기입 증폭기 및 충전 회로의 각각의 세트를 공유하도록, 상기 뱅크 쌍들 중의 하나에 대응하는 메모리 셀 어레이들의 쌍에 대응하는 공통 I/O 라인들의 쌍과 판독 증폭기, 기입 증폭기 및 충전 회로의 세트를 결합시키는 단계를 포함하는, 반도체 메모리 장치의 설계 방법.
- 복수의 뱅크들 및 컬럼-관련 회로들의 복수의 세트들을 포함하는 반도체 메모리 장치에 있어서,상기 뱅크들의 쌍들은 뱅크 쌍들로서 정의되고; 상기 뱅크 쌍들 중의 하나는 컬럼-관련 회로들의 각각의 세트들을 공유하는, 반도체 메모리 장치.
- 제9항에 있어서, 상기 제1 및 제2 명령 간격 명세들은 서로 상이한 것으로 정의되고, 상기 제1 명령 간격 명세들은 동일한 뱅크 쌍에 대해 발행되는 선행 명령과 후속 명령 간의 관계로서 정의되고, 상기 제2 명령 간격 명세들은 상이한 뱅크 쌍들에 대해 발행된 선행 명령과 후속 명령 간의 관계로서 각각 정의되어서, 상기 뱅크들 각각이 상기 제1 및 제2 명령 간격 명세들에 기초하여 동작되는, 반도체 메모리 장치.
- 제10항에 있어서, 복수의 메모리 셀 어레이들 및 복수의 공통 I/O 라인들을 포함하고,상기 각각의 메모리 셀 어레이들은 상기 뱅크들 각각이 구현되는 메모리 평면들의 쌍을 포함함으로써, 상기 뱅크 쌍이 상기 메모리 셀 어레이들 중의 하나에 대응하고;상기 공통 I/O 라인들은 상기 메모리 셀 어레이들에 각각 대응하고;상기 컬럼-관련 회로들의 세트들 각각은 각각의 뱅크 쌍에 의해 공유되도록 상기 공통 I/O 라인들 중 대응하는 하나에 결합되는, 반도체 메모리 장치.
- 제10항에 있어서, 복수의 메모리 셀 어레이들 및 복수의 공통 I/O 라인들을 포함하고,상기 뱅크들 각각은 상기 메모리 셀 어레이들 중 하나 상에 구현되고;상기 공통 I/O 라인들은 상기 메모리 셀 어레이들에 각각 대응하고;상기 각각의 컬럼-관련 회로들의 세트들은 대응하는 뱅크 쌍에 의해 공유되도록 상기 뱅크 쌍들 중의 하나에 대응하는 공통 I/O 라인들의 쌍에 결합되는, 반도체 메모리 장치.
- 제9항에 있어서, 상기 각각의 컬럼-관련 회로들의 세트들은 판독 증폭기, 기입 증폭기 및 충전 회로를 포함하는, 반도체 메모리 장치.
- 반도체 메모리 장치에 있어서,행들 및 열들로 조직화되는 저장 셀들의 복수의 메모리 셀 어레이들로서, 상기 각각의 메모리 셀 어레이들은 한 쌍의 뱅크들을 포함하는 뱅크 쌍에 대응하는 한 쌍의 메모리 평면들을 포함하는, 상기 복수의 메모리 셀 어레이들;상기 메모리 셀 어레이들에 대응하여 배열되는 복수의 센스 증폭기들; 및메모리 셀 어레이들 각각의 메모리 평면들의 쌍이 상기 공통 I/O 라인들 중의 대응하는 하나를 공유하도록, 상기 센스 증폭기들에 결합된 복수의 공통 I/O 라인들을 포함하는, 반도체 메모리 장치.
- 제14항에 있어서, 뱅크 쌍들 중의 특정한 하나에 속하는 하나의 뱅크는, 상기 하나의 뱅크에 대해 발행된 명령중 선행 명령이 특정 뱅크 쌍에 속하는 다른 뱅크에 대해 발행되는 경우, 제1 명령 간격 명세에 대해 동작하고, 상기 하나의 뱅크에 대해 발행된 명령 중의 선행 명령이 상기 특정 뱅크 쌍에 속하지 않는 다른 뱅크들에 대해 발행되는 경우, 제2 명령 간격 명세에 대해 동작하며, 상기 제1 및 제2 명령 간격 명세들은 서로 상이한, 반도체 메모리 장치.
- 제15항에 있어서, 상기 제2 명령 간격 명세는 기입 명령으로부터 판독 명령에 이르는 제1 시간 간격을 포함하고, 제1 명령 간격 명세는 기입 명령으로부터 판독 명령에 이르고 상기 제1 시간 간격보다 더 긴 제2 시간 간격을 포함하는, 반도체 메모리 장치.
- 제16항에 있어서, 상기 제2 명령 간격 명세는 판독 명령에서 기입 명령에 이르는 제3 시간 간격을 더 포함하고, 상기 제1 명령 간격 명세는 판독 명령에서 기입 명령에 이르고 상기 제3 시간 간격보다 더 긴 제4 시간 간격을 더 포함하는, 반도체 메모리 장치.
- 제17항에 있어서,상기 공통 I/O 라인들에 각각 결합된 복수의 판독 증폭기들;상기 공통 I/O 라인들에 각각 결합된 복수의 기입 증폭기들; 및상기 공통 I/O 라인들에 각각 결합된 복수의 충전 회로들을 더 포함하는, 반도체 메모리 장치.
- 반도체 메모리 장치에 있어서,행들 및 열들로 조직화되는 저장 셀들 중 복수의 메모리 셀 어레이들로서, 상기 메모리 셀 어레이들 쌍들은 뱅크 쌍들에 각각 대응하고, 상기 각각의 뱅크 쌍들은 한 쌍의 뱅크들을 포함하는, 상기 복수의 메모리 셀 어레이들;상기 메모리 셀 어레이들에 대응하게 배열되는 복수의 센스 증폭기들;상기 센스 증폭기들에 결합된 복수의 공통 I/O 라인들;상기 공통 I/O 라인들의 쌍에 각각 결합된 복수의 판독 증폭기들;상기 공통 I/O 라인들의 쌍에 각각 결합된 복수의 기입 증폭기들; 및각각 상기 공통 I/O 라인들의 쌍에 각각 결합된 복수의 충전회로들로써, 상기 뱅크 쌍에 대응하는 상기 메모리 셀 어레이들의 쌍이 상기 판독 증폭기, 상기 기입 증폭기 및 상기 충전 회로 중의 대응하는 하나의 세트를 공유하기 위한 상기 복수의 충전회로들을 포함하는, 반도체 메모리 장치.
- 제19항에 있어서, 상기 뱅크 쌍들 중의 특정한 하나에 속하는 하나의 뱅크는, 상기 하나의 뱅크에 대해 발행된 명령 중의 선행 명령이 특정 뱅크 쌍에 속하는 다른 뱅크에 대해 발행되는 경우, 제1 명령 간격 명세상에 동작하고, 상기 하나의 뱅크에 대해 발행된 명령 중의 선행 명령이 상기 특정 뱅크 쌍에 속하지 않는 다른 뱅크들에 대해 발행되는 경우, 제2 명령 간격 명세상에 동작되며, 상기 제1 및 제2 명령 간격 명세들은 서로 상이한, 반도체 메모리 장치.
- 제20항에 있어서, 상기 제2 명령 간격 명세는 기입 명령으로부터 판독 명령에 이르는 제1 시간 간격을 포함하고, 상기 제1 명령 간격 명세는 기입 명령으로부터 판독 명령에 이르고 상기 제1 시간 간격보다 더 긴 제2 시간 간격을 포함하는, 반도체 메모리 장치.
- 제21항에 있어서, 상기 제2 명령 간격 명세는 판독 명령으로부터 기입 명령에 이르는 제3 시간 간격을 더 포함하고, 상기 제1 명령 간격 명세는 판독 명령으로부터 기입 명령에 이르고 상기 제3 시간 간격보다 더 긴 제4 시간 간격을 더 포함하는, 반도체 메모리 장치.
- 복수의 뱅크들을 포함하는 반도체 메모리 장치에 메모리 제어기로부터 명령들을 발행하는 방법에 있어서,서로 상이한 제1 및 제2 명령 간격 명세들을 정의하는 단계로서, 상기 제1 명령 간격 명세들은 동일한 뱅크에 대해 발행된 선행 명령과 후속 명령 간의 관계로서 정의되고, 상기 제2 명령 간격 명세들은 상이한 뱅크들에 대해 발행된 선행 명령과 후속 명령 간의 관계로서 각각 정의되는, 상기 서로 상이한 제1 및 제2 명령 간격 명세들을 정의하는 단계; 및상기 제1 및 제2 명령 간격 명세에 따라 상기 메모리 제어기로부터 상기 반도체 메모리 장치로 명령들을 전송하는 단계를 포함하는, 명령 발행 방법.
- 제23항에 있어서, 상기 제1 및 제2 명령 간격 명세들은 상기 제2 명령 간격 명세에 정의된 시간 간격이, 선행 명령과 후속 명령의 미리 정해진 조합에 대해 상기 제1 명령 간격 명세에 정의된 다른 시간 간격보다 단축될 수 있도록 정의되고, 상기 선행 명령은 충전이 수반되는, 명령 발행 방법.
- 제24항에 있어서, 상기 미리 정해진 조합은 상기 선행 명령으로서 기입 명령 및 상기 후속 명령으로서 판독 명령으로 이루어지는, 명령 발행 방법.
- 제24항에 있어서, 상기 미리 정해진 조합은 상기 선행 명령으로서 판독 명령 및 상기 후속 명령으로서 기입 명령으로 이루어지는, 명령 발행 방법.
- 제24항에 있어서,상기 뱅크들의 쌍들을 뱅크 쌍들로서 미리 정의하는 단계; 및"뱅크"라는 용어를 "뱅크 쌍"이라는 용어로 대체함으로써, 상기 제1 및 제2 명령 간격 명세들을 상기 뱅크 쌍들에 적용시키는 단계를 더 포함하는, 명령 발행 방법.
- 반도체 메모리 장치에 있어서,복수의 메모리 셀들의 제1 군;복수의 메모리 셀들의 제2 군;입출력 버퍼;상기 버퍼와 상기 제1 군 사이에 결합되고 제1 제어 신호를 수신하는 제1 스위치; 및상기 버퍼와 상기 제2 군 사이에 결합되고 제2 제어 신호를 수신하는 제2 스위치를 포함하고,상기 제1 스위치는 상기 제1 군이 순차로 액세스될 때 순차로 활성화되는 상기 제1 제어 신호들 간의 제1 간격으로 제어되고;상기 제 1 및 제2 스위치들은 상기 제1 및 제2 군들이 순차로 액세스될 때 순차로 활성화되는 상기 제1 및 제2 제어 신호들 간의 상기 제1 간격과 상이한 제2 간격으로 제어되는, 반도체 메모리 장치.
- 제28항에 있어서, 상기 제1 간격은 상기 제2 간격보다 한 주기만큼 더 긴, 반도체 메모리 장치.
- 제29항에 있어서, 상기 주기는 충전에 기초하는, 반도체 메모리 장치.
- 제30항에 있어서, 상기 메모리 셀들의 제1 군은 제1 명령 버스 라인을 통해 상기 제1 스위치에 결합된 적어도 제1 및 제2 메모리 뱅크들을 포함하고, 상기 메모리 셀들의 제2 군은 적어도 제2 공통 버스 라인을 통해 상기 제2 스위치에 결합된 적어도 제3 및 제4의 제2 메모리 뱅크들을 포함하는, 반도체 메모리 장치.
- 제31항에 있어서, 상기 순차 액세스는 기입 동작 및 상기 기입 동작에 후속하는 판독 동작을 포함하는, 반도체 메모리 장치.
- 제32항에 있어서, 상기 제1 군이 순차로 액세스될 때, 상기 판독 동작은 상기 제1 뱅크에 대해 수행되고, 상기 충전은 상기 제1 공통 버스 라인을 충전하기 위해 수행되고, 상기 기입 동작은 상기 제2 뱅크에 대해 수행되는, 반도체 메모리 장치.
- 제30항에 있어서, 상기 메모리 셀들의 제1 군은 순차로 액세스될 때, 상기 제1 뱅크는 먼저 액세스되고, 상기 제2 뱅크는 2차로 액세스되고, 상기 충전은 상기 상기 제1 뱅크가 액세스된 후 상기 제2 뱅크가 액세스되기 전에 상기 공통 버스 라인을 충전하기 위해 수행되는, 반도체 메모리 장치.
- 제34항에 있어서, 상기 메모리 셀들의 제1 및 제2 군들은 순차로 액세스되고, 상기 제1 및 제2 뱅크들 중의 하나는 액세스되고, 상기 충전은 상기 제1 공통 버스 라인을 충전하기 위해 수행되고, 상기 제3 뱅크는 상기 제1 공통 버스 라인이 충전되는 동안에 액세스되는, 반도체 메모리 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/026,755 US6678204B2 (en) | 2001-12-27 | 2001-12-27 | Semiconductor memory device with high-speed operation and methods of using and designing thereof |
US10/026,755 | 2001-12-27 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090037484A Division KR100937600B1 (ko) | 2001-12-27 | 2009-04-29 | 고속 동작 반도체 메모리 장치 및 상기 반도체 메모리 장치로 이루어지는 메모리 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030057470A true KR20030057470A (ko) | 2003-07-04 |
KR101058343B1 KR101058343B1 (ko) | 2011-08-22 |
Family
ID=21833613
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020085288A KR101058343B1 (ko) | 2001-12-27 | 2002-12-27 | 고속 동작 반도체 메모리 장치 및 상기 반도체 메모리 장치로 이루어지는 컴퓨터 시스템 |
KR1020090037484A KR100937600B1 (ko) | 2001-12-27 | 2009-04-29 | 고속 동작 반도체 메모리 장치 및 상기 반도체 메모리 장치로 이루어지는 메모리 시스템 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090037484A KR100937600B1 (ko) | 2001-12-27 | 2009-04-29 | 고속 동작 반도체 메모리 장치 및 상기 반도체 메모리 장치로 이루어지는 메모리 시스템 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6678204B2 (ko) |
JP (1) | JP4667708B2 (ko) |
KR (2) | KR101058343B1 (ko) |
DE (1) | DE10227806B4 (ko) |
TW (1) | TWI228667B (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7187572B2 (en) | 2002-06-28 | 2007-03-06 | Rambus Inc. | Early read after write operation memory device, system and method |
US6804145B2 (en) * | 2002-11-01 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Memory cell sensing system and method |
US7280428B2 (en) | 2004-09-30 | 2007-10-09 | Rambus Inc. | Multi-column addressing mode memory system including an integrated circuit memory device |
US8595459B2 (en) | 2004-11-29 | 2013-11-26 | Rambus Inc. | Micro-threaded memory |
US7359279B2 (en) * | 2005-03-31 | 2008-04-15 | Sandisk 3D Llc | Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers |
US20070260841A1 (en) | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
KR100886629B1 (ko) * | 2006-09-28 | 2009-03-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
JP5690464B2 (ja) * | 2007-11-20 | 2015-03-25 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体記憶装置 |
KR101507122B1 (ko) * | 2008-04-29 | 2015-04-01 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 액세스 방법 |
KR101673233B1 (ko) * | 2010-05-11 | 2016-11-17 | 삼성전자주식회사 | 트랜잭션 분할 장치 및 방법 |
US10719237B2 (en) | 2016-01-11 | 2020-07-21 | Micron Technology, Inc. | Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory |
US9542980B1 (en) * | 2016-03-29 | 2017-01-10 | Nanya Technology Corp. | Sense amplifier with mini-gap architecture and parallel interconnect |
US11137914B2 (en) | 2019-05-07 | 2021-10-05 | Western Digital Technologies, Inc. | Non-volatile storage system with hybrid command |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1013614B (de) * | 1956-09-19 | 1957-08-14 | Krantz H Fa | Tragstab zur Aufnahme von Garnstraehnen in Straehngarnfaerbeapparaten |
EP0182454B1 (en) * | 1984-07-23 | 1994-02-02 | Texas Instruments Incorporated | Video system controller with a row address override circuit |
JPH05342855A (ja) * | 1992-06-04 | 1993-12-24 | Nec Corp | 半導体メモリ回路 |
JP3188593B2 (ja) * | 1993-07-14 | 2001-07-16 | 松下電器産業株式会社 | 画像データメモリ |
JPH09161476A (ja) * | 1995-10-04 | 1997-06-20 | Toshiba Corp | 半導体メモリ及びそのテスト回路、並びにデ−タ転送システム |
US5654932A (en) * | 1995-10-04 | 1997-08-05 | Cirrus Logic, Inc. | Memory devices with selectable access type and methods using the same |
TW307869B (en) * | 1995-12-20 | 1997-06-11 | Toshiba Co Ltd | Semiconductor memory |
KR100211760B1 (ko) * | 1995-12-28 | 1999-08-02 | 윤종용 | 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로 |
US5748551A (en) | 1995-12-29 | 1998-05-05 | Micron Technology, Inc. | Memory device with multiple internal banks and staggered command execution |
JPH10334662A (ja) * | 1997-05-29 | 1998-12-18 | Nec Corp | 半導体記憶装置 |
JPH10334663A (ja) * | 1997-05-30 | 1998-12-18 | Oki Micro Design Miyazaki:Kk | 半導体記憶装置 |
US5881016A (en) * | 1997-06-13 | 1999-03-09 | Cirrus Logic, Inc. | Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes |
JPH1186541A (ja) * | 1997-09-02 | 1999-03-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000090664A (ja) * | 1998-07-17 | 2000-03-31 | Toshiba Corp | 高速サイクルクロック同期メモリ及びメモリシステム |
KR100273111B1 (ko) * | 1998-08-19 | 2000-12-01 | 윤종용 | 그래픽 메모리 장치의 리프레쉬 제어방법 및 회로 |
JP2000173269A (ja) * | 1998-12-08 | 2000-06-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000195262A (ja) * | 1998-12-25 | 2000-07-14 | Internatl Business Mach Corp <Ibm> | Sdram及びsdramのデ―タ・アクセス方法 |
KR100363079B1 (ko) | 1999-02-01 | 2002-11-30 | 삼성전자 주식회사 | 이웃한 메모리 뱅크들에 의해 입출력 센스앰프가 공유된 멀티 뱅크 메모리장치 |
US6453401B1 (en) * | 1999-07-02 | 2002-09-17 | Rambus Inc. | Memory controller with timing constraint tracking and checking unit and corresponding method |
EP1148508A1 (en) * | 2000-04-10 | 2001-10-24 | STMicroelectronics S.r.l. | Synchronization circuit for read paths of an electronic memory |
JP3651767B2 (ja) | 2000-04-24 | 2005-05-25 | シャープ株式会社 | 半導体記憶装置 |
-
2001
- 2001-12-27 US US10/026,755 patent/US6678204B2/en not_active Expired - Lifetime
-
2002
- 2002-06-21 DE DE10227806.7A patent/DE10227806B4/de not_active Expired - Lifetime
- 2002-12-26 JP JP2002375804A patent/JP4667708B2/ja not_active Expired - Lifetime
- 2002-12-27 TW TW091137585A patent/TWI228667B/zh not_active IP Right Cessation
- 2002-12-27 KR KR1020020085288A patent/KR101058343B1/ko active IP Right Grant
-
2009
- 2009-04-29 KR KR1020090037484A patent/KR100937600B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US20030123318A1 (en) | 2003-07-03 |
JP4667708B2 (ja) | 2011-04-13 |
DE10227806B4 (de) | 2018-06-14 |
TWI228667B (en) | 2005-03-01 |
US6678204B2 (en) | 2004-01-13 |
DE10227806A1 (de) | 2003-07-17 |
JP2003223785A (ja) | 2003-08-08 |
KR101058343B1 (ko) | 2011-08-22 |
KR20090060237A (ko) | 2009-06-11 |
TW200304077A (en) | 2003-09-16 |
KR100937600B1 (ko) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100937600B1 (ko) | 고속 동작 반도체 메모리 장치 및 상기 반도체 메모리 장치로 이루어지는 메모리 시스템 | |
US5471430A (en) | Test circuit for refresh counter of clock synchronous type semiconductor memory device | |
US6762948B2 (en) | Semiconductor memory device having first and second memory architecture and memory system using the same | |
US11698726B2 (en) | Apparatuses and methods for configurable memory array bank architectures | |
US7372768B2 (en) | Memory with address management | |
US5508968A (en) | Dynamic random access memory persistent page implemented as processor register sets | |
US6981100B2 (en) | Synchronous DRAM with selectable internal prefetch size | |
CN101169967B (zh) | 低功率动态随机存取存储器及其驱动方法 | |
KR100384775B1 (ko) | 쿼드 데이터 레이트 싱크로노스 에스램의 리드/라이트를위한 워드라인 및 비트라인 구동 방법 및 그 회로 | |
US9373379B2 (en) | Active control device and semiconductor device including the same | |
USRE38955E1 (en) | Memory device having a relatively wide data bus | |
US5715209A (en) | Integrated circuit memory devices including a dual transistor column selection switch and related methods | |
JPH09508744A (ja) | ブロックアクセスアプリケーションのための半導体メモリ装置 | |
JP3279787B2 (ja) | 半導体記憶装置 | |
US6625067B2 (en) | Semiconductor memory device for variably controlling drivability | |
KR100341343B1 (ko) | 고속 액세스가 가능한 다이렉트형 감지 증폭기를 구비한 반도체 메모리 | |
US5654934A (en) | Semiconductor memory employing a block-write system | |
US6754134B1 (en) | Semiconductor storage device having multiple interrupt feature for continuous burst read and write operation | |
JP3522112B2 (ja) | 半導体記憶装置 | |
US6556466B2 (en) | Method and structure for a CAMRAM cache memory | |
JPH06162762A (ja) | 半導体記憶装置 | |
CN116529822A (zh) | 用于更快存储器存取区的设备及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
A107 | Divisional application of patent | ||
E801 | Decision on dismissal of amendment | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090406 Effective date: 20110330 |
|
S901 | Examination by remand of revocation | ||
E90F | Notification of reason for final refusal | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180718 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190718 Year of fee payment: 9 |