KR20020069175A - 반도체장치 제작방법 - Google Patents

반도체장치 제작방법 Download PDF

Info

Publication number
KR20020069175A
KR20020069175A KR1020020009717A KR20020009717A KR20020069175A KR 20020069175 A KR20020069175 A KR 20020069175A KR 1020020009717 A KR1020020009717 A KR 1020020009717A KR 20020009717 A KR20020009717 A KR 20020009717A KR 20020069175 A KR20020069175 A KR 20020069175A
Authority
KR
South Korea
Prior art keywords
laser
semiconductor film
crystalline semiconductor
film
heat treatment
Prior art date
Application number
KR1020020009717A
Other languages
English (en)
Other versions
KR100871449B1 (ko
Inventor
야마자키순페이
미츠키토루
타카노타메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20020069175A publication Critical patent/KR20020069175A/ko
Application granted granted Critical
Publication of KR100871449B1 publication Critical patent/KR100871449B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0732—Shaping the laser spot into a rectangular shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

반도체막의 결정화 방법으로 레이저광 조사를 행하는 방법이 제시된다. 그러나, 레이저광을 반도체막에 조사하면, 반도체막이 순간적으로 용융되고 부분적으로 팽창한다. 기판과 반도체막 사이의 온도 구배가 급격하게 되어 반도체막에 뒤틀림이 발생할 수 있다. 따라서, 얻어지는 결정성 반도체막의 막 품질을 저하시키는 경우가 종종 있다. 본 발명에 따르면, 레이저광을 사용하여 반도체막의 결정화를 행한 후, 가열처리 공정을 이용하여 반도체막을 가열함으로써 반도체막의 뒤틀림을 저하시킨다. 레이저광으로 인한 국소적인 가열에 비해 가열처리 공정은 전체 기판과 반도체막에 대해 행된다. 따라서, 반도체막에 형성된 뒤틀림을 줄이고 반도체막의 물성을 증가시킬 수 있다.

Description

반도체장치 제작방법{Method of manufacturing a semiconductor device}
본 발명은 레이저 빔을 사용하여 반도체막을 어닐(이후 "레이저 어닐"이라 부름)하는 방법에 관한 것이다. 본 발명은 또한, 하나의 공정으로 레이저 어닐법을 포함하는 반도체장치 제작방법에 관한 것이다. 본 명세서에서 사용되는 용어 "반도체장치"는 일반적으로 구성 부품으로 전기광학 장치를 포함하는 전자 장치 뿐만 아니라 액정 표시장치 및 발광 장치와 같은 전기광학 장치를 포함한다.
최근, 유리 기판과 같은 절연 기판 상에 형성된 반도체막을 결정화하거나 그의 결정성을 개선하기 위해 반도체막에 레이저 어닐을 적용하는 기술과 관련하여 광범위한 연구가 진행되고 있다. 이러한 반도체막에 규소가 널리 사용되고 있다. 본 명세서에서, 결정성 반도체막을 얻기 위해 레이저 빔으로 반도체막을 결정화하는 방법을 레이저 결정화라 한다. 또한, 본 명세서에서 결정성 반도체막은 결정성 영역이 존재하는 반도체막을 나타낸다.
이제까지 널리 사용되어온 합성 석영 유리 기판과 비교했을 때, 유리 기판은 저렴하고, 작업성이 풍부하고, 넓은 면적의 기판을 제조하는데 용이한 장점을 갖고 있다. 이러한 연유로 광범위한 연구가 이루어졌다. 유리 기판의 결정화를 위해 레이저가 우선적으로 사용되는 이유는 유리 기판의 융점이 낮기 때문이다. 레이저는 기판의 온도를 크게 증가시키지 않으면서 반도체막에 높은 에너지를 인가할 수 있다. 또한, 레이저는 전기 가열노를 이용하는 가열 수단에 비해 작업 처리량이 훨씬 많다.
레이저 어닐을 적용하여 형성한 결정성 반도체막은 이동도가 높기 때문에, 결정질 규소막을 사용하여 박막트랜지스터(TFT)를 형성한다. 박막트랜지스터는 화소 구동용 TFT와 회로 구동용 TFT가 하나의 유리 기판 상에 형성되어 있는 모놀리식 액정 전기광학 장치에 널리 사용되고 있다.
엑시머 레이저 빔과 같은 고에너지 펄스 레이저를 광학계에 의해 조사면에서 수 평방 센티미터의 스폿(spot)이나 10 ㎝ 이상의 길이를 갖는 선이 되는 레이저빔으로 가공하고, 그 레이저 빔을 주사하여(또는 레이저 빔이 조사되는 위치를 조사면에 대해 상대적으로 이동시켜) 레이저 어닐을 행하는 방법의 사용이 선호되고 있는데, 이는 이 방법이 생산성이 높고 공업적 측면에서 우수하기 때문이다.
특히, 선형 레이저 빔을 사용하면, 전후좌우 방향으로 주사해야 하는 스폿형 레이저 빔을 사용하는 경우와 달리, 선형 레이저 빔의 길이 방향에 수직한 방향으로만 주사하여 조사면 전체를 선형 레이저 빔으로 조사할 수 있기 때문에 높은 생산성을 실현할 수 있다. 선형 레이저 빔을 그의 길이 방향에 수직한 방향으로 주사하는 이유는 길이 방향이 주사에 가장 효과적이기 때문이다. 이러한 레이저 어닐 방법의 높은 생산성 때문에, 적절한 광학계에 의해 펄스 발진 엑시머 레이저 빔으로 형성되는 선형 레이저 빔을 사용하는 것이 현재 TFT를 사용하는 액정 표시장치의 제조 기술을 선도하고 있다.
그러나, 레이저광을 이용하는 결정화 방법에 의해 얻어지는 결정성 반도체막의 막질이 떨어지는 경우가 있다. 즉, 레이저광이 반도체막에 조사되면, 반도체막이 순간적으로 녹으며 부분적으로 팽창하여, 그러한 팽창으로 인해 발생되는 내부 응력을 제거하기 위해 결정성 반도체 막 내에 뒤틀림(distortion)이 발생한다.
또한, 레이저광 조사를 이용하는 결정화 방법을 사용하면, 기판 온도의 큰 상승 없이 반도체막에 고에너지를 인가할 수 있다. 따라서, 기판과 반도체막 사이에 급격한 온도 구배가 나타나고, 반도체막이 인장 응력으로 인해 뒤틀린다.
절연 게이트형 반도체장치에서 반도체막에 뒤틀림이 존재하면, 그러한 뒤틀림으로 인해 전위 장벽과 트랩 준위가 형성되며, 따라서, 활성층과 게이트 절연막 사이의 계면 준위가 높아진다. 더욱이, 뒤틀림이 존재하면, 전기장이 고르게 인가되지 않으며, 이는 반도체 장치의 작업 정지의 원인이 된다. 그 밖에도, 반도체막 표면의 뒤틀림은 스퍼터링법이나 CVD법에 의해 퇴적되는 게이트 절연막의 평탄성에 손상을 주어 절연 결함을 발생시키기 때문에 신뢰도를 떨어뜨리게 된다. TFT의 전계 효과 이동도를 결정하는 중요한 요인은 표면 산란 효과이다. 활성층과 TFT의 게이트 절연막 사이의 계면의 평탄 정도가 전기장 효과 이동도에 큰 영향을 미친다. 산란에 의한 영향 없이 높은 전계 효과 이동도가 얻어지면, 계면은 보다 큰 준위가 된다. 그러므로, 결정성 반도체막의 뒤틀림은 TFT의 모든 특성에 영향을 줄 뿐만 아니라 생산량을 변화시킨다.
본 발명의 목적은 뒤틀림이 거의 없는 반도체막을 형성하고, 그러한 반도체막을 사용하는 반도체장치를 제조하는 방법을 제공하는 것이다.
도 1A 내지 도 1D는 본 발명의 개념의 일예를 나타내는 도면.
도 2A 내지 도 2D는 본 발명의 개념의 일예를 나타내는 도면.
도 3A 내지 도 3E는 본 발명의 개념의 일예를 나타내는 도면.
도 4A 내지 도 4D는 본 발명의 개념의 일예를 나타내는 도면.
도 5A 내지 도 5D는 화소 TFT 및 구동회로 TFT의 제작공정의 일예를 나타내는 단면도.
도 6A 내지 도 6C는 화소 TFT 및 구동회로 TFT의 제작공정의 일예를 나타내는 단면도.
도 7A 내지 도 7C는 화소 TFT 및 구동회로 TFT의 제작공정의 일예를 나타내는 단면도.
도 8은 화소 TFT 및 구동회로 TFT의 제작공정의 일예를 나타내는 단면도.
도 9는 화소부의 화소를 나타내는 정면도.
도 10은 액티브 매트릭스형 액정 표시장치의 제작공정을 나타내는 단면도.
도 11은 액티브 매트릭스형 액정 표시장치의 제작공정을 나타내는 단면도.
도 12는 화소 TFT 및 구동회로 TFT의 제작공정의 일예를 나타내는 단면도.
도 13은 발광 소자의 구동회로 및 화소부의 단면 구조를 나타내는 도면.
도 14A는 발광 소자의 상면도.
도 14B는 발광 소자의 구동회로 및 화소부의 단면 구조를 나타내는 도면.
도 15는 발광 소자의 화소부의 단면 구조를 나타내는 도면.
도 16A는 액티브 매트릭스형 기판의 제작공정을 나타내는 단면도.
도 16B는 액티브 매트릭스형 액정 표시장치의 제작공정을 나타내는 단면도.
도 17은 발광 소자의 화소부의 단면 구조를 나타내는 도면.
도 18A 내지 도 18F는 반도체장치의 일예를 나타내는 도면.
도 19A 내지 도 19D는 반도체장치의 일예를 나타내는 도면.
도 20A 내지 도 20C는 반도체장치의 일예를 나타내는 도면.
(도면의 주요 부분에 대한 부호의 설명)
10: 기판11: 절연막
12, 16, 17: 반도체막13: 뒤틀림
15: 램프
본 발명은 레이저광을 이용하여 반도체막의 결정화를 행한 후 가열처리 공정에 의해 반도체막을 가열하여 반도체막에 형성된 뒤틀림을 제거하는 것을 특징으로 한다. 레이저광 조사에 의해 발생되는 국부적인 가열과는 대조적으로, 가열에 의하면 기판과 반도체막이 전체적으로 가열되어 반도체막에 형성된 뒤틀림을 제거하고 반도체막의 물성을 향상시킬 수 있다.
본 발명에 따른 반도체장치 제작방법은 비정질 반도체막에 레이저광을 조사하는 공정; 결정성 반도체막을 형성하는 공정; 및 가열처리 공정을 행하여 레이저광 조사로 인해 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 것을 특징으로 한다.
상기한 제작방법에서 레이저광을 발진하는 레이저로서는, 가스 레이저, 고상 레이저, 및 금속 레이저와 같은 펄스 발진 또는 발광 레이저를 사용할 수 있다. 고상 레이저로서는, YAG 레이저, YVO4레이저, YLF 레이저, YAIO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저 및 Ti:사파이어 레이저와 같은 연속 발진 또는 펄스 발진 레이저가 있다. 가스 레이저로서는, 연속 발진 또는 펄스 발진 엑시머 레이저, Ar 레이저, Kr 레이저, 및 CO2레이저를 들 수 있고, 금속 레이저로서는 헬륨 카드뮴 레이저, 구리 증기 레이저 및 금 증기 레이저를 들 수 있다. 또한, 레이저광은 보다 높은 고조파로 전환될 수 있다.
또한, 본 발명은 상기한 제작방법에서 가열처리 공정이 어닐 노를 사용하는 열 어닐법일 수 있으며, RTA법인 것을 특징으로 할 수 있다.
가열처리 공정은 RTA법의 경우 램프를 사용하여 신속하게 기판을 가열함으로써 짧은 시간 동안 행한다. 램프로부터 방출되는 광을 본 명세서에서는 "램프광"이라 한다. 램프광은 기판의 상부측으로부터, 기판의 하부측으로부터, 또는 기판의 상부측과 하부측 모두로부터 조사된다. 램프광은 할로겐 램프, 금속 할라이드 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프로부터 방출되는 광이다.
또한, 상기 제작방법에서, 가열처리 공정의 가열 온도는 500℃ 이상인 것을특징으로 한다.
또한, 상기 제작방법에서, 가열처리 공정의 가열 시간은 30분 내인 것을 특징으로 한다.
또한 본 발명에 따른 다른 반도체장치 제작방법은 비정질 반도체막을 제1 가열처리하여 제1 결정성 반도체막을 형성하는 공정; 상기 제1 결정성 반도체 막에 레이저광을 조사하여 제2 결정성 반도체막을 형성하는 공정; 및 상기 제2 결정성 반도체막을 제2 가열처리하여 레이저광 조사에 의해 제2 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 것을 특징으로 한다.
상기 제작방법에서 제1 가열처리 공정 및 제2 가열처리 공정은 어닐 노를 이용한 열 어닐에 의해 또는 램프광 조사에 의해 행된다.
램프광은 기판의 상부측으로부터, 기판의 하부측으로부터, 또는 기판의 상부측과 하부측 모두로부터 조사된다. 할로겐 램프, 금속 할라이드 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프로부터 방출되는 광이 사용된다. 또한, 기판으로는, 표면에 절연막이 형성되어 있는 유리 기판, 석영 기판, 플라스틱 기판, 가요성 기판, 규소 기판, 금속 기판 및 스테인레스강 기판을 사용할 수 있다. 바륨 보로실리케이트 유리 및 알루미노 보로실리케이트 유리와 같은 유리 기재 기판을 유리 기판으로 사용할 수 있다. 또한, 가요성 기판은 막형 기판으로 PET, PES, PEN 또는 아크릴과 같은 물질로 제조되며, 가용성 기판을 사용하여 제조하면 반도체막을 가볍게 제조할 수 있다. 가요성 기판의 내구성은 기판의 한면에 또는 기판의 양면에 알루미늄 막(AlON, AlN, AlO 등), 탄소막(DLC(다이아몬드형) 등) 및 SiN과 같은 단층 또는 다중층의 장벽을 형성하여 증가시킬 수 있다. 그러므로 막으로 형성하는 것이 바람직하다.
또한, 상기한 제조방법에서는 레이저광 발진을 위한 레이저로 가스 레이저, 고상 레이저 및 금속 레이저와 같은 펄스 발진 또는 연속 발광 레이저를 사용할 수 있다. 레이저광은 또한 고조파로 전환될 수 있다.
또한, 상기 제작방법에서, 제2 가열처리 공정의 가열 온도는 500℃ 이상인 것을 특징으로 한다.
또한, 상기 제작방법에서, 제2 가열처리 공정의 가열 시간은 30분 내인 것을 특징으로 한다.
상기한 바와 같이, 본 발명은 종래의 TFT 제조 공정에 적용될 수 있는 간단한 구성을 가지며, 따라서, 어떠한 새로운 유형의 장치를 제조할 필요가 없고 그 결과 피용이 증가되지 않는다. 본 발명에 따르면, 반도체막의 물성이 향상되고 반도체 표면이 평탄화된다. 따라서, 반도체막에 형성된 게이트 절연막의 막 특성이 만족스럽고, 게이트 절연막의 평탄도가 유지될 수 있다. 그 결과, 국부적으로 집중되는 전계와 표면 산란을 방지할 수 있어 높은 이동도를 갖는 TFT를 형성할 수 있게된다. 이러한 TFT를 사용하여 반도체장치를 제조하면 반도체장치의 작업 특성 및 신뢰도를 향상시킬 수 있다.
[실시 형태]
본 발명의 실시 형태를 도 1A 내지 도 1D를 이용하여 설명한다.
먼저, 기판(10)상에 하지 절연막(11)을 형성한다. 기판(10)으로서, 유기 기판, 석영 기판, 플라스틱 기판 및 가요성 기판과 같은 투광성을 갖는 기판을 사용한다. 또한, 산화규소막, 질화규소막, 산화질화규소막 등으로 형성된 절연막을 하지 절연막(11)으로 사용한다. 이 실시 형태에 도시된 예는 하지 절연막으로 단층 구조를 사용한 것이지만, 절연막이 2층 이상의 적층 구조를 가질 수도 있다. 하지 절연막이 형성되지 않았을 수도 있다.
이어서, 하지 절연막(11)상에 반도체막(12)을 형성한다. 이 반도체막(12)으로는 공지의 방법(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법)에 의해 비정질 구조를 갖는 반도체막을 형성한다. 반도체막(12)은 25 내지 80 nm (바람직하게는 30 내지 60 nm)의 두께로 형성한다. 반도체막의 재료에 대해 특별한 제한은 없으나, 규소, 규소게르마늄합금(SiGe) 등으로 제조하는 것이 바람직하다.
이어서, 레이저 결정화 방법을 행하여 결정성 반도체막을 형성한다. 레이저 결정화 방법은 물론 다른 공지된 결정화 방법(예를 들어, 열 결정화 방법)을 행한 후 실시할 수 있다. 레이저 결정화 공정으로 인해 결정성 반도체막에 뒤틀림(13)이 형성된다. 레이저 결정화를 행하기 전 반도체막에 함유된 수소를 방출시키는 것이 바람직하다. 400 내지 500℃에서 약 1 시간 가열처리를 행하여 막에 함유된 수소 양을 존재하는 전체 원자 수의 5%로 감소시킨 후 결정화를 행하면 표면이 불균일해지는 것을 방지할 수 있다. 일반적으로 스퍼터링법이나 LPCVD법에 의해 형성되는 비정질 반도체막에 함유된 수소 농도가 플라즈마 CVD법에 의해 형성되는 비정질 반도체막에 함유된 것 보다 낮다. 또한, 400℃ 이상의 온도에서 플라즈마 CVD법에 의해 형성된 비정질 반도체막은 낮은 수소 농도를 갖는다. 그 밖에, 열결정화를 행한다면, 가열처리 공정은 600℃ 이상의 온도에서 행하는 것이 바람직하다.
레이저 결정화 방법에는 가스 레이저, 고상 레이저 및 금속 레이저와 같은 펄스 발진 또는 연속 발광 레이저를 사용할 수 있다. 고상 레이저로서는, 연속 발진 또는 펄스 발진 YAG 레이저, YVO4레이저, YLF 레이저, YAlO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저 및 Ti:사파이어 레이저 등이 있다. 가스 레이저는 연속 발진 또는 펄스 발진 엑시머 레이저, Ar 레이저, Kr 레이저, 및 CO2레이저를 포함하며, 금속 레이저로는 헬륨 카드뮴 레이저, 구리 증기 레이저 및 금 증기 레이저를 들 수 있다. 상기 레이저를 사용하는 경우에는 레이저 발진기로부터 방출되는 레이저 빔을 광학계에 의해 선형으로 집광하여 반도체막에 조사하는 방법을 사용할 수 있다. 결정화 조건은 실험예를 들어 적절히 선택할 수 있지만, 엑시머 레이저를 사용할 경우에는, 펄스 발진 주파수를 300 Hz에 고정하고, 레이저 에너지 밀도를 100 내지 800 mJ/㎠(전형적으로는 200 내지 700 mJ/㎠)에 고정한다. 또한, YAG 레이저를 사용하는 경우에는 제2 고조파를 사용하며, 펄스 발진 주파수는 1 내지 300 Hz에 고정할 수 있고, 레이저 에너지 밀도는 300 내지 1000 mJ/㎠(전형적으로는 350 내지 800 mJ/㎠)에 고정할 수 있다. 이어서, 폭이 100 내지 1000 ㎛, 예를 들어 400 ㎛인 선형으로 집광시킨 레이저 빔을 기판 표면 전체에 조사한다. 조사는 선형 빔의 경우 중첩율이 50 내지 98%로 조정하여 행할 수 있다. 또한, 연속 발진 레이저를 사용한다면, 에너지 밀도를 0.01 내지 100 MW/㎠(바람직하게는 0.1 내지 10 MW/㎠)로 고정해야 한다. 이어서 단을 레이저광에 대해 0.5 내지 2000 ㎝/초 정도의 속도로 이동시켜 결정성 반도체막을 형성한다.
또한, 레이저 결정화 방법은 대기중에서, 질소와 같은 불활성 기체 분위기에서 및 감압 대기 중에서 행할 수 있다.
이어서 어닐 노를 사용하는 열 어닐에 의해 또는 RTA에 의해 가열처리 공정을 행한다. 어닐 노를 사용하는 열 어닐은 500℃ 이상, 바람직하게는, 550 내지 575℃ 범위의 온도에서 1 내지 30분간 행할 수 있다. 예를 들어, RTA법은 기판 아래 설치된 11개의 할로겐 램프(적외선)(15)와 기판 위에 설치된 10개의 할로겐 램프(15)를 질소 분위기 하에 점등하여 행할 수 있다. RTA법을 사용하면 온도를 순간적으로 상승시킬 수 있으며, 또한 온도 증가율과 온도 저하율을 30 내지 300℃/분에 설정할 수 있다. 할로겐 램프로부터 공급되는 열은 700 내지 1300℃(규소 웨이퍼에 매립된 열전쌍으로 측정)이며, 최적의 가열처리 공정 조건은 사용되는 기판 및 반도체막의 상태와 같은 요인들에 따라 다르다. 따라서, 실험예를 들어 적절히 온도를 결정할 수 있다.
이 실시 형태에서는 질소 분위기를 사용하지만, 헬륨(He), 네온(Ne) 및 아르곤(Ar)과 같은 불활성 기체를 사용할 수도 있다. 또한, 여기에 사용된 할로겐 램프 이외에, 크세논 램프와 같은 자외선 램프를 광원으로 사용할 수도 있다.
반도체막의 뒤틀림은 레이저 결정화 후와 비교했을 때 가열처리 공정을 거치고 나서 줄어든다. 이어서, 패터닝을 행하여, 반도체막(16)을 예정된 형상으로 성형한다. 이 반도체막을 사용하면 TFT의 전기적 특성을 보다 우수하게 할 수 있다.
상기한 구조를 갖는 본 발명을 이후 제시되는 실시예를 이용하여 보다 상세히 설명할 것이다.
[실시예 1]
본 실시예를 도 1A 내지 도 1D를 이용하여 설명한다.
먼저, 기판(10)상에 하지 절연막(11)을 형성한다. 기판(10)으로서는, 유기 기판 및 석영 기판과 같은 투광성을 갖는 기판을 사용한다. 또한, 산화규소막, 질화규소막, 산화질화규소막 등으로 형성된 절연막을 하지 절연막(11)으로 사용한다. 이 실시예에 도시된 예는 하지 절연막으로 단층 구조를 사용한 것이지만, 절연막이 2층 이상의 적층 구조를 가질 수도 있다. 하지 절연막이 형성되지 않았을 수도 있다. 이 실시예에서는 유리 기판을 사용하고, 플라즈마 CVD법을 이용하여 산화질화규소막을 유리 기판 상에 150 ㎚의 두께를 갖는 막으로 형성한다.
이어서, 하지 절연막(11)상에 반도체막(12)을 형성한다. 이 반도체막(12)으로는 공지의 방법(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법)에 의해 비정질 구조를 갖는 반도체막을 형성한다. 반도체막(12)은 25 내지 80 nm (바람직하게는 30 내지 60 nm)의 두께로 형성한다. 반도체막의 재료에 대해 특별한 제한은 없으나, 규소, 규소게르마늄합금(SiGe) 등으로 제조하는 것이 바람직하다. 이 실시예에서는 플라즈마 CVD에 의해 막 두께가 55 ㎚인 비정질 규소막을 형성한다.
이어서, 레이저 결정화 방법을 행하여 결정성 반도체막을 형성한다. 레이저 결정화 방법은 물론 다른 공지된 결정화 방법(예를 들어, 열 결정화 방법)을 행한 후 실시할 수 있다. 이 실시예에서는 엑시머 레이저를 광학계를 이용하여 조사면상에서 선형이 되도록 조사한다. 그로 인해 반도체의 결정도는 증가하지만 레이저 결정화 공정으로 인한 뒤틀림(13)이 결정성 반도체막에 형성된다.
이어서 어닐 노를 사용하는 열 어닐법에 의해 또는 RTA법에 의해 가열 처리 공정을 행한다. 가열 처리 공정은, 예를 들어, 기판 아래 설치된 11개의 할로겐 램프(적외선)(15)와 기판 위에 설치된 10개의 할로겐 램프(15)를 질소 분위기 하에 점등하여 행할 수 있다. 할로겐 램프로부터 공급되는 열은 700 내지 1300℃(규소 웨이퍼에 매립된 열전쌍으로 측정)이며, 최적의 가열처리 공정 조건은 사용되는 기판 및 반도체막의 상태와 같은 요인들에 따라 다르다. 따라서, 실험예를 들어 적절히 온도를 결정할 수 있다. 이 실시예에서는 RTA법을 적용하며, 질소 분위기 하에 700℃ 온도에서 4분간 가열처리 공정을 행한다.
반도체막의 뒤틀림은 레이저 결정화 후와 비교했을 때 가열처리 공정을 거치고 나서 줄어든다. 이어서, 패터닝을 행성하여, 반도체막(16)을 예정된 형상으로 성형한다. 이 반도체막을 사용하면 TFT의 전기적 특성을 보다 우수하게 할 수 있다.
[실시예 2]
이 실시예에서는 실시예 1과 다른 제조 공정을 거치는 반도체막의 뒤틀림 제거 방법을 도 2A 내지 도 2D를 이용하여 설명한다.
먼저, 실시예 1에 따라 도 1A의 상태를 만든다. 유의할 것은 도 1A와 도 2A는 동일한 상태를 나타내며, 대응하는 위치에 동일한 도면 부호가 사용되었다.
이어서, 레이저 결정화 방법을 행하여 결정성 반도체막을 형성한다. 레이저결정화 방법은 물론 다른 공지된 결정화 방법(예, 열 결정화 방법)을 행한 후 실시할 수 있다. 이 실시예에서는 YAG 레이저의 제2 고조파를 광학계를 이용하여 조사면상에서 선형이 되도록 조사한다. 그로 인해 반도체의 결정도는 증가하지만 결정성 반도체막에 레이저 결정화 공정으로 인한 뒤틀림(13)이 형성된다.
다음으로, 패터닝을 행하여, 반도체막(17)을 형성한다.
이어서, 어닐 노를 사용하는 열 어닐법에 의해 또는 RTA법에 의해 가열 처리 공정을 행한다. 어닐 노를 사용하는 열 어닐은 500℃ 이상에서 행하는 것이 바람직하다. 이 실시예에서는 어닐 노를 사용하는 열 어닐법을 적용하며, 질소 분위기 하에 550℃ 온도에서 30분간 가열처리 공정을 행한다.
반도체막의 뒤틀림은 레이저 결정화 후와 비교했을 때 가열처리 공정을 거치고 나서 줄어든다. 이어서, 패터닝을 행하여, 반도체막(16)을 예정된 형상으로 성형한다. 이 반도체막을 사용하면 TFT의 전기적 특성을 보다 우수하게 할 수 있다.
[실시예 3]
이 실시예에서는 실시예 1 및 실시예 2와 다른 제조 공정을 거치는 반도체막의 뒤틀림 제거 방법을 도 3A 내지 도 3E 이용하여 설명한다.
먼저, 실시예 1에 따라 도 1A의 상태를 만든다. 유의할 것은 도 1A와 도 3A는 동일한 상태를 나타내며, 대응하는 위치에 동일한 도면 부호가 사용되었다.
이어서, 제1 가열처리 공정을 행하여 반도체막을 결정화 한다. 이 실시예에서는 RTA를 가열처리 공정으로 이용한다. 예를 들어, RTA법을 기판 아래 설치된 11개의 할로겐 램프(적외선)(15)와 기판 위에 설치된 10개의 할로겐 램프(15)를 질소 분위기 하에 1 내지 60초(바람직하게는 30 내지 60초)의 주기로 1 내지 10 분(바람직하게는 2 내지 6 분) 점등하여 행할 수 있다. 할로겐 램프로부터 공급되는 열은 700 내지 1300℃(규소 웨이퍼에 매립된 열전쌍으로 측정)이며, 최적의 가열처리 공정 조건은 사용되는 기판 및 반도체막의 상태와 같은 요인들에 따라 다르다. 따라서, 실험예를 들어 적절히 온도를 결정할 수 있다. 이 실시예에서는 질소 분위기 하에 750℃ 온도에서 5 분 동안 가열처리 공정을 행한다(도 3B 참조).
이어서, 레이저 결정화 방법을 행하여 반도체막을 결정화한다. 이 실시예에서는 엑시머 레이저를 광학계를 이용하여 조사면 상에서 선형이 되도록 조사한다. 그로 인해 반도체의 결정도는 증가하지만 결정성 반도체막에 레이저 결정화 공정으로 인한 뒤틀림(13)이 형성된다(도 3C 참조).
다음으로, 패터닝을 행하여, 원하는 형상을 갖는 반도체막을 성형한다.
이어서, 제2 가열처리 공정을 행한다. 이 가열처리 공정에는 어닐 노를 사용하는 열 어닐법 또는 RTA법을 적용할 수 있다. 이 실시예에서는 어닐 노를 사용하는 열 어닐법에 의해 제2 가열처리 공정을 행한다. 질소 분위기 하에 575℃ 온도에서 30분간 가열처리 공정을 행한다(도 3D 참조).
반도체막의 뒤틀림은 레이저 결정화 후와 비교했을 때 가열처리 공정을 거치고 나서 줄어든다. 이어서, 패터닝을 행하여, 반도체막(19)을 예정된 형상으로 성형한다. 이 반도체막을 사용하면 TFT의 전기적 특성을 보다 우수하게 할 수 있다.
[실시예 4]
이 실시예에서는 실시예 1 내지 실시예 3과 다른 제조 공정을 거치는 반도체막의 뒤틀림 제거 방법을 도 4A 내지 도 4D를 이용하여 설명한다.
먼저, 기판(10)으로는 발광성을 갖는 유기 기판 또는 석영 기판을 사용한다. 이 실시예에서는 기판(10)으로서 유리 기판을 사용한다.
도전막을 형성하고, 에칭을 행하여 원하는 형상을 갖는 도전막(21)을 형성한다. 도전막 물질에 대한 특정 제한은 없으며, 내열성을 갖는 물질을 사용한다. Ta, W, Ti, Mo, Cu, Cr 및 Nd로 이루어진 군으로부터 선택된 원소 또는 주요 성분으로 상기 원소들 중 하나를 함유하는 합금 또는 화합물을 사용하여 도전막을 형성할 수 있다. 또한, 인과 같은 불순물 원소를 도핑한 반도체막, 대체로 결정질 규소막을 또한 사용할 수 있다. AgPdCu 합금 또한 사용할 수 있다. 물론, 도전막이 단층에만 제한되지 않으면 다중층을 사용할 수 있다. 이 실시예에서는 막 두께가 400 ㎚인 W 막으로 도전막(306)을 제조한다.
이어서, 산화규소막, 질화규소막, 산화질화규소막과 같은 절연막으로 절연막(22)을 형성한다. 이 실시예에서는 플라즈마 CVD법에 의해 막두께가 150 ㎚인 산화규소막을 형성한다.
이어서, 하지 절연막 상에 반도체막(23)을 형성한다. 반도체막(23)은 공지의 방법(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법)에 의해 비정질 구조를 갖는 반도체막으로부터 형성한다. 반도체막(23)은 25 내지 80 nm (바람직하게는, 30 내지 60 nm)의 두께로 형성한다. 반도체막의 재료에 대해 특별한 제한은 없으나, 규소, 규소게르마늄합금(SiGe) 등으로 제조하는 것이 바람직하다. 이 실시예에서는 플라즈마 CVD법에 의해 막 두께가 55 ㎚인 비정질 규소막을 형성한다(도 4A 참조).
이어서, 레이저 결정화 방법을 행하여 반도체막을 결정화한다. 레이저 결정화 방법은 물론 다른 공지된 결정화 방법(예를 들어, 열 결정화 방법)을 행한 후 실시할 수 있다. 이 실시예에서는 YAG 레이저의 제2 고조파를 광학계를 이용하여 조사면 상에서 선형이 되도록 조사한다. 그로 인해 반도체의 결정성아 증가하지만 결정성 반도체막에 레이저 결정화 공정으로 인한 뒤틀림(13)이 형성된다(도 4B 참조).
다음으로, 가열처리 공정을 행한다. 가열처리 공정으로는 어닐 노를 사용하는 열 어닐법 또는 RTA법을 적용할 수 있다. RTA법을 이용한다면, 예를 들어, 기판 아래 설치된 11개의 할로겐 램프(적외선)(15)와 기판 위에 설치된 10개의 할로겐 램프(15)를 질소 분위기 하에 점등하여 행할 수 있다. 할로겐 램프로부터 공급되는 열은 700 내지 1300℃(규소 웨이퍼에 매립된 열전쌍으로 측정)이며, 최적의 가열처리 공정 조건은 사용되는 기판 및 반도체막의 상태와 같은 요인들에 따라 다르다. 따라서, 실험예를 들어 적절히 온도를 결정할 수 있다. 이 실시예에서는 RTA법을 적용하며, 질소 분위기 하에 725℃ 온도에서 5분간 가열처리 공정을 행한다(도 4C 참조).
반도체막의 뒤틀림은 레이저 결정화 후와 비교했을 때 가열처리 공정을 거치고 나서 줄어든다. 이어서, 패터닝을 행하여, 반도체막(24)을 예정된 형상으로 성형한다. 이 반도체막을 사용하면 TFT의 전기적 특성을 보다 우수하게 할 수 있다.
[실시예 5]
이 실시예에서는 액티브 매트릭스 기판의 제작방법을 도 5A 내지 도 9를 이용하여 설명한다. 본 명세서에서는 편이를 위해 구동회로 및 화소부가 모두 형성되어 있는 기판을 액티브 매트릭스 기판이라 한다.
먼저, 바륨 보로실리케이트 유리 또는 알루미노보로실리케이트 유리, 대체로 코닝 인코포레이티드에서 제조한 #7059 유리 및 #1737 유리와 같은 유리로 만들어진 기판(320)을 사용한다. 표면에 절연막이 형성된 석영 기판, 규소 기판, 금속 기판 또는 스테인레스 기판이 기판(320)으로 사용될 수 도 있다. 또한 이 실시예에서 사용되는 공정 온도에 대한 열저항을 갖는 플라스틱 기판도 사용할 수 있다.
이 후, 기판(320) 상에 산화규소막, 질화규소막 또는 질화산화규소막과 같은 절연막으로 형성된 하지막(321)을 형성한다. 이 실시예에서는 하지막(321)으로 2층 구조를 사용하지만, 단층의 절연막을 사용할 수도 있고, 2개 이상의 층을 적층한 구조를 사용할 수도 있다. 하지막(321)의 제 1 층으로는 질화산화규소막(321a)을 반응가스로서 SiH4, NH3, 및 N2O를 사용하는 플라즈마 CVD법을 이용하여 10 내지 200 nm(바람직하게는, 50 내지 100 nm)의 두께로 형성한다. 이 실시예에서는 상기 질화산화규소막(321a)(Si = 32%, O = 27%, N = 24%, H = 17%)을 50 nm의 막두께로 형성한다. 이 후, 상기 하지막(321)의 제 2 층으로서 반응가스로서 SiH4와 N2O를 사용하는 플라즈마 CVD법을 이용하여 50 내지 200 nm(바람직하게는 100 내지 150 nm)의 두께의 질화산화규소막(301b)을 형성한다. 이 실시예에서는, 상기 질화산화규소막(301b)(Si = 32%, O = 59%, N = 7%, H = 2%)을 100 nm의 두께로 형성한다.
이어서, 하지막(321) 상에 반도체막(322)을 형성한다. 이 반도체막(322)은공지의 방법(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법)에 의해 비정질 구조를 갖는 반도체막으로부터 25 내지 80 nm (바람직하게는 30 내지 60 nm)의 두께로 형성한다. 반도체막의 재료에 대해 특별한 제한은 없으나, 규소, 규소게르마늄합금 (SiGe) 등으로 제조하는 것이 바람직하다. 이어서, 레이저 결정화 방법을 행하여 반도체막을 결정화한다. 다른 공지된 결정화 방법(열 결정화 또는 니켈 촉매를 사용하는 열 결정화)를 적용하여 반도체막을 결정화할 수도 있다. 이 실시예에서는 레이저 결정화 방법을 적용한다.
레이저 결정화 방법에는 가스 레이저, 고상 레이저 및 금속 레이저와 같은 펄스 발진 또는 연속 발광 레이저를 사용할 수 있다. 고상 레이저로는 연속 발진 또는 펄스 발진 YAG 레이저, YVO4레이저, YLF 레이저, YAlO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저 및 Ti:사파이어 레이저 등이 있다. 가스 레이저는 연속 발진 또는 펄스 발진 엑시머 레이저, Ar 레이저, Kr 레이저, 및 CO2레이저를 포함하며, 금속 레이저로는 헬륨 카드뮴 레이저, 구리 증기 레이저 및 금 증기 레이저를 들 수 있다. 상기 레이저를 사용하는 경우에는 레이저 발진기로부터 방출되는 레이저 빔을 광학계에 의해 선형으로 집광하여 반도체막에 조사하는 방법을 사용할 수 있다. 결정화 조건은 실험예를 들어 적절히 선택할 수 있지만, 엑시머 레이저를 사용할 경우에는, 펄스 발진 주파수를 300 Hz에 고정하고, 레이저 에너지 밀도를 100 내지 800 mJ/㎠(전형적으로는 200 내지 700 mJ/㎠)에 고정한다. 또한, YAG 레이저를 사용하는 경우에는 제2 고조파를 사용하며, 펄스 발진 주파수는 1 내지 300 Hz에 고정할 수 있고, 레이저 에너지 밀도는 300 내지 1000 mJ/㎠(전형적으로는 350 내지 800 mJ/㎠)에 고정할 수 있다. 이어서, 폭이 100 내지 1000 ㎛, 예를 들어 400 ㎛인 선형으로 집광시킨 레이저 빔을 기판 표면 전체에 조사한다. 조사는 선형 빔의 경우 중첩율이 50 내지 98%로 조정하여 행할 수 있다. 또한, 연속 발진 레이저를 사용한다면, 에너지 밀도를 0.01 내지 100 MW/㎠(바람직하게는 0.1 내지 10 MW/㎠)로 고정해야 한다. 이어서 스테이지를 레이저광에 대해 0.5 내지 2000 ㎝/초 정도의 속도로 이동시켜 결정성 반도체막을 형성한다.
얻어진 결정성 반도체막을 원하는 형상으로 패터닝하여 반도체막(402-406)을 형성한다.
다음으로, 가열처리 공정을 행하여 레이저광 조사에 의한 뒤틀림을 제거한다. 이 실시예에서는 램프광을 조사한다. 예를 들어, 기판 아래 설치된 11개의 할로겐 램프(적외선)(15)와 기판 위에 설치된 10개의 할로겐 램프(15)를 질소 분위기 하에 1 내지 60초(바람직하게는 30 내지 60초)의 주기로 1 내지 10 분(바람직하게는 2 내지 6 분) 점등하여 행할 수 있다. 할로겐 램프로부터 공급되는 열은 700 내지 1300℃(규소 웨이퍼에 매립된 열전쌍으로 측정)이며, 최적의 가열처리 공정 조건은 사용되는 기판 및 반도체막의 상태와 같은 요인들에 따라 다르다. 따라서, 실험예를 들어 적절히 온도를 결정할 수 있다. 그러나, 대량 생산 공정의 경우는 700 내지 750℃ 정도의 온도에서 5분 이하로 가열처리 공정을 행하는 것이 바람직하다. 이 실시예에서는 질소 분위기 하에 700℃에서 4분간 가열처리 공정을 행한다.
TFT의 스레시홀드값을 조절하기 위해 반도체막(402-406)을 형성한 후 불순물 원소(붕소 또는 인) 소량을 도핑할 수 있다.
다음으로, 반도체막(402-406)을 덮는 게이트 절연막(407)을 형성한다. 게이트 절연막(407)은 플라즈마 CVD법 또는 스퍼터링법을 이용하여 규소 함유 절연막으로부터 두께 40 내지 150 ㎚로 형성한다. 이 실시예에서는 게이트 절연가(407)을 플라즈마 CVD법에 의해 두께 110 ㎚의 산화질화규소막(성분비: Si= 32%, O= 59%, N= 7%, H= 2%)으로 형성한다. 물론, 게이트 절연막이 산화질화규소막에만 제한되지 않으며, 다른 규소 함유 절연막의 단일층 또는 적층 구조를 사용할 수 있다.
한편, 산화규소막을 사용할 경우에는, TEOS(테트라에틸 오르쏘실리케이트)와 O2를의 혼합물을 사용하고, 반응 압력 40 ㎩, 기판 온도 300 내지 400℃ 및 고주파수(13.56 ㎒) 전력 밀도 0.5 내지 0.8 W/㎠에서 방전하는 플라즈마 CVD법에 의해 형성할 수 있다. 이렇게 형성된 산화 규소막은 이후 행되는 400 내지 500℃에서의 열 어닐법에 의해 게이트 절연막으로서 우수한 특성을 가질 수 있다.
이어서, 도 5C에 도시된 바와 같이, 게이트 절연막(407) 상에, 두께 20 내지 100 ㎚의 제1 도전막(408) 및 막 두께 100 내지 400 ㎚의 제2 도전막(409)을 적층한다. 이 실시예에서는, 30 ㎚ 두께의 TaN 막인 제1 도전막(408)과 370 ㎚ 두께의 W 막인 제2 도전막(409)를 적층하여 형성한다. TaN 막은 질소 함유 분위기 하에 Ta을 타겟으로 하는 스퍼터링법에 의해 형성한다. W 막은 W을 타겟으로 하는 스퍼터링법에 의해 형성한다. 텅스텐 헥사플루오라이드(WF6)를 이용하는 열 CVD법에 의해 W 막을 형성할 수도 있다. 어떤 방법을 사용하든지 간에, 게이트 전극으로사용하기 위해서는 막이 반드시 낮은 저항을 가져야 하며, W 막의 저항은 20 μΩ㎝ 이하인 것이 바람직하다. 결정립 크기를 크게 하여, W 막의 저항을 낮출 수 있다. 그러나, 산소와 같은 많은 불순물 성분이 W 막 내에 존재하는 경우에는, 결정화가 방해를 받고 저항이 높아진다. 그러므로, 이 실시예에서는 고 순도의 W 타겟(순도: 99.9999%)을 사용하고, 막 형성 중에 기체 상의 불순물이 혼입되지 않도록 주의하며 스퍼터링법을 행하여 W 막을 형성하며, 그 결과, W 막은 9 내지 20 μΩ㎝의 낮은 저항을 가질 수 있다.
이 실시예에서는 제1 도전막(408)은 TaN로 제조하고, 제2 도전막(409)은 W로 제조하지만, 재료가 특히 여기에 제한되지 않으며, 각 막은 Ta, W, Ti, Mo, Al, Cu, Cr 및 Nd로 이루어진 군으로부터 선택된 원소 또는 주요 성분으로서 상기 원소들을 함유하는 합금 또는 화합물로 형성할 수 있다. 한편, 인과 같은 불순물 원소로 도핑된 반도체막, 대체로 다결정 규소막을 또한 사용할 수 있다. AgPdCu 합금 또한 사용할 수 있다. 제1 도전막을 탄탈(Ta)로 형성되고, 제2 도전막이 W로 형성된 조합, 제1 도전막이 질화티탄(TiN)으로 형성되고, 제2 도전막이 W으로 형성된 조합, 제1 도전막이 질화탄탈(TaN)로 형성되고, 제2 도전막이 Al으로 형성된 조합 또는 제1 도전막이 질화탄탈(TaN)로 형성되고 제2 도전막이 Cu로 형성된 조합과 같은 모든 조합이 이용될 수 있다.
다음으로, 포토리소그래피법을 이용하여 레지스트로 제조된 마스크(410 내지 415)를 형성하고, 제1 에칭 공정을 행하여 전극 및 배선을 형성한다. 제1 에칭 공정은 제1 및 제2 에칭 조건을 이용하여 행한다. 이 실시예에서는 제1 에칭 조건으로 ICP(유도 결합 플라즈마(Inductively coupled plasma)) 에칭법을 이용하고, 에칭 가스로는 CF4, Cl2및 O22의 기체 혼합물을 사용하고, 기체 유속비는 25/25/10(Sccm)으로 설정하고, 플라즈마는 500 W RF(13.56 ㎒) 전력을 1 ㎩의 압력 하에 코일형 전극에 인가하여 발생시킨다. 이때, ICP에 맞는 건식 에칭 장치로 마쯔시다 일렉트릭 인더스트리알 코., 엘티디(Matsushita Electric Industrial Co., Ltd.)에서 제조한 모델: E645-ICP를 사용한다. 또한, 150 W RF(13.56㎒) 전력을 기판 측(시험편 공정)에 인가하여, 부(-)의 셀프바이어스 전압을 효과적으로 인가한다. W 막을 제1 에칭 조건 하에 에칭하고 제1 도전막의 연부 둘레를 테이퍼시킨다.
그 다음, 레지스트로 제조된 마스크(410 내지 415)를 제거하지 않고, 제1 에칭 조건을 제2 에칭 조건으로 바꾸고, 에칭 가스로 CF4및 Cl2의 혼합 가스를 사용하고, 기체 유속비를 30/30(Sccm)으로 설정하고, 플라즈마는 500 W RF(13.56 ㎒) 전력을 1 ㎩의 압력 하에 코일형 전극에 인가하여 발생시켜 약 30 초 동안 에칭을 행한다. 또한, 20 W RF(13.56㎒) 전력을 기판측(시험편 공정)에 인가하여, 부(-)의 셀프바이어스 전압을 효과적으로 인가한다. CF4및 Cl2를 혼합한 제2 에칭 조건에서는, W 막과 TaN 막이 모두 같은 정도로 에칭된다. 게이트 절연막 상에 잔류물이 없도록 에칭을 행하기 위해, 에칭 시간을 약 10 내지 20% 연장시킬 수 있다.
상기 제1 에칭 공정에서, 레지스트 마스크를 적합한 형상을 갖게 함으로써 기판측에 인가되는 바이어스 전압의 효과로 인해, 제1 도전막 및 제2 도전막의 연부 둘레가 테이퍼된다. 테이퍼된 부분의 각은 15 내지 45°이다. 그리하여, 제1 에칭 공정을 통해 제1 도전막 및 제2 도전막으로 구성된 제1 형상 도전막(417-422)(제1 도전막(417a-422a) 및 제2 도전막(417b-422b))이 형성된다. 부호 416은 게이트 절연막을 나타내고, 제1 형상 도전막(417-422)으로 덮이지 않은 게이트 절연막의 영역은 에칭에 의해 약 20 내지 50 ㎚ 얇아진다.
이어서, 레지스트로 제조된 마스크를 제거하지 않고 1차 도핑 공정을 행하여 n형 도전성을 부여하는 불순물 원소를 첨가한다(도 6A). 도핑은 이온 도핑법 또는 이온 주입법에 의해 행할 수 있다. 이온 도핑법의 조건은 도즈량이 1 x 1013내지 5 x 1015원자/cm2이고, 가속전압이 60 내지 100 keV이다. 이 실시예에서는 도즈량이 5 x 1015원자/cm2이고, 가속전압이 80 keV이다. n형 도전성을 부여하는 불순물 원소로는 주기율표 15족에 속하는 원소, 대표적으로 인(P) 또는 비소(As)를 사용하며, 여기서는, 인(P)을 사용한다. 이 경우, 도전막(417 내지 422)는 n형 도전성을 부여하는 불순물 원소에 대한 마스크가 되며, 자기정합적으로 고농도 불순물 영역(306 내지 310)이 형성된다. 이 고종도 불순물 영역(306 내지 310)에는 n형 도전성을 부여하는 불순물 원소가 1 x 1020내지 1 x 1021원자/cm3의 농도로 주입된다.
이 후, 레지스트로 제조된 마스크를 제거하지 않고 2차 에칭 공정을 행한다. 에칭 가스로는 CF4, Cl2및 O2의 혼합 가스를 사용하여, W 막을 선택적으로 에칭한다. 2차 에칭 공정에 의해 제2 형상 도전막(428b 내지 433b)가 형성된다. 한편, 제1 도전막(417a 내지 422a)는 에칭이 안되어 제2 도전막(428 내지 433)이 형성된다.
다음으로, 레지스트로 형성된 마스크를 제거하지 않고 도 6B에 도시된 바와 같이 2차 도핑 공정을 행한다. n형 도전성을 부여하는 불순물 원소를 도즈량은 1차 도핑 공정 보다 낮게 하고, 가속전압은 70 내지 120 keV로 하는 조건 하에 도핑한다. 이 실시예에서는 도즈량이 1.5 x 1013원자/cm2이고, 가속전압은 90 keV이다. 2차 도핑 공정은 마스크로 제2 형상 도전막(428 내지 433)을 사용하며 제2 도전막(428 내지 433) 아래의 반도체 층을 불순물 원소로 도핑한다. 제2 고농도 불순물 영역(423a 내지 427a)와 저농도 불순물 영역(423b내지 427b)이 새롭게 형성된다.
다음으로, 마스크를 제거하고 레지스트로부터 마스크(434a 및 434b)를 새롭게 형성하고, 제3 에칭 공정을 도 6C에 도시된 바와 같이 행한다. 이 공정은 SF6및 Cl2의 혼합 가스를 에칭 가스로 사용하고, 기체 유속비를 50/10(Sccm)으로 설정하고, 플라즈마는 500 W RF(13.56 ㎒) 전력을 1.3 ㎩의 압력 하에 코일형 전극에 인가하여 발생시켜 약 30 초 동안 에칭을 행한다. 또한, 10 W RF(13.56㎒) 전력을 기판측(시험편 공정)에 인가하여, 부(-)의 셀프바이어스 전압을 효과적으로 인가한다. 그리하여, 앞서 언급한 제3 에칭 공정을 이용하여 p채널형 TFT 및 화소부의 TFT(화소 TFT)의 TaN막을 에칭하여 제3 형상 도전막(435 내지 438)을 형성한다.
다음으로, 레지스트로부터 형성한 마스크를 제거한 후, 게이트 절연막(416)을 선택적으로 제거하고, 제2 형상 도전막(428, 430) 및 제2 형상 도전막(435 내지 438)을 마스크로 사용하여 절연층(439 내지 444)를 형성한다(도 7A).
뒤이어, 레지스트로 이루어진 마스크(445a 내지 445c)를 새롭게 형성하여 제3 도핑 공정을 행한다. 제3 도핑 공정에 의해 p채널형 TFT의 액티베이션층을 구성하는 반도체막에 상기한 도전형과 반대되는 도전형을 제공하는 불순물 원소가 첨가된 불순물 영역(446 및 447)을 형성한다. 불순물 영역은 불순물 원소에 대한 마스크로 제2 도전막(435a 및 438a)을 사용하여 p형을 제공하는 불순물 원소를 첨가함으써 자기정합적으로 형성한다. 이 실시예에서는 불순물 영역(446 및 447)을 디보란(B2H6)을 사용하는 이온 도핑법에 의해 형성한다(도 7B). 제3 도핑 공정에서, n채널형 TFT를 형성하는 반도체막은 레지스트로 이루어진 마스크(445a 내지 445c)로 덮여 있다. 불순물 영역(446 및 447)에는 1차 도핑 공정 및 2차 도핑 공정에 의해 서로 다른 농도로 인이 첨가되어 있으나, 어느 영역에서나 도핑 공정은 p형을 제공하는 불순물 원소의 농도가 2 x 1020내지 2x 1021원자/cm3범위 내이도록 행한다. 불순물 영역은 p채널형 TFT의 소스 영역 및 드레인 영역으로 작용하며, 따라서, 아무 문제 없다. 이 실시예에서는, p채널형 TFT의 활성층을 구성하는 반도체막 부분이 노출되며, 따라서, 불순물 원소(붕소)가 쉽게 첨가될 수 있는 잇점이 있다.
그리하여, 상술한 공정에 의해 불순물 영역이 각각의 반도체 층에 형성된다.
다음으로, 레지스트로 이루어진 마스크(445a 내지 445c)를 제거하여 제1 층간절연막(461)을 형성한다. 제1 층간절연막(461)은 규소를 포함하고, 두께가 100 내지 200 ㎚인 절연막으로부터 플라즈마 CVD법 또는 스퍼터링법을 이용하여 형성한다. 이 실시예에서는 막 두께가 150 ㎚인 산화질화규소막을 플라즈마 CVD법에 의해 형성한다. 당연히, 제1 층간절연막(461)이 산화질화규소막에만 제한되지 않으며, 규소를 포함하는 다른 절연막을 단일층 또는 적층 구조로 사용할 수 있다.
이어서, 도 7C에 도시된 바와 같이, 가열처리 공정에 의해 반도체막의 결정도를 회복하고 각각의 반도체막에 첨가된 불순물 원소를 활성화하는 공정을 행한다. 가열처리 공정으로는 어닐 노를 사용하는 열 어닐법, RTA법, 및 레이저 어닐법과 같은 방법을 행한다. 열 어닐법은 400 내지 700℃, 전형적으로는 500 내지 5500℃의 온도에서, 그리고 1 ppm이하, 바람직하게는 0.1 ppm이하의 산소 농도를 갖는 질소 분위기에서 행할 수 있다. 레이저 어닐에는 펄스 발진 또는 연속 발광형 가스 레이저, 고상 레이저 및 금속 레이저를 사용하는 것이 바람직하다. 고상 레이저로는 YAG 레이저, YVO4레이저, YLF 레이저, YAlO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저 및 Ti:사파이어 레이저와 같은 연속 발진 또는 펄스 발진 레이저가 있다. 가스 레이저는 연속 발진 또는 펄스 발진 엑시머 레이저, Ar 레이저, Kr 레이저, 및 CO2레이저를 포함하며, 금속 레이저로는 헬륨 카드뮴 레이저, 구리 증기 레이저 및 금 증기 레이저를 들 수 있다. 연속 발진 사용한다면, 에너지 밀도를 0.01 내지 100 MW/㎠(바람직하게는 0.1 내지 10 MW/㎠)로 고정해야 하며, 기판은 레이저광에 대해 0.5 내지 2000 ㎝/초 정도의 속도로 이동시켜야 한다. 펄스 발진 레이저를 사용한다면, 주파수를 300 Hz에 고정하고, 레이저 에너지 밀도를 50 내지 1000 mJ/㎠(전형적으로는 50 내지 500 mJ/㎠)에 고정하는 것이 바람직하다. 조사는 중첩율이 50 내지 98%로 조정하여 행할 수 있다. 이 실시예에서는 550℃에서 4 시간 동안 어닐 노를 이용하는 가열처리로 활성화를 행한다.
또한, 제1 층간절연막(461)을 형성하기 전에 가열처리를 행할 수 있다. 그러나, 사용된 배선 재료가 열에 약할 경우에는 이 실시예에서와 같이 배선을 보호하는 층간 절연막(주성분이 규소인 막, 예를 들어, 질화규소막)을 형성한 후 활성화를 행하는 것이 바람직하다.
이어서, 가열처리 공정을 (1 내지 12 시간 동안 300 내지 550℃에서) 행할 수도 있다. 이 공정은 제1 층간절연막(461) 내에 함유된 수소에 의해 반도체막 내의 댕글링 본드를 종결시키는 것이다. 제1 층간절연막(461)의 존재와 무관하게 반도체막을 수소화할 수 있다. 수소화 방법으로는 플라즈마 수소화(플라즈마에 의해 여기된 수소 사용), 및 3 내지 100%의 수소를 포함하는 분위기에서 300 내지 450℃의 온도에서 1 내지 12시간 가열처리를 행한다.
다음으로, 층간절연막(461) 위에 무기 절연 물질 또는 유기 절연 물질을 포함하는 제2 층간절연막(462)를 형성한다. 이 실시예에서는 막 두께가 1.6 ㎛인 아크릴 수지막을 형성하며, 점도가 10 내지 100 cp, 바람직하게는 40 내지 200 cp인 막을 사용하며 표면에 돌출부와 홈을 갖도록 형성한다.
이 실시예에서는 거울 반사를 방지하기 위해 표면에 돌출부와 홈을 갖는 제2 층간절연막을 형성하여 화소 전극 표면 상에 돌출부와 홈을 형성한다. 또한, 화소 전극 표면 상에 요철부를 형성하여 높은 산란 특성을 얻기 위해 돌출부를 화소 전극 아래 영역에 형성할 수 있다. 이 경우, 동일한 포토마스크를 TFT 형성에 사용하기 때문에, 공정 수를 늘리지 않고도 돌출부를 형성할 수 있다. 돌출부는 기판 상의 배선과 TFT부를 제외한 화소부 영역에 적절히 제공될 수 있다. 따라서, 돌출부와 홈은 돌출부를 덮는 절연막의 표면 상에 형성된 돌출부와 홈을 따라 화소 전극 표면 상에 형성된다.
또한, 평탄면을 갖는 막을 제2 층간절연막(462)으로 사용할 수 있다. 이 경우, 하기가 바람직하다. 즉, 화소 전극 형성 후 분사법 또는 에칭법과 같은 공지된 방법을 사용하는 공정으로 돌출부와 홈부를 표면에 형성한다. 그리하여, 거울 반사가 방지되고 반사광이 산란되기 때문에 백색이 증가된다.
이어서, 구동회로(506)에 각각의 불순물 영역과 전기적으로 연결된 배선(463 내지 467)을 형성한다. 이들 배선은 막 두께가 50 ㎚인 Ti막과 필름 두께가 500 ㎚인 합금막(Al과 Ti의 합금막)의 적층막을 패터닝하여 형성한다.
또한, 화소부(507)에는, 화소 전극(470), 게이트 배선(469) 및 접속 전극(468)을 형성한다(도 8). 이 접속 전극(468)에 의해 소스 배선(불순물 영역(443b)과 제1 도전막(449)의 적층)과 화소 TFT 간에 전기적 접속이 이루어진다. 또한, 게이트 배선(469)과 화소 TFT의 게이트 전극 사이에 전기적 접속이 이루어진다. 화소 전극(470)과 관련하여, 화소 TFT의 드레인 영역(442)와 저장 커패시터를 형성하는 전극 중 하나로 작용하는 반도체막(458) 간에 전기적 접속이 이루어진다. 구성분으로 Al 또는 Ag를 함유하는 막과 같은 고반사율 재료를 화소 전극(470)에 사용한다.
따라서, n채널형 TFT(501) 및 p채널형 TFT(502) 및 n채널형 TFT(503)에 의해 형성된 CMOS 회로 및 화소 TFT(504) 및 보유 용량(505)을 갖는 화소부(507)가 동일 기판 상에 형성될 수 있다. 그 결과, 액티브 매트릭스 기판이 완성된다.
구동회로(506)의 n채널형 TFT(501)는 채널 형성 영역(423c), 게이트 전극의 일부를 형성하는 제1 도전막(428a)에 중첩되는 저농도 불순물 영역(GOLD 영역), 및 소스 영역 또는 드레인 영역으로 작용하는 고농도 불순물 영역(423a)을 갖는다. 전극(466)을 통해 n채널형 TFT(501)과 연결된 CMOS 회로를 형성하는 p채널형 TFT(502)는 채널 형성 영역(446d), 게이트 전극 바깥에 형성된 불순물 영역(446b, 446c) 및 소스 영역 또는 드레인 영역으로 작용하는 고농도 불순물 영역(446a)를 갖는다. n채널형 TFT(503)은 채널 형성 영역(430a), 게이트 전극의 일부를 구성하는 제1 도전막(430a)에 중첩되는 저농도 불순물 영역(425b)(GOLD 영역), 및 소스 영역 또는 드레인 영역으로서 작용하는 고농도 불순물 영역(425a)을 갖는다.
화소부의 화소 TFT(504)는 채널 형성 영역(426c), 게이트 전극의 외부에 형성되는 저농도 불순물 영역(426b)(LDD 영역), 및 소스 영역 또는 드레인 영역으로 작용하는 고농도 불순물 영역(426a)을 포함한다. 또한, 보유 용량(505)의 전극 중 하나로 작용하는 반도체막(447a 및 447b) 각각에 p형 도전성을 부여하는 불순물 원소가 첨가된다. 보유 용량(505)은 절연막(444)을 유전성 부재로 사용하여전극(438a, 438b의 적층구조)와 반도체막(447a 내지 447c)로부터 형성한다.
또한, 이 실시예의 화소 구조에서는 화소 전극들 사이의 갭이 블랙 매트릭스를 사용하지 않고도 차광되도록 소스 배선과 중첩되게 배치하여 화소 전극의 연부를 형성한다.
이 실시예에서 제조된 액티브 매트릭스 기판의 화소부의 상면도가 도 9에 도시되어 있다. 몇몇 도면 부호는 도 5A 내지 도 8에 대응하는 부분을 나타나는 데 사용되었다. 도 8의 점선 A-A'는 도 9의 A-A'를 따라 절단된 단면도에 해당한다. 또한, 도 8의 점선 B-B'는 도 9의 B-B'선에 따라 절단된 단면도에 해당한다.
이 실시예는 실시예 1 내지 4와 자유롭게 조합될 수 있다.
[실시예 6]
이 실시예에서는 실시예 5에 따라 제조된 액티브 매트릭스 기판으로부터 반사형 액정 표시장치를 제조하는 방법이 서술될 것이다. 도 10을 사용하여 설명한다.
먼저, 실시예 5에 따라, 도 8에 도시된 상태의 액티브 매트릭스 기판을 형성한 후, 도 8의 액티브 기판 상에, 적어도 화소 전극(470) 상에 배향막(567)을 형성하고 러빙 처리한다. 이 실시예에서는 배향막(567)을 형성하기 전에, 아크릴 수지막과 같은 유기 막을 패터닝하여 기판 사이의 갭을 유지하는 스페이서(572)를 원하는 위치에 형성한다. 또한, 컬럼형 스페이서 대신에 기판의 전면에 구형 스페이서를 뿌려둘 수 있다.
다음으로, 대향 기판(569)을 제조한다. 이 대향 기판(569) 상에 컬러 필터층(570, 517) 및 평탄화막(573)을 형성한다. 적색층(570)과 청색층(572)가 서로 부분적으로 중첩되어 차광부를 형성한다. 또한, 적색층과 녹색층을 서로 중첩시켜 차광부를 형성할 수도 있다.
이 실시예에서는 실시예 5에 기재된 기판을 사용한다. 따라서, 도 9에 도시된 실시예 5의 화소부의 정면도에서와 같이, 적어도 게이트 배선(469)과 화소 전극(470) 사이의 갭, 게이트 배선(469)과 접속 전극(468) 사이의 갭, 및 접속 전극(468)과 화소 전극(470) 사이의 갭이 차광되어야 한다. 이 실시예에서는 대향 기판 및 액티브 매트릭스 기판을 붙여 착색층이 서로 적층되면서 형성된 차광부가 차광이 필요한 부분과 중첩되도록 한다.
이와 같이 하여, 흑색 마스크와 같은 차광층을 형성하지 않고, 각각의 화소 간의 갭을 차광하는 제조 공정 수를 줄일 수 있다.
다음으로, 평탄화막(573) 상에, 투명 도전막으로 제조된 대향 전극(576)을 형성하고, 대향 기판 전면에 배향막(574)을 형성하고 나서 러빙 처리한다.
이어서, 화소부 및 구동회로가 형성된 액티브 매트릭스 기판과 대향 기판을 밀봉재(568)로 결합시킨다. 밀봉재(568)에 충전제를 혼합하고, 충전제와 컬럼형 스페이서의 효과에 의해 균일한 갭을 유지하면서 두 기판을 서로 결합시킨다. 그리고 나서, 액정 물질(575)을 두 기판 사이에 주입하여 기판을 실란트(도시되지 않음)로 완전히 밀봉한다. 액정 물질(575)로는 공지된 액정 물질을 사용할 수 있다. 그리하여, 도 10에 도시된 반사형 액정 장치가 완성된다. 필요에 따라, 액티브 매트릭스 기판 또는 대향 기판을 원하는 형상으로 절단할 수 있다. 또한, 편광판을대향 기판(도시되지 않음)에만 부착한다. 이후, FPC를 공지된 기술을 이용하여 부착한다.
이렇게 하여 형성된 액정 표시장치는 각종 전자 장치의 표시부에 사용될 수 있다.
이 실시예는 실시예 1 내지 5와 자유롭게 조합될 수 있다.
[실시예 7]
이 실시예에서는 실시예 5에서 제조된 액티브 매트릭스 기판과 다르고, 실시예 6에서 제조된 것과 다른 액티브 매트릭스 액정 표시장치의 제작방법을 기재한다. 도 11을 사용하여 설명한다.
먼저, 실시예 5에 따라, 도 8에 도시된 상태의 액티브 매트릭스 기판을 형성한 후, 도 8의 액티브 매트릭스 기판 상에, 배향막(1067)을 형성하고 마찰 처리한다. 이 실시예에서는 배향막(1067)을 형성하기 전에, 아크릴 수지막과 같은 유기 막을 패터닝하여 원하는 위치에 기판 사이의 갭을 유지하기 위한 컬럼 스페이서 형성한다. 또한, 컬럼형 스페이서 대신에 기판의 전면에 구형 스페이서를 뿌려둘 수 있다.
다음으로, 대향 기판(1068)을 제조한다. 이 대향 기판(1068) 상에 착색층(1074) 및 차광층(1075)을 각각의 화소에 대해 배치된 컬러 필터를 형성한다. 또한, 구동회로에도 차광층(1077)을 형성한다. 다음으로 화소부 내에, 평탄화막(1076) 상에 투명 도전막으로부터 대향 전극(1069)를 형성하고, 대향 기판 전면에 배향막(1070)을 형성하고, 마찰처리한다.
이어서, 화소부 및 구동회로가 형성된 액티브 매트릭스 기판과 대향 기판을 밀봉재(1071)로 결합시킨다. 밀봉재(1071)에 충전제를 혼합하고, 충전제와 컬럼형 스페이서의 효과에 의해 균일한 갭을 유지하면서 두 기판을 서로 결합시킨다. 그리고 나서, 액정 물질(1073)을 두 기판 사이에 주입하여 기판을 실란트(도시되지 않음)로 완전히 밀봉한다. 액정 물질(1073)로는 공지된 액정 물질을 사용할 수 있다. 그리하여, 도 11에 도시된 반사형 액정 장치가 완성된다. 필요에 따라, 액티브 매트릭스 기판 또는 대향 기판을 원하는 형상으로 절단할 수 있다. 또한, 편광판을 대향 기판(도시되지 않음)에만 부착한다. 이후, FPC를 공지된 기술을 이용하여 부착한다.
이렇게 하여 형성된 액정 표시장치는 각종 전자 장치의 표시부에 사용될 수 있다.
이 실시예는 실시예 1 내지 5와 자유롭게 조합될 수 있다.
[실시예 8]
이 실시예에서는 TFT 구조가 실시예 5에 따라 제조된 액티브 매트릭스 기판과 다른 예를 이용하여 본 발명을 이용한 발광장치의 제작방법의 예를 설명한다. 본 명세서에서, 발광 장치는 기판과 커버링재 사이에 기판 상에 형성된 발광 소자를 갖는 표시장치와 그 표시장치에 IC가 장착된 표시 모듈을 총칭하는 것이다. 발광 소자는은 전기장을 인가하면 발생되는 전기 발광을 얻을 수 있는 유기 화합물 물질을 함유하는 발광층, 양극층 및 음극층을 갖는다. 또한, 유기 화합물의 발광은 일중항 여기 상태에서 기저 상태로 돌아갈 때의 발광(형광) 및 3중항 여기 상태에서 기저 상태로 돌아갈 때의 발광(인광)이 있으며, 두 발광 중 하나 또는 둘 다 사용될 수 있다.
또한, 본 명세서에서 유기 발광층으로 정의되는 것은 양극과 음극 사이에 형성되는 모든 층이다. 유기 발광층은 구체적으로 발광층, 정공 주입층, 전자 주입층, 정공 수송층 및 전자 수송층을 포함한다. 기본적으로, 발광 소자는 양극층, 발광층 및 음극층이 순서대로 적층된 구조를 갖는다. 추가로, 발광층은 다른 구조를 가질 수 있는데, 그 중 하나는 양극층, 정공 주입층, 발광층 및 음극층이 순서대로 적층된 구조이고, 다른 하나는 양극층, 정공 주입층, 발광층, 전자 주입층 및 음극층이 순서대로 적층된 구조이다.
도 12에 도시된 액티브 매트릭스 기판에 n채널형 TFT(601) 및 p채널형 TFT(602)를 갖는 구동회로(605) 및 스위칭용 TFT(603) 및 전류 제어용 TFT(604)를 갖는 화소부(606)을 형성한다.
기판(610) 상에 하지막(611)을 형성한 후, 채널 형성 영역, 소스 영역, 드레인 영역, LDD 영역을 형성하여 TFT를 형성한다. 본 발명에 따라 실시예 1 내지 6과 유사하게 반도체막을 형성한다.
게이트 절연막(612a-612d)상에 형성된 게이트 전극(628-613)은 제2 도전막(628a-631a) 및 제2 도전막(628b-628b)로 이루어진 적층 구조를 가지며, 그의 연부가 테이퍼진 형상을 제조된 것이 특징이다. 이러한 형상은 3회 이상 에칭하여 형성하며, 불순물은 각각의 에칭 공정에 의해 형성된 게이트 전극 형상을 이용하여 반도체막에 도입된다.
구체적으로, 제1 에칭 공정에 의해 연부가 테이퍼진 제1 성형 게이트 전극을 마스크로 사용하여, 제1 도핑 공정을 자기정합적으로 행하고, 고농도의 불순물 영역을 형성한다. 다음으로 제2 도전막을 선택적으로 에칭하여 제2 성형 게이트 전극을 형성한다. 제2 형상 게이트 전극 내의 제1 도전막의 테이퍼진 부분을 이용하여 제2 도핑 공정을 행함으로써 저농도 불순물 영역을 형성한다. 이어서, 제1 도전막의 테이퍼진 부분을 부분적으로 에칭하여 제3 성형 게이트 전극을 형성한다. 이때, 절연막 또한 동시에 에칭하여 절연막(621)을 형성한다. 이어서, n채널형 TFT와 화소부 상에 마스크를 형성하고, 제3 도핑 공정을 행한다. 제3 도핑 공정에 의해 불순물 원소가 p채널형 TFT의 활성층이 되는 반도체막에 첨가되고 그 불순물 원소가 이미 첨가된 단일 도전형과 다른 도전형이 인가된 불순물 영역이 형성된다.
n채널형 TFT의 신뢰도를 증가시키기 위해 제2 성형 게이트 전극 내의 제1 도전막의 테이퍼진 부분을 이용하여 형성된 LDD 영역을 형성한다. 고온 캐리어 효과에 의해 전류가 변조되는 것을 방지한다. 이온 도핑 방법에서는 전기장에 의해 불순물 원소의 이온을 가속화하여 게이트 전극의 연부 및 연부 주변의 게이트 절연막을 통해 반도체막에 첨가하여 LDD 영역을 형성한다.
LDD 영역(634, 634a, 634b), 소스 영역 또는 드레인 영역(639)을 n채널형 TFT(601)의 채널 형성 영역(671) 외측에 형성하고, LDD 영역(634)의 일부(634b)를 게이트 전극(628)과 중첩되도록 형성한다. p채널형 TFT(602)도 유사한 구조를 가지며, 채널 형성 영역(672), LDD 영역(656,657), 및 소스 영역 또는 드레인 영역(655)으로 형성된다. 이 실시예에는 단일 게이트 구조를 사용하였지만 이중게이트 구조 또는 삼중 게이트 구조를 사용할 수도 있다.
화소부(606)에는 오프 전류를 줄이기 위해 n채널형 TFT에 의해 형성되는 스위칭용 TFT(603)을 다중 게이트 구조를 갖도록 형성하고, LDD 영역(637, 637a, 637b) 및 소스 영역 또는 드레인 영역(642)을 채널 형성 영역(674) 외측에 형성한다. 또한, LDD 영역(656,657) 및 소스 영역 또는 드레인 영역(655)을 p채널형 TFT에 의해 형성된 전류 제어용 TFT(604)의 채널 형성 영역(672) 외측에 형성한다. 이 실시예에서는 전류 제어용 TFT(604)가 단일 게이트 구조를 갖지만 이중 게이트 구조 또는 삼중 게이트 구조를 사용할 수도 있다.
두께가 50 내지 500 ㎚이고 산화규소, 질화규소 또는 산화질화규소와 같은 무기 재로로 제조된 제1 층간 절연막(635), 및 폴리이미드, 아크릴, 폴리이미드 아미드 또는 BCB(벤조시클로부텐)과 같은 유기 절연 재료로 제조된 제2 층간절연막(636)으로 층간절연막을 형성한다. 유기 절연 재료를 사용하여 제2 층간절연막을 사용함으로써 표면을 쉽게 평탄화할 수 있다. 또한, 일반적으로 유기 수지 재료는 유전상수가 낮기 때문에 기생용량을 낮출 수 있다. 그러나, 유기 수지 재료는 흡습성을 가지고 보호막으로 사용하기에는 적합하지 않기 때문에, 제2 층간절연막과 제1 층간절연막(635)을 배합하는 것이 바람직하다.
다음으로, 소정의 패턴으로 레지스트 마스크를 형성하고, 각각의 반도체막에 형성된 소스 영역 또는 드레인 영역에 이르는 콘택트 홀을 형성한다. 콘택트 홀을 형성하기 위해 건식 에칭을 행한다. 이 경우, 유기 수지 재료로 이루어진 제2 층간절연막(636)을 CF4, O2및 He의 혼합 가스를 이용하여 먼저 에칭하고, 다음으로 에칭 가스를 CF4및 O2로 바꾸어 제1 층간절연막(635)을 에칭한다.
이어서, 스퍼터링법 또는 진공 증착법에 의해 도전성 금속막을 형성하고, 레지스트 마스크 패턴을 형성하고, 에칭에 의해 배선(701-707)을 형성한다. 그리하여, 액티브 매트릭스 기판을 형성할 수 있다.
도 12에 도시된 액티브 매트릭스 기판을 사용하여 도 13에 도시된 바와 같은 발광장치를 제조할 수 있다. 배선(706)은 전류 제어용 TFT의 소스 배선(전류 공급선에 해당)이며, 도면 부호 707은 전극으로 전류 제어용 TFT의 화소 전극(711)과 중첩되어 화소 전극(711)과 전기적으로 연결되어 있다.
도면 부호 711은 투명 도전막으로 제조된 화소 전극(발광 소자의 양극)를 나타낸다. 투명 도전막으로는 산화인듐 및 산화주석의 화합물, 산화인듐 및 산화아연의 화합물, 산화아연, 산화주석 또는 산화인듐을 사용할 수 있다. 또한, 갈륨을 첨가한 투명 도전막을 사용할 수도 있다. 화소 전극(711)은 상기 배선들을 형성하기 전에 평탄한 층간절연막(710) 상에 형성한다. 이 실시예에서는 수지로 제조된 평탄 막(710)을 사용하여 TFT의 단을 평탄화하는 것이 매우 중요하다. 후에 형성되는 발광층이 매우 얇기 때문에, 단 때문에 불충분한 발광이 발생할 수 있다. 따라서, 가능한한 발광층을 평탄하게 형성하기 위해서는 화소 전극을 형성하기 전에 단을 평탄화하는 것이 바람직하다.
배선(701-707)을 형성한 후, 도 13에 도시된 바와 같이 뱅크(712)를 형성한다. 뱅크(712)는 규소 또는 유기 수지막을 함유하는 절연막을 100 내지 400 ㎚ 두께로 패터닝하여 형성할 수 있다.
유의할 것은 이 뱅크(712)가 절연막이기 때문에 막 형성 중에 정전기에 의한 소자의 손상에 반드시 주의를 기울여야 한다. 이 실시예에서는 뱅크(712)의 재료인 절연막에 탄소 입자 또는 금속 입자를 첨가하여 저항을 줄인다. 따라서, 정전기 발생이 억제된다. 이때, 탄소 입자 또는 금속 입자의 첨가량은 저항이 1 x 106내지 1 x 1012Ωm (바람직하게는 1 x 108내지 1 x 1010Ωm)이 되도록 조정할 수 있다.
발광층(713)을 화소 전극(710) 상에 형성한다. 도 19에는 오직 1개의 화소만이 도시되어 있음을 유의한다. 그러나, 이 실시예에서는 R(적색), G(녹색), 및 B(청색)에 대응하는 발광층을 형성한다. 또한, 이 실시예에서는, 저분자량 유기 발광 물질을 증착법에 의해 형성한다. 구체적으로, 20 ㎚의 두께를 갖는 구리 프탈로시아닌(CuPc)막을 정공 주입층으로 제공하고, 그 위에 70 ㎚의 두께를 갖는 트리스-8-뷔놀리놀레이트 알루미늄 착물(Alq3)을 발광층으로 제공한다. 그리하여, 적층 구조를 형성한다. 발광 색은 퀴나크리돈, 페릴렌 또는 DCM1 내지 Alq3와 같은 형광색소를 첨가하여 조절할 수 있다.
유의할 것은 이 실시예가 발광층으로 사용될 수 있는 유기 발광 물질의 한 예이며, 이 실시예에 제한될 필요가 없다는 것이다. 발광층(광을 방출하고, 광을발광하는 캐리어를 이동시키는 층)은 발광층 및 전하 수송층 또는 전하 주입층과 자유롭게 결합하여 형성할 수 있다. 예를 들어, 이 실시예에서는, 저분자량 유기 발광 물질을 발광 층으로 사용한 예가 도시되었지만, 고분자 유기 발광 물질을 사용할 수도 있다. 본 명세서에서는, 승화성이 없고, 분자 수가 20 이하이거나 분자 길이가 10 ㎛ 이하인 유기 발광 물질을 중간 분자량 유기 발광 물질로 사용한다. 또한, 스핀 코팅법에 의해 두께가 20 ㎚인 폴리티오펜(PEDOT) 막을 정공 주입층으로 형성하고, 그 정공 주입층 상의 발광층으로 두께가 약 100 ㎚인 파라페닐렌 비닐렌(PPV) 막을 형성한 적층 구조를 고분자량 유기 발광 물질을 사용한 예로 들 수 있다. PPV 공액 중합체를 사용하면 적색에서 청색에 이르는 발광 파장을 선택할 수 있다. 또한, 탄화규소와 같은 무기 재료를 전하 수송층 또는 전하 주입층으로 사용할 수 있다. 공지된 재료들을 유기 발광 물질 및 무기 물질로 사용할 수 있다.
다음으로, 도전막으로부터 음극(714)을 발광층(713) 상에 제공한다. 이 실시예의 경우는, 알루미늄 및 리튬 합금막을 도전막으로 사용한다. 물론, 공지된 MgAg막(마그네슘 및 음의 합금막)을 사용할 수 있다. 음극 물질로, 주기율표 1족 또는 2족에 속하는 원소로 이루어진 도전막 또는 그러한 원소들이 첨가된 도전막을 사용할 수 있다.
이 음극(714)을 형성하면, 발광 소자(715)가 완성된다. 유의할 것은 여기서 완성되는 발광 소자(715)가 화소 전극(양극)(710), 발광층(713) 및 음극(714)에 의해 형성된 다이오드를 나타낸다는 것이다.
발광소자(715)를 완전히 덮기 위해 패시베이션막(716)을 제공하는 것이 효과적이다. 패시베이션막(716)으로는 탄소막, 질화규소막 또는 산화질화규소막을 함유하는 절연막의 단일층 또는 상기 절연막이 결합된 적층을 사용한다.
이 때, 커버리지가 우수한 막을 패시베이션막으로 사용하는 것이 바람직하며, 탄소막, 특히 DLC(다이아몬드형 탄소)막을 사용하는 것이 효과적이다. DLC막은 실온 내지 100℃ 범위에서 형성될 수 있기 때문에 내열성이 낮은 발광층(713) 위에 쉽게 형성할 수 있다. 또한, DLC막이 산소에 대한 차단 효과가 높기 때문에 발광층(713)의 산화를 억제할 수 있다. 따라서, 하기 밀봉 공정에서부터 패시베이션막 형성 기간 중에 발광층(713)의 산화를 방지할 수 있다.
또한, 밀봉재(717)를 패시베이션막(716) 상에 제공한 후, 커버재(718)를 상기 밀봉재(717)에 접착한다. 밀봉재(717)로는 자외선 경화 수지를 사용할 수 있으며, 흡습 효과가 있는 물질 또는 내부에 산화 억제 효과가 있는 물질을 제공하는 것이 효과적이다. 또한, 이 실시예에서는 탄소막(바람직하게는 다이아몬드형 탄소막)이 유리 기판, 석영 기판 또는 플라스틱 기판(플라스틱 막 포함)의 양면에 형성된 부재를 커버재(718)로 사용한다.
그리하여, 도 13에 도시된 구조를 갖는 발광 장치를 완성한다. 유의할 것은 뱅크(712)를 형성한 후, 공기 노출 없이 멀티 챔버 시스템(또는 인라인 시스템)의 막 형성 장치를 사용하여 패시베이션막(716)이 형성될 때까지 연속적으로 공정을 행하는 것이 효과적이다. 또한, 커버재(718)가 부착될 때까지의 공정을 공기 노출 없이 연속적으로 행할 수 있다.
그리하여, 플라스틱 기판을 기저층으로 형성한 절연체(501) 상에 n채널형 TFT(601, 602), 스위칭용 TFT(n채널형 TFT)(603) 및 전류 제어용 TFT(n채널형 TFT)(604)를 형성한다. 이제까지 제조 공정에 요구되는 마스크 수는 일반적인 액티브 매트릭스 발광 장치에 요구되는 것 보다 적다.
즉, TFT의 제조 공정이 크게 단순화되며, 수율 개선 및 제조 비용 감소를 실현할 수 있다.
그밖에도, 도 13을 참조하여 서술한 바와 같이, 절연막을 통해 게이트 전극과 중첩되는 불순물 영역을 형성하면, 핫 캐리어 효과로 인한 변형에 대한 내성이 높은 n채널형 TFT를 형셩할 수 있다. 따라서, 신뢰도가 높은 발광 소자를 실현할 수 있다.
이 실시예에서는 화소부와 구동회로의 구조만을 도시하였지만, 이 실시예의 제조 공정에 따르면, 신호 분리 회로, D/A 변환기, 연산 증폭기 및 γ-교정 회로와 같은 논리 회로를 동일 절연체 상에 추가로 형성할 수 있다. 메모리 및 마이크로프로세서를 또한 형성할 수 있다.
발광소자를 보호하기 위한 밀봉(봉입) 공정 후의 이 실시예의 발광 장치에 대해 도 14A 및 도 14B를 이용하여 설명할 것이다. 필요에 따라 도 13에 사용된 부호가 도 14A 및 도 14B에도 사용된다.
도 14A는 발광소자 밀봉까지의 상태를 나타내는 상면도이고, 도 14B는 도 14A의 C-C' 선을 따라 절단한 단면도이다. 점선으로 표시된 부호 801은 소스측 구동회로를 나타내고, 부호 806은 화소부를 나타내며, 부호 807은 게이트측 구동회로를 나타낸다. 또한, 부호 901은 커버재를 나타내고, 부호 902는 제1 밀봉재를 나타내며, 부호 903은 제2 밀봉재를 나타낸다. 밀봉재(907)는 제1 밀봉재(902)에 의해 둘러싸인 내부에 제공된다.
부호 904는 소스측 구동회로(801)과 게이트측 구동회로(807)에 입력된 송신 신호용 배선을 나타낸다. 이 배선(904)은 외부 입력 단자인 FPC(가요성 인쇄 회로)(905)로부터 비디오 신호와 클럭 신호를 수신한다. 도 14A에는 FPC만이 도시되어 있지만, 인쇄 배선판(PWB)을 FPC에 부착시킬 수 있다. 본 명세서에서 발광 소자는 발광 장치 본치 뿐만 아니라 FPC 또는 PWB가 부착된 발광장치를 포함한다.
다음으로, 도 14B를 참조하여 단면 구조를 서술할 것이다. 화소부(806) 및 게이트측 구동회로(807)를 기판(700) 상에 형성한다. 화소부(806)는 각각 전류 제어용 TFT(604)와 드레인 영역에 전기적으로 연결된 화소 전극(710)을 갖는 복수개의 화소로 형성된다. 또한, n채널형 TFT(601)와 p채널형 TFT(602)가 서로 결합되어 있는 CMOS 회로를 사용하여 게이트측 구동회로(807)을 형성한다(도 13).
화소 전극(711)은 발광소자의 양극로 작용한다. 또한, 화소 전극(711)의 양 말단에 뱅크(712)를 형성한다. 발광 소자의 발광층(713) 및 음극(714)을 화소 전극(711) 상에 형성한다.
음극(714)은 모든 화소에 공유되는 배선으로 작용하며, 접속 배선(904)을 통해 FPC(905)와 전기적으로 접속된다. 또한, 화소부(806)와 게이트측 구동회로(807)에 포함되는 모든 요소들은 음극(714)과 패시베이션막(716)에 덮여 있다.
또한, 제1 밀봉재(902)에 의해 커버재(901)가 접합된다. 커버재(901)와 발광소자 사이의 간격을 유지하기 위해 수지막으로 된 스페이서를 제공할 수 있다. 이어서, 제1 밀봉재(902) 내부를 실란트(907)로 충전한다. 제1 밀봉재(902) 및 실란트(907)로 에폭시 수지를 사용하는 것이 바람직하다. 또한, 제1 밀봉재(902)는 가능한 한 수분과 산소가 침투되지 않는 물질이 바람직하다. 또한, 흡습 효과를 갖는 물질 또는 산화 억제 효과를 갖는 물질을 실란트(907)에 포함시킬 수 있다.
발광 소자를 덮기 위해 제공된 실란트(907)는 또한 커버재(901)를 생성된 기판(700)에 부착시키는 접착제로 작용한다. 또한, 이 실시예에서는, FRP(유리섬유 보강 플라스틱), PVF(폴리비닐플루오라이드), 마일라(Mylar), 폴리에스테르 또는 아크릴 수지를 커버재(901)를 구성하는 플라스틱 기판(901a)으로 사용할 수 있다.
실란트(907)를 사용하여 밀봉한 후, 실란트(907)의 측면(노출면)을 덮도록 제2 밀봉재(903)를 형성한다. 제1 밀봉재(902)와 동일한 재료를 제2 밀봉재(903)에도 사용할 수 있다.
상기한 구조를 갖는 발광소자를 실란트(907)로 밀봉함으로써 발광소자를 외부로부터 완전히 차폐할 수 있다. 또한, 발광층의 산화로 인한 열화를 촉진하는 물질(수분또는 산소 등)이 외부로부터 침투하는 것을 막을 수 있다. 그리하여, 신뢰도가 높은 발광 표시장치를 얻을 수 있다.
이 실시예는 실시예 1 내지 6과 자유롭게 조합되어 행될 수 있다.
[실시예 9]
이 실시예에서는 실시예 8의 화소 구조와 다른 화소 구조를 갖는 발광 장치를 설명한다. 도 15를 사용하여 설명한다.
도 12의 n채널형 TFT(601)과 동일한 구조를 갖는 TFT를 도 15의 전류 제어용 TFT(4501)로 사용한다. 물론, 전류 제어용 TFT(4501)의 게이트 전극은 스위칭용 TFT(4402)의 드레인 배선에 전기적으로 연결되어 있다. 또한, 전류 제어용 TFT(4501)의 드레인 배선은 화소 전극(4504)에 전기적으로 연결되어 있다.
이 실시예에서는 도전막으로 제조된 화소 전극(4504)가 발광 소자의 음극으로 작용한다. 특히, 알루미늄 및 리튬의 합금 막을 사용하지만, 주기율표의 1족 또는 2족 원소로 제조된 도전막, 또는 1족 원소 또는 2족 원소가 첨가된 도전막을 사용할 수도 있다.
화소 전극(4504) 상에는 발광층(4505)이 형성된다. 도 15에는 오직 한개의 화소만이 도시되어 있지만, 이 실시예에서는 G(녹색)에 해당하는 발광층을 증착법 및 코팅법(바람직하게는 스핀 코팅법)에 의해 형성한다. 구체적으로는, 두께가 20 ㎚인 리튬 플루오라이드(LiF) 막이 전자 주입층으로 제공되고, 두께가 70 ㎚인 PPV(폴리파라페닐렌비닐렌) 막이 그 위에 제공되어 있는 적층 구조를 사용한다.
다음으로, 투명 도전막으로부터 형성되는 양극(4506)을 발광층(4505) 상에 형성한다. 이 실시예에서는 산화인듐 및 산화주석 화합물, 또는 산화인듐 및 산화 아연 화합물로 제조된 도전막을 투명 도전막으로 사용한다.
이 양극(4506)을 형성하면, 발광 소자(4507)가 완성된다. 유의할 것은 여기서 완성되는 발광 소자(4504)가 화소 전극(음극)(4504), 발광층(4505) 및 양극(4506)에 의해 형성된 다이오드를 나타낸다는 것이다.
발광 소자(4507)를 완전히 덮기 위해 패시베이션막(4508)을 제공하는 것이 효과적이다. 패시베이션막(4508)으로는 탄소막, 질화규소막 또는 산화질화규소막을 함유하는 절연막을 단일층 또는 상기 절연막이 결합된 적층으로 사용한다.
또한, 실란트(4509)를 패시베이션막(4508) 상에 제공한 후, 커버링재(4510)을 상기 밀봉재(4509)에 접착한다. 실란트(4509)로는 자외선 경화 수지를 사용하는 것이 바람직하며, 흡습 효과가 있는 물질 또는 내부에서 산화 억제 효과가 있는 물질을 제공하는 것이 효과적이다. 이 실시예에서는 탄소막(바람직하게는 다이아몬드형 탄소막)이 양면에 형성된 유리 기판, 석영 기판 또는 플라스틱 기판(플라스틱 막 포함)을 커버링재(4510)로 사용한다.
이 실시예는 실시예 1 내지 6과 자유롭게 조합될 수 있다.
[실시예 10]
이 실시예에서는 실시예 5 및 8에서 제조된 액티브 매트릭스 기판과 다른 TFT 구조를 갖는 예를 이용하여 본 발명을 적용한 액정 표시장치를 제조하는 방법을 설명한다.
도 16A에 도시된 액티브 매트릭스는 n채널형 TFT(503) 및 p채널형 TFT(502)를 갖는 구동회로(506) 및 화소 TFT(504) 및 보유 용량(505)를 갖는 화소부(507)로 이루어진다.
기판(510) 상에 게이트 배선(512-517)을 형성한 후, 게이트 배선 상에 절연막(511, 511a, 511b)을 형성하고, 그 절연막 상에 LDD 영역을 형성하여 TFT를 완성한다. 반도체막은 본 발명을 적용하여 실시예 1 내지 실시예 6에서와 같이 형성한다.
게이트 배선(512-517)은 200 내지 400 ㎚, 바람직하게는 250 ㎚의 두께로 형성하며, 그 위에 형성되는 막의 단차 커버리지를 증가시키기 위해 연부를 테이퍼지게 형성한다. 테이퍼부의 각은 5 내지 30°, 바람직하게는 15 내지 25°이다. 건식 에칭에 의해 테이퍼부를 형성하고, 사용되는 에칭 가스 및 기판에 인가되는 바이어스 전압에 의해 각을 조절한다.
또한, 제1 내지 제3 도핑 공정을 통해 불순물 영역을 형성한다. 제1 도핑 공정은 먼저 행하여 n채널형 TFT의 LDD(저농도로 도핑된 드레인)을 형성한다. 도핑 방법으로는 이온 도핑법 또는 이온 주입법을 행할 수 있다. 인(P)을 n형 도전성을 부여하는 불순물 원소로 첨가하고, 채널 형성 영역(529, 532)을 덮는 마스크를 사용하여 제1 불순물 영역(530, 533)을 형성한다. 물론, n채널형 TFT의 소스 영역 및 드레인 영역(531, 533)이 되는 영역에도 불순물 원소를 첨가한다. n채널형의 채널 형성 영역 및 LDD 영역을 덮는 새로운 마스크를 형성하고, 제2 도핑 공정을 행하여 n채널형 TFT의 소스 영역 및 드레인 영역(531, 534)을 형성한다.
제3 도핑 공정에 의해 p채널형 TFT의 소스 영역 또는 드레인 영역(528)을 형성한다. p형 도전성을 부여하는 불순물 원소(어셉터)를 첨가하며, 도핑 방법으로는 이온 도핑법 또는 이온 주입법을 행한다. 이 때, 반도체막에 마스크를 형성하여 n채널형 TFT를 형성하여 p형 도전성을 부여하는 불순물 원소가 반도체막에 첨가되지 않는다. 이 실시예에서는 p채널형 TFT에 LDD 영역이 형성되지 않았으나 제조할 수도 있다.
그리하여, LDD 영역(530) 및 소스 영역 또는 드레인 영역(531)을 n채널형 TFT(503)의 채널 형성 영역(529) 외측에 형성한다. p채널형 TFT(502)도 유사한 구조를 가지며, 채널 형성 영역(527), 및 소스 영역 또는 드레인 영역(528)로 형성된다. 이 실시예에는 단일 게이트 구조를 사용하였지만 이중 게이트 구조 또는 삼중 게이트 구조를 사용할 수도 있다.
화소부(507)에는 오프 전류를 줄이기 위해 n채널형 TFT에 의해 형성되는 화소 TFT(504)를 다중 게이트 구조를 갖도록 형성한다. LDD 영역(533) 및 소스 영역 또는 드레인 영역(534)을 채널 형성 영역(532) 외측에 형성한다.
두께가 50 내지 500 ㎚이고 산화규소, 질화규소 또는 산화질화규소와 같은 무기 재로로 제조된 제1 층간 절연막(540), 및 폴리이미드, 아크릴, 폴리이미드 아미드 또는 BCB(벤조시클로부텐)과 같은 유기 절연 재료로 제조된 제2 층간절연막(541)에 의해 층간절연막을 형성한다. 유기 절연 재료를 사용하여 제2 층간절연막을 사용함으로써 표면을 쉽게 평탄화할 수 있다. 또한, 일반적으로 유기 수지 재료는 유전상수가 낮기 때문에 기생용량을 낮출 수 있다. 그러나, 유기 수지 재료는 흡습성을 가지고 보호막으로 사용하기에는 적합하지 않기 대문에, 제2 층간절연막과 제1 층간절연막(540)을 배합하는 것이 바람직하다. 또한, 이 실시예에서는 채널 형성 영역(527, 529, 532)을 보호하기 위해 절연층(539a-539c)를 형성한다.
다음으로, 소정의 패턴으로 레지스트 마스크를 형성하고, 각각의 반도체막에 형성된 소스 영역 또는 드레인 영역에 이르는 콘택트 홀을 형성한다. 콘택트 홀을형성하기 위해 건식 에칭을 행한다. 이 경우, 유기 수지 재료로 이루어진 제2 층간절연막(541)을 CF4, O2및 He의 혼합 가스를 이용하여 먼저 에칭하고, 다음으로 에칭 가스를 CF4및 O2로 바꾸어 제1 층간절연막(540)을 에칭한다.
이어서, 스퍼터링법 또는 증착법에 의해 도전성 금속막을 형성하고, 레지스트 마스크 패턴을 형성하고, 에칭에 의해 배선(543-549)을 형성한다. 그리하여, 액티브 매트릭스 기판을 형성할 수 있다.
도 16A의 액티브 매트릭스 기판을 사용하여 액티브 매트릭스 액정 표시장치를 제조하는 공정을 설명한다. 도 16B는 액티브 매트릭스 기판이 밀봉재(558)에 의해 대향 기판(554)에 결합되어 있는 상태를 나타낸다. 먼저, 도 16A 상태의 액티브 매트릭스 기판 상에 컬럼 스페이서(551, 552)를 형성한다. 화소부에 형성되는 스페이서(551)는 화소 전극 상의 접촉부와 중첩되게 형성한다. 사용되는 액정 물질에 따라 다르지만, 스페이서는 높이 3 내지 10 ㎛로 형성한다. 콘택트 홀에 대응하는 콘택트 위치에 볼록부를 형성하며, 따라서, 볼록부에 스페이서가 형성되어 액정의 배향이 어긋나는 것을 방지할 수 있다. 다음으로 배향막(553)을 형성하고, 러빙 공정을 행한다. 대향 기판(554) 상에 투명 도전막(555) 및 배향막(556)을 형성한다. 액티브 매트릭스 기판 및 대향 기판을 결합시키고, 액정 물질(557)을 그 사이에 주입한다.
이렇게 하여 형성된 액정 표시장치는 각종 전자 장치의 표시부에 사용될 수 있다.
이 실시예는 실시예 1 내지 6과 자유롭게 조합될 수 있다.
[실시예 11]
이 실시예에서는, 도 10에 도시된 액티브 매트릭스 기판을 사용하여 발광 장치를 형성하는 일예가 서술된다.
도 17에는 도 16에 도시된 n채널형 TFT(504)와 동일한 구조를 갖는 TFT가 전류 제어용 TFT(4501)로 사용되었다. 물론, 전류 제어용 TFT(4501)의 게이트 전극은 스위칭용 TFT(4402)의 드레인 배선과 전기적으로 연결되어 있다. 또한, 전류 제어용 TFT(4501)의 드레인 배선은 화소 전극(4504)와 전기적으로 연결되어 있다.
이 실시예에서는, 도전막으로 형성된 화소 전극(4504)이 발광 소자의 음극으로 작용한다. 구체적으로, 알루미늄 및 리튬 합금막이 사용된다. 주기율표 1족또는 2족에 속하는 원소로 제조된 도전막 또는 상기 원소들이 첨가된 도전막을 사용하는 것이 바람직하다.
화소 전극(4504) 상에는 발광층(4505)이 형성된다. 도 17에는 오직 1개의 화소만이 도시되어 있지만, 이 실시예에서는 G(녹색)에 해당하는 발광층을 증착법 및 코팅법(바람직하게는 스핀 코팅법)에 의해 형성한다. 구체적으로, 두께가 20 ㎚인 리튬 플루오라이드(LiF) 막이 전자 주입층으로 제공되고, 두께가 70 ㎚인 PPV(폴리파라페닐렌비닐렌) 막이 그 위에 제공되어 있는 적층 구조를 사용한다.
다음으로, 투명 도전막으로부터 형성되는 양극(4506)을 발광층(4507) 상에 제공한다. 이 실시예의 경우는, 산화인듐 및 산화주석 화합물, 또는 산화인듐 및 산화 아연 화합물로 제조된 도전막을 투명 도전막으로 사용한다.
이 양극(4506)을 형성하면, 발광 소자(4507)가 완성된다. 유의할 것은 여기서 완성되는 발광 소자(4504)가 화소 전극(음극)(4504), 발광층(4505) 및 양극(4506)에 의해 형성된 다이오드를 나타낸다는 것이다.
발광 소자(4507)를 완전히 덮기 위해 패시베이션막(4508)을 제공하는 것이 효과적이다. 패시베이션막(4508)으로는 탄소막, 질화규소막 또는 산화질화규소막을 함유하는 절연막의 단일층 또는 상기 절연막이 결합된 적층을 사용한다.
또한, 밀봉재(4509)를 패시베이션막(4508) 상에 제공한 후, 커버재(4510)을 상기 밀봉재(4509)에 접착한다. 밀봉재(4509)로는 자외선 경화 수지를 사용하는 것이 바람직하며, 흡습 효과가 있는 물질 또는 내부에서 산화 억제 효과가 있는 물질을 제공하는 것이 효과적이다. 이 실시예에서는 탄소막(바람직하게는 다이아몬드형 탄소막)이 양면에 형성된 유리 기판, 석영 기판 또는 플라스틱 기판(플라스틱 막 포함)을 커버재(4510)로 사용한다.
이 실시예는 실시예 1 내지 6과 자유롭게 조합될 수 있다.
[실시예 12]
CMOS 회로 및 본 발명을 적용하여 형성된 화소부는 각종 전기광학 장치(액티브 매트릭스형 액정 표시장치, 액티브 매트릭스형 EC 표시장치, 액티브 매트릭스형 EL 표시장치, 액티브 매트릭스형 발광 표시장치)에 사용될 수 있다. 즉, 본 발명은 표시부에 전기광학 장치가 합체되는 모든 전자 장치에 적용될 수 있다.
이러한 전자 장치로는, 비디오 카메라, 디지털 카메라, 프로젝터, 헤드 장착형 표시장치(고글형 표시장치), 자동차 네비게이션 시스템, 자동차 스테레오, 퍼스널 컴퓨터, 휴대형 정보 단말기(휴대형 컴퓨터, 휴대 전화기 또는 전자책) 등이 있다. 그 예들이 도 18A 내지 도 18F, 도 19A 내지 도 19D 및 도 20A 내지 도 20C에 도시되어 있다.
도 18A에는 본체(3001), 화상 수신부(3002), 표시부(3003) 및 키보드(3004)를 포함하는 퍼스널 컴퓨터가 도시되어 있다. 본 발명은 표시부(3003)에 적용될 수 있다.
도 18B에는 본체(3101), 표시부(3102), 음성 입력부(3103), 조작 스위치(3104), 배터리(3105), 및 화상 수신부(3106)를 포함하는 비디오 카메라가 도시되어 있다. 본 발명은 표시부(3102)에 적용될 수 있다.
도 18C에는 본체(3201), 카메라부(3202), 화상 수신부(3203), 조작 스위치(3204), 및 표시부(3205)를 포함하는 휴대형 컴퓨터가 예시되어 있다. 본 발명은 표시부(3205)에 적용될 수 있다.
도 18D에는 본체(3301), 표시부(3302) 및 아암부(3303)을 포함하는 고글형 표시장치가 도시되어 있다. 본 발명은 표시부(3302)에 적용될 수 있다.
도 18E에는 본체(3401), 표시부(3402), 스피커부(3403), 기록 매체(3404) 및 조작 스위치(3405)를 포함하는, 프로그램에 따라 기록되는 기록 매체(이후, 기록 매체라 부름)를 이용하는 재생장치가 도시되어 있다. 이 재생장치는 기록 매체로서 DVD(디지털 다용도 디스크) 또는 CD를 사용하며, 음악 및 영화를 즐길 수 있고 게임 또는 인터넷을 행할 수 있다. 본 발명은 표시부(3402)에 적용될 수 있다.
도 18F에는 본체(3501), 표시부(3502), 접안부(3503), 작동스위치(3504) 및화상 수신부(도시되지 않음)을 포함하는 디지털 카메라가 도시되어 있다. 본 발명은 표시부(3502)에 적용될 수 있다.
도 19A에는 투사(投射) 장치(3601) 및 스크린(3602을 포함하는 전면형 프로젝터가 도시되어 있다. 본 발명은 투사 장치(3601)에 적용될 수 있다.
도 19B에는 본체(3701), 투사 장치(3702), 거울(3703) 및 스크린(3704)을 포함하는 후면형 프로젝터가 도시되어 있다. 본 발명은 투사 장치(3702) 및 다른 구동회로의 일부를 구성하는 액정 표시장치(3808)에 적용될 수 있다.
도 19C는 도 19A 및 도 19B에 각각 도시된 투사 장치(3601, 3702)의 구조 일예를 도시한다. 투사 장치(3601, 3702) 각각은 광원 광학계(3801), 거울(3802, 3804-3806), 다이크로믹 거울(3803), 프리즘(3807), 액정 표시장치(3808), 위상차 판(3809), 및 투사 광학계(3810)를 포함한다. 투사 광학계(3810)는 투사 렌즈를 포함하는 광학 렌즈로 이루어져 있다. 이 실시예는 3판형의 예를 도시하고 있지만, 이에 제한되지 않으며, 1판형일 수도 있다. 또한, 본 발명을 실시하는 사람은 광학 렌즈, 편광 기능을 갖는 막, 위상차를 조정하는 막 또는 IR 막을 도 19C에 화살표로 표시된 경로 내에 적절히 배치할 수 있을 것이다.
도 19D는 도 19C의 광원 광학계(3801) 구조의 일예를 나타내는 도면이다. 이 실시예에 따르면, 광원 광학계(3801)는 반사기(3811), 광원(3812), 렌즈 어레이(3813, 3814), 편광 변환 소자(3815), 및 집광 렌즈(3816)로 이루어져 있다. 도 19D에 도시된 광원 광학계는 단지 일예이며, 본 발명이 이에 제한되지 않는다. 예를 들어, 본 발명을 실시하는 사람은 광학 렌즈, 편광 기능을 갖는 막, 위상차를조정하는 막 및 IR 막 등을 적절히 배치할 수 있을 것이다.
그런데, 도 19A, 도 19B, 도 19C에 도시된 프로젝터는 투과형 전기광학 장치를 이용한 유형으로, 본 발명에는 반사형 전기광학 장치가 적용된 예는 도시되어 있지 않다.
도 20A에는 본체(3901), 음성 출력부(3902), 음성 입력부(3903), 표시부(3904), 조작 스위치(3905) 및 안테나(3906)를 포함하는 휴대 전화기가 도시되어 있다. 본 발명은 표시부(3904)에 적용될 수 있다.
도 20B에는 본체(4001), 표시부(4002, 4003), 기록 매체(4004), 조작 스위치(4005) 및 안테나(4006)를 포함하는 휴대형 책(전자책)이 도시되어 있다. 본 발명은 표시부(4002, 4003)에 적용될 수 있다.
도 20C에는 본체(4101), 지지대(4102) 및 표시부(4103)를 포함하는 표시장치가 도시되어 있다. 본 발명은 표시부(4103)에 적용될 수 있다. 본 발명에 따른 표시장치는 특히 대형 스크린 표시장치에 유리하며, 대각선 크기가 10 인치 이상(특히 30 인치 이상)인 표시장치에 유리하다.
상기한 바와 같이, 본 발명의 적용 범위는 매우 넓으며, 본 발명은 모든 분야의 전자 장치에 적용될 수 있다. 또한, 본 발명에 따른 전자 장치는 실시예 1 내지 9 중 임의의 것과 결합되어 이루어진 구성으로 구체화될 수도 있다.
본 발명을 이용하여 얻어질 수 있는 기본적은 유의점을 하기에 나타내었다.
(a) 종래의 TFT 제조 공정에 적용될 수 있는 간단한 구조를 얻을 수 있다.
(b) 반도체막 상에 형성되는 게이트 절연막의 막질을 충분히 걔선할 수 있으며, 그의 평탄도를 유지할 수 있다. 또한, 높은 이동도를 갖는 TFT를 제조할 수 있다. 본 발명에 따르면, 레이저 어닐 중에 레이저 빔의 형상을 직선이되게 함으로써, 레이저 어닐 처리를 개선하고, 또한 유지하기 쉬운 고체 상태의 레이저를 사용함으로써, TFT 또는 TFT로 제조된 액정 표시장치와 같은 반도체장치의 제조 비용을 줄일 수 있다.
(c) 상기의 잇점을 만족시킬 뿐만 아니라, 고정밀 액티브 매트릭스 액정 표시장치로 분류되는 반도체장치에서 작업성 및 신뢰도를 증가시킬 수 있다.

Claims (46)

  1. 비정질 반도체막에 레이저광을 조사하여 결정성 반도체막을 형성하는 공정; 및
    상기 결정성 반도체막을 가열처리하여 레이저광 조사에 의해 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 반도체장치 제작방법.
  2. 제 1 항에 있어서, 상기 레이저광이 조사면 상에서 또는 조사면 근처에서 선형 또는 직사각형인 것을 특징으로 하는 반도체장치 제작방법.
  3. 제 1 항에 있어서, 상기 레이저광이 가스 레이저, 고상 레이저, 및 금속 레이저로 이루어진 군으로부터 선택되는 일 유형 또는 여러 유형으로 발광되며, 각각의 레이저는 연속 발광 또는 펄스 발광형인 것을 특징으로 하는 반도체장치 제작방법.
  4. 제 3 항에 있어서, 상기 고상 레이저광이 YAG 레이저, YVO4레이저, YLF 레이저, YAIO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저 및 Ti:사파이어 레이저로 이루어진 군으로부터 선택된 레이저인 것을 특징으로 하는 반도체장치 제작방법.
  5. 제 1 항에 있어서, 상기 가열처리의 가열 시간이 1 내지 30분 범위 내인 것을 특징으로 하는 반도체장치 제작방법.
  6. 제 1 항에 있어서, 상기 가열처리의 가열 온도가 500℃ 이상인 것을 특징으로 하는 반도체장치 제작방법.
  7. 절연 표면 상에 비정질 반도체막을 형성하는 공정;
    상기 비정질 반도체막에 레이저광을 조사하여 결정성 반도체막을 형성하는 공정;
    상기 결정성 반도체막을 에칭하여 섬형상의 결정성 반도체막을 형성하는 공정; 및
    상기 섬형상의 결정성 반도체막을 가열처리하여 레이저광 조사에 의해 섬형상의 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 반도체장치 제작방법.
  8. 제 7 항에 있어서, 상기 섬형상의 결정성 반도체막을 형성하는 공정을 가열처리 공정 후 행하는 것을 특징으로 하는 반도체장치 제작방법.
  9. 비정질 반도체막에 레이저광을 조사하여 결정성 반도체막을 형성하는 공정;및
    상기 결정성 반도체막에 램프광을 조사하여 레이저광 조사에 의해 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 반도체장치 제작방법.
  10. 제 9 항에 있어서, 상기 레이저광이 가스 레이저, 고상 레이저, 및 금속 레이저로 이루어진 군으로부터 선택되는 일 유형 또는 여러 유형으로 발광되며, 각각의 레이저는 연속 발광 또는 펄스 발광형인 것을 특징으로 하는 반도체장치 제작방법.
  11. 제 10 항에 있어서, 상기 고상 레이저광이 YAG 레이저, YVO4레이저, YLF 레이저, YAIO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저 및 Ti:사파이어 레이저로 이루어진 군으로부터 선택된 레이저인 것을 특징으로 하는 반도체장치 제작방법.
  12. 제 9 항에 있어서, 상기 램프광 조사 시간이 1 내지 30분 범위 내인 것을 특징으로 하는 반도체장치 제작방법.
  13. 제 9 항에 있어서, 상기 램프광 조사 온도가 500℃ 이상인 것을 특징으로 하는 반도체장치 제작방법.
  14. 제 9 항에 있어서, 상기 램프광 조사 동안의 온도 상승율 및 온도 하강율이 30 내지 300 ℃/분 범위 내인 것을 특징으로 하는 반도체장치 제작방법.
  15. 제 9 항에 있어서, 상기 램프광을 기판의 상부측에서부터, 기판의 하부측에서부터, 또는 기판의 상부측과 하부측 모두에서부터 조사하는 것을 특징으로 하는 반도체장치 제작방법.
  16. 제 9 항에 있어서, 상기 램프광이 할로겐 램프, 할로겐화 금속 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프, 및 고압 수은 램프로 이루어진 군으로부터 선택되는 일 램프로부터 발광되는 것을 특징으로 하는 반도체장치 제작방법.
  17. 절연 표면 상에 비정질 반도체막을 형성하는 공정;
    상기 비정질 반도체막에 레이저광을 조사하여 결정성 반도체막을 형성하는 공정;
    상기 결정성 반도체막을 에칭하여 섬형상의 결정성 반도체막을 형성하는 공정; 및
    상기 섬형상의 결정성 반도체막에 램프광을 조사하여 레이저광 조사에 의해 섬형상의 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 반도체장치 제작방법.
  18. 제 17 항에 있어서, 상기 섬형상의 결정성 반도체막을 형성하는 공정을 램프광 조사 공정 후 행하는 것을 특징으로 하는 반도체장치 제작방법.
  19. 비정질 반도체막에 램프광을 조사하여 제1 결정성 반도체막을 형성하는 공정;
    상기 제1 결정성 반도체 막에 레이저광을 조사하여 제2 결정성 반도체막을 형성하는 공정; 및
    상기 제2 결정성 반도체막을 가열처리하여 레이저광 조사에 의해 제2 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 반도체장치 제작방법.
  20. 제 19 항에 있어서, 상기 레이저광이 가스 레이저, 고상 레이저, 및 금속 레이저로 이루어진 군으로부터 선택되는 일 유형 또는 여러 유형으로 발광되며, 각각의 레이저는 연속 발광 또는 펄스 발광형인 것을 특징으로 하는 반도체장치 제작방법.
  21. 제 20 항에 있어서, 상기 고상 레이저광이 YAG 레이저, YVO4레이저, YLF 레이저, YAIO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저 및 Ti:사파이어 레이저로 이루어진 군으로부터 선택된 레이저인 것을 특징으로 하는 반도체장치 제작방법.
  22. 제 19 항에 있어서, 상기 가열처리의 가열 시간이 1 내지 30분 범위 내인 것을 특징으로 하는 반도체장치 제작방법.
  23. 제 19 항에 있어서, 상기 가열처리의 가열 온도가 500℃ 이상인 것을 특징으로 하는 반도체장치 제작방법.
  24. 절연 표면 상에 비정질 반도체막을 형성하는 공정;
    상기 비정질 반도체막에 램프광을 조사하여 제1 결정성 반도체막을 형성하는 공정;
    상기 제 1 결정성 반도체막에 레이저광을 조사하여 제2 결정성 반도체막을 형성하는 공정;
    상기 제2 결정성 반도체막을 에칭하여 섬형상의 제2 결정성 반도체막을 형성하는 공정; 및
    상기 섬형상의 제2 결정성 반도체막을 가열처리하여 레이저광 조사에 의해 섬형상의 제2 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 반도체장치 제작방법.
  25. 제 24 항에 있어서, 상기 섬형상의 제2 결정성 반도체막을 형성하는 공정을 가열처리 공정 후 행하는 것을 특징으로 하는 반도체장치 제작방법.
  26. 비정질 반도체막을 제1 가열처리하여 제1 결정성 반도체막을 형성하는 공정;
    상기 제1 결정성 반도체 막에 레이저광을 조사하여 제2 결정성 반도체막을 형성하는 공정; 및
    상기 제2 결정성 반도체막을 제2 가열처리하여 레이저광 조사에 의해 제2 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 반도체장치 제작방법.
  27. 제 26 항에 있어서, 상기 레이저광이 가스 레이저, 고상 레이저, 및 금속 레이저로 이루어진 군으로부터 선택되는 일 유형 또는 여러 유형으로 발광되며, 각각의 레이저는 연속 발광 또는 펄스 발광형인 것을 특징으로 하는 반도체장치 제작방법.
  28. 제 27 항에 있어서, 상기 고상 레이저광이 YAG 레이저, YVO4레이저, YLF 레이저, YAIO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저 및 Ti:사파이어 레이저로 이루어진 군으로부터 선택된 레이저인 것을 특징으로 하는 반도체장치 제작방법.
  29. 제 26 항에 있어서, 상기 제2 가열처리의 가열 시간이 1 내지 30분 범위 내인 것을 특징으로 하는 반도체장치 제작방법.
  30. 제 26 항에 있어서, 상기 제1 가열처리의 가열 온도가 600℃ 이상인 것을 특징으로 하는 반도체장치 제작방법.
  31. 제 26 항에 있어서, 상기 제2 가열처리의 가열 온도가 500℃ 이상인 것을 특징으로 하는 반도체장치 제작방법.
  32. 절연 표면 상에 비정질 반도체막을 형성하는 공정;
    상기 비정질 반도체막에 제1 가열처리를 행하여 제1 결정성 반도체막을 형성하는 공정;
    상기 제 1 결정성 반도체막에 레이저광을 조사하여 제2 결정성 반도체막을 형성하는 공정;
    상기 제2 결정성 반도체막을 에칭하여 섬형상의 제2 결정성 반도체막을 형성하는 공정; 및
    상기 섬형상의 제2 결정성 반도체막을 제2 가열처리하여 레이저광 조사에 의해 섬형상의 제2 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 반도체장치 제작방법.
  33. 제 32 항에 있어서, 상기 섬형상의 제2 결정성 반도체막을 형성하는 공정을 제2 가열처리 공정 후 행하는 것을 특징으로 하는 반도체장치 제작방법.
  34. 비정질 반도체막을 제1 가열처리하여 제1 결정성 반도체막을 형성하는 공정;
    상기 제1 결정성 반도체 막에 레이저광을 조사하여 제2 결정성 반도체막을 형성하는 공정; 및
    상기 제2 결정성 반도체막에 램프광을 조사하여 레이저광 조사에 의해 제2 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 반도체장치 제작방법.
  35. 제 34 항에 있어서, 상기 가열처리를 램프광 조사에 의해 행하는 것을 특징으로 하는 반도체장치 제작방법.
  36. 제 34 항에 있어서, 상기 레이저광이 가스 레이저, 고상 레이저, 및 금속 레이저로 이루어진 군으로부터 선택되는 일 유형 또는 여러 유형으로 발광되며, 각각의 레이저는 연속 발광 또는 펄스 발광형인 것을 특징으로 하는 반도체장치 제작방법.
  37. 제 36 항에 있어서, 상기 고상 레이저광이 YAG 레이저, YVO4레이저, YLF 레이저, YAIO3레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저 및 Ti:사파이어 레이저로 이루어진 군으로부터 선택된 레이저인 것을 특징으로 하는 반도체장치 제작방법.
  38. 제 34 항에 있어서, 상기 램프광 조사 시간이 1 내지 30분 범위 내인 것을 특징으로 하는 반도체장치 제작방법.
  39. 제 34 항에 있어서, 상기 램프광 조사 온도가 500℃ 이상인 것을 특징으로 하는 반도체장치 제작방법.
  40. 제 34 항에 있어서, 상기 램프광 조사 동안의 온도 상승율 및 온도 하강율이 30 내지 300 ℃/분 범위 내인 것을 특징으로 하는 반도체장치 제작방법.
  41. 제 34 항에 있어서, 상기 램프광을 기판의 상부측에서부터, 기판의 하부측에서부터, 또는 기판의 상부측과 하부측 모두에서부터 조사하는 것을 특징으로 하는 반도체장치 제작방법.
  42. 제 34 항에 있어서, 상기 램프광이 할로겐 램프, 할로겐화 금속 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프, 및 고압 수은 램프로 이루어진군으로부터 선택되는 일 램프로부터 발광되는 것을 특징으로 하는 반도체장치 제작방법.
  43. 제 34 항에 있어서, 상기 가열처리의 가열 온도가 600℃ 이상인 것을 특징으로 하는 반도체장치 제작방법.
  44. 절연 표면 상에 비정질 반도체막을 형성하는 공정;
    상기 비정질 반도체막에 가열처리를 행하여 제1 결정성 반도체막을 형성하는 공정;
    상기 제 1 결정성 반도체막에 레이저광을 조사하여 제2 결정성 반도체막을 형성하는 공정;
    상기 제2 결정성 반도체막을 에칭하여 섬형상의 제2 결정성 반도체막을 형성하는 공정; 및
    상기 섬형상의 제2 결정성 반도체막에 램프광을 조사하여 레이저광 조사에 의해 섬형상의 제2 결정성 반도체막에 형성된 뒤틀림을 제거하는 공정을 포함하는 반도체장치 제작방법.
  45. 제 44 항에 있어서, 상기 섬형상의 제2 결정성 반도체막을 형성하는 공정을 램프광 조사 공정 후 행하는 것을 특징으로 하는 반도체장치 제작방법.
  46. 제 44 항에 있어서, 상기 가열처리를 램프광 조사에 의해 행하는 것을 특징으로 하는 반도체장치 제작방법.
KR1020020009717A 2001-02-23 2002-02-23 반도체장치 제작방법 KR100871449B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00049468 2001-02-23
JP2001049468 2001-02-23

Publications (2)

Publication Number Publication Date
KR20020069175A true KR20020069175A (ko) 2002-08-29
KR100871449B1 KR100871449B1 (ko) 2008-12-03

Family

ID=18910569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020009717A KR100871449B1 (ko) 2001-02-23 2002-02-23 반도체장치 제작방법

Country Status (7)

Country Link
US (3) US6872638B2 (ko)
EP (1) EP1235259A3 (ko)
KR (1) KR100871449B1 (ko)
CN (2) CN100592481C (ko)
MY (1) MY135105A (ko)
SG (1) SG114529A1 (ko)
TW (1) TW529092B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539962B1 (ko) * 2003-07-03 2005-12-28 매그나칩 반도체 유한회사 포토레지스트 트리밍 공정을 이용한 반도체 소자의 제조방법
KR100856840B1 (ko) * 2001-02-28 2008-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
KR20150087295A (ko) * 2012-11-20 2015-07-29 호야 가부시키가이샤 마스크 블랭크, 전사용 마스크, 마스크 블랭크의 제조방법, 전사용 마스크의 제조방법 및 반도체 디바이스의 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP2004146559A (ja) * 2002-10-24 2004-05-20 Elpida Memory Inc 容量素子の製造方法
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
JP2004335839A (ja) * 2003-05-09 2004-11-25 Nec Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
KR101132266B1 (ko) * 2004-03-26 2012-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US7071042B1 (en) * 2005-03-03 2006-07-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon integrated circuit on glass
KR20130010624A (ko) * 2011-07-19 2013-01-29 삼성디스플레이 주식회사 도너 기판, 도너 기판의 제조 방법 및 도너 기판을 이용한 유기 발광 표시 장치의 제조 방법
JP5955658B2 (ja) 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR101936619B1 (ko) * 2012-10-31 2019-01-09 엘지디스플레이 주식회사 플렉서블 유기전계발광소자 및 그 제조방법
JP2015049972A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN103879954B (zh) * 2014-03-20 2017-04-12 浙江工业大学 一种硅基上非晶硅与玻璃的阳极键合方法及其应用
CN107799407B (zh) * 2016-08-29 2020-07-17 中国科学院苏州纳米技术与纳米仿生研究所 一种晶体管的凹槽栅制备方法及大功率射频器件
CN113206006A (zh) * 2021-04-21 2021-08-03 武汉大学 二维材料拉应变工程的激光冲击制备方法

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256681A (en) * 1976-12-16 1981-03-17 Semix Incorporated Method of producing semicrystalline silicon
JPS6310573A (ja) * 1986-07-02 1988-01-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0213630A (ja) * 1988-06-29 1990-01-18 Norihide Imagawa ねじ付き棒状体と長ナットの継手構造
JPH0389517A (ja) * 1989-08-31 1991-04-15 Sharp Corp ランプアニール装置
KR960008503B1 (en) * 1991-10-04 1996-06-26 Semiconductor Energy Lab Kk Manufacturing method of semiconductor device
JP3359670B2 (ja) * 1992-11-19 2002-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE69428387T2 (de) * 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
US6326248B1 (en) 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3621151B2 (ja) 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
US6790714B2 (en) * 1995-07-03 2004-09-14 Sanyo Electric Co., Ltd. Semiconductor device, display device and method of fabricating the same
US5907770A (en) * 1995-07-19 1999-05-25 Semiconductor Energy Laboratory Co., Method for producing semiconductor device
US6902616B1 (en) * 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
JPH09246182A (ja) * 1996-03-07 1997-09-19 Sharp Corp 半導体装置およびその製造方法
DE69738285T2 (de) * 1996-09-06 2008-02-28 Ricoh Co., Ltd. Optisches Speichermedium
JP3389022B2 (ja) * 1996-09-27 2003-03-24 シャープ株式会社 半導体装置
JPH10172919A (ja) * 1996-12-11 1998-06-26 Sony Corp レーザーアニール方法及び装置
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH10249279A (ja) * 1997-03-11 1998-09-22 Tiger Kawashima Co Ltd 穀類選別装置
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
JP3633229B2 (ja) * 1997-09-01 2005-03-30 セイコーエプソン株式会社 発光素子の製造方法および多色表示装置の製造方法
US6014944A (en) * 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
JPH11109406A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 表示装置とその製造方法
JP4493752B2 (ja) * 1998-07-17 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4436469B2 (ja) * 1998-09-30 2010-03-24 三洋電機株式会社 半導体装置
US7126161B2 (en) * 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
US6197623B1 (en) * 1998-10-16 2001-03-06 Seungki Joo Method for crystallizing amorphous silicon thin-film for use in thin-film transistors and thermal annealing apparatus therefor
JP2000150890A (ja) * 1998-11-11 2000-05-30 Seiko Epson Corp 半導体装置の製造方法
JP3483484B2 (ja) * 1998-12-28 2004-01-06 富士通ディスプレイテクノロジーズ株式会社 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法
JP2000251761A (ja) * 1998-12-28 2000-09-14 Toshiba Corp カラー陰極線管装置
JP2000260710A (ja) * 1999-03-11 2000-09-22 Seiko Epson Corp 半導体装置の製造方法及びアニール装置
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
US6548370B1 (en) * 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
JP3386017B2 (ja) * 1999-10-15 2003-03-10 日本電気株式会社 液晶表示装置用の薄膜トランジスタの製造方法
JP2001196699A (ja) * 2000-01-13 2001-07-19 Sony Corp 半導体素子
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
GB0006958D0 (en) * 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv Method of manufacturing a transistor
US6747289B2 (en) * 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002150890A (ja) 2000-08-18 2002-05-24 Hainicks Co Ltd 多方向を有するボールスイッチ及びその操作方法
JP2002076349A (ja) * 2000-08-28 2002-03-15 Seiko Epson Corp 半導体装置の製造方法
JP2002305148A (ja) * 2001-01-29 2002-10-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
SG114530A1 (en) * 2001-02-28 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6893506B2 (en) * 2002-03-11 2005-05-17 Micron Technology, Inc. Atomic layer deposition apparatus and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856840B1 (ko) * 2001-02-28 2008-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
US7618904B2 (en) 2001-02-28 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100539962B1 (ko) * 2003-07-03 2005-12-28 매그나칩 반도체 유한회사 포토레지스트 트리밍 공정을 이용한 반도체 소자의 제조방법
KR20150087295A (ko) * 2012-11-20 2015-07-29 호야 가부시키가이샤 마스크 블랭크, 전사용 마스크, 마스크 블랭크의 제조방법, 전사용 마스크의 제조방법 및 반도체 디바이스의 제조방법

Also Published As

Publication number Publication date
SG114529A1 (en) 2005-09-28
US20020127827A1 (en) 2002-09-12
EP1235259A2 (en) 2002-08-28
US20050158930A1 (en) 2005-07-21
TW529092B (en) 2003-04-21
US6872638B2 (en) 2005-03-29
MY135105A (en) 2008-02-29
EP1235259A3 (en) 2009-07-29
CN100592481C (zh) 2010-02-24
CN101005039A (zh) 2007-07-25
CN1307695C (zh) 2007-03-28
KR100871449B1 (ko) 2008-12-03
CN1372308A (zh) 2002-10-02
US20120171795A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
JP5227900B2 (ja) 半導体装置の作製方法
US6770518B2 (en) Method for manufacturing a semiconductor device
KR100820251B1 (ko) 레이저 어닐 방법 및 반도체장치 제작방법
US20120171795A1 (en) Method of manufacturing a semiconductor device
US7466735B2 (en) Manufacturing method of semiconductor device
JP5078205B2 (ja) レーザ照射装置
KR100856840B1 (ko) 반도체장치 제작방법
KR101065660B1 (ko) 레이저 조사방법, 레이저 조사장치 및 반도체장치의제조방법
JP2003045820A (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP4845309B2 (ja) レーザアニール方法及び半導体装置の作製方法
JP4827305B2 (ja) 半導体装置の作製方法
JP4748873B2 (ja) 半導体装置の作製方法
JP2002329668A (ja) 半導体装置の作製方法
JP2003151916A (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP2002261007A (ja) 半導体装置の作製方法
JP2002261013A (ja) レーザ照射方法並びに半導体装置の作製方法
JP2002305148A (ja) 半導体装置の作製方法
JP4397582B2 (ja) 半導体装置の作製方法
JP2002261008A (ja) 半導体装置の作製方法
JP4159858B2 (ja) 半導体装置の作製方法
JP4566504B2 (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP4968982B2 (ja) 半導体装置の作製方法
JP4677546B2 (ja) 半導体装置の作製方法
JP2004200559A6 (ja) レーザ照射方法および半導体装置の作製方法
JP2002151525A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 10