JP3138169B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3138169B2 JP3138169B2 JP07053077A JP5307795A JP3138169B2 JP 3138169 B2 JP3138169 B2 JP 3138169B2 JP 07053077 A JP07053077 A JP 07053077A JP 5307795 A JP5307795 A JP 5307795A JP 3138169 B2 JP3138169 B2 JP 3138169B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- crystalline silicon
- amorphous silicon
- film
- crystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 238000000034 method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 123
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 117
- 238000010438 heat treatment Methods 0.000 claims description 46
- 230000003197 catalytic effect Effects 0.000 claims description 45
- 239000013078 crystal Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 40
- 238000002425 crystallisation Methods 0.000 claims description 38
- 230000008025 crystallization Effects 0.000 claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 230000001737 promoting effect Effects 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000011282 treatment Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 247
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 55
- 239000003054 catalyst Substances 0.000 description 38
- 239000011521 glass Substances 0.000 description 20
- 229910052759 nickel Inorganic materials 0.000 description 15
- 239000010409 thin film Substances 0.000 description 15
- 239000012535 impurity Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002815 nickel Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical class [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 238000011276 addition treatment Methods 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000001301 ethoxy group Chemical group [H]C([H])([H])C([H])([H])O* 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Natural products C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- -1 methane nitride Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Description
【０００１】
【産業上の利用分野】本発明は、例えば、絶縁基板上に
設けられた薄膜トランジスタ（ＴＦＴ）を用いた半導体
装置、アクティブマトリクス型液晶表示装置、密着型イ
メージセンサーおよび三次元ＩＣなどに利用され、非晶
質ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とす
る半導体装置の製造方法に関する。
設けられた薄膜トランジスタ（ＴＦＴ）を用いた半導体
装置、アクティブマトリクス型液晶表示装置、密着型イ
メージセンサーおよび三次元ＩＣなどに利用され、非晶
質ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とす
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元ＩＣ
などへの実現に向けて、ガラスなどの絶縁基板上や、絶
縁膜上に高性能な半導体素子を形成する試みがなされて
いる。これらの装置に用いられる半導体素子には、薄膜
状のケイ素半導体を用いるのが一般的である。この薄膜
状のケイ素半導体としては、非晶質ケイ素半導体（ａ−
Ｓｉ）からなるものと結晶性を有するケイ素半導体から
なるものの２つに大別される。
高速で高解像度の密着型イメージセンサー、三次元ＩＣ
などへの実現に向けて、ガラスなどの絶縁基板上や、絶
縁膜上に高性能な半導体素子を形成する試みがなされて
いる。これらの装置に用いられる半導体素子には、薄膜
状のケイ素半導体を用いるのが一般的である。この薄膜
状のケイ素半導体としては、非晶質ケイ素半導体（ａ−
Ｓｉ）からなるものと結晶性を有するケイ素半導体から
なるものの２つに大別される。
【０００３】この非晶質ケイ素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電性な
どの物性が結晶性を有するケイ素半導体に比べて劣るた
め、今後、高速特性を得るためには、結晶性を有するケ
イ素半導体からなる半導体装置の作製方法の確立が強く
求められていた。なお、結晶性を有するケイ素半導体と
しては、多結晶ケイ素、微結晶ケイ素、結晶成分を含む
非晶質ケイ素、結晶性と非晶質性の中間の状態を有する
セミアモルファスケイ素などが知られている。
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電性な
どの物性が結晶性を有するケイ素半導体に比べて劣るた
め、今後、高速特性を得るためには、結晶性を有するケ
イ素半導体からなる半導体装置の作製方法の確立が強く
求められていた。なお、結晶性を有するケイ素半導体と
しては、多結晶ケイ素、微結晶ケイ素、結晶成分を含む
非晶質ケイ素、結晶性と非晶質性の中間の状態を有する
セミアモルファスケイ素などが知られている。
【０００４】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、 （１）成膜時に結晶性を有する膜を直接成膜する。
体を得る方法としては、 （１）成膜時に結晶性を有する膜を直接成膜する。
【０００５】（２）非晶質の半導体膜を成膜しておき、
レーザ光エネルギーにより結晶性を有せしめる。
レーザ光エネルギーにより結晶性を有せしめる。
【０００６】（３）非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることにより結晶性を有せしめる。
熱エネルギーを加えることにより結晶性を有せしめる。
【０００７】といった上記（１）〜（３）の方法が知ら
れている。しかし、上記（１）の直接成膜する方法で
は、成膜工程と同時に結晶化が進行するので、大粒径の
結晶性ケイ素を得るにはケイ素膜の厚膜化が不可欠であ
り、良好な半導体物性を有する膜を基板上に全面に渡っ
て均一に成膜することが技術上困難であった。また、成
膜温度が６００℃以上と高いので、安価なガラス基板が
使用できないというコストの問題もあった。
れている。しかし、上記（１）の直接成膜する方法で
は、成膜工程と同時に結晶化が進行するので、大粒径の
結晶性ケイ素を得るにはケイ素膜の厚膜化が不可欠であ
り、良好な半導体物性を有する膜を基板上に全面に渡っ
て均一に成膜することが技術上困難であった。また、成
膜温度が６００℃以上と高いので、安価なガラス基板が
使用できないというコストの問題もあった。
【０００８】また、上記（２）のレーザ光を用いる方法
では、現在最も一般的に使用されているエキシマレーザ
を例にとると、レーザ光の照射面積が小さくスループッ
トが低いという問題が有り、また、大面積基板の全面を
均一に処理するにはレーザ光の安定性が充分ではなく、
次世代の技術という感が強い。
では、現在最も一般的に使用されているエキシマレーザ
を例にとると、レーザ光の照射面積が小さくスループッ
トが低いという問題が有り、また、大面積基板の全面を
均一に処理するにはレーザ光の安定性が充分ではなく、
次世代の技術という感が強い。
【０００９】さらに、上記（３）の熱を加える方法は、
上記（１）および（２）の方法と比較すると、大面積に
対応できるという利点はあるが、結晶化に際して６００
℃以上の高温で数十時間にわたる加熱処理が必要であ
る。即ち、安価なガラス基板の使用とスループットの向
上を考えると、加熱温度を下げ、さらに短時間で結晶化
させるという相反する問題を同時に解決する必要があ
る。
上記（１）および（２）の方法と比較すると、大面積に
対応できるという利点はあるが、結晶化に際して６００
℃以上の高温で数十時間にわたる加熱処理が必要であ
る。即ち、安価なガラス基板の使用とスループットの向
上を考えると、加熱温度を下げ、さらに短時間で結晶化
させるという相反する問題を同時に解決する必要があ
る。
【００１０】上記の（３）の方法を利用して、前述した
加熱処理の問題を解決する方法が、特開平６−２４４１
０３号公報および特開平６−２４４１０４号公報で提案
されている。これらの方法では、非晶質ケイ素膜の結晶
化を助長する触媒元素を利用することで、加熱温度の低
温化および処理時間の短縮を図っている。具体的には、
非晶質ケイ素膜の表面にニッケルやパラジウム、さらに
は鉛などの金属元素を微量に導入させ、しかる後にこれ
を加熱することで、５５０℃で４時間程度の熱処理時間
で結晶化が終了する。現在、アクティブマトリクス型の
液晶表示装置に用いられる例えばコーニング７０５９ガ
ラスなどのガラスは、ガラス歪点が５９３℃であり、基
板の大面積化を考慮した場合、上記した特開平６−２４
４１０３号公報で述べられている方法は非常に有効であ
ると言える。
加熱処理の問題を解決する方法が、特開平６−２４４１
０３号公報および特開平６−２４４１０４号公報で提案
されている。これらの方法では、非晶質ケイ素膜の結晶
化を助長する触媒元素を利用することで、加熱温度の低
温化および処理時間の短縮を図っている。具体的には、
非晶質ケイ素膜の表面にニッケルやパラジウム、さらに
は鉛などの金属元素を微量に導入させ、しかる後にこれ
を加熱することで、５５０℃で４時間程度の熱処理時間
で結晶化が終了する。現在、アクティブマトリクス型の
液晶表示装置に用いられる例えばコーニング７０５９ガ
ラスなどのガラスは、ガラス歪点が５９３℃であり、基
板の大面積化を考慮した場合、上記した特開平６−２４
４１０３号公報で述べられている方法は非常に有効であ
ると言える。
【００１１】この低温結晶化のメカニズムは、まず、金
属元素を核とした結晶核発生が早期に起こり、その後そ
の金属元素が触媒となって結晶成長を助長し、結晶化が
急激に進行することで理解される。そういった意味で、
以後これらの金属元素を触媒元素と呼ぶ。これらの触媒
元素により結晶化が助長されて結晶成長した結晶性ケイ
素膜は、通常の固相成長法で結晶化した非晶質ケイ素膜
が双晶構造であるのに対して、何本もの柱状結晶で構成
されており、それぞれの柱状結晶内部は理想的な単結晶
状態となっている。
属元素を核とした結晶核発生が早期に起こり、その後そ
の金属元素が触媒となって結晶成長を助長し、結晶化が
急激に進行することで理解される。そういった意味で、
以後これらの金属元素を触媒元素と呼ぶ。これらの触媒
元素により結晶化が助長されて結晶成長した結晶性ケイ
素膜は、通常の固相成長法で結晶化した非晶質ケイ素膜
が双晶構造であるのに対して、何本もの柱状結晶で構成
されており、それぞれの柱状結晶内部は理想的な単結晶
状態となっている。
【００１２】さらに、上記した特開平６−２４４１０４
号公報では、非晶質ケイ素膜の一部に選択的に触媒元素
を導入して加熱することで、他の部分を非晶質ケイ素膜
の状態として残したまま、選択的に触媒元素が導入され
た領域のみを結晶化し、さらに、加熱時間を延長するこ
とで、その導入領域から横方向（基板と平行な方向）に
結晶成長を行わせている。この横方向結晶成長領域の内
部では、成長方向がほぼ一方向に揃った柱状結晶がひし
めき合っており、触媒元素が直接導入されてランダムに
結晶核の発生が起こった領域に比べて、結晶性が良好な
領域となっている。よって、この横方向結晶成長領域の
結晶性ケイ素膜を半導体装置の活性領域に用いることに
より、半導体装置の高性能化が行える。
号公報では、非晶質ケイ素膜の一部に選択的に触媒元素
を導入して加熱することで、他の部分を非晶質ケイ素膜
の状態として残したまま、選択的に触媒元素が導入され
た領域のみを結晶化し、さらに、加熱時間を延長するこ
とで、その導入領域から横方向（基板と平行な方向）に
結晶成長を行わせている。この横方向結晶成長領域の内
部では、成長方向がほぼ一方向に揃った柱状結晶がひし
めき合っており、触媒元素が直接導入されてランダムに
結晶核の発生が起こった領域に比べて、結晶性が良好な
領域となっている。よって、この横方向結晶成長領域の
結晶性ケイ素膜を半導体装置の活性領域に用いることに
より、半導体装置の高性能化が行える。
【００１３】
【発明が解決しようとする課題】上記従来の特開平６−
２４４１０３号公報および特開平６−２４４１０４号公
報で提案されている方法では、上記のような触媒元素
は、非晶質ケイ素膜の結晶化には大きく貢献するが、そ
の後、結晶粒界に偏在し結晶性ケイ素膜中に残留する。
半導体装置の活性領域（素子領域）を構成する結晶性ケ
イ素膜中にこれら触媒元素が多量に存在していること
は、これら半導体を用いた装置の信頼性や電気的安定性
を阻害するものであり、好ましいことでない。
２４４１０３号公報および特開平６−２４４１０４号公
報で提案されている方法では、上記のような触媒元素
は、非晶質ケイ素膜の結晶化には大きく貢献するが、そ
の後、結晶粒界に偏在し結晶性ケイ素膜中に残留する。
半導体装置の活性領域（素子領域）を構成する結晶性ケ
イ素膜中にこれら触媒元素が多量に存在していること
は、これら半導体を用いた装置の信頼性や電気的安定性
を阻害するものであり、好ましいことでない。
【００１４】特に、ニッケルやパラジウムなど、非晶質
ケイ素膜の結晶化を促す触媒として効率よく作用する元
素は、ケイ素中においてバンドギャップ中央付近に不純
物準位を形成する。したがって、半導体装置において
は、これらの元素の素子特性に対する影響として、オフ
領域でのリーク電流の増大、しきい値電圧のシフト、経
時劣化などの現象が現れる。
ケイ素膜の結晶化を促す触媒として効率よく作用する元
素は、ケイ素中においてバンドギャップ中央付近に不純
物準位を形成する。したがって、半導体装置において
は、これらの元素の素子特性に対する影響として、オフ
領域でのリーク電流の増大、しきい値電圧のシフト、経
時劣化などの現象が現れる。
【００１５】即ち、上記のニッケルなどの結晶化を助長
する触媒元素は、非晶質ケイ素を結晶化させる際には必
要であるが、結晶化したケイ素中には極力含まれないよ
うにすることが望ましい。従来は、この目的を達成する
ために、結晶化に必要な触媒元素の量を極力少なくし、
最低限の量で結晶化を行うようにしていた。しかし、結
晶化に必要な触媒元素量は極微量（１０13ａｔｏｍｓ／
ｃｍ2程度）であり、上記触媒元素の添加量を精密に制
御して導入することは事実上不可能であった。また、微
量制御の性格上、触媒元素添加処理法における触媒元素
の添加量の基板内の均一性、基板間で安定性（再現性）
を確保することが困難であった。
する触媒元素は、非晶質ケイ素を結晶化させる際には必
要であるが、結晶化したケイ素中には極力含まれないよ
うにすることが望ましい。従来は、この目的を達成する
ために、結晶化に必要な触媒元素の量を極力少なくし、
最低限の量で結晶化を行うようにしていた。しかし、結
晶化に必要な触媒元素量は極微量（１０13ａｔｏｍｓ／
ｃｍ2程度）であり、上記触媒元素の添加量を精密に制
御して導入することは事実上不可能であった。また、微
量制御の性格上、触媒元素添加処理法における触媒元素
の添加量の基板内の均一性、基板間で安定性（再現性）
を確保することが困難であった。
【００１６】このように、触媒元素添加量の不均一性が
大きいと、局所的に触媒元素量不足で結晶成長が起こら
ない領域や、触媒元素が半導体素子に顕著に影響を及ぼ
すほど多量に入った領域などが出現してしまう。このよ
うに、液晶表示装置のアクティブマトリクス基板のよう
に一つの基板上に数十万個のＴＦＴを均一性よく作製す
ることは、上記の方法では非常に困難であった。
大きいと、局所的に触媒元素量不足で結晶成長が起こら
ない領域や、触媒元素が半導体素子に顕著に影響を及ぼ
すほど多量に入った領域などが出現してしまう。このよ
うに、液晶表示装置のアクティブマトリクス基板のよう
に一つの基板上に数十万個のＴＦＴを均一性よく作製す
ることは、上記の方法では非常に困難であった。
【００１７】また、たとえ触媒元素の添加方法において
微量制御が再現性よく可能となったとしても、触媒元素
はある一定量以上（結晶化を引き起こす濃度以上）は、
素子領域に必ず存在するため、半導体素子特性への影響
を防ぐことは不可能であった。
微量制御が再現性よく可能となったとしても、触媒元素
はある一定量以上（結晶化を引き起こす濃度以上）は、
素子領域に必ず存在するため、半導体素子特性への影響
を防ぐことは不可能であった。
【００１８】本発明は、上記従来の問題を解決するもの
で、リーク電流が少なく均一で安定した素子特性を有す
る高性能な半導体装置の製造方法を提供することを目的
とする。
で、リーク電流が少なく均一で安定した素子特性を有す
る高性能な半導体装置の製造方法を提供することを目的
とする。
【００１９】
【００２０】
【課題を解決するための手段】 本発明の 半導体装置の製
造方法は、結晶性を有するケイ素膜を利用した半導体活
性領域を有する半導体装置の製造方法において、非晶質
ケイ素膜の結晶化を助長する触媒元素を該非晶質ケイ素
膜に導入して第１加熱処理をすることにより結晶化さ
せ、柱状結晶により構成された第１結晶性ケイ素膜を得
た後、該第１結晶性ケイ素膜上に、該第１結晶性ケイ素
膜に接するように非晶質ケイ素膜を設けてこれに第２加
熱処理を施して結晶化させることにより該第１結晶性ケ
イ素膜を高品質化して該半導体活性領域として用いるも
のであり、そのことにより上記目的が達成される。
造方法は、結晶性を有するケイ素膜を利用した半導体活
性領域を有する半導体装置の製造方法において、非晶質
ケイ素膜の結晶化を助長する触媒元素を該非晶質ケイ素
膜に導入して第１加熱処理をすることにより結晶化さ
せ、柱状結晶により構成された第１結晶性ケイ素膜を得
た後、該第１結晶性ケイ素膜上に、該第１結晶性ケイ素
膜に接するように非晶質ケイ素膜を設けてこれに第２加
熱処理を施して結晶化させることにより該第１結晶性ケ
イ素膜を高品質化して該半導体活性領域として用いるも
のであり、そのことにより上記目的が達成される。
【００２１】さらに、本発明の半導体装置の製造方法
は、基板上に非晶質ケイ素膜を形成する工程と、該非晶
質ケイ素膜の結晶化を助長する触媒元素を該非晶質ケイ
素膜に導入する工程と、該触媒元素が導入された該非晶
質ケイ素膜に第１加熱処理を施して該非晶質ケイ素膜を
結晶化させ、第１結晶性ケイ素膜を得る工程と、該第１
結晶性ケイ素膜上に、該第１結晶性ケイ素膜に接するよ
うに非晶質ケイ素膜を形成する工程と、該第１結晶性ケ
イ素膜上に形成された非晶質ケイ素膜に第２加熱処理を
施して結晶化させ、第２結晶性ケイ素膜を得ることによ
り第１結晶性ケイ素膜から該触媒元素量を減少させる工
程と、該触媒元素量を減少させた結晶性ケイ素膜を利用
して半導体活性領域を形成する工程とを含むものであ
り、そのことにより上記目的が達成される。
は、基板上に非晶質ケイ素膜を形成する工程と、該非晶
質ケイ素膜の結晶化を助長する触媒元素を該非晶質ケイ
素膜に導入する工程と、該触媒元素が導入された該非晶
質ケイ素膜に第１加熱処理を施して該非晶質ケイ素膜を
結晶化させ、第１結晶性ケイ素膜を得る工程と、該第１
結晶性ケイ素膜上に、該第１結晶性ケイ素膜に接するよ
うに非晶質ケイ素膜を形成する工程と、該第１結晶性ケ
イ素膜上に形成された非晶質ケイ素膜に第２加熱処理を
施して結晶化させ、第２結晶性ケイ素膜を得ることによ
り第１結晶性ケイ素膜から該触媒元素量を減少させる工
程と、該触媒元素量を減少させた結晶性ケイ素膜を利用
して半導体活性領域を形成する工程とを含むものであ
り、そのことにより上記目的が達成される。
【００２２】また、本発明の半導体装置の製造方法は、
結晶性を有するケイ素膜を利用した半導体活性領域を有
する半導体装置の製造方法において、非晶質ケイ素膜の
結晶化を助長する触媒元素を該非晶質ケイ素膜に選択的
に導入して第１加熱処理を施すことにより、該選択的に
触媒元素が導入された領域からその周辺領域へと結晶成
長が行われて第１結晶性ケイ素膜を得た後、該第１結晶
性ケイ素膜上に、該第１結晶性ケイ素膜に接するように
非晶質ケイ素膜を設けてこれに第２加熱処理をして結晶
化させることにより該第１結晶性ケイ素膜を高品質化し
て該半導体活性領域として用いるものであり、そのこと
により上記目的が達成される。
結晶性を有するケイ素膜を利用した半導体活性領域を有
する半導体装置の製造方法において、非晶質ケイ素膜の
結晶化を助長する触媒元素を該非晶質ケイ素膜に選択的
に導入して第１加熱処理を施すことにより、該選択的に
触媒元素が導入された領域からその周辺領域へと結晶成
長が行われて第１結晶性ケイ素膜を得た後、該第１結晶
性ケイ素膜上に、該第１結晶性ケイ素膜に接するように
非晶質ケイ素膜を設けてこれに第２加熱処理をして結晶
化させることにより該第１結晶性ケイ素膜を高品質化し
て該半導体活性領域として用いるものであり、そのこと
により上記目的が達成される。
【００２３】さらに、本発明の半導体装置の製造方法
は、基板上に非晶質ケイ素膜を形成する工程と、該非晶
質ケイ素膜に選択的に該非晶質ケイ素膜の結晶化を助長
する触媒元素を導入する工程と、第１加熱処理により、
該触媒元素が選択的に該非晶質ケイ素膜に導入された領
域を結晶化させ、さらに該選択的に結晶化させた領域の
周辺部において、前記非晶質ケイ素膜を基板表面に対
し、概略平行な方向に結晶成長を行わせて第１結晶性ケ
イ素膜を得る工程と、該第１結晶性ケイ素膜上に、該第
１結晶性ケイ素膜に接するように非晶質ケイ素膜を形成
する工程と、該第１結晶性ケイ素膜上に設けられた非晶
質ケイ素膜に第２加熱処理を施して結晶化させ、第２結
晶性ケイ素膜を得ることにより第１結晶性ケイ素膜から
該触媒元素量を減少させる工程と、該触媒元素量が減少
した結晶性ケイ素膜を利用して半導体活性領域を形成す
る工程とを含むものであり、そのことにより上記目的が
達成される。
は、基板上に非晶質ケイ素膜を形成する工程と、該非晶
質ケイ素膜に選択的に該非晶質ケイ素膜の結晶化を助長
する触媒元素を導入する工程と、第１加熱処理により、
該触媒元素が選択的に該非晶質ケイ素膜に導入された領
域を結晶化させ、さらに該選択的に結晶化させた領域の
周辺部において、前記非晶質ケイ素膜を基板表面に対
し、概略平行な方向に結晶成長を行わせて第１結晶性ケ
イ素膜を得る工程と、該第１結晶性ケイ素膜上に、該第
１結晶性ケイ素膜に接するように非晶質ケイ素膜を形成
する工程と、該第１結晶性ケイ素膜上に設けられた非晶
質ケイ素膜に第２加熱処理を施して結晶化させ、第２結
晶性ケイ素膜を得ることにより第１結晶性ケイ素膜から
該触媒元素量を減少させる工程と、該触媒元素量が減少
した結晶性ケイ素膜を利用して半導体活性領域を形成す
る工程とを含むものであり、そのことにより上記目的が
達成される。
【００２４】さらに、好ましくは、本発明の半導体装置
における第２加熱処理の温度を、第１加熱処理の温度と
同等か、または該第１加熱処理の温度よりも高い温度で
行う。
における第２加熱処理の温度を、第１加熱処理の温度と
同等か、または該第１加熱処理の温度よりも高い温度で
行う。
【００２５】さらに、好ましくは、本発明の半導体装置
における第２加熱処理の温度を、５２０℃〜６００℃の
温度範囲内で行う。
における第２加熱処理の温度を、５２０℃〜６００℃の
温度範囲内で行う。
【００２６】さらに、好ましくは、本発明の半導体装置
における触媒元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃ
ｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂから選ばれた
一種または複数種類の元素を用いる。
における触媒元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃ
ｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂから選ばれた
一種または複数種類の元素を用いる。
【００２７】
【作用】本発明においては、非晶質ケイ素膜の結晶化を
助長する触媒元素を非晶質ケイ素膜に導入し、これに加
熱処理を施して結晶化させた後、さらにその上に別の非
晶質ケイ素膜を形成し、これに加熱処理を施して非晶質
ケイ素膜を結晶化させる。このとき、先に結晶化した下
側の第１結晶性ケイ素膜中、特にその結晶粒界に存在す
る触媒元素を上側の第２結晶性ケイ素膜表面上に移動さ
せ、半導体装置の活性領域となる下側の第１結晶性ケイ
素膜中の触媒元素を除去すると共に、その結晶粒界を局
所的に再結晶化させる。これによって、この後に得られ
る活性領域となる結晶性ケイ素膜は、その初期の状態に
比べて、触媒元素の膜中濃度が低濃度化され、結晶粒界
が良好に処理されて高品質な結晶性ケイ素膜となる。
助長する触媒元素を非晶質ケイ素膜に導入し、これに加
熱処理を施して結晶化させた後、さらにその上に別の非
晶質ケイ素膜を形成し、これに加熱処理を施して非晶質
ケイ素膜を結晶化させる。このとき、先に結晶化した下
側の第１結晶性ケイ素膜中、特にその結晶粒界に存在す
る触媒元素を上側の第２結晶性ケイ素膜表面上に移動さ
せ、半導体装置の活性領域となる下側の第１結晶性ケイ
素膜中の触媒元素を除去すると共に、その結晶粒界を局
所的に再結晶化させる。これによって、この後に得られ
る活性領域となる結晶性ケイ素膜は、その初期の状態に
比べて、触媒元素の膜中濃度が低濃度化され、結晶粒界
が良好に処理されて高品質な結晶性ケイ素膜となる。
【００２８】このメカニズムは、結晶性ケイ素／触媒元
素／非晶質ケイ素の３元系のエネルギーを考えた場合
に、それぞれの界面の化学ポテンシャルおよび自由エネ
ルギーの差が、触媒元素を非晶質ケイ素側に移動するよ
うに働かせることによるものと考えられる。即ち、上側
の非晶質ケイ素膜の結晶化は、第１結晶性ケイ素膜中に
含まれる触媒元素により促進され、この第１結晶性ケイ
素膜との界面から結晶成長が進行する。このとき、上側
の非晶質ケイ素膜の結晶化を促進する触媒元素は、上側
の非晶質ケイ素膜と第１結晶性ケイ素膜との界面に再配
列し、その後、上記のメカニズムで、触媒元素が結晶成
長先端部に偏在して上側の非晶質ケイ素膜を結晶化させ
る。即ち、この上側の非晶質ケイ素膜の結晶化工程に
て、上記の結晶性ケイ素／触媒元素／非晶質ケイ素の３
元系の状態が実現される訳である。その結果として、上
側の非晶質ケイ素膜は、第１結晶性ケイ素膜との界面よ
り成長し、膜表面に触媒元素を偏在させた状態でその結
晶成長が終了する。したがって、上記の工程で触媒元素
を第２結晶性ケイ素膜表面に移動させることができ、そ
の結果、素子領域となる第１結晶性ケイ素膜中に残留し
ている触媒元素を除去することが可能となる。
素／非晶質ケイ素の３元系のエネルギーを考えた場合
に、それぞれの界面の化学ポテンシャルおよび自由エネ
ルギーの差が、触媒元素を非晶質ケイ素側に移動するよ
うに働かせることによるものと考えられる。即ち、上側
の非晶質ケイ素膜の結晶化は、第１結晶性ケイ素膜中に
含まれる触媒元素により促進され、この第１結晶性ケイ
素膜との界面から結晶成長が進行する。このとき、上側
の非晶質ケイ素膜の結晶化を促進する触媒元素は、上側
の非晶質ケイ素膜と第１結晶性ケイ素膜との界面に再配
列し、その後、上記のメカニズムで、触媒元素が結晶成
長先端部に偏在して上側の非晶質ケイ素膜を結晶化させ
る。即ち、この上側の非晶質ケイ素膜の結晶化工程に
て、上記の結晶性ケイ素／触媒元素／非晶質ケイ素の３
元系の状態が実現される訳である。その結果として、上
側の非晶質ケイ素膜は、第１結晶性ケイ素膜との界面よ
り成長し、膜表面に触媒元素を偏在させた状態でその結
晶成長が終了する。したがって、上記の工程で触媒元素
を第２結晶性ケイ素膜表面に移動させることができ、そ
の結果、素子領域となる第１結晶性ケイ素膜中に残留し
ている触媒元素を除去することが可能となる。
【００２９】本発明において、第２加熱処理の処理温度
は大きな意味合いを持っている。この第２加熱処理の温
度が上側の非晶質ケイ素膜の結晶化温度以下の場合に
は、触媒元素は上側の非晶質ケイ素膜中にただ拡散し、
それによる素子領域中の触媒元素濃度の低減は図れる
が、大きな効果は期待できない。本発明の大きなポイン
トは、この上側の非晶質ケイ素膜を結晶化させること、
即ち、第２加熱処理温度を上側の非晶質ケイ素膜の結晶
化温度以上で行うことであり、このときに初めて効率的
に触媒元素を第２結晶性ケイ素膜側に移動させることが
でき、活性領域となる第１結晶性ケイ素膜中の触媒元素
濃度を大きく低減させることが可能となる。さらに、触
媒元素が偏在していた第１結晶性ケイ素膜中の結晶粒界
は、触媒元素が上側の層へと移動することにより再結晶
化され、結晶粒界が良好に処理されることになる。よっ
て、第１結晶性ケイ素膜は、キャリアに対するトラップ
準位密度の小さい高品質な結晶性ケイ素膜へと改質さ
れ、その結果として高移動度を有する高性能な素子特性
を持つ半導体装置が実現可能となる。
は大きな意味合いを持っている。この第２加熱処理の温
度が上側の非晶質ケイ素膜の結晶化温度以下の場合に
は、触媒元素は上側の非晶質ケイ素膜中にただ拡散し、
それによる素子領域中の触媒元素濃度の低減は図れる
が、大きな効果は期待できない。本発明の大きなポイン
トは、この上側の非晶質ケイ素膜を結晶化させること、
即ち、第２加熱処理温度を上側の非晶質ケイ素膜の結晶
化温度以上で行うことであり、このときに初めて効率的
に触媒元素を第２結晶性ケイ素膜側に移動させることが
でき、活性領域となる第１結晶性ケイ素膜中の触媒元素
濃度を大きく低減させることが可能となる。さらに、触
媒元素が偏在していた第１結晶性ケイ素膜中の結晶粒界
は、触媒元素が上側の層へと移動することにより再結晶
化され、結晶粒界が良好に処理されることになる。よっ
て、第１結晶性ケイ素膜は、キャリアに対するトラップ
準位密度の小さい高品質な結晶性ケイ素膜へと改質さ
れ、その結果として高移動度を有する高性能な素子特性
を持つ半導体装置が実現可能となる。
【００３０】さらに、上側の非晶質ケイ素膜を結晶化さ
せる際の加熱温度を、上側の非晶質ケイ素膜を結晶化さ
せた温度以上とすることにより、第１結晶性ケイ素膜中
に残留した触媒元素に、残留したとき以上の熱エネルギ
ーが加わる。よって、結晶性ケイ素膜（素子領域）中に
残留しトラップされている触媒元素も、移動を開始し、
効率的に上側の非晶質ケイ素膜へと触媒元素を移動させ
て第１結晶性ケイ素膜から除去することが可能となる。
これと同時に、第１結晶性ケイ素膜の結晶粒界部も効率
的に再結晶化され、良好に処理されることになる。
せる際の加熱温度を、上側の非晶質ケイ素膜を結晶化さ
せた温度以上とすることにより、第１結晶性ケイ素膜中
に残留した触媒元素に、残留したとき以上の熱エネルギ
ーが加わる。よって、結晶性ケイ素膜（素子領域）中に
残留しトラップされている触媒元素も、移動を開始し、
効率的に上側の非晶質ケイ素膜へと触媒元素を移動させ
て第１結晶性ケイ素膜から除去することが可能となる。
これと同時に、第１結晶性ケイ素膜の結晶粒界部も効率
的に再結晶化され、良好に処理されることになる。
【００３１】具体的に第２加熱処理の好適な温度範囲と
しては、５２０℃〜６００℃であり、さらに最適には５
７０℃〜６００℃である。このときの加熱処理温度を６
００℃以上としても効果は大して変わらずガラス基板の
耐熱性の点から考えても上限温度は６００℃が適当であ
る。また、素子領域中の触媒元素を用いて上側の非晶質
ケイ素膜が効率的に結晶化される温度は５２０℃以上で
あり、さらに、素子領域中のトラップされている残留触
媒元素を移動させるためには５７０℃以上の温度である
ことが望ましい。
しては、５２０℃〜６００℃であり、さらに最適には５
７０℃〜６００℃である。このときの加熱処理温度を６
００℃以上としても効果は大して変わらずガラス基板の
耐熱性の点から考えても上限温度は６００℃が適当であ
る。また、素子領域中の触媒元素を用いて上側の非晶質
ケイ素膜が効率的に結晶化される温度は５２０℃以上で
あり、さらに、素子領域中のトラップされている残留触
媒元素を移動させるためには５７０℃以上の温度である
ことが望ましい。
【００３２】また、本発明により得られた半導体装置の
活性領域となるべき結晶性ケイ素膜中の触媒元素濃度
は、１×１０14ａｔｏｍｓ／ｃｍ3〜５×１０17ａｔｏ
ｍｓ／ｃｍ3であり、従来法に比べて、約１桁以上も触
媒元素濃度を低減することが可能となる。本発明者等が
調べた結果、この程度の触媒元素濃度では、半導体素子
特性に及ぼす影響はほとんどなく、問題とはならないレ
ベルとなっている。
活性領域となるべき結晶性ケイ素膜中の触媒元素濃度
は、１×１０14ａｔｏｍｓ／ｃｍ3〜５×１０17ａｔｏ
ｍｓ／ｃｍ3であり、従来法に比べて、約１桁以上も触
媒元素濃度を低減することが可能となる。本発明者等が
調べた結果、この程度の触媒元素濃度では、半導体素子
特性に及ぼす影響はほとんどなく、問題とはならないレ
ベルとなっている。
【００３３】さらに、触媒元素としてＮｉを用いた場合
に最も顕著な効果を得ることができるが、その他利用で
きる触媒元素の種類としては、Ｃｏ、Ｐｄ、Ｐｔ、Ｃ
ｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂを利用するこ
とができる。これらから選ばれた一種または複数種類の
元素であれば、結晶化助長の効果がある。
に最も顕著な効果を得ることができるが、その他利用で
きる触媒元素の種類としては、Ｃｏ、Ｐｄ、Ｐｔ、Ｃ
ｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂを利用するこ
とができる。これらから選ばれた一種または複数種類の
元素であれば、結晶化助長の効果がある。
【００３４】したがって、本発明においては、触媒元素
を用いた６００℃以下の熱処理による結晶性を有する薄
膜ケイ素半導体の作製であって、素子領域内の残留触媒
元素量を低減させるなど高品質化することにより、リー
ク電流が少なく均一で安定した素子特性を有する高性能
な半導体装置が、簡便で高歩留まりな製造プロセスにて
得られる。
を用いた６００℃以下の熱処理による結晶性を有する薄
膜ケイ素半導体の作製であって、素子領域内の残留触媒
元素量を低減させるなど高品質化することにより、リー
ク電流が少なく均一で安定した素子特性を有する高性能
な半導体装置が、簡便で高歩留まりな製造プロセスにて
得られる。
【００３５】
【実施例】以下、本発明の実施例について説明する。
【００３６】（実施例１）図１は本発明の実施例１にお
ける半導体装置の一製造工程を示す断面図である。図１
において、ガラス基板１０１上にその下地膜として酸化
ケイ素膜１０２を設け、この酸化ケイ素膜１０２上に、
結晶化触媒元素が導入されて加熱処理された結晶性ケイ
素膜１０３ａを設けている。さらに、この結晶性ケイ素
膜１０３ａ上に、加熱処理により結晶化させた結晶性ケ
イ素膜１０７ａを設ることで、結晶性ケイ素膜１０３ａ
から触媒元素量を低減させるなどして高品質化してい
る。この上側の結晶性ケイ素膜１０７ａを取り除いて下
側の結晶性ケイ素膜１０３ａを本実施例１の半導体装置
の活性領域として用いる。
ける半導体装置の一製造工程を示す断面図である。図１
において、ガラス基板１０１上にその下地膜として酸化
ケイ素膜１０２を設け、この酸化ケイ素膜１０２上に、
結晶化触媒元素が導入されて加熱処理された結晶性ケイ
素膜１０３ａを設けている。さらに、この結晶性ケイ素
膜１０３ａ上に、加熱処理により結晶化させた結晶性ケ
イ素膜１０７ａを設ることで、結晶性ケイ素膜１０３ａ
から触媒元素量を低減させるなどして高品質化してい
る。この上側の結晶性ケイ素膜１０７ａを取り除いて下
側の結晶性ケイ素膜１０３ａを本実施例１の半導体装置
の活性領域として用いる。
【００３７】この活性領域は、非晶質ケイ素膜にその結
晶化を助長するニッケル（Ｎｉ）などの触媒元素を導入
し、加熱により結晶化された何本もの柱状結晶である結
晶性ケイ素膜１０３ａにより構成されている。さらに、
この結晶性ケイ素膜１０３ａの上層に設けられた非晶質
ケイ素膜を結晶化させて結晶性ケイ素膜１０７ａを得て
いる。このとき、結晶性ケイ素膜１０７ａを得るための
非晶質ケイ素膜は、その下層の結晶性ケイ素膜１０３ａ
中に残留している触媒元素のＮｉを利用して、結晶性ケ
イ素膜１０３ａ界面からその非晶質ケイ素膜表面へ向か
う方向で結晶化させると共に、結晶性ケイ素膜１０３ａ
からＮｉがその上側の非晶質ケイ素膜へと移動し、さら
には、その非晶質ケイ素膜表面にＮｉが局在する。同時
に結晶性ケイ素膜１０３ａ中の結晶粒界は再結晶化さ
れ、良好に処理される。これによって、半導体装置の活
性領域として用いる結晶性ケイ素膜１０３ａには、触媒
元素のＮｉの残留分が少なく素子特性が良好になって高
品質化している。
晶化を助長するニッケル（Ｎｉ）などの触媒元素を導入
し、加熱により結晶化された何本もの柱状結晶である結
晶性ケイ素膜１０３ａにより構成されている。さらに、
この結晶性ケイ素膜１０３ａの上層に設けられた非晶質
ケイ素膜を結晶化させて結晶性ケイ素膜１０７ａを得て
いる。このとき、結晶性ケイ素膜１０７ａを得るための
非晶質ケイ素膜は、その下層の結晶性ケイ素膜１０３ａ
中に残留している触媒元素のＮｉを利用して、結晶性ケ
イ素膜１０３ａ界面からその非晶質ケイ素膜表面へ向か
う方向で結晶化させると共に、結晶性ケイ素膜１０３ａ
からＮｉがその上側の非晶質ケイ素膜へと移動し、さら
には、その非晶質ケイ素膜表面にＮｉが局在する。同時
に結晶性ケイ素膜１０３ａ中の結晶粒界は再結晶化さ
れ、良好に処理される。これによって、半導体装置の活
性領域として用いる結晶性ケイ素膜１０３ａには、触媒
元素のＮｉの残留分が少なく素子特性が良好になって高
品質化している。
【００３８】このように、この下側の結晶性ケイ素膜１
０３ａを半導体装置の活性領域として用いるが、本実施
例１ではＴＦＴの活性領域として用いる場合について以
下に示す。本実施例１のＴＦＴはアクティブマトリクス
型の液晶表示装置のドライバー回路や画素部分はもちろ
ん、同一基板上にＣＰＵを構成する素子としても用いる
ことができる。また、ＴＦＴの応用範囲としては、液晶
表示装置のみではなく、一般に言われる薄膜集積回路に
利用できることは言うまでもない。
０３ａを半導体装置の活性領域として用いるが、本実施
例１ではＴＦＴの活性領域として用いる場合について以
下に示す。本実施例１のＴＦＴはアクティブマトリクス
型の液晶表示装置のドライバー回路や画素部分はもちろ
ん、同一基板上にＣＰＵを構成する素子としても用いる
ことができる。また、ＴＦＴの応用範囲としては、液晶
表示装置のみではなく、一般に言われる薄膜集積回路に
利用できることは言うまでもない。
【００３９】上記結晶性ケイ素膜１０３ａを用いてガラ
ス基板１０１上にＮ型ＴＦＴを製造する場合にについて
の説明する。
ス基板１０１上にＮ型ＴＦＴを製造する場合にについて
の説明する。
【００４０】図２（ａ）〜図２（ｅ）は本発明の実施例
１における各ＴＦＴ作製工程の概要を示す断面図であ
る。
１における各ＴＦＴ作製工程の概要を示す断面図であ
る。
【００４１】まず、図２（ａ）に示すように、ガラス基
板１０１上に例えばスパッタリング法によって厚さ２０
０ｎｍ程度の酸化ケイ素膜１０２からなる下地膜を形成
する。この酸化ケイ素膜１０２は、ガラス基板１０１か
らの不純物の拡散を防ぐために設けられる。さらに、減
圧ＣＶＤ法またはプラズマＣＶＤ法によって、厚さ２５
〜１００ｎｍ、例えば８０ｎｍの真性（Ｉ型）の非晶質
ケイ素膜（ａ−Ｓｉ膜）１０３を成膜する。さらに、こ
のａ−Ｓｉ膜１０３表面にニッケルを溶かした水溶液１
０５が接するようにガラス基板１０１を保持する。本実
施例１では、溶質としては酢酸ニッケルを用い、水溶液
中のニッケル濃度は１００ｐｐｍになるようにした。そ
の後、スピナーにより水溶液１０５をガラス基板１０１
上に均一に延ばして乾燥させる。
板１０１上に例えばスパッタリング法によって厚さ２０
０ｎｍ程度の酸化ケイ素膜１０２からなる下地膜を形成
する。この酸化ケイ素膜１０２は、ガラス基板１０１か
らの不純物の拡散を防ぐために設けられる。さらに、減
圧ＣＶＤ法またはプラズマＣＶＤ法によって、厚さ２５
〜１００ｎｍ、例えば８０ｎｍの真性（Ｉ型）の非晶質
ケイ素膜（ａ−Ｓｉ膜）１０３を成膜する。さらに、こ
のａ−Ｓｉ膜１０３表面にニッケルを溶かした水溶液１
０５が接するようにガラス基板１０１を保持する。本実
施例１では、溶質としては酢酸ニッケルを用い、水溶液
中のニッケル濃度は１００ｐｐｍになるようにした。そ
の後、スピナーにより水溶液１０５をガラス基板１０１
上に均一に延ばして乾燥させる。
【００４２】次に、これを水素還元雰囲気下または不活
性ガス雰囲気下、加熱温度５２０〜５８０℃で数時間か
ら数十時間、例えば５５０℃で４時間アニールして結晶
化させる。このとき、表面に塗布されたニッケルが核と
なり、ガラス基板１０１に対して垂直方向に非晶質ケイ
素膜１０３の結晶化が起こって、図２（ｂ）に示すよう
に、結晶性ケイ素膜１０３ａが形成される。表面に塗布
されたニッケルは、結晶性ケイ素膜１０３ａ全体に拡散
しており、このときの結晶性ケイ素膜１０３ａ中のニッ
ケル濃度は、２×１０18ａｔｏｍｓ／ｃｍ3程度であっ
た。さらに、結晶性ケイ素膜１０３ａを覆うように、上
側の非晶質ケイ素膜１０７を減圧ＣＶＤ法またはプラズ
マＣＶＤ法によって堆積する。このときの非晶質ケイ素
膜１０７の膜厚としては、５０〜２００ｎｍが適当であ
り、本実施例１では１００ｎｍとなるようにした。
性ガス雰囲気下、加熱温度５２０〜５８０℃で数時間か
ら数十時間、例えば５５０℃で４時間アニールして結晶
化させる。このとき、表面に塗布されたニッケルが核と
なり、ガラス基板１０１に対して垂直方向に非晶質ケイ
素膜１０３の結晶化が起こって、図２（ｂ）に示すよう
に、結晶性ケイ素膜１０３ａが形成される。表面に塗布
されたニッケルは、結晶性ケイ素膜１０３ａ全体に拡散
しており、このときの結晶性ケイ素膜１０３ａ中のニッ
ケル濃度は、２×１０18ａｔｏｍｓ／ｃｍ3程度であっ
た。さらに、結晶性ケイ素膜１０３ａを覆うように、上
側の非晶質ケイ素膜１０７を減圧ＣＶＤ法またはプラズ
マＣＶＤ法によって堆積する。このときの非晶質ケイ素
膜１０７の膜厚としては、５０〜２００ｎｍが適当であ
り、本実施例１では１００ｎｍとなるようにした。
【００４３】その後、窒素などの不活性ガス雰囲気下に
て、加熱温度５２０℃〜６００℃、例えば５８０℃で４
時間程度アニール処理を施す。このアニール処理により
上側の非晶質ケイ素膜１０７は、その下層の結晶性ケイ
素膜１０３ａ中（特に結晶粒界部）に残留しているＮｉ
を利用して、結晶性ケイ素膜１０３ａ界面から非晶質ケ
イ素膜１０７表面へ向かう方向で結晶化されると共に、
結晶性ケイ素膜１０３ａから非晶質ケイ素膜１０７へと
Ｎｉが移動し、さらには、非晶質ケイ素膜１０７表面に
Ｎｉが局在する。これと同時に結晶性ケイ素膜１０３ａ
中の結晶粒界は再結晶化され、良好に処理される。その
後、結晶化した上側の結晶性ケイ素膜１０７ａをエッチ
ングして除去することで、結晶性ケイ素膜１０３ａ中か
ら移動してきた触媒元素のＮｉも同時に除去される。以
上の工程により、結晶性ケイ素膜１０３ａ中のニッケル
濃度は、１×１０17ａｔｏｍｓ／ｃｍ3程度にまで低減
できて高品質化される。
て、加熱温度５２０℃〜６００℃、例えば５８０℃で４
時間程度アニール処理を施す。このアニール処理により
上側の非晶質ケイ素膜１０７は、その下層の結晶性ケイ
素膜１０３ａ中（特に結晶粒界部）に残留しているＮｉ
を利用して、結晶性ケイ素膜１０３ａ界面から非晶質ケ
イ素膜１０７表面へ向かう方向で結晶化されると共に、
結晶性ケイ素膜１０３ａから非晶質ケイ素膜１０７へと
Ｎｉが移動し、さらには、非晶質ケイ素膜１０７表面に
Ｎｉが局在する。これと同時に結晶性ケイ素膜１０３ａ
中の結晶粒界は再結晶化され、良好に処理される。その
後、結晶化した上側の結晶性ケイ素膜１０７ａをエッチ
ングして除去することで、結晶性ケイ素膜１０３ａ中か
ら移動してきた触媒元素のＮｉも同時に除去される。以
上の工程により、結晶性ケイ素膜１０３ａ中のニッケル
濃度は、１×１０17ａｔｏｍｓ／ｃｍ3程度にまで低減
できて高品質化される。
【００４４】さらに、図２（ｃ）に示すように、不要な
部分の結晶性ケイ素膜１０３ａを除去して素子間分離を
行い、後にＴＦＴの活性領域（ソース／ドレイン領域、
チャネル領域）となる島状の結晶性ケイ素膜１０３ｉを
形成する。
部分の結晶性ケイ素膜１０３ａを除去して素子間分離を
行い、後にＴＦＴの活性領域（ソース／ドレイン領域、
チャネル領域）となる島状の結晶性ケイ素膜１０３ｉを
形成する。
【００４５】さらに、図２（ｄ）に示すように、活性領
域となる結晶性ケイ素膜１０３ｉを覆うように、厚さ２
０〜１５０ｎｍ、ここでは１００ｎｍの酸化ケイ素膜を
ゲート絶縁膜１０８として成膜する。この酸化ケイ素膜
の形成には、ここでは、ＴＥＯＳ（Tetra Ethoxy Ortho
Silicate）を原料とし、酸素とともに基板温度１５０
〜６００℃、好ましくは３００〜４００℃で、ＲＦプラ
ズマＣＶＤ法で分解・堆積するか、または、このＴＥＯ
Ｓを原料としてオゾンガスとともに減圧ＣＶＤ法または
常圧ＣＶＤ法によって、基板温度を３５０〜６００℃、
好ましくは４００〜５５０℃として形成してもよい。成
膜後、ゲート絶縁膜自身のバルク特性および結晶性ケイ
素膜／ゲート絶縁膜の界面特性を向上するために、不活
性ガス雰囲気下で４００〜６００℃で３０〜６０分アニ
ールを行った。
域となる結晶性ケイ素膜１０３ｉを覆うように、厚さ２
０〜１５０ｎｍ、ここでは１００ｎｍの酸化ケイ素膜を
ゲート絶縁膜１０８として成膜する。この酸化ケイ素膜
の形成には、ここでは、ＴＥＯＳ（Tetra Ethoxy Ortho
Silicate）を原料とし、酸素とともに基板温度１５０
〜６００℃、好ましくは３００〜４００℃で、ＲＦプラ
ズマＣＶＤ法で分解・堆積するか、または、このＴＥＯ
Ｓを原料としてオゾンガスとともに減圧ＣＶＤ法または
常圧ＣＶＤ法によって、基板温度を３５０〜６００℃、
好ましくは４００〜５５０℃として形成してもよい。成
膜後、ゲート絶縁膜自身のバルク特性および結晶性ケイ
素膜／ゲート絶縁膜の界面特性を向上するために、不活
性ガス雰囲気下で４００〜６００℃で３０〜６０分アニ
ールを行った。
【００４６】引き続いて、スパッタリング法によって、
厚さ４００〜８００ｎｍ、例えば６００ｎｍのアルミニ
ウム膜を成膜する。このアルミニウム膜をパターニング
して、図２（ｄ）に示すように、ゲート電極１０９を形
成する。さらに、このアルミニウム膜のゲート電極１０
９の表面を陽極酸化して、その表面に酸化物層１１０を
形成する。この陽極酸化は、酒石酸が１〜５％含まれた
エチレングリコール溶液中で行い、最初一定電流で２２
０Ｖまで電圧を上げ、その状態で１時間保持して終了さ
せる。得られた酸化物層１１０の厚さは２００ｎｍであ
る。なお、この酸化物層１１０は、後のイオンドーピン
グ工程において、オフセットゲート領域を形成する厚さ
となるので、オフセットゲート領域の長さを上記陽極酸
化工程で決めることができる。
厚さ４００〜８００ｎｍ、例えば６００ｎｍのアルミニ
ウム膜を成膜する。このアルミニウム膜をパターニング
して、図２（ｄ）に示すように、ゲート電極１０９を形
成する。さらに、このアルミニウム膜のゲート電極１０
９の表面を陽極酸化して、その表面に酸化物層１１０を
形成する。この陽極酸化は、酒石酸が１〜５％含まれた
エチレングリコール溶液中で行い、最初一定電流で２２
０Ｖまで電圧を上げ、その状態で１時間保持して終了さ
せる。得られた酸化物層１１０の厚さは２００ｎｍであ
る。なお、この酸化物層１１０は、後のイオンドーピン
グ工程において、オフセットゲート領域を形成する厚さ
となるので、オフセットゲート領域の長さを上記陽極酸
化工程で決めることができる。
【００４７】次に、イオンドーピング法によって、ゲー
ト電極１０９とその周囲の酸化物層１１０をマスクとし
て活性領域に不純物（リン）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ3）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
15〜８×１０15ｃｍ-2、例えば２×１０15ｃｍ-2とす
る。この工程により、不純物が注入された不純物注入領
域１１２，１１３は、後にＴＦＴのソース／ドレイン領
域となり、ゲート電極１０９およびその周囲の酸化物層
１１０にマスクされて不純物が注入されない、ゲート電
極１０９直下の領域１１１は、後にＴＦＴのチャネル領
域となる。
ト電極１０９とその周囲の酸化物層１１０をマスクとし
て活性領域に不純物（リン）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ3）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
15〜８×１０15ｃｍ-2、例えば２×１０15ｃｍ-2とす
る。この工程により、不純物が注入された不純物注入領
域１１２，１１３は、後にＴＦＴのソース／ドレイン領
域となり、ゲート電極１０９およびその周囲の酸化物層
１１０にマスクされて不純物が注入されない、ゲート電
極１０９直下の領域１１１は、後にＴＦＴのチャネル領
域となる。
【００４８】その後、図２（ｄ）に示すように、レーザ
光の照射によってアニールを行い、イオン注入した不純
物の活性化を行うと同時に、上記の不純物導入工程で結
晶性が劣化した部分の結晶性を改善させる。この際、使
用するレーザ光としてはＸｅＣｌエキシマレーザー（波
長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エネル
ギー密度１５０〜４００ｍＪ／ｃｍ2、好ましくは２０
０〜２５０ｍＪ／ｃｍ2で照射を行った。こうして形成
されたＮ型不純物（リン）領域１１２，１１３のシート
抵抗は、２００〜８００Ω／□であった。
光の照射によってアニールを行い、イオン注入した不純
物の活性化を行うと同時に、上記の不純物導入工程で結
晶性が劣化した部分の結晶性を改善させる。この際、使
用するレーザ光としてはＸｅＣｌエキシマレーザー（波
長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エネル
ギー密度１５０〜４００ｍＪ／ｃｍ2、好ましくは２０
０〜２５０ｍＪ／ｃｍ2で照射を行った。こうして形成
されたＮ型不純物（リン）領域１１２，１１３のシート
抵抗は、２００〜８００Ω／□であった。
【００４９】続いて、厚さ６００ｎｍ程度の酸化ケイ素
膜または窒化ケイ素膜を層間絶縁膜１１４として形成す
る。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料と
して、これと酸素とのプラズマＣＶＤ法、またはオゾン
との減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成す
れば、図２（ｅ）に示すように、段差被覆性に優れた良
好な層間絶縁膜１１４が得られる。また、ＳｉＨ4とＮ
Ｈ3を原料ガスとしてプラズマＣＶＤ法で成膜された窒
化ケイ素膜を用いれば、活性領域／ゲート絶縁膜の界面
へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合
手を低減する効果がある。
膜または窒化ケイ素膜を層間絶縁膜１１４として形成す
る。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料と
して、これと酸素とのプラズマＣＶＤ法、またはオゾン
との減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成す
れば、図２（ｅ）に示すように、段差被覆性に優れた良
好な層間絶縁膜１１４が得られる。また、ＳｉＨ4とＮ
Ｈ3を原料ガスとしてプラズマＣＶＤ法で成膜された窒
化ケイ素膜を用いれば、活性領域／ゲート絶縁膜の界面
へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合
手を低減する効果がある。
【００５０】さらに、図２（ｅ）に示すように、層間絶
縁膜１１４にコンタクトホールを形成して、金属材料、
例えば、窒化メタンとアルミニウムの二層膜によってＴ
ＦＴの電極・配線１１５，１１６を形成する。この窒化
チタン膜は、アルミニウムが半導体層に拡散するのを防
止する目的のバリア膜として設けられる。最後に、１気
圧の水素雰囲気で３５０℃、３０分のアニールを行って
ＴＦＴを完成させる。このＴＦＴを、画素電極をスイッ
チングする素子として用いる場合には電極１１５または
電極１１６をＩＴＯなど透明導電膜からなる画素電極に
接続し、もう一方の電極より信号を入力する。また、こ
のＴＦＴを薄膜集積回路に用いる場合には、ゲート電極
１０９上にもコンタクトホールを形成し、必要とする配
線を施せばよい。
縁膜１１４にコンタクトホールを形成して、金属材料、
例えば、窒化メタンとアルミニウムの二層膜によってＴ
ＦＴの電極・配線１１５，１１６を形成する。この窒化
チタン膜は、アルミニウムが半導体層に拡散するのを防
止する目的のバリア膜として設けられる。最後に、１気
圧の水素雰囲気で３５０℃、３０分のアニールを行って
ＴＦＴを完成させる。このＴＦＴを、画素電極をスイッ
チングする素子として用いる場合には電極１１５または
電極１１６をＩＴＯなど透明導電膜からなる画素電極に
接続し、もう一方の電極より信号を入力する。また、こ
のＴＦＴを薄膜集積回路に用いる場合には、ゲート電極
１０９上にもコンタクトホールを形成し、必要とする配
線を施せばよい。
【００５１】以上のように本実施例１にしたがって作製
したＮＴＦＴは、電界効果移動度で７０〜９０ｃｍ2／
Ｖｓ、閾値電圧２〜３Ｖという良好なトランジスタ特性
を示し、ＴＦＴオフ領域でのリーク電流も数ｐＡ程度と
小さい。また、繰り返し測定を行っても、それに伴う経
時変化はほとんどなく、非常に安定したトランジスタ特
性を示した。
したＮＴＦＴは、電界効果移動度で７０〜９０ｃｍ2／
Ｖｓ、閾値電圧２〜３Ｖという良好なトランジスタ特性
を示し、ＴＦＴオフ領域でのリーク電流も数ｐＡ程度と
小さい。また、繰り返し測定を行っても、それに伴う経
時変化はほとんどなく、非常に安定したトランジスタ特
性を示した。
【００５２】（実施例２）本実施例２では、アクティブ
マトリクス型の液晶表示装置の周辺駆動回路や、一般の
薄膜集積回路を形成するＮＴＦＴとＰＴＦＴを相補型に
構成したＣＭＯＳ構造の回路をガラス基板上に作製する
場合について説明する。
マトリクス型の液晶表示装置の周辺駆動回路や、一般の
薄膜集積回路を形成するＮＴＦＴとＰＴＦＴを相補型に
構成したＣＭＯＳ構造の回路をガラス基板上に作製する
場合について説明する。
【００５３】図３は本発明の実施例２におけるＴＦＴ作
製工程の概要を示す平面図であり、図４は図３でＡ−
Ａ’方向の断面を示しており、（ａ）〜（ｆ）はＣＭＯ
Ｓ構造の各ＴＦＴ作製工程の概要を示す断面図である。
製工程の概要を示す平面図であり、図４は図３でＡ−
Ａ’方向の断面を示しており、（ａ）〜（ｆ）はＣＭＯ
Ｓ構造の各ＴＦＴ作製工程の概要を示す断面図である。
【００５４】まず、図４（ａ）に示すように、ガラス基
板２０１上に例えばスパッタリング法によって厚さ１０
０ｎｍ程度の酸化ケイ素膜２０２からなる下地膜を形成
する。さらに、この酸化ケイ素膜２０２上に、減圧ＣＶ
Ｄ法によって、厚さ２５〜１００ｎｍ、例えば５０ｎｍ
の真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）２０３
を成膜する。このａ−Ｓｉ膜２０３上に感光性樹脂（フ
ォトレジスト）を塗布し、露光・現像してフォトレジス
トマスク２０４とする。このフォトレジストマスク２０
４のスルーホールにより、領域２００においてスリット
状にａ−Ｓｉ膜２０３が露呈される。即ち、図４（ａ）
の状態を上面から見ると、図３のように領域２００でａ
−Ｓｉ膜２０３が露呈しており、他の部分はフォトレジ
ストマスク２０４によりマスクされている状態となって
いる。
板２０１上に例えばスパッタリング法によって厚さ１０
０ｎｍ程度の酸化ケイ素膜２０２からなる下地膜を形成
する。さらに、この酸化ケイ素膜２０２上に、減圧ＣＶ
Ｄ法によって、厚さ２５〜１００ｎｍ、例えば５０ｎｍ
の真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）２０３
を成膜する。このａ−Ｓｉ膜２０３上に感光性樹脂（フ
ォトレジスト）を塗布し、露光・現像してフォトレジス
トマスク２０４とする。このフォトレジストマスク２０
４のスルーホールにより、領域２００においてスリット
状にａ−Ｓｉ膜２０３が露呈される。即ち、図４（ａ）
の状態を上面から見ると、図３のように領域２００でａ
−Ｓｉ膜２０３が露呈しており、他の部分はフォトレジ
ストマスク２０４によりマスクされている状態となって
いる。
【００５５】このように、フォトレジストマスク２０４
を設けた後、図４（ａ）に示すように、領域２００のａ
−Ｓｉ膜２０３およびフォトレジストマスク２０４の表
面にＮｉ（ニッケル）の薄膜２０５を薄膜蒸着する。本
実施例２では、蒸着ソースと基板間の距離を通常より大
きくして、蒸着レートを低下させることで、Ｎｉの薄膜
２０５の厚さが１〜２ｎｍ程度となるように制御した。
このときのガラス基板２０１上におけるＮｉ薄膜２０５
の面密度を実際に測定すると、４×１０13ａｔｏｍ／ｃ
ｍ2程度であった。
を設けた後、図４（ａ）に示すように、領域２００のａ
−Ｓｉ膜２０３およびフォトレジストマスク２０４の表
面にＮｉ（ニッケル）の薄膜２０５を薄膜蒸着する。本
実施例２では、蒸着ソースと基板間の距離を通常より大
きくして、蒸着レートを低下させることで、Ｎｉの薄膜
２０５の厚さが１〜２ｎｍ程度となるように制御した。
このときのガラス基板２０１上におけるＮｉ薄膜２０５
の面密度を実際に測定すると、４×１０13ａｔｏｍ／ｃ
ｍ2程度であった。
【００５６】次に、図４（ｂ）に示すように、フォトレ
ジストマスク２０４を除去することで、マスク２０４上
のＮｉ薄膜２０５がリフトオフされ、領域２００のａ−
Ｓｉ膜２０３上において、選択的にＮｉ薄膜２０５の微
量添加が行われたことになる。これを不活性ガス雰囲気
下、例えば加熱温度５５０℃で１６時間アニールしてａ
−Ｓｉ膜２０３を結晶化させる。このとき、領域２００
においては、ａ−Ｓｉ膜２０３表面に添加されたＮｉを
核としてガラス基板２０１に対して垂直方向にａ−Ｓｉ
膜２０３の結晶化が起こり、結晶性ケイ素膜２０３ａが
形成される。また、この領域２００の周辺領域では、図
４（ｂ）において、矢印で示した結晶成長方向２０６の
ように、領域２００から横方向（基板面と平行な方向）
に結晶成長が行われ、横方向結晶成長した結晶性ケイ素
膜２０３ｂが形成される。また、それ以外のａ−Ｓｉ膜
２０３の領域は、そのまま非晶質ケイ素膜領域２０３ｃ
として残ることになる。この横方向結晶成長した結晶性
ケイ素膜２０３ｂ中のニッケル濃度は１×１０17ａｔｏ
ｍｓ／ｃｍ3程度であった。なお、上記結晶成長に際
し、矢印の結晶成長方向２０６で示される基板と平行な
方向の結晶成長の距離は、８０μｍ程度である。
ジストマスク２０４を除去することで、マスク２０４上
のＮｉ薄膜２０５がリフトオフされ、領域２００のａ−
Ｓｉ膜２０３上において、選択的にＮｉ薄膜２０５の微
量添加が行われたことになる。これを不活性ガス雰囲気
下、例えば加熱温度５５０℃で１６時間アニールしてａ
−Ｓｉ膜２０３を結晶化させる。このとき、領域２００
においては、ａ−Ｓｉ膜２０３表面に添加されたＮｉを
核としてガラス基板２０１に対して垂直方向にａ−Ｓｉ
膜２０３の結晶化が起こり、結晶性ケイ素膜２０３ａが
形成される。また、この領域２００の周辺領域では、図
４（ｂ）において、矢印で示した結晶成長方向２０６の
ように、領域２００から横方向（基板面と平行な方向）
に結晶成長が行われ、横方向結晶成長した結晶性ケイ素
膜２０３ｂが形成される。また、それ以外のａ−Ｓｉ膜
２０３の領域は、そのまま非晶質ケイ素膜領域２０３ｃ
として残ることになる。この横方向結晶成長した結晶性
ケイ素膜２０３ｂ中のニッケル濃度は１×１０17ａｔｏ
ｍｓ／ｃｍ3程度であった。なお、上記結晶成長に際
し、矢印の結晶成長方向２０６で示される基板と平行な
方向の結晶成長の距離は、８０μｍ程度である。
【００５７】さらに、図４（ｃ）に示すように、ケイ素
膜全体、即ち結晶性ケイ素膜２０３ａ，２０３ｂおよび
非晶質ケイ素膜領域２０３ｃを覆うように、非晶質ケイ
素膜２０７を減圧ＣＶＤ法またはプラズマＣＶＤ法によ
って堆積する。このときの非晶質ケイ素膜２０７の膜厚
としては、５０〜２００ｎｍが適当であり、本実施例２
では１５０ｎｍとなるようにした。その後、窒素などの
不活性ガス雰囲気下にて、加熱温度５２０℃〜６００
℃、例えば６００℃で４時間程度アニール処理を施す。
このアニール処理により非晶質ケイ素膜２０７は、その
下層の結晶性ケイ素膜２０３ａ，２０３ｂ中に残留して
いる結晶化触媒元素のＮｉを利用して、結晶性ケイ素膜
２０３ａ，２０３ｂとの界面から非晶質ケイ素膜２０７
表面へ向かって結晶化されると共に、このＮｉが結晶性
ケイ素膜２０３ａ，２０３ｂから非晶質ケイ素膜２０７
へと移動し、さらには、非晶質ケイ素膜２０７表面に局
在する。これと同時に結晶性ケイ素膜２０３ａ，２０３
ｂ中の結晶粒界部は再結晶化され、良好に処理される。
その後、結晶化した非晶質ケイ素膜２０７をエッチング
して除去することで、結晶性ケイ素膜２０３ａ，２０３
ｂ中から移動してきたＮｉも同時に除去されることにな
る。以上の工程により、結晶性ケイ素膜２０３ｂ中のＮ
ｉ濃度は、１×１０16ａｔｏｍｓ／ｃｍ3程度にまで低
減させることができた。
膜全体、即ち結晶性ケイ素膜２０３ａ，２０３ｂおよび
非晶質ケイ素膜領域２０３ｃを覆うように、非晶質ケイ
素膜２０７を減圧ＣＶＤ法またはプラズマＣＶＤ法によ
って堆積する。このときの非晶質ケイ素膜２０７の膜厚
としては、５０〜２００ｎｍが適当であり、本実施例２
では１５０ｎｍとなるようにした。その後、窒素などの
不活性ガス雰囲気下にて、加熱温度５２０℃〜６００
℃、例えば６００℃で４時間程度アニール処理を施す。
このアニール処理により非晶質ケイ素膜２０７は、その
下層の結晶性ケイ素膜２０３ａ，２０３ｂ中に残留して
いる結晶化触媒元素のＮｉを利用して、結晶性ケイ素膜
２０３ａ，２０３ｂとの界面から非晶質ケイ素膜２０７
表面へ向かって結晶化されると共に、このＮｉが結晶性
ケイ素膜２０３ａ，２０３ｂから非晶質ケイ素膜２０７
へと移動し、さらには、非晶質ケイ素膜２０７表面に局
在する。これと同時に結晶性ケイ素膜２０３ａ，２０３
ｂ中の結晶粒界部は再結晶化され、良好に処理される。
その後、結晶化した非晶質ケイ素膜２０７をエッチング
して除去することで、結晶性ケイ素膜２０３ａ，２０３
ｂ中から移動してきたＮｉも同時に除去されることにな
る。以上の工程により、結晶性ケイ素膜２０３ｂ中のＮ
ｉ濃度は、１×１０16ａｔｏｍｓ／ｃｍ3程度にまで低
減させることができた。
【００５８】引き続いて、レーザ光を照射することで結
晶性ケイ素膜２０３ｂの結晶性をさらに助長する。この
ときのレーザ光としては、ＸｅＣｌエキシマレーザ（波
長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。この
レーザ光の照射条件は、照射時に基板を１５０〜４５０
℃、例えば３００℃に加熱し、エネルギー密度２００〜
３５０ｍＪ／ｃｍ2、例えば２５０ｍＪ／ｃｍ2で照射し
た。
晶性ケイ素膜２０３ｂの結晶性をさらに助長する。この
ときのレーザ光としては、ＸｅＣｌエキシマレーザ（波
長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。この
レーザ光の照射条件は、照射時に基板を１５０〜４５０
℃、例えば３００℃に加熱し、エネルギー密度２００〜
３５０ｍＪ／ｃｍ2、例えば２５０ｍＪ／ｃｍ2で照射し
た。
【００５９】その後、図４（ｄ）に示すように、後にＴ
ＦＴの活性領域（素子領域）となる結晶性ケイ素膜２０
３ｎ、２０３ｐを残し、それ以外の領域をエッチング除
去して素子間の分離を行う。
ＦＴの活性領域（素子領域）となる結晶性ケイ素膜２０
３ｎ、２０３ｐを残し、それ以外の領域をエッチング除
去して素子間の分離を行う。
【００６０】さらに、この活性領域となる結晶性ケイ素
膜２０３ｎ，２０３ｐを覆うように、図４（ｅ）に示す
ように、厚さ１００ｎｍの酸化ケイ素膜をゲート絶縁膜
２０８として成膜する。本実施例２では、このゲート絶
縁膜２０８の成膜方法としてＴＥＯＳを原料とし、酸素
とともに基板温度３５０℃で、ＲＦプラズマＣＶＤ法で
分解・堆積した。引き続いて、図４（ｅ）に示すよう
に、スパッタリング法によって厚さ４００〜８００ｎ
ｍ、例えば５００ｎｍのアルミニウム（０．１〜２％の
シリコンを含む）を成膜し、このアルミニウム膜をパタ
ーニングして、ゲート電極２０９，２１０を形成する。
膜２０３ｎ，２０３ｐを覆うように、図４（ｅ）に示す
ように、厚さ１００ｎｍの酸化ケイ素膜をゲート絶縁膜
２０８として成膜する。本実施例２では、このゲート絶
縁膜２０８の成膜方法としてＴＥＯＳを原料とし、酸素
とともに基板温度３５０℃で、ＲＦプラズマＣＶＤ法で
分解・堆積した。引き続いて、図４（ｅ）に示すよう
に、スパッタリング法によって厚さ４００〜８００ｎ
ｍ、例えば５００ｎｍのアルミニウム（０．１〜２％の
シリコンを含む）を成膜し、このアルミニウム膜をパタ
ーニングして、ゲート電極２０９，２１０を形成する。
【００６１】さらに、イオンドーピング法によって、こ
れら活性領域となる結晶性ケイ素膜２０３ｎ，２０３ｐ
にゲート電極２０９，２１０をマスクとして不純物（リ
ン、およびホウ素）を注入する。ドーピングガスとし
て、フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）
を用い、前者の場合は、加速電圧を６０〜９０ｋＶ、例
えば８０ｋＶ、後者の場合は、４０ｋＶ〜８０ｋＶ、例
えば６５ｋＶとし、ドーズ量は１×１０15〜８×１０15
ｃｍ-2、例えばリンを２×１０15ｃｍ-2、ホウ素を５×
１０15ｃｍ-2とする。この工程により、ゲート電極２０
９，２１０にマスクされて不純物が注入されない領域は
後にＴＦＴのチャネル領域２１１，２１２となる。この
ドーピングに際しては、ドーピングが不要な領域をフォ
トレジストで覆うことによって、それぞれの元素を選択
的にドーピングを行う。この結果、Ｎ型の不純物領域２
１３，２１４、Ｐ型の不純物領域２１５，２１６が形成
され、図４（ｅ）に示すようにＮチャネル型ＴＦＴ（Ｎ
ＴＦＴ）とＰチャネル型ＴＦＴ（ＰＴＦＴ）とを形成す
ることができる。その後、図３（ｅ）に示すように、レ
ーザ光の照射によってアニールを行い、イオン注入した
不純物の活性化を行う。レーザ光としては、ＸｅＣｌエ
キシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅ
ｃ）を用い、レーザ光の照射条件としては、エネルギー
密度２５０ｍＪ／ｃｍ2で一か所につき２０ショット照
射した。
れら活性領域となる結晶性ケイ素膜２０３ｎ，２０３ｐ
にゲート電極２０９，２１０をマスクとして不純物（リ
ン、およびホウ素）を注入する。ドーピングガスとし
て、フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）
を用い、前者の場合は、加速電圧を６０〜９０ｋＶ、例
えば８０ｋＶ、後者の場合は、４０ｋＶ〜８０ｋＶ、例
えば６５ｋＶとし、ドーズ量は１×１０15〜８×１０15
ｃｍ-2、例えばリンを２×１０15ｃｍ-2、ホウ素を５×
１０15ｃｍ-2とする。この工程により、ゲート電極２０
９，２１０にマスクされて不純物が注入されない領域は
後にＴＦＴのチャネル領域２１１，２１２となる。この
ドーピングに際しては、ドーピングが不要な領域をフォ
トレジストで覆うことによって、それぞれの元素を選択
的にドーピングを行う。この結果、Ｎ型の不純物領域２
１３，２１４、Ｐ型の不純物領域２１５，２１６が形成
され、図４（ｅ）に示すようにＮチャネル型ＴＦＴ（Ｎ
ＴＦＴ）とＰチャネル型ＴＦＴ（ＰＴＦＴ）とを形成す
ることができる。その後、図３（ｅ）に示すように、レ
ーザ光の照射によってアニールを行い、イオン注入した
不純物の活性化を行う。レーザ光としては、ＸｅＣｌエ
キシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅ
ｃ）を用い、レーザ光の照射条件としては、エネルギー
密度２５０ｍＪ／ｃｍ2で一か所につき２０ショット照
射した。
【００６２】続いて、図３（ｆ）に示すように、厚さ６
００ｎｍの酸化ケイ素膜を層間絶縁膜２１７としてプラ
ズマＣＶＤ法によって形成し、これにコンタクトホール
を形成して、金属材料、例えば、窒化チタンとアルミニ
ウムの二層膜によってＴＦＴの電極・配線２１８，２１
９，２２０を形成する。最後に、１気圧の水素雰囲気下
で３５０℃、３０分のアニールを行い、ＴＦＴを完成さ
せる。
００ｎｍの酸化ケイ素膜を層間絶縁膜２１７としてプラ
ズマＣＶＤ法によって形成し、これにコンタクトホール
を形成して、金属材料、例えば、窒化チタンとアルミニ
ウムの二層膜によってＴＦＴの電極・配線２１８，２１
９，２２０を形成する。最後に、１気圧の水素雰囲気下
で３５０℃、３０分のアニールを行い、ＴＦＴを完成さ
せる。
【００６３】以上の実施例２にしたがって作製したＣＭ
ＯＳ構造回路において、それぞれのＴＦＴの電界効果移
動度はＮＴＦＴで１４０〜１８０ｃｍ2／Ｖｓ、ＰＴＦ
Ｔで９０〜１２０ｃｍ2／Ｖｓと高く、閾値電圧はＮＴ
ＦＴで１．５〜２Ｖ、ＰＴＦＴで−３〜−４Ｖと非常に
良好なトランジスタ特性を示した。また、ＴＦＴオフ領
域でのリーク電流値もＮＴＦＴ、ＰＴＦＴ共に数ｐＡ程
度と従来法に比べて低い値に抑えられていた。さらに、
繰り返し測定に伴う特性劣化もほとんどなく、信頼性の
高い安定したＣＭＯＳ構造回路が得られた。
ＯＳ構造回路において、それぞれのＴＦＴの電界効果移
動度はＮＴＦＴで１４０〜１８０ｃｍ2／Ｖｓ、ＰＴＦ
Ｔで９０〜１２０ｃｍ2／Ｖｓと高く、閾値電圧はＮＴ
ＦＴで１．５〜２Ｖ、ＰＴＦＴで−３〜−４Ｖと非常に
良好なトランジスタ特性を示した。また、ＴＦＴオフ領
域でのリーク電流値もＮＴＦＴ、ＰＴＦＴ共に数ｐＡ程
度と従来法に比べて低い値に抑えられていた。さらに、
繰り返し測定に伴う特性劣化もほとんどなく、信頼性の
高い安定したＣＭＯＳ構造回路が得られた。
【００６４】なお、本発明に基づいて、上記実施例１，
２について具体的に説明したが、本発明は上述の実施例
１，２に限定されるものではなく、本発明の技術的思想
に基づく各種の変形が可能である。
２について具体的に説明したが、本発明は上述の実施例
１，２に限定されるものではなく、本発明の技術的思想
に基づく各種の変形が可能である。
【００６５】例えば、前述した実施例１，２において
は、結晶化触媒元素のＮｉを導入する方法として、非晶
質ケイ素膜表面をニッケル塩を溶かせた水溶液１０５を
塗布する方法、または蒸着法によりＮｉ薄膜２０５を形
成する方法により、ニッケル微量添加を行い、結晶成長
を行う方法を採用したが、第１の非晶質ケイ素膜の成膜
前に、下地膜表面にＮｉを導入し、第１の非晶質ケイ素
膜下層よりＮｉを拡散させて結晶成長を行わせる方法で
あってもよい。即ち、結晶成長は非晶質ケイ素膜の上面
側から行ってもよいし、下面側から行ってもよい。ま
た、Ｎｉの導入方法としても、その他、様々な手法を用
いることができる。例えば、ニッケル塩を溶かせる溶媒
として、ＳＯＧ（スピンオングラス）材料を溶媒として
ＳｉＯ2膜より拡散させる方法も有効であるし、スパッ
タリング法やメッキ法により薄膜形成する方法や、イオ
ンドーピング法により直接導入する方法なども利用でき
る。さらに、結晶化を助長する不純物金属元素として
は、ニッケル以外にコバルト、パラジウム、白金、銅、
銀、金、インジウム、スズ、アルミニウム、アンチモン
などのうち一種類または複数種類を用いても同様の効果
が得られる。
は、結晶化触媒元素のＮｉを導入する方法として、非晶
質ケイ素膜表面をニッケル塩を溶かせた水溶液１０５を
塗布する方法、または蒸着法によりＮｉ薄膜２０５を形
成する方法により、ニッケル微量添加を行い、結晶成長
を行う方法を採用したが、第１の非晶質ケイ素膜の成膜
前に、下地膜表面にＮｉを導入し、第１の非晶質ケイ素
膜下層よりＮｉを拡散させて結晶成長を行わせる方法で
あってもよい。即ち、結晶成長は非晶質ケイ素膜の上面
側から行ってもよいし、下面側から行ってもよい。ま
た、Ｎｉの導入方法としても、その他、様々な手法を用
いることができる。例えば、ニッケル塩を溶かせる溶媒
として、ＳＯＧ（スピンオングラス）材料を溶媒として
ＳｉＯ2膜より拡散させる方法も有効であるし、スパッ
タリング法やメッキ法により薄膜形成する方法や、イオ
ンドーピング法により直接導入する方法なども利用でき
る。さらに、結晶化を助長する不純物金属元素として
は、ニッケル以外にコバルト、パラジウム、白金、銅、
銀、金、インジウム、スズ、アルミニウム、アンチモン
などのうち一種類または複数種類を用いても同様の効果
が得られる。
【００６６】また、上記した実施例２では、パルスレー
ザであるエキシマレーザ照射により、結晶性ケイ素膜の
結晶性を助長する方法を用いた。この方法では、触媒元
素により結晶化された結晶性ケイ素膜の良好な結晶性を
保持した上で、さらに結晶粒内の欠陥、転位などが効果
的に処理され、高品質な結晶性ケイ素膜が得られる。こ
のときの加熱手段として、本実施例２で用いたエキシマ
レーザー以外に、連続発振Ａｒレーザなど他の種類のレ
ーザを用いても同様の処理が可能である。また、レーザ
光の代わりに赤外光、フラッシュランプなどを使用して
短時間に１０００〜１２００℃（シリコンモニターの温
度）まで上昇させて試料を加熱する、いわゆるＲＴＡ
（ラピッド・サーマル・アニール）（ＲＴＰ、ラピッド
・サーマル・プロセスともいう）などのいわゆるレーザ
光と同等の強光を用いてもよい。
ザであるエキシマレーザ照射により、結晶性ケイ素膜の
結晶性を助長する方法を用いた。この方法では、触媒元
素により結晶化された結晶性ケイ素膜の良好な結晶性を
保持した上で、さらに結晶粒内の欠陥、転位などが効果
的に処理され、高品質な結晶性ケイ素膜が得られる。こ
のときの加熱手段として、本実施例２で用いたエキシマ
レーザー以外に、連続発振Ａｒレーザなど他の種類のレ
ーザを用いても同様の処理が可能である。また、レーザ
光の代わりに赤外光、フラッシュランプなどを使用して
短時間に１０００〜１２００℃（シリコンモニターの温
度）まで上昇させて試料を加熱する、いわゆるＲＴＡ
（ラピッド・サーマル・アニール）（ＲＴＰ、ラピッド
・サーマル・プロセスともいう）などのいわゆるレーザ
光と同等の強光を用いてもよい。
【００６７】さらに、本発明の応用例としては、液晶表
示用のアクティブマトリクス型基板以外に、例えば、密
着型イメージセンサー、ドライバー内蔵型のサーマルヘ
ッド、有機系ＥＬなどを発光素子としたドライバー内蔵
型の光書き込み素子や表示素子、三次元ＩＣなどが考え
られる。本発明を用いることで、これらの素子の高速、
高解像化などの高性能化が実現される。さらに、本発明
は、上述の実施例１，２で説明したＭＯＳ型トランジス
タに限らず、結晶性半導体を素子材としたバイポーラト
ランジスタや静電誘導トランジスタをはじめとして幅広
く半導体プロセス全般に応用することができる。
示用のアクティブマトリクス型基板以外に、例えば、密
着型イメージセンサー、ドライバー内蔵型のサーマルヘ
ッド、有機系ＥＬなどを発光素子としたドライバー内蔵
型の光書き込み素子や表示素子、三次元ＩＣなどが考え
られる。本発明を用いることで、これらの素子の高速、
高解像化などの高性能化が実現される。さらに、本発明
は、上述の実施例１，２で説明したＭＯＳ型トランジス
タに限らず、結晶性半導体を素子材としたバイポーラト
ランジスタや静電誘導トランジスタをはじめとして幅広
く半導体プロセス全般に応用することができる。
【００６８】
【発明の効果】以上のように本発明によれば、触媒元素
を利用して非晶質ケイ素膜の結晶化を行う際の触媒元素
の素子特性への影響を解消することができるだけではな
く、結晶粒界を良好に処理できて高移動度などより高性
能な素子特性を得ることができ、かつリーク電流が少な
く信頼性の高い半導体素子を簡便な製造プロセスにて得
ることができる。また、その製造工程において、均一で
安定な素子特性が得られるため、良品率を向上できて高
歩留まりとなり商品の低コスト化をも図ることができ
る。特に、例えば液晶表示装置においては、アクティブ
マトリクス基板に要求される画素スイッチングＴＦＴの
スイッチング特性の向上、周辺駆動回路部を構成するＴ
ＦＴに要求される高性能化・高集積化を同時に満足し、
同一基板上にアクティブマトリクス部と周辺駆動回路部
を構成するドライバモノリシック型アクティブマトリク
ス基板を実現でき、モジュールのコンパクト化、高性能
化、低コスト化を図ることができる。
を利用して非晶質ケイ素膜の結晶化を行う際の触媒元素
の素子特性への影響を解消することができるだけではな
く、結晶粒界を良好に処理できて高移動度などより高性
能な素子特性を得ることができ、かつリーク電流が少な
く信頼性の高い半導体素子を簡便な製造プロセスにて得
ることができる。また、その製造工程において、均一で
安定な素子特性が得られるため、良品率を向上できて高
歩留まりとなり商品の低コスト化をも図ることができ
る。特に、例えば液晶表示装置においては、アクティブ
マトリクス基板に要求される画素スイッチングＴＦＴの
スイッチング特性の向上、周辺駆動回路部を構成するＴ
ＦＴに要求される高性能化・高集積化を同時に満足し、
同一基板上にアクティブマトリクス部と周辺駆動回路部
を構成するドライバモノリシック型アクティブマトリク
ス基板を実現でき、モジュールのコンパクト化、高性能
化、低コスト化を図ることができる。
【図１】本発明の実施例１における半導体装置の一製造
工程を示す断面図である。
工程を示す断面図である。
【図２】本発明の実施例１における各ＴＦＴ作製工程の
概要を示す断面図である。
概要を示す断面図である。
【図３】本発明の実施例２におけるＴＦＴ作製工程の概
要を示す平面図である。
要を示す平面図である。
【図４】図３でＡ−Ａ’方向の断面を示しており、
（ａ）〜（ｆ）はＣＭＯＳ構造の各ＴＦＴ作製工程の概
要を示す断面図である。
（ａ）〜（ｆ）はＣＭＯＳ構造の各ＴＦＴ作製工程の概
要を示す断面図である。
１０１，２０１ ガラス基板 １０３，１０７，２０３，２０７ 非晶質ケイ素膜 １０３ａ，１０７ａ，２０３ａ，２０７ 結晶性ケイ
素膜 １０３ｉ，２０３ｎ，２０３ｐ 活性領域となる結晶
性ケイ素膜 １０５ Ｎｉ水溶液 ２０３ｂ 横方向に結晶成長した結晶性ケイ素膜 ２０３ｃ 非晶質ケイ素膜領域 ２０５ Ｎｉ薄膜 ２０６ 結晶成長方向
素膜 １０３ｉ，２０３ｎ，２０３ｐ 活性領域となる結晶
性ケイ素膜 １０５ Ｎｉ水溶液 ２０３ｂ 横方向に結晶成長した結晶性ケイ素膜 ２０３ｃ 非晶質ケイ素膜領域 ２０５ Ｎｉ薄膜 ２０６ 結晶成長方向
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−318701（ＪＰ，Ａ) 特開 平８−213316（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/268 H01L 21/336
Claims (6)
- 【請求項１】 結晶性を有するケイ素膜を利用した半導
体活性領域を有する半導体装置の製造方法において、 非晶質ケイ素膜の結晶化を助長する触媒元素を該非晶質
ケイ素膜に導入して第１加熱処理をすることにより結晶
化させ、柱状結晶により構成された第１結晶性ケイ素膜
を得た後、該第１結晶性ケイ素膜上に、該第１結晶性ケ
イ素膜に接するように非晶質ケイ素膜を設けてこれに第
２加熱処理を施して結晶化させることにより該第１結晶
性ケイ素膜を高品質化して該半導体活性領域として用い
る半導体装置の製造方法。 - 【請求項２】 基板上に非晶質ケイ素膜を形成する工程
と、 該非晶質ケイ素膜の結晶化を助長する触媒元素を該非晶
質ケイ素膜に導入する工程と、 該触媒元素が導入された該非晶質ケイ素膜に第１加熱処
理を施して該非晶質ケイ素膜を結晶化させ、第１結晶性
ケイ素膜を得る工程と、 該第１結晶性ケイ素膜上に、該第１結晶性ケイ素膜に接
するように非晶質ケイ素膜を形成する工程と、 該第１結晶性ケイ素膜上に形成された非晶質ケイ素膜に
第２加熱処理を施して結晶化させ、第２結晶性ケイ素膜
を得ることにより第１結晶性ケイ素膜から該触媒元素量
を減少させる工程と、 該触媒元素量を減少させた結晶性ケイ素膜を利用して半
導体活性領域を形成する工程とを含む半導体装置の製造
方法。 - 【請求項３】 結晶性を有するケイ素膜を利用した半導
体活性領域を有する半導体装置の製造方法において、 非晶質ケイ素膜の結晶化を助長する触媒元素を該非晶質
ケイ素膜に選択的に導入して第１加熱処理を施すことに
より、該選択的に触媒元素が導入された領域からその周
辺領域へと結晶成長が行われて第１結晶性ケイ素膜を得
た後、該第１結晶性ケイ素膜上に、該第１結晶性ケイ素
膜に接するように非晶質ケイ素膜を設けてこれに第２加
熱処理をして結晶化させることにより該第１結晶性ケイ
素膜を高品質化して該半導体活性領域として用いる半導
体装置の製造方法。 - 【請求項４】 基板上に非晶質ケイ素膜を形成する工程
と、 該非晶質ケイ素膜に選択的に該非晶質ケイ素膜の結晶化
を助長する触媒元素を導入する工程と、 第１加熱処理により、該触媒元素が選択的に該非晶質ケ
イ素膜に導入された領域を結晶化させ、さらに該選択的
に結晶化させた領域の周辺部において、前記非晶質ケイ
素膜を基板表面に対し、概略平行な方向に結晶成長を行
わせて第１結晶性ケイ素膜を得る工程と、 該第１結晶性ケイ素膜上に、該第１結晶性ケイ素膜に接
するように非晶質ケイ素膜を形成する工程と、 該第１結晶性ケイ素膜上に設けられた非晶質ケイ素膜に
第２加熱処理を施して結晶化させ、第２結晶性ケイ素膜
を得ることにより第１結晶性ケイ素膜から該触媒元素量
を減少させる工程と、 該触媒元素量が減少した結晶性ケイ素膜を利用して半導
体活性領域を形成する工程とを含む半導体装置の製造方
法。 - 【請求項５】 前記第２加熱処理の温度を、前記第１加
熱処理の温度と同等か、または該第１加熱処理の温度よ
りも高い温度で行う請求項１〜４のうちいずれかに記載
の半導体装置の製造方法。 - 【請求項６】 前記第２加熱処理の温度を、５２０℃〜
６００℃の温度範囲内で行う請求項１〜４のうちいずれ
かに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07053077A JP3138169B2 (ja) | 1995-03-13 | 1995-03-13 | 半導体装置の製造方法 |
| US08/610,227 US6013544A (en) | 1995-03-13 | 1996-03-04 | Method for fabricating a semiconductor device |
| KR1019960007157A KR100220207B1 (ko) | 1995-03-13 | 1996-03-13 | 반도체장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07053077A JP3138169B2 (ja) | 1995-03-13 | 1995-03-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250740A JPH08250740A (ja) | 1996-09-27 |
| JP3138169B2 true JP3138169B2 (ja) | 2001-02-26 |
Family
ID=12932747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07053077A Expired - Fee Related JP3138169B2 (ja) | 1995-03-13 | 1995-03-13 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6013544A (ja) |
| JP (1) | JP3138169B2 (ja) |
| KR (1) | KR100220207B1 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| JP4056571B2 (ja) | 1995-08-02 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6331457B1 (en) | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| JP3240258B2 (ja) * | 1996-03-21 | 2001-12-17 | シャープ株式会社 | 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法 |
| US6287900B1 (en) * | 1996-08-13 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device with catalyst addition and removal |
| JP3983334B2 (ja) * | 1997-02-20 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3830623B2 (ja) * | 1997-07-14 | 2006-10-04 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法 |
| JP3754184B2 (ja) * | 1997-07-16 | 2006-03-08 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法 |
| US6303945B1 (en) * | 1998-03-16 | 2001-10-16 | Canon Kabushiki Kaisha | Semiconductor element having microcrystalline semiconductor material |
| KR100542304B1 (ko) * | 1998-10-27 | 2006-04-06 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치-박막 트랜지스터의 제조방법 |
| JP3911971B2 (ja) * | 1999-09-08 | 2007-05-09 | 松下電器産業株式会社 | シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法 |
| JP4495805B2 (ja) * | 1999-09-29 | 2010-07-07 | 株式会社東芝 | 結晶性半導体薄膜とその製造方法、および薄膜トランジスタとその製造方法 |
| US6462568B1 (en) * | 2000-08-31 | 2002-10-08 | Micron Technology, Inc. | Conductive polymer contact system and test method for semiconductor components |
| US7045444B2 (en) * | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| US6858480B2 (en) * | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| TW586141B (en) * | 2001-01-19 | 2004-05-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US7115453B2 (en) * | 2001-01-29 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US6770518B2 (en) * | 2001-01-29 | 2004-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JP2002231627A (ja) * | 2001-01-30 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
| US7141822B2 (en) * | 2001-02-09 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP4993810B2 (ja) * | 2001-02-16 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP4718700B2 (ja) | 2001-03-16 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7118780B2 (en) | 2001-03-16 | 2006-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Heat treatment method |
| US7052943B2 (en) * | 2001-03-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6812081B2 (en) * | 2001-03-26 | 2004-11-02 | Semiconductor Energy Laboratory Co.,.Ltd. | Method of manufacturing semiconductor device |
| JP3908475B2 (ja) * | 2001-03-26 | 2007-04-25 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法 |
| KR100876927B1 (ko) * | 2001-06-01 | 2009-01-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 열처리장치 및 열처리방법 |
| TW541584B (en) * | 2001-06-01 | 2003-07-11 | Semiconductor Energy Lab | Semiconductor film, semiconductor device and method for manufacturing same |
| US6743700B2 (en) * | 2001-06-01 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film, semiconductor device and method of their production |
| JP4267266B2 (ja) * | 2001-07-10 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7199027B2 (en) * | 2001-07-10 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen |
| JP4056720B2 (ja) * | 2001-08-30 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 結晶質半導体膜の作製方法 |
| JP5072157B2 (ja) * | 2001-09-27 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7374976B2 (en) * | 2002-11-22 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin film transistor |
| CN100436310C (zh) * | 2005-07-13 | 2008-11-26 | 清华大学 | 碳纳米管阵列制作方法 |
| JP4176798B2 (ja) * | 2006-12-04 | 2008-11-05 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| JP4445524B2 (ja) * | 2007-06-26 | 2010-04-07 | 株式会社東芝 | 半導体記憶装置の製造方法 |
| KR100994236B1 (ko) * | 2009-05-22 | 2010-11-12 | 노코드 주식회사 | 다결정 실리콘 박막의 제조방법 |
| KR101057147B1 (ko) | 2010-03-23 | 2011-08-16 | 노코드 주식회사 | 다결정 실리콘 박막의 제조방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JPH06244103A (ja) * | 1993-02-15 | 1994-09-02 | Semiconductor Energy Lab Co Ltd | 半導体の製造方法 |
| JP3562588B2 (ja) * | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| EP0612102B1 (en) * | 1993-02-15 | 2001-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Process for the fabrication of a crystallised semiconductor layer |
| TW278219B (ja) * | 1993-03-12 | 1996-06-11 | Handotai Energy Kenkyusho Kk | |
| US5624851A (en) * | 1993-03-12 | 1997-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized |
| TW241377B (ja) * | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| US5501989A (en) * | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| JP2975973B2 (ja) * | 1993-08-10 | 1999-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2762215B2 (ja) * | 1993-08-12 | 1998-06-04 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよび半導体装置の作製方法 |
| JP3562590B2 (ja) * | 1993-12-01 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| TW279275B (ja) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
| JP3378078B2 (ja) * | 1994-02-23 | 2003-02-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3192546B2 (ja) * | 1994-04-15 | 2001-07-30 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP4083821B2 (ja) * | 1994-09-15 | 2008-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW374247B (en) * | 1994-09-15 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Method of fabricating semiconductor device |
| US5789284A (en) * | 1994-09-29 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| US5756364A (en) * | 1994-11-29 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device using a catalyst |
| US5869389A (en) * | 1996-01-18 | 1999-02-09 | Micron Technology, Inc. | Semiconductor processing method of providing a doped polysilicon layer |
| US5940693A (en) * | 1997-07-15 | 1999-08-17 | Sharp Laboratories Of America, Inc. | Selective silicide thin-film transistor and method for same |
-
1995
- 1995-03-13 JP JP07053077A patent/JP3138169B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-04 US US08/610,227 patent/US6013544A/en not_active Expired - Lifetime
- 1996-03-13 KR KR1019960007157A patent/KR100220207B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08250740A (ja) | 1996-09-27 |
| KR100220207B1 (ko) | 1999-09-01 |
| KR960036137A (ko) | 1996-10-28 |
| US6013544A (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3138169B2 (ja) | 半導体装置の製造方法 | |
| JP3072005B2 (ja) | 半導体装置及びその製造方法 | |
| US5851860A (en) | Semiconductor device and method for producing the same | |
| KR100193144B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3067949B2 (ja) | 電子装置および液晶表示装置 | |
| JP3389022B2 (ja) | 半導体装置 | |
| JP3277082B2 (ja) | 半導体装置およびその製造方法 | |
| KR100509617B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP3715848B2 (ja) | 半導体装置の製造方法 | |
| JP3269738B2 (ja) | 半導体装置およびその製造方法 | |
| JP3059337B2 (ja) | 半導体装置およびその製造方法 | |
| JP3927756B2 (ja) | 半導体装置の製造方法 | |
| JP3107345B2 (ja) | 半導体装置の製造方法 | |
| JP3269734B2 (ja) | 半導体装置及びその製造方法 | |
| JP3582766B2 (ja) | 半導体装置の製造方法 | |
| JP3587292B2 (ja) | 半導体装置の製造方法 | |
| JP3192555B2 (ja) | 半導体装置の製造方法 | |
| JP3235817B2 (ja) | 半導体回路、半導体装置およびそれらの製造方法 | |
| JPH0822954A (ja) | 結晶性ケイ素膜、並びに半導体装置およびその製造方法 | |
| JP3582768B2 (ja) | 半導体装置の製造方法 | |
| JPH08148425A (ja) | 半導体装置およびその製造方法 | |
| JP2001196307A (ja) | 半導体装置の製造方法 | |
| JP3859516B2 (ja) | 半導体装置の製造方法 | |
| JP3227392B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09148245A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |