JP2002261007A

JP2002261007A - 半導体装置の作製方法

Info

Publication number: JP2002261007A
Application number: JP2001055383A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Toru Mitsuki; 亨三津木; Yoshie Takano; 圭恵高野
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-02-28
Filing date: 2001-02-28
Publication date: 2002-09-13
Also published as: CN1828970A; CN1828970B

Abstract

(57)【要約】【課題】半導体膜にレーザ光を照射すると、基板と半
導体膜との温度勾配が急峻であるため、前記半導体膜が
収縮して歪みが生じ、得られる結晶質半導体膜の膜質を
低下させてしまう場合がある。【解決手段】本発明は、半導体膜に対してレーザ光によ
る結晶化を行なった後に、加熱処理を行なって歪みを低
減することを特徴とする。前記加熱処理により基板が収
縮するため、半導体膜に形成された歪みが緩和され、該
半導体膜の物性を向上することを可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はレーザ光を用いた半
導体膜のアニール（以下、レーザアニールという）を工
程に含んで作製された半導体装置の作製方法に関する。
なお、ここでいう半導体装置には、液晶表示装置や発光
装置等の電気光学装置及び該電気光学装置を部品として
含む電子装置も含まれるものとする。

【０００２】

【従来の技術】近年、ガラス等の絶縁基板上に形成され
た半導体膜に対し、レーザアニールを施して、結晶化さ
せたり、結晶性を向上させる技術が広く研究されてい
る。上記半導体膜には珪素がよく用いられる。本明細書
中では、半導体膜をレーザ光で結晶化し、結晶質半導体
膜を得る手段をレーザ結晶化という。なお、本明細書中
において、結晶質半導体膜とは、結晶化領域が存在する
半導体膜のことを指す。

【０００３】ガラス基板は、従来よく使用されてきた合
成石英ガラス基板と比較し、安価で加工性に富んでお
り、大面積基板を容易に作製できる利点を持っている。
これが上記研究の行われる理由である。また、結晶化に
好んでレーザが使用されるのは、ガラス基板の融点が低
いからである。比較的融点が低いガラス基板の１つであ
る、１７３７ガラス基板の歪み点は６６７℃、明らかな
形状の変化が起こり得る温度（徐冷点）は７２１℃、融
点は９７５℃である。ガラス基板は処理温度が高いほど
収縮して歪み、ついには溶融するが、レーザは基板の温
度を余り上昇させずに、半導体膜に高いエネルギーを与
えることが出来る。

【０００４】レーザアニールを施して形成された結晶質
半導体膜は、高い移動度を有するため、この結晶質半導
体膜を用いて薄膜トランジスタ（ＴＦＴ）を形成し、例
えば、１枚のガラス基板上に、画素駆動用と駆動回路用
のＴＦＴを作製する、モノリシック型の液晶電気光学装
置等に盛んに利用されている。

【０００５】また、出力の大きい、エキシマレーザ等の
パルスレーザ光を、照射面において、数ｃｍ角の四角い
スポットや、長さ１０ｃｍ以上の線状となるように光学
系にて加工し、レーザ光を走査させて(あるいはレーザ
光の照射位置を被照射面に対し相対的に移動させて)、
レーザアニールを行なう方法が生産性が高く工業的に優
れているため、好んで使用されている。

【０００６】特に、線状ビームを用いると、前後左右の
走査が必要なスポット状のレーザ光を用いた場合とは異
なり、線状ビームの長尺方向に直角な方向だけの走査で
被照射面全体にレーザ照射を行なうことが出来るため、
生産性が高い。長尺方向に直角な方向に走査するのは、
それが最も効率の良い走査方向であるからである。この
高い生産性により、現在レーザアニール法にはパルス発
振エキシマレーザ光を適当な光学系で加工した線状ビー
ムを使用することが、ＴＦＴを用いる液晶表示装置の製
造技術の主流になりつつある。

【０００７】

【発明が解決しようとする課題】しかしながら、レーザ
光の照射による結晶化法は、基板の温度を余り上昇させ
ずに、半導体膜に高いエネルギーを与えることができる
ため、基板と半導体膜とに急峻な温度勾配が生じ、前記
半導体膜は引っ張り応力により収縮して歪みが生じる。

【０００８】また、半導体膜は、結晶化することにより
緻密化している。この現象は、膜厚が減少することから
も確認できる。このように、半導体膜は結晶化すること
で収縮しており、歪みの一因となっている。

【０００９】これらの歪みはラマン測定を行ない、レー
ザ照射後にラマンピークが変動することからも確認でき
ている。

【００１０】これらのような収縮は基板を搬送する際等
には問題にならない程度のものではあるものの、絶縁ゲ
ート型の半導体装置の特性においてさまざまな悪影響を
及ぼす。例えば、半導体膜の歪みに起因するポテンシャ
ル障壁やトラップ順位が形成され、活性層とゲート絶縁
膜との界面準位が高くなる。また、歪みがあると、電界
が均一にかからず、半導体装置の動作不良の原因とな
る。加えて、半導体膜表面の歪みは、スパッタ法やＣＶ
Ｄ法により堆積されるゲート絶縁膜の平坦性を損なうも
のであり、絶縁不良等の信頼性を低下させる。また、Ｔ
ＦＴの電界効果移動度を決める要素のひとつとして、表
面散乱効果があげられる。ＴＦＴの活性層とゲート絶縁
膜界面の平坦性が電界効果移動度に大きな影響を与え、
界面が平坦であるほど散乱の影響を受けず高い電界効果
移動度が得られる。このように、半導体膜の歪みがＴＦ
Ｔの特性全てに影響を与え、歩留まりまで変わってしま
う。

【００１１】本発明は、歪みの少ない半導体膜を形成
し、該半導体膜を用いた半導体装置の作製方法を提供す
ることを目的とする。

【００１２】

【課題を解決するための手段】本発明において、半導体
膜に対してレーザ光による結晶化を行なった後に、加熱
処理を行なうことで、レーザ光の照射により形成された
歪みを緩和することを特徴とする。既に述べたように、
レーザ光の照射は半導体膜に歪みを形成する。（図１
（Ｂ））続いて加熱処理を行なうと、既に高温で処理さ
れている半導体膜はほとんど変化しないが、これまでの
工程で高温で処理されていない基板は収縮する。（図１
（Ｃ））そのため、レーザ光の照射によって生じた半導
体膜における歪みが緩和し、該半導体膜の物性を向上さ
せることを可能とする。

【００１３】本発明の作製方法は、非晶質半導体膜にレ
ーザ光を照射して結晶質半導体膜を形成する工程と、加
熱処理を行なって、前記レーザ光の照射により前記結晶
質半導体膜に形成された歪みを低減する工程を有する半
導体装置の作製方法である。

【００１４】上記作製方法において、前記加熱処理は、
ファーネスアニール炉を用いた熱アニール法またはＲＴ
Ａ法であることを特徴としている。

【００１５】前記ＲＴＡ法は、ランプを用いて基板を急
速に加熱し、短時間で熱処理を行う方法である。本明細
書中では、ランプから射出される光をランプ光と呼ぶ。
前記ランプ光は、基板の上側から、基板の下側からもし
くは基板の下側および上側から照射されるものとする。
そして、前記ランプ光は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークラ
ンプ、高圧ナトリウムランプ、または高圧水銀ランプか
ら射出された光であるとする。

【００１６】また、上記作製方法において、前記加熱処
理の加熱温度は、５００度以上であることを特徴として
いる。

【００１７】また、上記作製方法において、前記加熱処
理の加熱時間は、１〜３０分の範囲内であることを特徴
としている。

【００１８】

【発明の実施形態】本発明の実施形態について図１を用
いて説明する。

【００１９】まず、基板１０上に下地絶縁膜（図示せ
ず）を形成する。基板１０としては、透光性を有するガ
ラス基板や石英基板を用いる。また、下地絶縁膜として
は、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜など
の絶縁膜を形成する。下地絶縁膜は、単層構造に限ら
ず、前記絶縁膜の２層以上積層させた構造を用いても良
い。なお、下地絶縁膜を形成しなくてもよい。

【００２０】次いで、下地絶縁膜上に半導体膜１１を形
成する。（図１（Ａ））半導体膜１１は、非晶質構造を
有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ
法、またはプラズマＣＶＤ法等）により成膜する。この
半導体膜１２の厚さは２５〜８０ｎｍ（好ましくは３０
〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定
はないが、好ましくは珪素または珪素ゲルマニウム（Ｓ
ｉＧｅ）合金などで形成すると良い。

【００２１】続いて、レーザ結晶化法を行なって結晶質
半導体膜を形成する。（図１（Ｂ））レーザ光の照射に
より引っ張り応力１２によって収縮した結晶質半導体膜
１３が形成される。なお、レーザ結晶化を行なう前に、
半導体膜が含有する水素を放出させておくことが好まし
く、４００〜５００℃で１時間程度の熱処理を行ない含
有する水素量を前記半導体膜に含まれる全原子数の５％
以下にしてから結晶化させると膜表面の荒れを防ぐこと
ができるので良い。一般に、スパッタ法やＬＰＣＶＤ法
により非晶質半導体膜を形成すると、プラズマＣＶＤ法
により形成された非晶質半導体膜より含有する水素濃度
が低い。また、プラズマＣＶＤ法によって形成された非
晶質半導体膜でも、温度４００度以上で形成されれば、
水素濃度が低いことが知られている。

【００２２】レーザ結晶化法は、パルス発振型または連
続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ₄レ
ーザ等を用いることができる。これらのレーザを用いる
場合には、レーザ発振器から放射されたレーザ光を光学
系で線状に集光し半導体膜に照射する方法を用いると効
率が良い。結晶化の条件は実施者が適宣選択するもので
あるが、エキシマレーザを用いる場合はパルス発振周波
数３００Ｈｚとし、レーザエネルギー密度を１００〜８
００ｍＪ／ｃｍ²（代表的には２００〜７００mJ/cm²）
とする。また、ＹＡＧレーザを用いる場合にはその第２
高調波を用いパルス発振周波数１〜３００Ｈｚとし、レ
ーザエネルギー密度を３００〜１０００ｍＪ／ｃｍ
²（代表的には３５０〜８００mJ/cm²）とすると良い。
そして幅１００〜１０００μｍ、例えば４００μｍで線
状に集光したレーザ光を基板全面に渡って照射し、この
時の線状ビームの重ね合わせ率（オーバーラップ率）を
５０〜９８％として行ってもよい。

【００２３】また、レーザ結晶化法は、大気中、窒素な
どの不活性ガスの雰囲気中、減圧雰囲気等にて行なうこ
とができる。

【００２４】続いて、ファーネスアニール炉を用いた熱
アニールやＲＴＡ法による加熱処理を行なう。（図１
（Ｃ））ファーネスアニール炉を用いた熱アニールとし
ては、５００℃以上、好ましくは５５０〜５７５℃の範
囲で、１〜３０分行なえばよい。ＲＴＡ法を用いる場合
も、５００℃以上で、１〜３０分行なえばよい。ＲＴＡ
法を用いるなら、例えば、窒素雰囲気中にて、基板の下
側に１１本および上側に１０本設置されたハロゲンラン
プ（赤外光）１５を点灯させて行なう。ＲＴＡ法は、瞬
間的に昇温することも出来るが、３０〜３００℃／分の
昇温レートまたは降温レートで温度調節してもよい。ハ
ロゲンランプが供給する熱（シリコンウエハに埋め込ま
れた熱電対で測定）は７００〜１３００℃であるが、最
適な加熱処理の条件は用いる基板や半導体膜の状態等に
よって異なるので、実施者が適宜決定すればよい。

【００２５】なお、本実施形態では、窒素雰囲気とした
が、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａ
ｒ）といった不活性気体でもよい。また、光源としてハ
ロゲンランプを用いているが、その他、キセノンランプ
のように、紫外光ランプを光源として用いるのも好まし
い。

【００２６】このような加熱処理を行なうと、基板が１
６で示す方向に収縮するため、レーザ光の照射による半
導体膜の収縮が緩和される。

【００２７】そして、パターニングを行なって、所望の
形状の半導体層１８を形成し、前記半導体層を用いてＴ
ＦＴを作製すれば、その電気的特性は良好なものとな
る。

【００２８】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行なうこととす
る。

【００２９】

【実施例】［実施例１］本発明の実施例について図１を
用いて説明する。

【００３０】まず、基板１０上に下地絶縁膜（図示せ
ず）を形成する。基板１０としては、透光性を有するガ
ラス基板や石英基板を用いる。また、下地絶縁膜として
は、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜など
の絶縁膜を形成する。下地絶縁膜は、単層構造に限ら
ず、前記絶縁膜の２層以上積層させた構造を用いても良
い。なお、下地絶縁膜を形成しなくてもよい。本実施例
では、ガラス基板を用い、前記ガラス基板上に、プラズ
マＣＶＤ法により、膜厚１５０ｎｍの酸化窒化珪素膜
（図示せず）を形成する。

【００３１】次いで、下地絶縁膜上に半導体膜１１を形
成する。（図１（Ａ））半導体膜１１は、非晶質構造を
有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ
法、またはプラズマＣＶＤ法等）により成膜する。この
半導体膜１２の厚さは２５〜８０ｎｍ（好ましくは３０
〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定
はないが、好ましくは珪素または珪素ゲルマニウム（Ｓ
ｉＧｅ）合金などで形成すると良い。本実施例では、プ
ラズマＣＶＤ法により、温度４００℃にて膜厚５５ｎｍ
の非晶質珪素膜を形成する。

【００３２】続いて、レーザ結晶化法を行なって結晶質
半導体膜を形成する。（図１（Ｂ））レーザ光の照射に
より引っ張り応力１２によって収縮した結晶質半導体膜
１３が形成される。本実施例では、エキシマレーザを照
射面における形状が線状になるよう光学系により成形
し、大気中にて照射する。これにより半導体膜の結晶性
の向上が行なわれたが、レーザ光の照射により収縮した
結晶質半導体膜１２が形成される。

【００３３】続いて、ファーネスアニール炉を用いた熱
アニールやＲＴＡ法による加熱処理を行なう。（図１
（Ｃ））本実施例では、ＲＴＡ法を適用し、ハロゲンラ
ンプを用い、窒素雰囲気中にて、温度７００℃で４分間
の加熱処理を行なう。

【００３４】このような加熱処理を行なうと、基板が１
６で示す方向に収縮するため、レーザ光の照射による半
導体膜の収縮が緩和される。

【００３５】そして、パターニングを行なって、所望の
形状の半導体層１８を形成し、前記半導体層を用いてＴ
ＦＴを作製すれば、その電気的特性は良好なものとな
る。

【００３６】［実施例２］本実施例では、実施例１とは
異なる作製工程を経て、半導体膜の歪みを低減する方法
について図２を用いて説明する。

【００３７】まず、実施例１にしたがって、図１（Ａ）
の状態を作製する。なお、図１（Ａ）と図２（Ａ）は同
じ状態を示し、対応する箇所には同じ符号を用いてい
る。

【００３８】続いて、レーザ結晶化法を行なって結晶質
半導体膜を形成する。（図２（Ｂ））レーザ光の照射に
より引っ張り応力１２によって収縮した結晶質半導体膜
１３が形成される。本実施例では、ＹＡＧレーザ第２高
調波を照射面における形状が線状になるよう光学系によ
り成形して窒素雰囲気中にて照射する。これにより半導
体膜の結晶性の向上が行なわれたが、レーザ光の照射に
より収縮した半導体膜１３が形成される。

【００３９】そして、パターニングを行なって、半導体
層１９を形成する。（図２（Ｃ））

【００４０】続いて、ファーネスアニール炉を用いた熱
アニールやＲＴＡ法による加熱処理を行なう。（図２
（Ｄ））ファーネスアニール炉を用いた熱アニールとし
ては、５００℃以上、好ましくは５５０〜５７５℃の範
囲で、１〜３０分行なえばよい。ＲＴＡ法を用いる場合
も、５００℃以上で、１〜３０分行なえばよい。本実施
例では、ファーネスアニール炉を用いた熱アニール法を
適用し、窒素雰囲気中にて、温度５５０℃で、３０分間
の加熱処理を行なう。

【００４１】このような加熱処理を行なうと、基板が１
６で示す方向に収縮するため、レーザ光の照射による半
導体膜の収縮が緩和されており、前記加熱処理を行なっ
て得られた半導体層２０を用いてＴＦＴを作製すれば、
その電気的特性は良好なものとなる。

【００４２】［実施例３］本実施例では、実施例１また
は実施例２とは異なる作製工程を経て、加熱処理により
半導体膜の収縮による歪みを緩和方法について図３を用
いて説明する。

【００４３】まず、基板１０として、透光性を有するガ
ラス基板、石英基板を用いる。本実施例では基板１０と
してガラス基板を用いる。

【００４４】基板１０上に導電膜を形成し、エッチング
を行なって所望の形状の導電膜２１を形成する。導電膜
の材料に特に限定はないが、耐熱性を有するものを用
い、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ば
れた元素、または前記元素を主成分とする合金材料若し
くは化合物材料で形成してもよい。また、リン等の不純
物元素をドーピングした結晶質珪素膜に代表される半導
体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いて
もよい。もちろん、導電膜は単層ではなく、積層として
もよい。本実施例では、膜厚４００ｎｍのＷ膜からなる
導電膜２１を形成する。

【００４５】そして、導電膜２１上に形成する絶縁膜２
２としては、酸化珪素膜、窒化珪素膜または酸化窒化珪
素膜などの絶縁膜を形成する。本実施例では、プラズマ
ＣＶＤ法により膜厚１５０ｎｍの酸化珪素膜を形成す
る。

【００４６】絶縁膜上に半導体膜２３を形成する。半導
体膜２３は、非晶質構造を有する半導体膜を公知の手段
（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法
等）により成膜する。この半導体膜２３の厚さは２５〜
８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成す
る。半導体膜の材料に限定はないが、好ましくは珪素ま
たは珪素ゲルマニウム（ＳｉＧｅ）合金などで形成する
と良い。本実施例では、ＬＰＣＶＤ法により、膜厚５５
ｎｍの非晶質珪素膜を形成する。（図３（Ａ））

【００４７】そして、レーザ結晶化法を行なって半導体
膜を結晶化する。レーザ光の照射により引っ張り応力１
２によって収縮した結晶質半導体膜２４が形成される。
本実施例では、ＹＡＧレーザの第２高調波を照射面にお
ける形状が線状になるよう光学系により成形して真空中
にて照射する。これにより半導体膜の結晶性の向上が行
なわれたが、レーザ光の照射により収縮した半導体膜２
４が形成される。（図３（Ｂ））

【００４８】続いて、加熱処理を行なう。加熱処理はフ
ァーネスアニール炉を用いた熱アニール法やＲＴＡ法を
適用すればよい。ＲＴＡ法を適用するなら、例えば、窒
素雰囲気中にて、基板の下側に１１本および上側に１０
本設置されたハロゲンランプ（赤外光）１５を点灯させ
て行なう。ハロゲンランプが供給する熱（シリコンウエ
ハに埋め込まれた熱電対で測定）は７００〜１３００℃
であるが、最適な加熱処理の条件は半導体膜の状態等に
よって異なるので、実施者が適宜決定すればよい。本実
施例では、ＲＴＡ法を適用し、窒素雰囲気中にて、温度
７２５℃で５分間の加熱処理を行なう。（図３（Ｃ））

【００４９】このような加熱処理を行なうと、基板が１
６で示す方向に収縮するため、レーザ光の照射による半
導体膜の収縮が緩和される。

【００５０】そして、パターニングを行なって、所望の
形状の半導体層２６を形成し、前記半導体層を用いてＴ
ＦＴを作製すれば、その電気的特性は良好なものとな
る。

【００５１】［実施例４］本実施例ではアクティブマト
リクス基板の作製方法について図４〜図８を用いて説明
する。なお、本明細書中では駆動回路と画素部を同一基
板上に形成された基板を、便宜上アクティブマトリクス
基板と呼ぶ。

【００５２】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板３２０を用いる。なお、基板
３２０としては、石英基板やシリコン基板、金属基板ま
たはステンレス基板の表面に絶縁膜を形成したものを用
いても良い。また、本実施例の処理温度に耐えうる耐熱
性が有するプラスチック基板を用いてもよい。

【００５３】次いで、基板３２０上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜３２１を形成する。本実施例では下地膜３２１として
２層構造を用いるが、前記絶縁膜の単層膜または２層以
上積層させた構造を用いても良い。下地膜３０１の一層
目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、Ｎ
Ｈ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪
素膜３２１ａを１０〜２００ｎｍ（好ましくは５０〜１
００nm）形成する。本実施例では、膜厚５０ｎｍの酸化
窒化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７
％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下
地膜３０１のニ層目としては、プラズマＣＶＤ法を用
い、ＳｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される酸
化窒化珪素膜３２１ｂを５０〜２００ｎｍ（好ましくは
１００〜１５０nm）の厚さに積層形成する。本実施例で
は、膜厚１００ｎｍの酸化窒化珪素膜３２１ｂ（組成比
Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形
成する。

【００５４】次いで、下地膜上に半導体膜３２２を形成
する。半導体膜３２２は、非晶質構造を有する半導体膜
を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラ
ズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは
３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に
限定はないが、好ましくは珪素または珪素ゲルマニウム
（ＳｉＧｅ）合金などで形成すると良い。続いて、レー
ザ結晶化法を行なって、前記半導体膜を結晶化する。

【００５５】レーザ結晶化法は、パルス発振型または連
続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ₄レ
ーザ等を用いることができる。これらのレーザを用いる
場合には、レーザ発振器から放射されたレーザ光を光学
系で線状に集光し半導体膜に照射する方法を用いると効
率が良い。結晶化の条件は実施者が適宣選択するもので
あるが、エキシマレーザを用いる場合はパルス発振周波
数３００Ｈｚとし、レーザエネルギー密度を１００〜８
００mJ/cm²(代表的には２００〜７００mJ/cm²)とする。
また、ＹＡＧレーザを用いる場合にはその第２高調波を
用いパルス発振周波数１〜３００Ｈｚとし、レーザエネ
ルギー密度を３００〜１０００mJ/cm²(代表的には３５
０〜８００mJ/cm²)とすると良い。そして幅１００〜１
０００μｍ、例えば４００μｍで線状に集光したレーザ
光を基板全面に渡って照射し、この時の線状ビームの重
ね合わせ率（オーバーラップ率）を５０〜９８％として
行ってもよい。

【００５６】本実施例では、ＹＡＧレーザの第２高調波
を照射面における形状が線状になるよう光学系により成
形して窒素雰囲気中にて照射する。これにより半導体膜
の結晶性の向上が行なわれたが、レーザ光の照射により
収縮した半導体膜が形成される。

【００５７】続いて、レーザ光の照射によって形成され
た歪みを低減するために、加熱処理を行なう。本実施例
では、ハロゲンランプを用い、７００℃の窒素雰囲気中
に５分間曝す。このような加熱処理を経た半導体膜の歪
みは、レーザ結晶化後に比べて低減されている。

【００５８】そして、得られた結晶質半導体膜を所望の
形状にパターニングして、半導体層４０２〜４０６を形
成する。

【００５９】半導体層４０２〜４０６を形成した後、Ｔ
ＦＴのしきい値を制御するために微量な不純物元素（ボ
ロンまたはリン）のドーピングを行なってもよい。

【００６０】次いで、半導体層４０２〜４０６を覆うゲ
ート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。

【００６１】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）
とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜
４００℃とし、高周波（１３．５６MHz）電力密度０．
５〜０．８W/cm²で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後４００
〜５００℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。

【００６２】次いで、図５（Ａ）に示すように、ゲート
絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜
４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０
９とを積層形成する。本実施例では、膜厚３０ｎｍのＴ
ａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜４０９を積層形成した。Ｔ
ａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜
は、Ｗのターゲットを用いたスパッタ法で形成した。そ
の他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶ
Ｄ法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望まし
い。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、Ｗ膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のＷ（純度９９．９９９９％）のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩｃｍを実現するこ
とができた。

【００６３】なお、本実施例では、第１の導電膜４０８
をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、
Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした結晶質珪素
膜に代表される半導体膜を用いてもよい。また、ＡｇＰ
ｄＣｕ合金を用いてもよい。また、第１の導電膜をタン
タル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組
み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形
成し、第２の導電膜をＷ膜とする組み合わせ、第１の導
電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電
膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タン
タル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とす
る組み合わせとしてもよい。

【００６４】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク４１０〜４１５を形成し、電極及び
配線を形成するための第１のエッチング処理を行なう。
第１のエッチング処理では第１及び第２のエッチング条
件で行なう。本実施例では第１のエッチング条件とし
て、ＩＣＰ（Inductively Coupled Plasma：誘導結合型
プラズマ）エッチング法を用い、エッチング用ガスにＣ
Ｆ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２
５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル
型の電極に５００WのＲＦ（13.56MHz）電力を投入して
プラズマを生成してエッチングを行った。ここでは、松
下電器産業（株）製のＩＣＰを用いたドライエッチング
装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側
（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力
を投入し、実質的に負の自己バイアス電圧を印加する。
この第１のエッチング条件によりＷ膜をエッチングして
第１の導電層の端部をテーパー形状とする。

【００６５】この後、レジストからなるマスク４１０〜
４１５を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス
流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコ
イル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行
った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を
印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条
件ではＷ膜及びＴａＮ膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、１０〜２０％程度の割合でエッチン
グ時間を増加させると良い。

【００６６】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層
から成る第１の形状の導電層４１７〜４２２（第１の導
電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２
２ｂ）を形成する。４１６はゲート絶縁膜であり、第１
の形状の導電層４１７〜４２２で覆われない領域は２０
〜５０nm程度エッチングされ薄くなった領域が形成され
る。

【００６７】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行なう。（図５（Ｂ））ド
ーピング処理はイオンドープ法、若しくはイオン注入法
で行なえば良い。イオンドープ法の条件はドーズ量を１
×１０¹³〜５×１０¹⁵／ｃｍ ²とし、加速電圧を６０〜
１００ｋｅＶとして行なう。本実施例ではドーズ量を
１．５×１０¹⁵／ｃｍ²とし、加速電圧を８０ｋｅＶと
して行った。ｎ型を付与する不純物元素として１５族に
属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）
を用いるが、ここではリン（Ｐ）を用いた。この場合、
導電層４１７〜４２１がｎ型を付与する不純物元素に対
するマスクとなり、自己整合的に第１の高濃度不純物領
域３０６〜３１０が形成される。第１の高濃度不純物領
域３０６〜３１０には１×１０²⁰〜１×１０²¹／ｃｍ³
の濃度範囲でｎ型を付与する不純物元素を添加する。

【００６８】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行なう。ここでは、エッチ
ングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的
にエッチングする。この時、第２のエッチング処理によ
り第２の導電層４２８ｂ〜４３３ｂを形成する。一方、
第１の導電層４１７ａ〜４２２ａは、ほとんどエッチン
グされず、第２の形状の導電層４２８〜４３３を形成す
る。

【００６９】次いで、レジストからなるマスクを除去せ
ずに、図５（Ｃ）に示すように、第２のドーピング処理
を行なう。この場合、第１のドーピング処理よりもドー
ズ量を下げて、７０〜１２０ｋｅＶの高い加速電圧で、
ｎ型を付与する不純物元素を導入する。本実施例ではド
ーズ量を１．５×１０¹⁴／ｃｍ²とし、加速電圧を９０
ｋｅＶとして行なった。第２のドーピング処理は第２の
形状の導電層４２８〜４３３をマスクとして用い、第２
の導電層４２８ｂ〜４３３ｂの下方における半導体層に
も不純物元素が導入され、新たに第２の高濃度不純物領
域４２３ａ〜４２７ａおよび低濃度不純物領域４２３ｂ
〜４２７ｂが形成される。

【００７０】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク４３４ａおよび４
３４ｂを形成して、図６（Ａ）に示すように、第３のエ
ッチング処理を行なう。エッチング用ガスにＳＦ₆およ
びＣｌ₂とを用い、ガス流量比を５０／１０（ｓｃｃ
ｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００
ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマ
を生成し、約３０秒のエッチング処理を行なう。基板側
（資料ステージ）には１０ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、実質的には不の自己バイアス電圧を
印加する。こうして、前記大３のエッチング処理によ
り、ｐチャネル型ＴＦＴおよび画素部のＴＦＴ（画素Ｔ
ＦＴ）のＴａＮ膜をエッチングして、第３の形状の導電
層４３５〜４３８を形成する。

【００７１】次いで、レジストからなるマスクを除去し
た後、第２の形状の導電層４２８、４３０および第２の
形状の導電層４３５〜４３８をマスクとして用い、ゲー
ト絶縁膜４１６を選択的に除去して絶縁層４３９〜４４
４を形成する。（図６（Ｂ））

【００７２】次いで、新たにレジストからなるマスク４
４５ａ〜４４５ｃを形成して第３のドーピング処理を行
なう。この第３のドーピング処理により、ｐチャネル型
ＴＦＴの活性層となる半導体層に前記一導電型とは逆の
導電型を付与する不純物元素が添加された不純物領域４
４６、４４７を形成する。第２の導電層４３５ａ、４３
８ａを不純物元素に対するマスクとして用い、ｐ型を付
与する不純物元素を添加して自己整合的に不純物領域を
形成する。本実施例では、不純物領域４４６、４４７は
ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成す
る。（図６（Ｃ））この第３のドーピング処理の際に
は、ｎチャネル型ＴＦＴを形成する半導体層はレジスト
からなるマスク４４５ａ〜４４５ｃで覆われている。第
１のドーピング処理及び第２のドーピング処理によっ
て、不純物領域４４６、４４７にはそれぞれ異なる濃度
でリンが添加されているが、そのいずれの領域において
もｐ型を付与する不純物元素の濃度を２×１０²⁰〜２×
１０²¹／ｃｍ³となるようにドーピング処理することに
より、ｐチャネル型ＴＦＴのソース領域およびドレイン
領域として機能するために何ら問題は生じない。本実施
例では、ｐチャネル型ＴＦＴの活性層となる半導体層の
一部が露呈しているため、不純物元素（ボロン）を添加
しやすい利点を有している。

【００７３】以上までの工程で、それぞれの半導体層に
不純物領域が形成される。

【００７４】次いで、レジストからなるマスク４４５ａ
〜４４５ｃを除去して第１の層間絶縁膜４６１を形成す
る。この第１の層間絶縁膜４６１としては、プラズマＣ
ＶＤ法またはスパッタ法を用い、厚さを１００〜２００
ｎｍとして珪素を含む絶縁膜で形成する。本実施例で
は、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化
珪素膜を形成した。もちろん、第１の層間絶縁膜４６１
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。

【００７５】次いで、図６（Ｄ）に示すように、加熱処
理を行なって、半導体層の結晶性の回復、それぞれの半
導体層に添加された不純物元素の活性化を行なう。この
加熱処理はファーネスアニール炉を用いる熱アニール
法、ＲＴＡ法、レーザアニール法等で行なう。熱アニー
ル法としては、酸素濃度が１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、
代表的には５００〜５５０℃で行えばよい。レーザアニ
ール法としては、ＹＡＧレーザの第２高調波等を用いる
ことができる。本実施例では５５０℃、４時間の加熱処
理で活性化処理を行なう。

【００７６】また、第１の層間絶縁膜を形成する前に加
熱処理を行なっても良い。ただし、用いた配線材料が熱
に弱い場合には、本実施例のように配線等を保護するた
め層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化
珪素膜）を形成した後で加熱処理を行なうことが好まし
い。

【００７７】そして、加熱処理（３００〜５５０℃で１
〜１２時間の熱処理）を行なうと水素化を行なうことが
できる。この工程は第１の層間絶縁膜４６１に含まれる
水素により半導体層のダングリングボンドを終端する工
程である。第１の層間絶縁膜の存在に関係なく半導体層
を水素化することができる。水素化の他の手段として、
プラズマ水素化（プラズマにより励起された水素を用い
る）や、３〜１００％の水素を含む雰囲気中で３００〜
４５０℃で１〜１２時間の加熱処理を行っても良い。

【００７８】次いで、第１の層間絶縁膜４６１上に無機
絶縁膜材料または有機絶縁物材料から成る第２の層間絶
縁膜４６２を形成する。本実施例では、膜厚１．６μｍ
のアクリル樹脂膜を形成したが、粘度が１０〜１０００
ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面
に凸凹が形成されるものを用いた。

【００７９】本実施例では、鏡面反射を防ぐため、表面
に凸凹が形成される第２の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、ＴＦＴの形成と同じフォトマスクで行なう
ことができるため、工程数の増加なく形成することがで
きる。なお、この凸部は配線及びＴＦＴ部以外の画素部
領域の基板上に適宜設ければよい。こうして、凸部を覆
う絶縁膜の表面に形成された凸凹に沿って画素電極の表
面に凸凹が形成される。

【００８０】また、第２の層間絶縁膜４６２として表面
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。

【００８１】そして、駆動回路５０６において、各不純
物領域とそれぞれ電気的に接続する配線４６３〜４６７
を形成する。なお、これらの配線は、膜厚５０ｎｍのＴ
ｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金
膜）との積層膜をパターニングして形成する。もちろ
ん、二層構造に限らず、単層構造でもよいし、三層以上
の積層構造にしてもよい。また、配線の材料としては、
ＡｌとＴｉに限らない。例えば、ＴａＮ膜上にＡｌやＣ
ｕを形成し、さらにＴｉ膜を形成した積層膜をパターニ
ングして配線を形成してもよい。

【００８２】また、画素部５０７においては、画素電極
４７０、ゲート配線４６９、接続電極４６８を形成す
る。（図７）この接続電極４６８によりソース配線（４
４３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続
が形成される。また、ゲート配線４６９は、画素ＴＦＴ
のゲート電極と電気的な接続が形成される。また、画素
電極４７０は、画素ＴＦＴのドレイン領域４４２と電気
的な接続が形成され、さらに保持容量を形成する一方の
電極として機能する半導体層４５８と電気的な接続が形
成される。また、画素電極４７０としては、Ａｌまたは
Ａｇを主成分とする膜、またはそれらの積層膜等の反射
性の優れた材料を用いることが望ましい。

【００８３】以上の様にして、ｎチャネル型ＴＦＴ５０
１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、
及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６
と、画素ＴＦＴ５０４、保持容量５０５とを有する画素
部５０７を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。

【００８４】駆動回路５０６のｎチャネル型ＴＦＴ５０
１はチャネル形成領域４２３ｃ、ゲート電極の一部を構
成する第１の導電層４２８ａと重なる低濃度不純物領域
４２３ｂ（ＧＯＬＤ領域）、とソース領域またはドレイ
ン領域として機能する高濃度不純物領域４２３ａを有し
ている。このｎチャネル型ＴＦＴ５０１と電極４６６で
接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５
０２にはチャネル形成領域４４６ｄ、ゲート電極の外側
に形成される不純物領域４４６ｂ、４４６ｃ、ソース領
域またはドレイン領域として機能する高濃度不純物領域
４４６ａを有している。また、ｎチャネル型ＴＦＴ５０
３にはチャネル形成領域４２５ｃ、ゲート電極の一部を
構成する第１の導電層４３０ａと重なる低濃度不純物領
域４２５ｂ（ＧＯＬＤ領域）、とソース領域またはドレ
イン領域として機能する高濃度不純物領域４２５ａを有
している。

【００８５】画素部の画素ＴＦＴ５０４にはチャネル形
成領域４２６ｃ、ゲート電極の外側に形成される低濃度
不純物領域４２６ｂ（ＬＤＤ領域）とソース領域または
ドレイン領域として機能する高濃度不純物領域４２６ａ
を有している。また、保持容量５０５の一方の電極とし
て機能する半導体層４４７ａ、４４７ｂには、それぞれ
ｐ型を付与する不純物元素が添加されている。保持容量
５０５は、絶縁膜４４４を誘電体として、電極（４３８
ａと４３８ｂの積層）と、半導体層４４７ａ〜４４７ｃ
とで形成している。

【００８６】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。

【００８７】また、本実施例で作製するアクティブマト
リクス基板の画素部の上面図を図８に示す。なお、図４
〜図７に対応する部分には同じ符号を用いている。図７
中の鎖線Ａ−Ａ’は図８中の鎖線Ａ―Ａ’で切断した断
面図に対応している。また、図７中の鎖線Ｂ−Ｂ’は図
８中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。

【００８８】なお、本実施例は実施例１乃至３のいずれ
か一と自由に組み合わせることが可能である。

【００８９】［実施例５］本実施例では、実施例４で作
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図９を
用いる。

【００９０】まず、実施例４に従い、図７の状態のアク
ティブマトリクス基板を得た後、図７のアクティブマト
リクス基板上、少なくとも画素電極４７０上に配向膜５
６７を形成しラビング処理を行なう。なお、本実施例で
は配向膜５６７を形成する前に、アクリル樹脂膜等の有
機樹脂膜をパターニングすることによって基板間隔を保
持するための柱状のスペーサ５７２を所望の位置に形成
した。また、柱状のスペーサに代えて、球状のスペーサ
を基板全面に散布してもよい。

【００９１】次いで、対向基板５６９を用意する。次い
で、対向基板５６９上に着色層５７０、５７１、平坦化
膜５７３を形成する。赤色の着色層５７０と青色の着色
層５７２とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。

【００９２】本実施例では、実施例４に示す基板を用い
ている。従って、実施例４の画素部の上面図を示す図８
では、少なくともゲート配線４６９と画素電極４７０の
間隙と、ゲート配線４６９と接続電極４６８の間隙と、
接続電極４６８と画素電極４７０の間隙を遮光する必要
がある。本実施例では、それらの遮光すべき位置に着色
層の積層からなる遮光部が重なるように各着色層を配置
して、対向基板を貼り合わせた。

【００９３】このように、ブラックマスク等の遮光層を
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。

【００９４】次いで、平坦化膜５７３上に透明導電膜か
らなる対向電極５７６を少なくとも画素部に形成し、対
向基板の全面に配向膜５７４を形成し、ラビング処理を
施した。

【００９５】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材５６８
で貼り合わせる。シール材５６８にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料５７５を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料５７５には公知
の液晶材料を用いれば良い。このようにして図９に示す
反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板（図示
しない）を貼りつけた。そして、公知の技術を用いてＦ
ＰＣを貼りつけた。

【００９６】以上のようにして作製される液晶表示パネ
ルは各種電子機器の表示部として用いることができる。

【００９７】なお、本実施例は実施例１乃至４のいずれ
か一と自由に組み合わせることが可能である。

【００９８】［実施例６］本実施例では、実施例４で作
製したアクティブマトリクス基板から、実施例５とは異
なるアクティブマトリクス型液晶表示装置を作製する工
程を以下に説明する。説明には図１０を用いる。

【００９９】まず、実施例４に従い、図７の状態のアク
ティブマトリクス基板を得た後、図７のアクティブマト
リクス基板上に配向膜１０６７を形成しラビング処理を
行なう。なお、本実施例では配向膜１０６７を形成する
前に、アクリル樹脂膜等の有機樹脂膜をパターニングす
ることによって基板間隔を保持するための柱状のスペー
サを所望の位置に形成した。また、柱状のスペーサに代
えて、球状のスペーサを基板全面に散布してもよい。

【０１００】次いで、対向基板１０６８を用意する。こ
の対向基板には、着色層１０７４、遮光層１０７５が各
画素に対応して配置されたカラーフィルタが設けられて
いる。また、駆動回路の部分にも遮光層１０７７を設け
た。このカラーフィルタと遮光層１０７７とを覆う平坦
化膜１０７６を設けた。次いで、平坦化膜１０７６上に
透明導電膜からなる対向電極１０６９を画素部に形成
し、対向基板の全面に配向膜１０７０を形成し、ラビン
グ処理を施した。

【０１０１】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材１０７
１で貼り合わせる。シール材１０７１にはフィラーが混
入されていて、このフィラーと柱状スペーサによって均
一な間隔を持って２枚の基板が貼り合わせられる。その
後、両基板の間に液晶材料１０７３を注入し、封止剤
（図示せず）によって完全に封止する。液晶材料１０７
３には公知の液晶材料を用いれば良い。このようにして
図１０に示すアクティブマトリクス型液晶表示装置が完
成する。そして、必要があれば、アクティブマトリクス
基板または対向基板を所望の形状に分断する。さらに、
公知の技術を用いて偏光板等を適宜設けた。そして、公
知の技術を用いてＦＰＣを貼りつけた。

【０１０２】以上のようにして作製される液晶表示パネ
ルは各種電子機器の表示部として用いることができる。

【０１０３】なお、本実施例は実施例１乃至４および実
施例７のいずれか一と自由に組み合わせることが可能で
ある。

【０１０４】［実施例７］本実施例では、実施例４で作
製したアクティブマトリクス基板とはＴＦＴ構造が異な
る例を挙げ、本発明を用いて発光装置を作製した例につ
いて説明する。本明細書において、発光装置とは、基板
上に形成された発光素子を該基板とカバー材の間に封入
した表示用パネルおよび該表示用パネルにＩＣを実装し
た表示用モジュールを総称したものである。なお、発光
素子は、電場を加えることで発生するルミネッセンス
（Electro Luminescence）が得られる有機化合物を含む
層（発光層）と陽極層と、陰極層とを有する。また、有
機化合物におけるルミネッセンスには、一重項励起状態
から基底状態に戻る際の発光（蛍光）と三重項励起状態
から基底状態に戻る際の発光（リン光）があり、これら
のうちどちらか、あるいは両方の発光を含む。

【０１０５】図１１に示すアクティブマトリクス基板
は、ｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６
０２を有する駆動回路６０５と、スイッチングＴＦＴ６
０３と電流制御ＴＦＴ６０４を有する画素部６０６とが
形成されている。

【０１０６】これらのＴＦＴは基板６１０に下地膜６１
１を形成したのち、前記下地膜上の半導体層にチャネル
形成領域やソース領域、ドレイン領域及びＬＤＤ領域な
どを設けて形成する。半導体層は実施例１〜実施例４と
同様に本発明を用いて形成する。

【０１０７】ゲート絶縁膜６１２上に形成するゲート電
極６２８〜６３３は第１の導電層および第２の導電層か
らなる積層構造となっているが、端部がテーパー形状と
なるように形成することに特徴がある。この形状は少な
くとも３回のエッチングによって形成され、それぞれの
エッチングによって形成されたゲート電極の形状を利用
して、半導体層に不純物を導入している。

【０１０８】具体的には、第１のエッチング処理によっ
て端部がテーパー形状となった第１の形状のゲート電極
をマスクとし、自己整合的に第１のドーピング処理を行
なって、高濃度不純物領域を形成する。次に、第２の導
電層を選択的にエッチングして、第２の形状のゲート電
極を形成する。前記第２の形状のゲート電極における第
１の導電層のテーパー形状の部分を利用して、第２のド
ーピング処理を行ない、低濃度不純物領域を形成する。
そして、第１の導電層のテーパー部を部分的にエッチン
グして、第３の形状のゲート電極を形成する。このと
き、同時に絶縁膜もエッチングされて、絶縁膜６２１が
形成される。続いて、ｎチャネル型ＴＦＴおよび画素部
にマスクを設け、第３のドーピング処理を行なう。この
第３のドーピング処理により、ｐチャネル型ＴＦＴの活
性層となる半導体層に前記一導電型とは逆の導電型を付
与する不純物元素が添加された不純物領域を形成する

【０１０９】第２の形状のゲート電極の第１の導電層の
テーパー形状の部分を利用して形成されるＬＤＤ領域は
ｎチャネル型ＴＦＴの信頼性を向上させるために設け、
これによりホットキャリア効果によるオン電流の劣化を
防止する。このＬＤＤ領域はイオンドープ法により当該
不純物元素のイオンを電界で加速して、ゲート電極の端
部及び該端部の近傍におけるゲート絶縁膜を通して半導
体膜に添加する。

【０１１０】このようにして、ｎチャネル型ＴＦＴ６０
１にはチャネル形成領域６７１の外側にＬＤＤ領域６３
４、ソース領域またはドレイン領域６３９が形成され、
ＬＤＤ領域６３４の一部６３４ｂはゲート電極６２８と
重なるように形成されている。ｐチャネル型ＴＦＴ６０
２も同様な構成とし、チャネル形成領域６５７、ＬＤＤ
領域６５６、６５７、ソース領域またはドレイン領域６
５５から成っている。なお、本実施例ではシングルゲー
ト構造としているが、ダブルゲート構造もしくはトリプ
ルゲート構造であっても良い。

【０１１１】画素部６０６において、ｎチャネル型ＴＦ
Ｔで形成されるスイッチングＴＦＴ６０３はオフ電流の
低減を目的としてマルチゲート構造で形成され、チャネ
ル形成領域６７４の外側にＬＤＤ領域６３７、ソース領
域またはドレイン領域６４２が設けられている。また、
ｐチャネル型ＴＦＴで形成される電流制御ＴＦＴ６０４
は、チャネル形成領域６７２の外側にＬＤＤ領域６５
６、６５７、ソース領域またはドレイン領域６５５が設
けられている。なお、本実施例では電流制御ＴＦＴ６０
４をシングルゲート構造としているが、ダブルゲート構
造もしくはトリプルゲート構造であっても良い。

【０１１２】層間絶縁膜は酸化珪素、窒化珪素、または
酸化窒化珪素などの無機材料から成り、５０〜５００nm
の厚さの第１の層間絶縁膜６３５と、ポリイミド、アク
リル、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテ
ン）などの有機絶縁物材料から成る第２の層間絶縁膜６
３６とで形成する。このように、第２の層間絶縁膜を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減することができる。し
かし、吸湿性があり保護膜としては適さないので、第１
の層間絶縁膜６３５と組み合わせて形成することが好ま
しい。

【０１１３】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されたソース領域
またはドレイン領域に達するコンタクトホールを形成す
る。コンタクトホールの形成はドライエッチング法によ
り行なう。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈ
ｅの混合ガスを用い有機樹脂材料から成る第２の層間絶
縁膜６３６をまずエッチングし、その後、続いてエッチ
ングガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜６３５を
エッチングする。

【０１１４】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、レジストマスクパターンを形成し、
エッチングによって配線７０１〜７０７を形成する。こ
のようにして、アクティブマトリクス基板を形成するこ
とができる。

【０１１５】図１１のアクティブマトリクス基板を用い
て、図１２に示す発光装置を作製する。ここで、配線７
０６は電流制御ＴＦＴのソース配線（電流供給線に相当
する）であり、７０７は電流制御ＴＦＴの画素電極７１
０上に重ねることで画素電極７１０と電気的に接続する
電極である。

【０１１６】なお、７１０は、透明導電膜からなる画素
電極（発光素子の陽極）である。透明導電膜としては、
酸化インジウムと酸化スズとの化合物、酸化インジウム
と酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化
インジウムを用いることができる。また、前記透明導電
膜にガリウムを添加したものを用いても良い。画素電極
７１０は、上記配線を形成する前に平坦な層間絶縁膜７
１１上に形成する。本実施例においては、樹脂からなる
平坦化膜７１１を用いてＴＦＴによる段差を平坦化する
ことは非常に重要である。後に形成される発光層は非常
に薄いため、段差が存在することによって発光不良を起
こす場合がある。従って、発光層をできるだけ平坦面に
形成しうるように画素電極を形成する前に平坦化してお
くことが望ましい。

【０１１７】配線７０１〜７０７を形成後、図１２に示
すようにバンク７１２を形成する。バンク７１２は１０
０〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜
をパターニングして形成すれば良い。

【０１１８】なお、バンク７１２は絶縁膜であるため、
成膜時における素子の静電破壊には注意が必要である。
本実施例ではバンク７１２の材料となる絶縁膜中にカー
ボン粒子や金属粒子を添加して抵抗率を下げ、静電気の
発生を抑制する。この際、抵抗率は１×１０⁶〜１×１
０¹²Ωｍ（好ましくは１×１０⁸〜１×１０¹⁰Ωｍ）と
なるようにカーボン粒子や金属粒子の添加量を調節すれ
ば良い。

【０１１９】画素電極７１０の上には発光層７１３が形
成される。なお、図１２では一画素しか図示していない
が、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色
に対応した発光層を作り分けている。また、本実施例で
は蒸着法により低分子系有機発光材料を形成している。
具体的には、正孔注入層として２０ｎｍ厚の銅フタロシ
アニン（ＣｕＰｃ）膜を設け、その上に発光層として７
０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体
（Ａｌｑ₃）膜を設けた積層構造としている。Ａｌｑ₃に
キナクリドン、ペリレンもしくはＤＣＭ１といった蛍光
色素を添加することで発光色を制御することができる。

【０１２０】但し、以上の例は発光層として用いること
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて発光層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。例えば、本実施例では低分子系有機発光材料を発光
層として用いる例を示したが、高分子系有機発光材料を
用いても良い。また、電荷輸送層や電荷注入層として炭
化珪素等の無機材料を用いることも可能である。これら
の有機発光材料や無機材料は公知の材料を用いることが
できる。

【０１２１】次に、発光層７１３の上には導電膜からな
る陰極７１４が設けられる。本実施例の場合、導電膜と
してアルミニウムとリチウムとの合金膜を用いる。勿
論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）
を用いても良い。陰極材料としては、周期表の１族もし
くは２族に属する元素からなる導電膜もしくはそれらの
元素を添加した導電膜を用いれば良い。

【０１２２】この陰極７１４まで形成された時点で発光
素子７１５が完成する。なお、ここでいう発光素子７１
５は、画素電極（陽極）７１０、発光層７１３及び陰極
７１４で形成されたダイオードを指す。

【０１２３】発光素子７１５を完全に覆うようにしてパ
ッシベーション膜７１６を設けることは有効である。パ
ッシベーション膜７１６としては、炭素膜、窒化珪素膜
もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁
膜を単層もしくは組み合わせた積層で用いる。

【０１２４】この際、カバレッジの良い膜をパッシベー
ション膜として用いることが好ましく、炭素膜、特にＤ
ＬＣ（ダイヤモンドライクカーボン）膜を用いることは
有効である。ＤＬＣ膜は室温から１００℃以下の温度範
囲で成膜可能であるため、耐熱性の低い発光層７１３の
上方にも容易に成膜することができる。また、ＤＬＣ膜
は酸素に対するブロッキング効果が高く、発光層７１３
の酸化を抑制することが可能である。そのため、この後
に続く封止工程を行う間に発光層７１３が酸化するとい
った問題を防止できる。

【０１２５】さらに、パッシベーション膜７１６上に封
止材７１７を設け、カバー材７１８を貼り合わせる。封
止材７１７としては紫外線硬化樹脂を用いれば良く、内
部に吸湿効果を有する物質もしくは酸化防止効果を有す
る物質を設けることは有効である。また、本実施例にお
いてカバー材７１８はガラス基板や石英基板やプラスチ
ック基板（プラスチックフィルムも含む）の両面に炭素
膜（好ましくはダイヤモンドライクカーボン膜）を形成
したものを用いる。

【０１２６】こうして図１２に示すような構造の発光装
置が完成する。なお、バンク７１２を形成した後、パッ
シベーション膜７１６を形成するまでの工程をマルチチ
ャンバー方式（またはインライン方式）の成膜装置を用
いて、大気解放せずに連続的に処理することは有効であ
る。また、さらに発展させてカバー材７１８を貼り合わ
せる工程までを大気解放せずに連続的に処理することも
可能である。

【０１２７】こうして、プラスチック基板を母体とする
絶縁体５０１上にｎチャネル型ＴＦＴ６０１、６０２、
スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３およ
び電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成
される。ここまでの製造工程で必要としたマスク数は、
一般的なアクティブマトリクス型発光装置よりも少な
い。

【０１２８】即ち、ＴＦＴの製造工程が大幅に簡略化さ
れており、歩留まりの向上および製造コストの低減が実
現できる。

【０１２９】さらに、図１２を用いて説明したように、
ゲート電極に絶縁膜を介して重なる不純物領域を設ける
ことによりホットキャリア効果に起因する劣化に強いｎ
チャネル型ＴＦＴを形成することができる。そのため、
信頼性の高い発光装置を実現できる。

【０１３０】また、本実施例では画素部と駆動回路の構
成のみ示しているが、本実施例の製造工程に従えば、そ
の他にも信号分割回路、Ｄ／Ａコンバータ、オペアン
プ、γ補正回路などの論理回路を同一の絶縁体上に形成
可能であり、さらにはメモリやマイクロプロセッサをも
形成しうる。

【０１３１】さらに、発光素子を保護するための封止
（または封入）工程まで行った後の本実施例の発光装置
について図１３を用いて説明する。なお、必要に応じて
図１２で用いた符号を引用する。

【０１３２】図１３（Ａ）は、発光素子の封止までを行
った状態を示す上面図、図１３（Ｂ）は図１３（Ａ）を
Ｃ−Ｃ’で切断した断面図である。点線で示された８０
１はソース側駆動回路、８０６は画素部、８０７はゲー
ト側駆動回路である。また、９０１はカバー材、９０２
は第１シール材、９０３は第２シール材であり、第１シ
ール材９０２で囲まれた内側には封止材９０７が設けら
れる。

【０１３３】なお、９０４はソース側駆動回路８０１及
びゲート側駆動回路８０７に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）９０５からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにＦＰＣ
もしくはＰＷＢが取り付けられた状態をも含むものとす
る。

【０１３４】次に、断面構造について図１３（Ｂ）を用
いて説明する。基板７００の上方には画素部８０６、ゲ
ート側駆動回路８０７が形成されており、画素部８０６
は電流制御ＴＦＴ６０４とそのドレインに電気的に接続
された画素電極７１０を含む複数の画素により形成され
る。また、ゲート側駆動回路８０７はｎチャネル型ＴＦ
Ｔ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせた
ＣＭＯＳ回路（図１２参照）を用いて形成される。

【０１３５】画素電極７１０は発光素子の陽極として機
能する。また、画素電極７１０の両端にはバンク７１２
が形成され、画素電極７１０上には発光層７１３および
発光素子の陰極７１４が形成される。

【０１３６】陰極７１４は全画素に共通の配線としても
機能し、接続配線９０４を経由してＦＰＣ９０５に電気
的に接続されている。さらに、画素部８０６及びゲート
側駆動回路８０７に含まれる素子は全て陰極７１４およ
びパッシベーション膜５６７で覆われている。

【０１３７】また、第１シール材９０２によりカバー材
９０１が貼り合わされている。なお、カバー材９０１と
発光素子との間隔を確保するために樹脂膜からなるスペ
ーサを設けても良い。そして、第１シール材９０２の内
側には封止材９０７が充填されている。なお、第１シー
ル材９０２、封止材９０７としてはエポキシ系樹脂を用
いるのが好ましい。また、第１シール材９０２はできる
だけ水分や酸素を透過しない材料であることが望まし
い。さらに、封止材９０７の内部に吸湿効果をもつ物質
や酸化防止効果をもつ物質を含有させても良い。

【０１３８】発光素子を覆うようにして設けられた封止
材９０７はカバー材９０１を接着するための接着剤とし
ても機能する。また、本実施例ではカバー材９０１を構
成するプラスチック基板９０１aの材料としてＦＲＰ（F
iberglass-Reinforced Plastics）、ＰＶＦ（ポリビニ
ルフロライド）、マイラー、ポリエステルまたはアクリ
ルを用いることができる。

【０１３９】また、封止材９０７を用いてカバー材９０
１を接着した後、封止材９０７の側面（露呈面）を覆う
ように第２シール材９０３を設ける。第２シール材９０
３は第１シール材９０２と同じ材料を用いることができ
る。

【０１４０】以上のような構造で発光素子を封止材９０
７に封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等の発光層の酸
化による劣化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高い発光装置が得られる。

【０１４１】なお、本実施例は実施例１乃至４および実
施例９のいずれか一と自由に組み合わせることが可能で
ある。

【０１４２】［実施例８］本実施例では、実施例７とは
異なる画素構造を有した発光装置について説明する。説
明には図１４を用いる。

【０１４３】図１４では電流制御用ＴＦＴ４５０１とし
て図１１のｎチャネル型ＴＦＴ６０１と同一構造のＴＦ
Ｔを用いる。勿論、電流制御用ＴＦＴ４５０１のゲート
電極はスイッチング用ＴＦＴ４４０２のドレイン配線に
電気的に接続されている。また、電流制御用ＴＦＴ４５
０１のドレイン配線は画素電極４５０４に電気的に接続
されている。

【０１４４】本実施例では、導電膜からなる画素電極４
５０４が発光素子の陰極として機能する。具体的には、
アルミニウムとリチウムとの合金膜を用いるが、周期表
の１族もしくは２族に属する元素からなる導電膜もしく
はそれらの元素を添加した導電膜を用いれば良い。

【０１４５】画素電極４５０４の上には発光層４５０５
が形成される。なお、図１４では一画素しか図示してい
ないが、本実施例ではＧ（緑）に対応した発光層を蒸着
法及び塗布法（好ましくはスピンコーティング法）によ
り形成している。具体的には、電子注入層として２０ｎ
ｍ厚のフッ化リチウム（ＬｉＦ）膜を設け、その上に発
光層として７０ｎｍ厚のＰＰＶ（ポリパラフェニレンビ
ニレン）膜を設けた積層構造としている。

【０１４６】次に、発光層４５０５の上には透明導電膜
からなる陽極４５０６が設けられる。本実施例の場合、
透明導電膜として酸化インジウムと酸化スズとの化合物
もしくは酸化インジウムと酸化亜鉛との化合物からなる
導電膜を用いる。

【０１４７】この陽極４５０６まで形成された時点で発
光素子４５０７が完成する。なお、ここでいう発光素子
４５０７は、画素電極（陰極）４５０４、発光層４５０
５及び陽極４５０６で形成されたダイオードを指す。

【０１４８】発光素子４５０７を完全に覆うようにして
パッシベーション膜４５０８を設けることは有効であ
る。パッシベーション膜４５０８としては、炭素膜、窒
化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からな
り、該絶縁膜を単層もしくは組み合わせた積層で用い
る。

【０１４９】さらに、パッシベーション膜４５０８上に
封止材４５０９を設け、カバー材４５１０を貼り合わせ
る。封止材４５０９としては紫外線硬化樹脂を用いれば
良く、内部に吸湿効果を有する物質もしくは酸化防止効
果を有する物質を設けることは有効である。また、本実
施例においてカバー材４５１０はガラス基板や石英基板
やプラスチック基板（プラスチックフィルムも含む）の
両面に炭素膜（好ましくはダイヤモンドライクカーボン
膜）を形成したものを用いる。

【０１５０】なお、本実施例は実施例１乃至４および実
施例９のいずれか一と自由に組み合わせることが可能で
ある。

【０１５１】［実施例９］本実施例では、実施例４およ
び実施例７で作製したアクティブマトリクス基板とはＴ
ＦＴ構造が異なる例を挙げ、本発明を用いて液晶表示装
置を作製した例について説明する。

【０１５２】図１５（Ａ）に示すアクティブマトリクス
基板は、ｎチャネル型ＴＦＴ５０３とｐチャネル型ＴＦ
Ｔ５０２を有する駆動回路５０６と、画素ＴＦＴ５０４
と保持容量５０５を有する画素部５０７とが形成されて
いる。

【０１５３】これらのＴＦＴは基板５１０にゲート配線
５１２〜５１７を形成したのち、前記ゲート配線上に絶
縁膜５１１を形成し、前記絶縁膜上の半導体層にチャネ
ル形成領域やソース領域、ドレイン領域及びＬＤＤ領域
などを設けて形成する。半導体層は実施例１〜実施例５
と同様に本発明を用いて形成する。

【０１５４】ゲート配線５１２〜５１７は、その厚さを
２００〜４００nm、好ましくは２５０nmの厚さで形成
し、その上層に形成する被膜の被覆性（ステップカバレ
ージ）を向上させるために、端部をテーパー形状となる
ように形成する。テーパー部の角度は５〜３０度、好ま
しくは１５〜２５度で形成する。テーパー部はドライエ
ッチング法で形成され、エッチングガスと基板側に印加
するバイアス電圧により、その角度を制御する。

【０１５５】また、不純物領域は、第１乃至第３のドー
ピング工程によって形成する。まず、第１のドーピング
工程を行なって、ｎチャネル型ＴＦＴのＬＤＤ（Lightl
y Doped Drain）領域を形成する。ドーピングの方法は
イオンドープ法若しくはイオン注入法で行えば良い。ｎ
型を付与する不純物元素（ドナー）としてリン（Ｐ）を
添加し、マスクにより第１の不純物領域２１９〜２２２
を形成される。そして、新たにｎチャネル型ＴＦＴのＬ
ＤＤ領域を覆うマスクを形成して、第２のドーピング工
程はｎチャネル型ＴＦＴのソース領域及びドレイン領域
を形成して行なう。

【０１５６】第３のドーピング処理により、ｐチャネル
型ＴＦＴのソース領域及びドレイン領域を形成する。ド
ーピングの方法はイオンドープ法やイオン注入法でｐ型
を付与する不純物元素（アクセプタ）を添加すればよ
い。このとき、ｎチャネル型ＴＦＴを形成する半導体層
にはマスクを形成するため、ｐ型を付与する不純物元素
が添加されない。本実施例では、ｐチャネル型ＴＦＴに
おいてＬＤＤ領域を作製していないが、もちろん、作製
してもよい。

【０１５７】このようにして、ｎチャネル型ＴＦＴ５０
３にはチャネル形成領域５２９の外側にＬＤＤ領域５３
０、ソース領域またはドレイン領域５３１が形成され
る。ｐチャネル型ＴＦＴ５０２も同様な構成とし、チャ
ネル形成領域５２７、ソース領域またはドレイン領域５
２８から成っている。なお、本実施例ではシングルゲー
ト構造としているが、ダブルゲート構造もしくはトリプ
ルゲート構造であっても良い。

【０１５８】画素部５０７において、ｎチャネル型ＴＦ
Ｔで形成される画素ＴＦＴ５０４はオフ電流の低減を目
的としてマルチゲート構造で形成され、チャネル形成領
域５３２の外側にＬＤＤ領域５３３、ソース領域または
ドレイン領域５３４が設けられている。

【０１５９】層間絶縁膜は酸化珪素、窒化珪素、または
酸化窒化珪素などの無機材料から成り、５０〜５００nm
の厚さの第１の層間絶縁膜５４０と、ポリイミド、アク
リル、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテ
ン）などの有機絶縁物材料から成る第２の層間絶縁膜５
４１とで形成する。このように、第２の層間絶縁膜を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減することができる。し
かし、吸湿性があり保護膜としては適さないので、第１
の層間絶縁膜５４０と組み合わせて形成することが好ま
しい。

【０１６０】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されたソース領域
またはドレイン領域に達するコンタクトホールを形成す
る。コンタクトホールの形成はドライエッチング法によ
り行なう。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈ
ｅの混合ガスを用い有機樹脂材料から成る第２の層間絶
縁膜５４１をまずエッチングし、その後、続いてエッチ
ングガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜５４０を
エッチングする。

【０１６１】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、レジストマスクパターンを形成し、
エッチングによって配線５４３〜５４９を形成する。こ
のようにして、アクティブマトリクス基板を形成するこ
とができる。

【０１６２】図１５（Ａ）のアクティブマトリクス基板
を用いて、アクティブマトリクス型液晶表示装置を作製
する工程を説明する。図１５（Ｂ）はアクティブマトリ
クス基板と対向基板５５４とをシール材５５８で貼り合
わせた状態を示している。最初に、図１５（Ａ）の状態
のアクティブマトリクス基板上に柱状のスペーサ５５
１、５５２を形成する。画素部に設けるスペーサ５５１
は画素電極上のコンタクト部に重ねて設ける。スペーサ
は用いる液晶材料にも依存するが、３〜１０μmの高さ
とする。コンタクト部では、コンタクトホールに対応し
た凹部が形成されるので、この部分に合わせてスペーサ
を形成することにより液晶の配向の乱れを防ぐことがで
きる。その後、配向膜５５３を形成しラビング処理を行
う。対向基板５５４には透明導電膜５５５、配向膜５５
６を形成する。その後、アクティブマトリクス基板と対
向基板とを貼り合わせ液晶を注入する。

【０１６３】以上のようにして作製されるアクティブマ
トリクス型の液晶表示装置は各種電子装置の表示装置と
して用いることができる。

【０１６４】なお、本実施例は実施例１乃至４および実
施例７のいずれか一と自由に組み合わせることが可能で
ある。

【０１６５】［実施例１０］本実施例では、実施例９で
示したアクティブマトリクス基板を用いて、発光装置を
作製した例について説明する。

【０１６６】図１６では電流制御用ＴＦＴ４５０１とし
て図１５のｎチャネル型ＴＦＴ５０３と同一構造のＴＦ
Ｔを用いる。勿論、電流制御用ＴＦＴ４５０１のゲート
電極はスイッチング用ＴＦＴ４４０２のドレイン配線に
電気的に接続されている。また、電流制御用ＴＦＴ４５
０１のドレイン配線は画素電極４５０４に電気的に接続
されている。

【０１６７】本実施例では、導電膜からなる画素電極４
５０４が発光素子の陰極として機能する。具体的には、
アルミニウムとリチウムとの合金膜を用いるが、周期表
の１族もしくは２族に属する元素からなる導電膜もしく
はそれらの元素を添加した導電膜を用いれば良い。

【０１６８】画素電極４５０４の上には発光層４５０５
が形成される。なお、図１６では一画素しか図示してい
ないが、本実施例ではＧ（緑）に対応した発光層を蒸着
法及び塗布法（好ましくはスピンコーティング法）によ
り形成している。具体的には、電子注入層として２０ｎ
ｍ厚のフッ化リチウム（ＬｉＦ）膜を設け、その上に発
光層として７０ｎｍ厚のＰＰＶ（ポリパラフェニレンビ
ニレン）膜を設けた積層構造としている。

【０１６９】次に、発光層４５０５の上には透明導電膜
からなる陽極４５０６が設けられる。本実施例の場合、
透明導電膜として酸化インジウムと酸化スズとの化合物
もしくは酸化インジウムと酸化亜鉛との化合物からなる
導電膜を用いる。

【０１７０】この陽極４５０６まで形成された時点で発
光素子４５０７が完成する。なお、ここでいう発光素子
４５０７は、画素電極（陰極）４５０４、発光層４５０
５及び陽極４５０６で形成されたダイオードを指す。

【０１７１】発光素子４５０７を完全に覆うようにして
パッシベーション膜４５０８を設けることは有効であ
る。パッシベーション膜４５０８としては、炭素膜、窒
化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からな
り、該絶縁膜を単層もしくは組み合わせた積層で用い
る。

【０１７２】さらに、パッシベーション膜４５０８上に
封止材４５０９を設け、カバー材４５１０を貼り合わせ
る。封止材４５０９としては紫外線硬化樹脂を用いれば
良く、内部に吸湿効果を有する物質もしくは酸化防止効
果を有する物質を設けることは有効である。また、本実
施例においてカバー材４５１０はガラス基板や石英基板
やプラスチック基板（プラスチックフィルムも含む）の
両面に炭素膜（好ましくはダイヤモンドライクカーボン
膜）を形成したものを用いる。

【０１７３】なお、本実施例は実施例１乃至４および実
施例７および実施例９のいずれか一と自由に組み合わせ
ることが可能である。

【０１７４】［実施例１１］本発明を適用して、本願発
明を実施して形成されたＣＭＯＳ回路や画素部は様々な
電気光学装置（アクティブマトリクス型液晶表示装置、
アクティブマトリクス型ＥＣ表示装置、アクティブマト
リクス型発光装置）に用いることが出来る。即ち、それ
ら電気光学装置を表示部に組み込んだ電子機器全てに本
発明を実施出来る。

【０１７５】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター、ヘッドマウント
ディスプレイ（ゴーグル型ディスプレイ）、カーナビゲ
ーション、カーステレオ、パーソナルコンピュータ、携
帯情報端末（モバイルコンピュータ、携帯電話または電
子書籍等）などが挙げられる。それらの一例を図１７、
図１８及び図１９に示す。

【０１７６】図１７（Ａ）はパーソナルコンピュータで
あり、本体３００１、画像入力部３００２、表示部３０
０３、キーボード３００４等を含む。本発明を表示部３
００３に適用することができる。

【０１７７】図１７（Ｂ）はビデオカメラであり、本体
３１０１、表示部３１０２、音声入力部３１０３、操作
スイッチ３１０４、バッテリー３１０５、受像部３１０
６等を含む。本発明を表示部３１０２に適用することが
できる。

【０１７８】図１７（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体３２０１、カメラ部
３２０２、受像部３２０３、操作スイッチ３２０４、表
示部３２０５等を含む。本発明は表示部３２０５に適用
できる。

【０１７９】図１７（Ｄ）はゴーグル型ディスプレイで
あり、本体３３０１、表示部３３０２、アーム部３３０
３等を含む。本発明は表示部３３０２に適用することが
できる。

【０１８０】図１７（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体３４０１、表示部３４０２、スピーカ部３４０
３、記録媒体３４０４、操作スイッチ３４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行なうことができる。本発明は表示部３４０２に適
用することができる。

【０１８１】図１７（Ｆ）はデジタルカメラであり、本
体３５０１、表示部３５０２、接眼部３５０３、操作ス
イッチ３５０４、受像部（図示しない）等を含む。本発
明を表示部３５０２に適用することができる。

【０１８２】図１８（Ａ）はフロント型プロジェクター
であり、投射装置３６０１、スクリーン３６０２等を含
む。本発明は投射装置３６０１の一部を構成する液晶表
示装置３８０８やその他の駆動回路に適用することがで
きる。

【０１８３】図１８（Ｂ）はリア型プロジェクターであ
り、本体３７０１、投射装置３７０２、ミラー３７０
３、スクリーン３７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置３８０８やその他
の駆動回路に適用することができる。

【０１８４】なお、図１８（Ｃ）は、図１８（Ａ）及び
図１８（Ｂ）中における投射装置３６０１、３７０２の
構造の一例を示した図である。投射装置３６０１、３７
０２は、光源光学系３８０１、ミラー３８０２、３８０
４〜３８０６、ダイクロイックミラー３８０３、プリズ
ム３８０７、液晶表示装置３８０８、位相差板３８０
９、投射光学系３８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１８（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１８５】また、図１８（Ｄ）は、図１８（Ｃ）中に
おける光源光学系３８０１の構造の一例を示した図であ
る。本実施例では、光源光学系３８０１は、リフレクタ
ー２８１１、光源３８１２、レンズアレイ３８１３、３
８１４、偏光変換素子２８１５、集光レンズ３８１６で
構成される。なお、図１８（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０１８６】ただし、図１８に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及び発光装置での適用例は
図示していない。

【０１８７】図１９（Ａ）は携帯電話であり、本体３９
０１、音声出力部３９０２、音声入力部３９０３、表示
部３９０４、操作スイッチ３９０５、アンテナ３９０６
等を含む。本発明を表示部３９０４に適用することがで
きる。

【０１８８】図１９（Ｂ）は携帯書籍（電子書籍）であ
り、本体４００１、表示部４００２、４００３、記憶媒
体４００４、操作スイッチ４００５、アンテナ４００６
等を含む。本発明は表示部４００２、４００３に適用す
ることができる。

【０１８９】図１９（Ｃ）はディスプレイであり、本体
４１０１、支持台４１０２、表示部４１０３等を含む。
本発明は表示部４１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１９０】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜１０のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０１９１】

【発明の効果】本発明を適用すると、高移動度を有する
ＴＦＴの形成が可能となる。また、高精細のアクティブ
マトリクス型の液晶表示装置や発光装置に代表される半
導体装置を作製することが可能となる。

【図面の簡単な説明】

【図１】本発明の概念の一例を示す図。

【図２】本発明の概念の一例を示す図。

【図３】本発明の概念の一例を示す図。

【図４】画素ＴＦＴ、駆動回路のＴＦＴの作製工程の
例を示す断面図。

【図５】画素ＴＦＴ、駆動回路のＴＦＴの作製工程の
例を示す断面図。

【図６】画素ＴＦＴ、駆動回路のＴＦＴの作製工程の
例を示す断面図。

【図７】画素ＴＦＴ、駆動回路のＴＦＴの作製工程の
例を示す断面図。

【図８】画素部の画素を示す上面図。

【図９】アクティブマトリクス型液晶表示装置の作製
工程を示す断面図。

【図１０】アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。

【図１１】画素ＴＦＴ、駆動回路のＴＦＴの作製工程
の例を示す断面図。

【図１２】発光装置の駆動回路及び画素部の断面構造
図。

【図１３】（Ａ）発光装置の上面図。（Ｂ）発光装置の駆動回路及び画素部の断面構造図。

【図１４】発光装置の画素部の断面構造図。

【図１５】（Ａ）アクティブマトリクス型基板の作製
工程を示す断面図。（Ｂ）アクティブマトリクス型液晶表示装置の作製工程
を示す断面図。

【図１６】発光装置の画素部の断面構造図。

【図１７】半導体装置の一例を示す図。

【図１８】半導体装置の一例を示す図。

【図１９】半導体装置の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/8238 Ｈ０１Ｌ 21/88 Ｄ５Ｆ０５２ 27/092 27/08 ３２１Ｄ５Ｆ１１０ 27/08 ３３１ 29/78 ６２７Ｇ 29/786 21/336 Ｆターム(参考） 2H092 JA24 MA05 MA07 MA08 MA09 MA17 MA19 MA27 MA29 MA30 NA25 PA03 4M104 AA01 AA09 BB02 BB04 BB14 BB30 BB32 CC05 DD02 DD08 DD18 DD20 DD26 DD34 DD37 DD43 DD65 FF08 FF13 GG09 GG10 GG14 HH13 HH16 5C094 AA21 AA25 AA42 AA43 AA53 BA03 BA27 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EA05 EA10 EB02 FA01 FA02 FB02 FB14 GB10 5F033 HH08 HH11 HH14 HH18 HH19 HH32 HH33 JJ01 JJ08 JJ14 KK01 MM05 MM19 QQ08 QQ09 QQ12 QQ34 QQ37 QQ53 QQ58 QQ65 QQ73 RR01 RR06 RR08 RR21 RR22 VV06 VV10 VV15 WW03 XX02 XX24 XX34 5F048 AA07 AC04 BA16 BB01 BB02 BB09 BB12 BC06 BF07 BF11 5F052 AA02 AA17 AA24 BA02 BA07 BB02 BB07 DA02 DA03 DB02 DB03 DB07 FA19 JA01 JA07 5F110 AA01 BB02 BB04 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE28 EE44 EE45 FF02 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL02 HL03 HL04 HL06 HL11 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN72 PP01 PP02 PP03 PP05 PP06 PP10 PP13 PP29 PP35 QQ04 QQ11 QQ23 QQ24 QQ25

Claims

【特許請求の範囲】

【請求項１】非晶質半導体膜にレーザ光の照射を行な
って再結晶化させ、歪みを有する結晶質半導体膜を形成
する工程と、前記結晶質半導体膜に加熱処理を行なっ
て、前記歪みを緩和する工程と、を有することを特徴と
する半導体装置の作製方法。
【請求項２】絶縁表面上に非晶質半導体膜を形成する
工程と、前記非晶質半導体膜にレーザ光の照射を行なっ
て再結晶化させ、歪みを有する結晶質半導体膜を形成す
る工程と、前記結晶質半導体膜に加熱処理を行なって、
前記歪みを緩和する工程と、前記加熱処理後の前記結晶
質半導体膜にエッチングを行なって島状の結晶質半導体
膜を形成する工程と、を有することを特徴とする半導体
装置の作製方法。
【請求項３】絶縁表面上に非晶質半導体膜を形成する
工程と、前記非晶質半導体膜にレーザ光の照射を行なっ
て再結晶化させ、歪みを有する結晶質半導体膜を形成す
る工程と、前記結晶質半導体膜にエッチングを行なっ
て、島状の結晶質半導体膜を形成する工程と、前記島状
の結晶質半導体膜に加熱処理を行なって、前記歪みを緩
和する工程と、を有することを特徴とする半導体装置の
作製方法。
【請求項４】非晶質半導体膜にレーザ光の照射を行な
って再結晶化させ、歪みを有する結晶質半導体膜を形成
する工程と、前記結晶質半導体膜に５００℃以上の加熱
処理を行なって、前記歪みを緩和する工程と、を有する
ことを特徴とする半導体装置の作製方法。
【請求項５】絶縁表面上に非晶質半導体膜を形成する
工程と、前記非晶質半導体膜にレーザ光の照射を行なっ
て再結晶化させ、歪みを有する結晶質半導体膜を形成す
る工程と、前記結晶質半導体膜に５００℃以上の加熱処
理を行なって、前記歪みを緩和する工程と、前記加熱処
理後の前記結晶質半導体膜にエッチングを行なって島状
の結晶質半導体膜を形成する工程と、を有することを特
徴とする半導体装置の作製方法。
【請求項６】絶縁表面上に非晶質半導体膜を形成する
工程と、前記非晶質半導体膜にレーザ光の照射を行なっ
て再結晶化させ、歪みを有する結晶質半導体膜を形成す
る工程と、前記結晶質半導体膜にエッチングを行なっ
て、島状の結晶質半導体膜を形成する工程と、前記島状
の結晶質半導体膜に５００℃以上の加熱処理を行なっ
て、前記歪みを緩和する工程と、を有することを特徴と
する半導体装置の作製方法。
【請求項７】請求項１乃至６のいずれか一項におい
て、前記レーザ光は、エキシマレーザ、ＹＡＧレーザ、
ＹＶＯ₄レーザ、ＹＡｌＯ₃レーザ、またはＹＬＦレー
ザから射出された光であることを特徴とする半導体装置
の作製方法。
【請求項８】請求項１乃至７のいずれか一項におい
て、前記レーザ光は、照射面またはその近傍における形
状が線状または矩形状であることを特徴とする半導体装
置の作製方法。
【請求項９】請求項１乃至６のいずれか一項におい
て、前記加熱処理は、ファーネスアニール炉を用いた熱
アニール法であることを特徴とする半導体装置の作製方
法。
【請求項１０】請求項１乃至６のいずれか一項におい
て、前記加熱処理は、ランプ光を照射して行なう処理で
あることを特徴とする半導体装置の作製方法。
【請求項１１】請求項１乃至６および請求項９および
請求項１０のいずれか一項において、前記加熱処理の加
熱時間は、１〜３０分の範囲であることを特徴とする半
導体装置の作製方法。
【請求項１２】請求項１０において、前記ランプ光を
照射するときの昇温レートまたは降温レートは、３０〜
３００℃／分の範囲であることを特徴とする半導体装置
の作製方法。
【請求項１３】請求項１０または請求項１２におい
て、前記ランプ光は、基板の上方から、基板の下方から
もしくは基板の上方および下方から照射されることを特
徴とする半導体装置の作製方法。
【請求項１４】請求項１０または請求項１２または請
求項１３のいずれか一項において、前記ランプ光は、ハ
ロゲンランプ、メタルハライドランプ、キセノンアーク
ランプ、カーボンアークランプ、高圧ナトリウムラン
プ、または高圧水銀ランプから射出された光であること
を特徴とする半導体装置の作製方法。
【請求項１５】請求項１乃至６のいずれか一項におい
て、前記非晶質半導体膜は、ＬＰＣＶＤ法またはスパッ
タ法により形成されることを特徴とする半導体装置の作
製方法。
【請求項１６】請求項１乃至６のいずれか一項におい
て、前記非晶質半導体膜は、４００℃以上でプラズマＣ
ＶＤ法により形成されることを特徴とする半導体装置の
作製方法。
【請求項１７】請求項１乃至１６のいずれか一項にお
いて、前記半導体装置は、液晶表示装置または発光装置
であることを特徴とする半導体装置の作製方法。
【請求項１８】請求項１乃至１６のいずれか一項にお
いて、前記半導体装置は、携帯電話、ビデオカメラ、デ
ジタルカメラ、プロジェクター、ゴーグル型ディスプレ
イ、パーソナルコンピュータ、ＤＶＤプレイヤー、電子
書籍、または携帯型情報端末であることを特徴とする半
導体装置の作製方法。