JP4968982B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4968982B2 JP4968982B2 JP2000382599A JP2000382599A JP4968982B2 JP 4968982 B2 JP4968982 B2 JP 4968982B2 JP 2000382599 A JP2000382599 A JP 2000382599A JP 2000382599 A JP2000382599 A JP 2000382599A JP 4968982 B2 JP4968982 B2 JP 4968982B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- region
- substrate
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。また、前記装置の作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【０００２】
【従来の技術】
ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、加熱、またはレーザアニール、または加熱とレーザアニールの両方を行ない、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記半導体膜には珪素膜がよく用いられる。
【０００３】
上記技術により得られた結晶質半導体膜は多くの結晶粒からできているため、多結晶半導体膜とも呼ばれる。結晶質半導体膜は、非晶質半導体膜と比較し、非常に高い移動度を有する。このため、結晶質半導体膜を利用すると、例えば、従来の非晶質半導体膜を使って作製した半導体装置では実現できなかったモノリシック型の液晶電気光学装置（一枚の基板上に、画素駆動用と駆動回路用の薄膜トランジスタ（ＴＦＴ）を作製した半導体装置）が作製できる。
【０００４】
このように、結晶質半導体膜は、非晶質半導体膜と比較し、非常に特性の高い半導体膜である。これが、上記研究の行われる理由である。例えば、加熱による非晶質半導体膜の結晶化を行なうには、６００℃以上の加熱温度と１０時間以上の加熱時間が必要であった。この結晶化条件に耐える基板には、例えば、合成石英基板がある。しかしながら、合成石英基板は高価で加工性に乏しく、特に大面積に加工するのは非常に困難であった。基板の大面積化は特に量産効率を上げるためには必要不可欠な要素である。近年、量産効率の向上のために基板を大面積化する動きが著しく、新しく建設される量産工場のラインは、基板サイズ６００×７２０ｍｍが標準となりつつある。将来的には８００×９５０ｍｍまたは９６０×１１００ｍｍが標準になると考えられる。
【０００５】
合成石英基板をこのような大面積基板に加工することは現在の技術では難しく、たとえできたとしても産業として成り立つ価格までは下がらないと考えられる。大面積基板を容易に作製できる材料に、例えばガラス基板がある。ガラス基板には、例えばコーニング７０５９と呼ばれているものがある。コーニング７０５９は非常に安価で加工性に富み、大面積化も容易である。しかしながら、コーニング７０５９は歪点温度が５９３℃であり、６００℃以上の加熱には問題があった。
【０００６】
ガラス基板の１つに、歪点温度が比較的高いコーニング１７３７というものがある。これの歪点温度は６６７℃とコーニング７０５９の歪点温度に比べて高い。前記コーニング１７３７基板に非晶質半導体膜を成膜し、６００℃、２０時間の雰囲気に置いても、作製工程に影響するほどの基板の変形は見られなかった。しかしながら、２０時間の加熱時間は量産工程としては長過ぎた。
【０００７】
このような問題を解決するため、新しい結晶化の方法が考案された。前記方法の詳細は特開平７−１８３５４０号公報に記載されている。ここで、前記方法を簡単に説明する。まず、非晶質半導体膜にニッケルまたは、パラジウム、または鉛等の金属元素を微量に添加する。添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。前記添加の後、例えば５５０℃の窒素雰囲気に４時間、非晶質半導体膜を置くと、特性の良好な結晶質半導体膜が得られる。結晶化に最適な加熱温度や加熱時間等は、前記金属元素の添加量や、非晶質半導体膜の状態による。例えば、膜厚５４ｎｍの非晶質珪素膜に、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を前記非晶質珪素膜表面にスピンコートにて塗布し、温度５００℃の窒素雰囲気で１時間、更に温度５５０℃の窒素雰囲気で４時間加熱も行なったときに形成される結晶質珪素膜を図４に示す。図４は光学顕微鏡により明視野透過モードで５００倍にて結晶質珪素膜を観察した結果であり、図５はその模式図である。図４および図５から、結晶化領域とまだ結晶化していない非晶質領域が混在していることがわかる。なお、本明細書中では、外周を結晶質の領域で囲まれている非晶質部分を非晶質領域と呼称する。
【０００８】
また、結晶粒内と比較して、結晶粒の界面（結晶粒界）は非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心が無数に存在している。この捕獲中心にキャリアがトラップされると、結晶粒界のポテンシャルが上昇し、キャリアに対して障壁となるため、キャリアの電流輸送特性が低下することが知られている。
【０００９】
【本発明が解決しようとする課題】
しかしながら、現在のＬＳＩは高集積化、高速化するためにデバイスの微細化が図られており、前記デバイスの大きさは１μｍを切っている。これまでの結晶化の方法で形成される結晶質半導体膜を用いてこのようなデバイスを作製する場合、素子分離のために前記結晶質半導体膜をパターニングして分離すると、個々のデバイスの活性領域において、結晶粒界が多く存在するものと、ほとんど単結晶で形成されるものなどのばらつきが生じた。このばらつきは、電気的特性においてもばらつきの原因となっていた。
【００１０】
そこで、金属元素を多量に添加すれば、前記金属元素が表面エネルギーを低下させ、臨界核半径を小さくする。その結果、多数の結晶核が発生して、結晶粒の粒径を小さくする事ができる。しかしながら、この方法では前記金属元素が高抵抗領域（チャネル形成領域やオフセット領域）中に金属化合物として過剰に残留すると言う問題がある。前記金属化合物は電流が流れやすいため、高抵抗領域であるべき領域の抵抗を下げることになり、ＴＦＴの特性の安定性および信頼性を損なう原因となる。
【００１１】
一方で、位置制御された大粒径の結晶粒を形成する方法も求められている。これは、全てのデバイスの高抵抗領域（好ましくは活性領域）をほとんど単結晶で形成することができれば、電気的特性のばらつきを低減させるだけでなく、さらに向上させることが可能になるためである。
【００１２】
本発明はこれらの問題を解決するための技術であり、結晶核の生成密度を制御することで、それぞれのデバイスのサイズに応じた粒径の結晶粒を形成するための技術であり、前記金属元素の使用量を増加することなく、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体装置の動作特性および信頼性の向上を実現することを目的としている。
【００１３】
【課題を解決するための手段】
本発明者は、上記の課題を解決するために、以下に示す第１および第２の実験を行なった。
【００１４】
まず、第１の実験として、プラズマＣＶＤ法によって形成された膜厚５４ｎｍの非晶質珪素膜に、Ｂ（ボロン）をイオン注入法により加速電圧を１０ｋＶ、ドーズ量２．０×１０14／ｃｍ2、５．０×１０14／ｃｍ2、１．０×１０15／ｃｍ2と条件を振って添加した。そして、特開平７−１８３５４０号公報に記載されたような方法を利用して、酢酸ニッケル水溶液（重量換算濃度１０ｐｐｍ、体積１０ｍｌ）を前記非晶質珪素膜表面にスピンコートにて塗布し、温度５００℃の窒素雰囲気で１時間、更に温度５５０℃の窒素雰囲気で４時間加熱した。その結果を図６に、図６の模式図を図７に示す。また、ラマン測定によって得られた強度から、非晶質領域および結晶化領域によって得られる強度が異なることから、その比を取って結晶化率とした。その結果を図２１に示す。図２１より、ドーズ量を増やすにしたがって、結晶化率も増加していることがわかる。図６、図７および図２１より、ドーズ量が増えるにしたがって結晶化領域が増えたことがわかる。つまり、Ｂを添加したことにより、表面エネルギーを低下させ、臨界核半径を小さくする。その結果、結晶核の生成密度が増加して、半導体膜の結晶化を促進すると考えられる。
【００１５】
次に、第２の実験として、プラズマＣＶＤ法によって形成された膜厚５４ｎｍの非晶質珪素膜に、Ｐ（リン）をイオン注入法により加速電圧を１０ｋＶ、ドーズ量５．０×１０14／ｃｍ2として添加した。そして、特開平７−１８３５４０号公報に記載されたような方法を利用して、酢酸ニッケル水溶液（重量換算濃度１０ｐｐｍ、体積１０ｍｌ）を前記非晶質珪素膜表面にスピンコートにて塗布し、温度５００℃の窒素雰囲気で１時間、更に温度５５０℃の窒素雰囲気で４時間加熱した。その結果を図８に、図８の模式図を図９示す。図８および図９より、Ｐを添加することにより、結晶化領域が減ることがわかる。つまり、Ｐを添加したことにより、表面エネルギーを増加させ、臨界核半径を大きくする。その結果、結晶核の生成密度が低下して、半導体膜の結晶化を阻害すると考えられる。また、結晶成長に特徴が見られ、個々の結晶化領域が非常に大きい。
【００１６】
以上の実験から、あらかじめ半導体膜にＢ（ボロン）を添加することにより、表面エネルギーを低下させ、臨界核半径を小さくするため、結晶核の生成密度が増加して、半導体膜の結晶化が促進されることがわかる。また、あらかじめ半導体膜にＰ（リン）を添加することにより、表面エネルギーを増加させ、臨界核半径を大きくするため、結晶核の生成密度が低下して、半導体膜の結晶化が阻害することがわかる。つまり、ＢやＰを半導体膜に添加することで、結晶核の生成密度を制御することができる。また、Ｂを半導体膜に添加することにより結晶化が促進されることから、加熱時間の短縮や低温での結晶化を可能にしている。また金属元素の添加量を減少することも可能にしている。Ｐを半導体膜に添加することにより形成される個々の結晶化領域が大きいことから、任意の位置に大粒径の結晶粒を形成することを可能とする。さらに、ＢやＰの添加量が微量であれば、ＴＦＴのしきい値を制御するために有効であることから、ＢやＰを除去するための工程を増やす必要もない。しかしながら、ＢやＰがＴＦＴの電気的特性に悪影響を及ぼすほど添加する場合もある。その場合には、例えばＢを除去する方法として、温度７００〜９５０度程度の酸素雰囲気中に３０分〜３時間程度曝せば、半導体膜上に酸化膜が形成され、前記酸化膜中にＢが取り込まれる。そこで、前記酸化膜を除去すれば、半導体膜中からＢを除去することが出来る。
【００１７】
なお、前記第１および第２の実験において、半導体膜として珪素膜を、結晶化を助長する元素としてニッケルを、不純物元素としてＢやＰを用いた。しかし、本発明はこれらに限定するものではなく、半導体膜としてシリコンゲルマニウム（ＳｉＧｅ）合金などの非晶質構造を有する化合物半導体膜を適用しても良いし、Ｂの代わりに１３族に属する元素から選ばれた一種または複数の元素、Ｐの代わりに１５属に属する元素から選ばれた一種または複数の元素を用いることができる。
【００１８】
このように、本発明は、不純物元素をあらかじめ添加した半導体膜を用いることで、結晶核の生成密度を制御することが出来る。結晶核の生成密度を制御することで、目的とするデバイスのサイズに応じた粒径の結晶粒を形成することができる。また、前記不純物元素に１３族に属する元素を用いれば、結晶化のための加熱時間の短縮や加熱温度の低下も可能とする。また金属元素の添加量を減少することも可能にしている。また、前記不純物元素に１５族に属する元素を用いれば、大きな結晶化領域が形成されることから、任意の位置に大粒径の結晶粒を形成することを可能とする。また、１３族に属する元素および１５属に属する元素の両方を用いれば、任意の位置に大粒径の結晶粒を１５属に属する元素のみを用いたときより早く形成することを可能にする。また、１３族に属する元素および１５族に属する元素はそれぞれｐ型またはｎ型を付与する不純物元素としてよく用いられている。両元素を同程度添加すれば、中和されて半導体膜は実質的に真性となり、不純物元素を除去する工程を増やす必要がなくなる。さらに、不純物元素の添加量が微量であれば、ＴＦＴのしきい値を制御するために有効であり、前記不純物元素を除去するための工程を増やす必要もない。また、不純物元素の添加による結晶性の欠陥は、結晶化のための加熱処理によって回復するため、問題にならない。
【００１９】
また、半導体膜上に１３族に属する元素を添加する領域と１５族に属する元素を添加する領域とを設け、結晶化を助長する金属元素を添加して加熱処理を行なえば、得られる結晶質半導体膜において所定の領域に所望の粒径の結晶粒を形成することを可能とする。
【００２０】
もちろん、本発明において、結晶化を助長する金属元素を半導体膜に添加したのち、不純物元素を添加して加熱処理を行なってもよい。
【００２１】
本明細書で開示する本発明の作製方法は、
半導体膜に不純物元素を添加する第１の工程と、
前記不純物元素が添加された前記半導体膜に金属元素を添加する第２の工程と、前記不純物元素および前記金属元素が添加された前記半導体膜を加熱処理により結晶化させる第３の工程と、
を有することを特徴とする半導体装置の作製方法である。
【００２２】
上記作製方法において、前記不純物元素は、１３族に属する元素から選ばれた一種または複数の元素、または、１５族に属する元素から選ばれた一種または複数の元素、１３族に属する元素および１５族に属する元素から選ばれた一種または複数の元素であることを特徴としている。
【００２３】
また、上記作製方法において、前記金属元素は、Ni、Pd、Pt、Cu、Ag、Au、In、Sn、Pd、P、As、Sbから選ばれた一種または複数の元素であることを特徴としている。
【００２４】
また、上記第２の工程において、前記不純物元素の添加量を調節することにより、上記第３の工程によって形成される結晶核の生成密度を制御することを可能にすることを特徴としている。
【００２５】
【発明の実施の形態】
［実施形態１］
本発明の実施形態の１つについて図１の断面図を用いて説明する。
【００２６】
図１（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施形態の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００２７】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。
【００２８】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２ａとしては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００２９】
続いて、前記半導体膜に不純物元素の添加を行なう。本実施形態においては、１３族に属する元素、または、１３族に属する元素および１５族に属する元素をドーピング処理によって添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はそれぞれの濃度が１×１０16〜５×１０21／ｃｍ3としなるように添加する。
【００３０】
その後、結晶化を助長するための金属元素を含む層（金属含有層１３）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、加熱処理を行なって、半導体膜１２ｂの結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に加熱処理としてレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等があり、熱アニール法とこれらを組み合わせて加熱処理を行なうこともできる。
【００３１】
この後、半導体膜において過剰に不純物元素が残留する場合は、除去する必要がある。例えば、Ｂを除去するのであれば、温度７００〜９５０度程度の酸素雰囲気中に３０分〜３時間程度曝せば、形成される酸化膜中にＢが取り込まれるので、前記酸化膜を除去することにより、Ｂを除去することが出来る。
【００３２】
このようにして得られた結晶質半導体膜は、粒径の小さな結晶粒を有し、特にサブミクロンデバイスを作製するのに適しており、電気的特性のばらつきを低減することを可能にする。また、結晶化に要する加熱時間の短縮も可能にしている。
【００３３】
［実施形態２］
本発明の実施形態の１つについて図２の断面図を用いて説明する。
【００３４】
図２（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施形態の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００３５】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。
【００３６】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００３７】
続いて、マスク２４を形成して前記半導体膜に選択的に不純物元素の添加を行なう。不純物元素が導入された領域２２を活性領域としてデバイスを作製するのが望ましい。本実施形態においては、１５族に属する元素、または１５族に属する元素および１３族に属する元素をドーピング処理によって添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件は濃度が１×１０16〜５×１０21／ｃｍ3としなるように添加する。
【００３８】
その後、結晶化を助長するための金属元素を含む層（金属含有層２５）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、加熱処理を行なって、半導体膜２２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に加熱処理として、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等があり、熱アニール法とこれらを組み合わせて加熱処理を行なうこともできる。
【００３９】
加熱処理により、結晶核は領域２２から２６で示した方向へ成長し、それに伴い、結晶化を助長するために用いた金属元素および不純物元素は領域２３へが移動する。そこで、領域２３を除去し、領域２２を活性領域としてＴＦＴを作製すれば、その電気的特性は良好なものとなる。
【００４０】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行なうこととする。
【００４１】
【実施例】
［実施例１］
本発明の実施例について図１の断面図を用いて説明する。
【００４２】
図１（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。本実施例において、基板１０として合成石英ガラス基板を用いた。
【００４３】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。本実施例において、下地絶縁膜として膜厚１５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００４４】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２ａとしては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。
【００４５】
続いて、前記半導体膜に不純物元素の添加を行なう。本実施形態においては、１３族に属する元素、または、１３族に属する元素および１５族に属する元素をドーピング処理によって添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はそれぞれの濃度が１×１０16〜５×１０21／ｃｍ3となるように添加する。本実施例ではボロンを用い、ドーズ量を５×１０13／ｃｍ2とし、加速電圧を１０ｋＶとして、ドーピング処理を行なった。このドーピング処理により、半導体膜中におけるＢ濃度は５．０×１０18／ｃｍ3となった。
【００４６】
その後、結晶化を助長するための金属元素を含む層（金属含有層１３）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、加熱処理を行なって、半導体膜１２ｂの結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に加熱処理としてレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等があり、熱アニール法とこれらを組み合わせて加熱処理を行なうこともできる。本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶質珪素膜表面にスピンコートにて塗布し、加熱処理（５５０℃、２時間）を行ない、結晶質珪素膜を形成した。
【００４７】
本実施例において、半導体膜中に過剰に不純物元素が残留しているため、除去する必要がある。そこで、温度９５０度の酸素雰囲気中に３０分曝すと、形成される酸化膜中にＢが取り込まれるので、前記酸化膜を除去することにより、Ｂを除去することが出来た。
【００４８】
このようにして得られた結晶質半導体膜は、粒径の小さな結晶粒を有し、特にサブミクロンデバイスを作製するのに適しており、電気的特性のばらつきを低減することを可能にする。また、結晶化に要する加熱時間の短縮も可能にしている。
【００４９】
［実施例２］
本発明の実施例について図２の断面図を用いて説明する。
【００５０】
図２（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。本実施例において、基板１０としてコーニング社製１７３７ガラス基板を用いた。
【００５１】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。本実施例において、下地絶縁膜として膜厚１５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００５２】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２ａとしては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。
【００５３】
続いて、マスク２４を形成して、前記半導体膜に不純物元素の添加を行なう。本実施形態においては、１３族に属する元素をドーピング処理によって添加する。不純物元素が導入された領域２２を活性領域としてデバイスを作製するのが望ましい。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件は濃度が１×１０16〜５×１０21／ｃｍ3としなるように添加する。本実施例では、プラズマＣＶＤ法またはスパッタ法を用いて、厚さを４０〜１５０ｎｍとして酸化珪素膜を成膜し、パターニングを行なってマスク２４を形成した。もちろん、マスク２４は酸化珪素膜に限定されない。そして、リンを用い、ドーズ量を２×１０14／ｃｍ2とし、加速電圧を１０ｋＶとして、ドーピング処理を行なった。このドーピング処理により、半導体膜中におけるＰ濃度は１．０×１０20／ｃｍ3となった。
【００５４】
その後、結晶化を助長するための金属元素を含む層（金属含有層２５）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、加熱処理を行なって、半導体膜２２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に加熱処理としてレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等があり、熱アニール法とこれらを組み合わせて加熱処理を行なうこともできる。本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶質珪素膜表面にスピンコートにて塗布し、加熱処理（５５０℃、２時間）を行ない、結晶質珪素膜を形成した。
【００５５】
加熱処理により、結晶核は領域２２から２６で示した方向へ成長し、それに伴い、結晶化を助長するために用いた金属元素および不純物元素は領域２３へが移動する。そこで、領域２３を除去し、領域２２を活性領域としてＴＦＴを作製すれば、その電気的特性は良好なものとなる。
【００５６】
［実施例３］
本発明の実施例について図３の断面図を用いて説明する。
【００５７】
実施例２にしたがって、図２（Ｂ）まで形成する。なお、図２（Ｂ）と図３（Ａ）は同じ状態を示す。
【００５８】
そして、結晶化を助長するための金属元素を含む層（金属含有層３５）を選択的に形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。本実施例において、Ｐが添加された領域にのうち、１つおきの領域に選択的にニッケルを添加した。（図３（Ｂ））そして、加熱処理を行なって、半導体膜２２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に加熱処理としてレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等があり、熱アニール法とこれらを組み合わせて加熱処理を行なうこともできる。本実施例では、非晶質珪素膜に加熱処理（５５０℃、２時間）を行ない、結晶質珪素膜を形成した。
【００５９】
加熱処理により、結晶核は前記金属元素が添加された領域から３６で示した方向へ成長し、それに伴い、結晶化を助長するために用いた金属元素および不純物元素は、前記金属元素が添加されなかった領域（領域Ｂ）へが移動する。そこで、領域Ｂを除去し、それ以外の領域（領域Ａ）を活性領域としてＴＦＴを作製すれば、その電気的特性は良好なものとなる。
【００６０】
［実施例４］
本実施例では、実施例１乃至３とは異なる加熱方法によって半導体膜の結晶化を行なう方法について図１を用いて説明する。
【００６１】
実施例１にしたがって、図１（Ｂ）まで形成する。そして、結晶化を助長するための金属元素を含む層（金属含有層３５）を選択的に形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。本実施例において、Ｐが添加された領域にのうち、１つおきの領域に選択的にニッケルを添加した。（図１（Ｃ））
【００６２】
そして、加熱処理を行なって、半導体膜２２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下での窒素雰囲気中で、圧力が１３．３Ｐａ程度の減圧雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、減圧雰囲気中での熱アニール法の他にＰＰＴＡ（Plural Pulse Thermal Anneal）装置での加熱処理も有効である。ＰＰＴＡ装置では、光源をパルス状に発光させて照射することにより、瞬間的に半導体膜だけを加熱してその熱がガラス基板に伝わる前に加熱を止めることができる急速加熱、急冷が可能な加熱方法であるため、ガラス基板が熱によって変形したりダメージを受けることはない。さらに、パルス状に制御した光源の点灯による熱の伝達を温度センサーにより制御しており、この制御にあわせてガラス基板にガラス転移温度以上の熱が伝わらないような冷却手段を用いている。また、この加熱処理を繰り返すことにより、半導体膜の結晶化を促進する触媒元素が半導体中を拡散する温度を保持している間も、ガラス基板を歪ませることなく、比較的短時間で効率よく半導体膜の結晶化するための半導体膜の加熱処理を行なうことができる。
【００６３】
本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶質珪素膜表面にスピンコートにて塗布し、１３．３Ｐａの減圧雰囲気中で加熱処理（５５０℃、２時間）を行ない、結晶質珪素膜を形成した。
【００６４】
このようにして得られた結晶質半導体膜は、粒径の小さな結晶粒を有し、特にサブミクロンデバイスを作製するのに適しており、電気的特性のばらつきを低減することを可能にする。また、結晶化に要する加熱時間の短縮も可能にしている。
【００６５】
［実施例５］
本実施例ではアクティブマトリクス基板の作製方法について図１０〜図２１を用いて説明する。
【００６６】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板３００を用いる。なお、基板３００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００６７】
次いで、基板３００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜３０１を形成する。本実施例では下地膜３０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜３０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜３０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００６８】
次いで、下地膜上に半導体膜３０２を形成する。半導体膜３０２は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。
【００６９】
そして、第１のドーピング処理を行なう。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。不純物元素は１３族に属する元素、または１５族に属する元素から選ばれた一種または複数の元素を用いる。イオンドープ法の条件は濃度が１×１０16〜５×１０21／ｃｍ3となるように添加する。本実施例では、Ｂを用いて、１×１０17／ｃｍ3となるように添加した。１×１０16〜１×１０18／ｃｍ3の微量な濃度であれば、しきい値を制御するのに有効であり、不純物元素を除去する工程を増やさなくて済む。
【００７０】
続いて、半導体膜の結晶化を行なう。半導体膜の結晶化にはニッケルなどの金属元素を用いる熱アニール法を適用する。半導体膜の結晶化には、他にもレーザ結晶化法、ＲＴＡ法等があり、これらの結晶化法のいずれかとニッケルなどの金属元素を用いる熱アニール法と組み合わせて行なっても良い。本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶質珪素膜表面にスピンコートにて塗布して金属含有層３０３を形成した。そして、加熱処理（５５０℃、２時間）を行ない、結晶質珪素膜を形成した。
【００７１】
また、半導体膜の結晶化にレーザ結晶化法も合わせて適用する場合には、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザエネルギー密度を１００〜８００mJ/cm2(代表的には２００〜７００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜８００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。
【００７２】
このようにして得られた結晶質半導体膜を所望の形状にパターニングして、半導体層４０２〜４０６を形成する。本実施例では、結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層４０２〜４０６を形成した。
【００７３】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００７４】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７５】
次いで、図１０（Ｃ）に示すように、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００７６】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００７７】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行なう。第１のエッチング処理では第１及び第２のエッチング条件で行なう。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００７８】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７９】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００８０】
そして、レジストからなるマスクを除去せずに第２のドーピング処理を行ない、半導体層にｎ型を付与する不純物元素を添加する。（図１１（Ａ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとして行なう。本実施例ではドーズ量を１．５×１０15／ｃｍ2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層４１７〜４２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の高濃度不純物領域３０６〜３１０が形成される。第１の高濃度不純物領域３０６〜３１０には１×１０20〜１×１０21／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００８１】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行なう。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層４２８ｂ〜４３３ｂを形成する。一方、第１の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の形状の導電層４２８〜４３３を形成する。
【００８２】
次いで、レジストからなるマスクを除去せずに、図１１（Ｂ）に示すように、第３のドーピング処理を行なう。この場合、第２のドーピング処理よりもドーズ量を下げて、７０〜１２０ｋｅＶの高い加速電圧で、ｎ型を付与する不純物元素を導入する。本実施例ではドーズ量を１．５×１０14／ｃｍ2とし、加速電圧を９０ｋｅＶとして行なった。第２のドーピング処理は第２の形状の導電層４２８〜４３３をマスクとして用い、第２の導電層４２８ｂ〜４３３ｂの下方における半導体層にも不純物元素が導入され、新たに第２の高濃度不純物領域４２３ａ〜４２７ａおよび低濃度不純物領域４２３ｂ〜４２７ｂが形成される。
【００８３】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４３４ａおよび４３４ｂを形成して、図１１（Ｃ）に示すように、第３のエッチング処理を行なう。エッチング用ガスにＳＦ6およびＣｌ2とを用い、ガス流量比を５０／１０（ｓｃｃｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、約３０秒のエッチング処理を行なう。基板側（資料ステージ）には１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的には不の自己バイアス電圧を印加する。こうして、前記大３のエッチング処理により、ｐチャネル型ＴＦＴおよび画素部のＴＦＴ（画素ＴＦＴ）のＴａＮ膜をエッチングして、第３の形状の導電層４３５〜４３８を形成する。
【００８４】
次いで、レジストからなるマスクを除去した後、第２の形状の導電層４２８、４３０および第２の形状の導電層４３５〜４３８をマスクとして用い、ゲート絶縁膜４１６を選択的に除去して絶縁層４３９〜４４４を形成する。（図１２（Ａ））
【００８５】
次いで、新たにレジストからなるマスク４４５ａ〜４４５ｃを形成して第４のドーピング処理を行なう。この第４のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４４６、４４７を形成する。第２の導電層４３５ａ、４３８ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域４４６、４４７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図１２（Ｂ））この第４のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４４５ａ〜４４５ｃで覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域４４６、４４７にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添加しやすい利点を有している。
【００８６】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
【００８７】
次いで、レジストからなるマスク４４５ａ〜４４５ｃを除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。もちろん、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００８８】
次いで、図１２（Ｃ）に示すように、加熱処理を行なって、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００８９】
なお、結晶化の際にニッケルなどを触媒として熱結晶化法も適用した場合は、上記活性化処理と同時に、金属元素が高濃度のリンを含む不純物領域４２３ａ、４２５ａ、４２６ａ、４４６ａ、４４７ａを結晶化する。そのため、前記不純物領域に前記金属元素がゲッタリングされ、主にチャネル形成領域となる半導体層中の金属元素濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００９０】
また、第１の層間絶縁膜を形成する前に加熱処理を行なっても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行なうことが好ましい。
【００９１】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行ない、半導体層を水素化する工程を行なう。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行なった。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行なっても良い。
【００９２】
また、活性化処理としてレーザアニール法を用いる場合には、上記水素化を行った後、ＹＡＧレーザ等のレーザビームを照射することが望ましい。
【００９３】
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面に凸凹が形成されるものを用いた。
【００９４】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第２の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、ＴＦＴの形成と同じフォトマスクで行なうことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びＴＦＴ部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【００９５】
また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【００９６】
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６３〜４６７を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００９７】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。（図１３）この接続電極４６８によりソース配線（４４３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【００９８】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【００９９】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４２３ｃ、ゲート電極の一部を構成する第１の導電層４２８ａと重なる低濃度不純物領域４２３ｂ（ＧＯＬＤ領域）、とソース領域またはドレイン領域として機能する高濃度不純物領域４２３ａを有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４４６ｄ、ゲート電極の外側に形成される不純物領域４４６ｂ、４４６ｃ、ソース領域またはドレイン領域として機能する高濃度不純物領域４４６ａを有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４２５ｃ、ゲート電極の一部を構成する第１の導電層４３０ａと重なる低濃度不純物領域４２５ｂ（ＧＯＬＤ領域）、とソース領域またはドレイン領域として機能する高濃度不純物領域４２５ａを有している。
【０１００】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４２６ｃ、ゲート電極の外側に形成される低濃度不純物領域４２６ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４２６ａを有している。また、保持容量５０５の一方の電極として機能する半導体層４４７ａ、４４７ｂには、それぞれｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４４４を誘電体として、電極（４３８ａと４３８ｂの積層）と、半導体層４４７ａ〜４４７ｃとで形成している。
【０１０１】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【０１０２】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１４に示す。なお、図１０〜図１３に対応する部分には同じ符号を用いている。図１３中の鎖線Ａ−Ａ’は図１４中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１３中の鎖線Ｂ−Ｂ’は図１４中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【０１０３】
なお、本実施例は実施例１乃至４と自由に組み合わせることが可能である。
【０１０４】
［実施例６］
本実施例では、実施例５で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１５を用いる。
【０１０５】
まず、実施例５に従い、図１４の状態のアクティブマトリクス基板を得た後、図１４のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜５６７を形成しラビング処理を行なう。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１０６】
次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７２とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【０１０７】
本実施例では、実施例５に示す基板を用いている。従って、実施例５の画素部の上面図を示す図１４では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【０１０８】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【０１０９】
次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。
【０１１０】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図１５に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１１１】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１１２】
なお、本実施例は実施例１乃至５と自由に組み合わせることが可能である。
【０１１３】
［実施例７］
本実施例では、本発明を用いて発光装置を作製した例について説明する。発光装置とは、電場を加えることで発生するルミネッセンスが得られる有機化合物を含む層（発光素子）を光源とする装置である。有機化合物における発光素子には、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）がある。なお、図１６は本実施例の発光装置の断面図である。
【０１１４】
図１６において、基板７００上に設けられたスイッチングＴＦＴ６０３は図１６のｎチャネル型ＴＦＴ５０３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ５０３の説明を参照すれば良い。
【０１１５】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１１６】
基板７００上に設けられた駆動回路は図１６のＣＭＯＳ回路を用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１１７】
また、配線７０１、７０３はＣＭＯＳ回路のソース配線、７０２はドレイン配線として機能する。また、配線７０４はソース配線７０８とスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線７０５はドレイン配線７０９とスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。
【０１１８】
なお、電流制御ＴＦＴ６０４は図１６のｐチャネル型ＴＦＴ５０２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１１９】
また、配線７０６は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１０上に重ねることで画素電極７１０と電気的に接続する電極である。
【０１２０】
なお、７１０は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極７１０は、上記配線を形成する前に平坦な層間絶縁膜７１１上に形成する。本実施例においては、樹脂からなる平坦化膜７１１を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１２１】
配線７０１〜７０７を形成後、図１６に示すようにバンク７１２を形成する。バンク７１２は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
【０１２２】
なお、バンク７１２は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１２の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【０１２３】
画素電極７１０の上には発光層７１３が形成される。なお、図１６では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１２４】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、高分子系有機発光材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０１２５】
次に、発光層７１３の上には導電膜からなる陰極７１４が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１２６】
この陰極７１４まで形成された時点で発光素子７１５が完成する。なお、ここでいう発光素子７１５は、画素電極（陽極）７１０、発光層７１３及び陰極７１４で形成されたダイオードを指す。
【０１２７】
発光素子７１５を完全に覆うようにしてパッシベーション膜７１６を設けることは有効である。パッシベーション膜７１６としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１２８】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層７１３の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層７１３の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層７１３が酸化するといった問題を防止できる。
【０１２９】
さらに、パッシベーション膜７１６上に封止材７１７を設け、カバー材７１８を貼り合わせる。封止材７１７としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材７１８はガラス基板や石英基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
【０１３０】
こうして図１６に示すような構造の発光装置が完成する。なお、バンク７１２を形成した後、パッシベーション膜７１６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材７１８を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【０１３１】
こうして、プラスチック基板を母体とする絶縁体５０１上にｎチャネル型ＴＦＴ６０１、６０２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成される。ここまでの製造工程で必要としたマスク数は、一般的なアクティブマトリクス型発光装置よりも少ない。
【０１３２】
即ち、ＴＦＴの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
【０１３３】
さらに、図１６を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０１３４】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０１３５】
さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図１７を用いて説明する。なお、必要に応じて図１６で用いた符号を引用する。
【０１３６】
図１７（Ａ）は、発光素子の封止までを行った状態を示す上面図、図１７（Ｂ）は図１７（Ａ）をＣ−Ｃ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
【０１３７】
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１３８】
次に、断面構造について図１７（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１０を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせたＣＭＯＳ回路（図１４参照）を用いて形成される。
【０１３９】
画素電極７１０は発光素子の陽極として機能する。また、画素電極７１０の両端にはバンク７１２が形成され、画素電極７１０上には発光層７１３および発光素子の陰極７１４が形成される。
【０１４０】
陰極７１４は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１４およびパッシベーション膜５６７で覆われている。
【０１４１】
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シール材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０１４２】
発光素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１４３】
また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
【０１４４】
以上のような構造で発光素子を封止材９０７に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１４５】
なお、本実施例は実施例１乃至５と自由に組み合わせることが可能である。
【０１４６】
［実施例８］
本発明を適用して、様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型ＥＣ表示装置）を作製することができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１４７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８、図１９及び図２０に示す。
【０１４８】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１４９】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１５０】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１５１】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１５２】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレイヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレイヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明は表示部２４０２に適用することができる。
【０１５３】
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１５４】
図１９（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１５５】
図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１５６】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５７】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５８】
ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。
【０１５９】
図２０（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を表示部２９０４に適用することができる。
【０１６０】
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１６１】
図２０（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６２】
以上の様に、本発明の適用範囲は極めて広く、さまざまな分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０１６３】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）従来のＴＦＴの作製プロセスに適合した、簡単な方法である。
（ｂ）結晶核の生成密度を制御することができる。
（ｃ）結晶化の時間を短縮することができるため、工程時間の短縮を図ることができる。
（ｄ）不純物元素の添加量を減らすことができる。
（ｅ）以上の利点を満たした上で、良好な結晶性を有する結晶質半導体膜を形成することができ、その結晶質半導体膜を用いれば、電気的特性の優れたＴＦＴを作製できる方法である。
【図面の簡単な説明】
【図１】 本発明が開示する結晶核の生成密度を制御する構成の一例を示す図。
【図２】 本発明が開示する結晶核の生成密度を制御する構成の一例を示す図。
【図３】 本発明が開示する結晶核の生成密度を制御する構成の一例を示す図。
【図４】 金属元素を用いた熱アニール法によって形成された結晶質珪素膜を示す図。
【図５】 図４の模式図。
【図６】 Ｂ（ボロン）のドーズ量を振って添加し、さらに金属元素を添加して熱アニール法によって形成された結晶質珪素膜を示す図。
【図７】 図６の模式図。
【図８】 Ｐ（リン）を添加し、さらに金属元素を添加して熱アニール法によって形成された結晶質珪素膜を示す図。
【図９】 図７の模式図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１４】 画素ＴＦＴの構成を示す上面図。
【図１５】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１６】 発光装置の駆動回路及び画素部の断面構造図。
【図１７】 （Ａ）発光装置の上面図。
（Ｂ）発光装置の駆動回路及び画素部の断面構造図。
【図１８】 半導体装置の一例を示す図。
【図１９】 半導体装置の一例を示す図。
【図２０】 半導体装置の一例を示す図。
【図２１】 Ｂ（ボロン）のドーズ量を振って添加し、さらに金属元素を添加して熱アニール法によって形成された結晶質珪素膜の結晶化率を示す図。
【発明の属する分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。また、前記装置の作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【０００２】
【従来の技術】
ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、加熱、またはレーザアニール、または加熱とレーザアニールの両方を行ない、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記半導体膜には珪素膜がよく用いられる。
【０００３】
上記技術により得られた結晶質半導体膜は多くの結晶粒からできているため、多結晶半導体膜とも呼ばれる。結晶質半導体膜は、非晶質半導体膜と比較し、非常に高い移動度を有する。このため、結晶質半導体膜を利用すると、例えば、従来の非晶質半導体膜を使って作製した半導体装置では実現できなかったモノリシック型の液晶電気光学装置（一枚の基板上に、画素駆動用と駆動回路用の薄膜トランジスタ（ＴＦＴ）を作製した半導体装置）が作製できる。
【０００４】
このように、結晶質半導体膜は、非晶質半導体膜と比較し、非常に特性の高い半導体膜である。これが、上記研究の行われる理由である。例えば、加熱による非晶質半導体膜の結晶化を行なうには、６００℃以上の加熱温度と１０時間以上の加熱時間が必要であった。この結晶化条件に耐える基板には、例えば、合成石英基板がある。しかしながら、合成石英基板は高価で加工性に乏しく、特に大面積に加工するのは非常に困難であった。基板の大面積化は特に量産効率を上げるためには必要不可欠な要素である。近年、量産効率の向上のために基板を大面積化する動きが著しく、新しく建設される量産工場のラインは、基板サイズ６００×７２０ｍｍが標準となりつつある。将来的には８００×９５０ｍｍまたは９６０×１１００ｍｍが標準になると考えられる。
【０００５】
合成石英基板をこのような大面積基板に加工することは現在の技術では難しく、たとえできたとしても産業として成り立つ価格までは下がらないと考えられる。大面積基板を容易に作製できる材料に、例えばガラス基板がある。ガラス基板には、例えばコーニング７０５９と呼ばれているものがある。コーニング７０５９は非常に安価で加工性に富み、大面積化も容易である。しかしながら、コーニング７０５９は歪点温度が５９３℃であり、６００℃以上の加熱には問題があった。
【０００６】
ガラス基板の１つに、歪点温度が比較的高いコーニング１７３７というものがある。これの歪点温度は６６７℃とコーニング７０５９の歪点温度に比べて高い。前記コーニング１７３７基板に非晶質半導体膜を成膜し、６００℃、２０時間の雰囲気に置いても、作製工程に影響するほどの基板の変形は見られなかった。しかしながら、２０時間の加熱時間は量産工程としては長過ぎた。
【０００７】
このような問題を解決するため、新しい結晶化の方法が考案された。前記方法の詳細は特開平７−１８３５４０号公報に記載されている。ここで、前記方法を簡単に説明する。まず、非晶質半導体膜にニッケルまたは、パラジウム、または鉛等の金属元素を微量に添加する。添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。前記添加の後、例えば５５０℃の窒素雰囲気に４時間、非晶質半導体膜を置くと、特性の良好な結晶質半導体膜が得られる。結晶化に最適な加熱温度や加熱時間等は、前記金属元素の添加量や、非晶質半導体膜の状態による。例えば、膜厚５４ｎｍの非晶質珪素膜に、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を前記非晶質珪素膜表面にスピンコートにて塗布し、温度５００℃の窒素雰囲気で１時間、更に温度５５０℃の窒素雰囲気で４時間加熱も行なったときに形成される結晶質珪素膜を図４に示す。図４は光学顕微鏡により明視野透過モードで５００倍にて結晶質珪素膜を観察した結果であり、図５はその模式図である。図４および図５から、結晶化領域とまだ結晶化していない非晶質領域が混在していることがわかる。なお、本明細書中では、外周を結晶質の領域で囲まれている非晶質部分を非晶質領域と呼称する。
【０００８】
また、結晶粒内と比較して、結晶粒の界面（結晶粒界）は非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心が無数に存在している。この捕獲中心にキャリアがトラップされると、結晶粒界のポテンシャルが上昇し、キャリアに対して障壁となるため、キャリアの電流輸送特性が低下することが知られている。
【０００９】
【本発明が解決しようとする課題】
しかしながら、現在のＬＳＩは高集積化、高速化するためにデバイスの微細化が図られており、前記デバイスの大きさは１μｍを切っている。これまでの結晶化の方法で形成される結晶質半導体膜を用いてこのようなデバイスを作製する場合、素子分離のために前記結晶質半導体膜をパターニングして分離すると、個々のデバイスの活性領域において、結晶粒界が多く存在するものと、ほとんど単結晶で形成されるものなどのばらつきが生じた。このばらつきは、電気的特性においてもばらつきの原因となっていた。
【００１０】
そこで、金属元素を多量に添加すれば、前記金属元素が表面エネルギーを低下させ、臨界核半径を小さくする。その結果、多数の結晶核が発生して、結晶粒の粒径を小さくする事ができる。しかしながら、この方法では前記金属元素が高抵抗領域（チャネル形成領域やオフセット領域）中に金属化合物として過剰に残留すると言う問題がある。前記金属化合物は電流が流れやすいため、高抵抗領域であるべき領域の抵抗を下げることになり、ＴＦＴの特性の安定性および信頼性を損なう原因となる。
【００１１】
一方で、位置制御された大粒径の結晶粒を形成する方法も求められている。これは、全てのデバイスの高抵抗領域（好ましくは活性領域）をほとんど単結晶で形成することができれば、電気的特性のばらつきを低減させるだけでなく、さらに向上させることが可能になるためである。
【００１２】
本発明はこれらの問題を解決するための技術であり、結晶核の生成密度を制御することで、それぞれのデバイスのサイズに応じた粒径の結晶粒を形成するための技術であり、前記金属元素の使用量を増加することなく、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体装置の動作特性および信頼性の向上を実現することを目的としている。
【００１３】
【課題を解決するための手段】
本発明者は、上記の課題を解決するために、以下に示す第１および第２の実験を行なった。
【００１４】
まず、第１の実験として、プラズマＣＶＤ法によって形成された膜厚５４ｎｍの非晶質珪素膜に、Ｂ（ボロン）をイオン注入法により加速電圧を１０ｋＶ、ドーズ量２．０×１０14／ｃｍ2、５．０×１０14／ｃｍ2、１．０×１０15／ｃｍ2と条件を振って添加した。そして、特開平７−１８３５４０号公報に記載されたような方法を利用して、酢酸ニッケル水溶液（重量換算濃度１０ｐｐｍ、体積１０ｍｌ）を前記非晶質珪素膜表面にスピンコートにて塗布し、温度５００℃の窒素雰囲気で１時間、更に温度５５０℃の窒素雰囲気で４時間加熱した。その結果を図６に、図６の模式図を図７に示す。また、ラマン測定によって得られた強度から、非晶質領域および結晶化領域によって得られる強度が異なることから、その比を取って結晶化率とした。その結果を図２１に示す。図２１より、ドーズ量を増やすにしたがって、結晶化率も増加していることがわかる。図６、図７および図２１より、ドーズ量が増えるにしたがって結晶化領域が増えたことがわかる。つまり、Ｂを添加したことにより、表面エネルギーを低下させ、臨界核半径を小さくする。その結果、結晶核の生成密度が増加して、半導体膜の結晶化を促進すると考えられる。
【００１５】
次に、第２の実験として、プラズマＣＶＤ法によって形成された膜厚５４ｎｍの非晶質珪素膜に、Ｐ（リン）をイオン注入法により加速電圧を１０ｋＶ、ドーズ量５．０×１０14／ｃｍ2として添加した。そして、特開平７−１８３５４０号公報に記載されたような方法を利用して、酢酸ニッケル水溶液（重量換算濃度１０ｐｐｍ、体積１０ｍｌ）を前記非晶質珪素膜表面にスピンコートにて塗布し、温度５００℃の窒素雰囲気で１時間、更に温度５５０℃の窒素雰囲気で４時間加熱した。その結果を図８に、図８の模式図を図９示す。図８および図９より、Ｐを添加することにより、結晶化領域が減ることがわかる。つまり、Ｐを添加したことにより、表面エネルギーを増加させ、臨界核半径を大きくする。その結果、結晶核の生成密度が低下して、半導体膜の結晶化を阻害すると考えられる。また、結晶成長に特徴が見られ、個々の結晶化領域が非常に大きい。
【００１６】
以上の実験から、あらかじめ半導体膜にＢ（ボロン）を添加することにより、表面エネルギーを低下させ、臨界核半径を小さくするため、結晶核の生成密度が増加して、半導体膜の結晶化が促進されることがわかる。また、あらかじめ半導体膜にＰ（リン）を添加することにより、表面エネルギーを増加させ、臨界核半径を大きくするため、結晶核の生成密度が低下して、半導体膜の結晶化が阻害することがわかる。つまり、ＢやＰを半導体膜に添加することで、結晶核の生成密度を制御することができる。また、Ｂを半導体膜に添加することにより結晶化が促進されることから、加熱時間の短縮や低温での結晶化を可能にしている。また金属元素の添加量を減少することも可能にしている。Ｐを半導体膜に添加することにより形成される個々の結晶化領域が大きいことから、任意の位置に大粒径の結晶粒を形成することを可能とする。さらに、ＢやＰの添加量が微量であれば、ＴＦＴのしきい値を制御するために有効であることから、ＢやＰを除去するための工程を増やす必要もない。しかしながら、ＢやＰがＴＦＴの電気的特性に悪影響を及ぼすほど添加する場合もある。その場合には、例えばＢを除去する方法として、温度７００〜９５０度程度の酸素雰囲気中に３０分〜３時間程度曝せば、半導体膜上に酸化膜が形成され、前記酸化膜中にＢが取り込まれる。そこで、前記酸化膜を除去すれば、半導体膜中からＢを除去することが出来る。
【００１７】
なお、前記第１および第２の実験において、半導体膜として珪素膜を、結晶化を助長する元素としてニッケルを、不純物元素としてＢやＰを用いた。しかし、本発明はこれらに限定するものではなく、半導体膜としてシリコンゲルマニウム（ＳｉＧｅ）合金などの非晶質構造を有する化合物半導体膜を適用しても良いし、Ｂの代わりに１３族に属する元素から選ばれた一種または複数の元素、Ｐの代わりに１５属に属する元素から選ばれた一種または複数の元素を用いることができる。
【００１８】
このように、本発明は、不純物元素をあらかじめ添加した半導体膜を用いることで、結晶核の生成密度を制御することが出来る。結晶核の生成密度を制御することで、目的とするデバイスのサイズに応じた粒径の結晶粒を形成することができる。また、前記不純物元素に１３族に属する元素を用いれば、結晶化のための加熱時間の短縮や加熱温度の低下も可能とする。また金属元素の添加量を減少することも可能にしている。また、前記不純物元素に１５族に属する元素を用いれば、大きな結晶化領域が形成されることから、任意の位置に大粒径の結晶粒を形成することを可能とする。また、１３族に属する元素および１５属に属する元素の両方を用いれば、任意の位置に大粒径の結晶粒を１５属に属する元素のみを用いたときより早く形成することを可能にする。また、１３族に属する元素および１５族に属する元素はそれぞれｐ型またはｎ型を付与する不純物元素としてよく用いられている。両元素を同程度添加すれば、中和されて半導体膜は実質的に真性となり、不純物元素を除去する工程を増やす必要がなくなる。さらに、不純物元素の添加量が微量であれば、ＴＦＴのしきい値を制御するために有効であり、前記不純物元素を除去するための工程を増やす必要もない。また、不純物元素の添加による結晶性の欠陥は、結晶化のための加熱処理によって回復するため、問題にならない。
【００１９】
また、半導体膜上に１３族に属する元素を添加する領域と１５族に属する元素を添加する領域とを設け、結晶化を助長する金属元素を添加して加熱処理を行なえば、得られる結晶質半導体膜において所定の領域に所望の粒径の結晶粒を形成することを可能とする。
【００２０】
もちろん、本発明において、結晶化を助長する金属元素を半導体膜に添加したのち、不純物元素を添加して加熱処理を行なってもよい。
【００２１】
本明細書で開示する本発明の作製方法は、
半導体膜に不純物元素を添加する第１の工程と、
前記不純物元素が添加された前記半導体膜に金属元素を添加する第２の工程と、前記不純物元素および前記金属元素が添加された前記半導体膜を加熱処理により結晶化させる第３の工程と、
を有することを特徴とする半導体装置の作製方法である。
【００２２】
上記作製方法において、前記不純物元素は、１３族に属する元素から選ばれた一種または複数の元素、または、１５族に属する元素から選ばれた一種または複数の元素、１３族に属する元素および１５族に属する元素から選ばれた一種または複数の元素であることを特徴としている。
【００２３】
また、上記作製方法において、前記金属元素は、Ni、Pd、Pt、Cu、Ag、Au、In、Sn、Pd、P、As、Sbから選ばれた一種または複数の元素であることを特徴としている。
【００２４】
また、上記第２の工程において、前記不純物元素の添加量を調節することにより、上記第３の工程によって形成される結晶核の生成密度を制御することを可能にすることを特徴としている。
【００２５】
【発明の実施の形態】
［実施形態１］
本発明の実施形態の１つについて図１の断面図を用いて説明する。
【００２６】
図１（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施形態の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００２７】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。
【００２８】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２ａとしては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００２９】
続いて、前記半導体膜に不純物元素の添加を行なう。本実施形態においては、１３族に属する元素、または、１３族に属する元素および１５族に属する元素をドーピング処理によって添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はそれぞれの濃度が１×１０16〜５×１０21／ｃｍ3としなるように添加する。
【００３０】
その後、結晶化を助長するための金属元素を含む層（金属含有層１３）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、加熱処理を行なって、半導体膜１２ｂの結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に加熱処理としてレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等があり、熱アニール法とこれらを組み合わせて加熱処理を行なうこともできる。
【００３１】
この後、半導体膜において過剰に不純物元素が残留する場合は、除去する必要がある。例えば、Ｂを除去するのであれば、温度７００〜９５０度程度の酸素雰囲気中に３０分〜３時間程度曝せば、形成される酸化膜中にＢが取り込まれるので、前記酸化膜を除去することにより、Ｂを除去することが出来る。
【００３２】
このようにして得られた結晶質半導体膜は、粒径の小さな結晶粒を有し、特にサブミクロンデバイスを作製するのに適しており、電気的特性のばらつきを低減することを可能にする。また、結晶化に要する加熱時間の短縮も可能にしている。
【００３３】
［実施形態２］
本発明の実施形態の１つについて図２の断面図を用いて説明する。
【００３４】
図２（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施形態の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００３５】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。
【００３６】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００３７】
続いて、マスク２４を形成して前記半導体膜に選択的に不純物元素の添加を行なう。不純物元素が導入された領域２２を活性領域としてデバイスを作製するのが望ましい。本実施形態においては、１５族に属する元素、または１５族に属する元素および１３族に属する元素をドーピング処理によって添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件は濃度が１×１０16〜５×１０21／ｃｍ3としなるように添加する。
【００３８】
その後、結晶化を助長するための金属元素を含む層（金属含有層２５）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、加熱処理を行なって、半導体膜２２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に加熱処理として、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等があり、熱アニール法とこれらを組み合わせて加熱処理を行なうこともできる。
【００３９】
加熱処理により、結晶核は領域２２から２６で示した方向へ成長し、それに伴い、結晶化を助長するために用いた金属元素および不純物元素は領域２３へが移動する。そこで、領域２３を除去し、領域２２を活性領域としてＴＦＴを作製すれば、その電気的特性は良好なものとなる。
【００４０】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行なうこととする。
【００４１】
【実施例】
［実施例１］
本発明の実施例について図１の断面図を用いて説明する。
【００４２】
図１（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。本実施例において、基板１０として合成石英ガラス基板を用いた。
【００４３】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。本実施例において、下地絶縁膜として膜厚１５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００４４】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２ａとしては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。
【００４５】
続いて、前記半導体膜に不純物元素の添加を行なう。本実施形態においては、１３族に属する元素、または、１３族に属する元素および１５族に属する元素をドーピング処理によって添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はそれぞれの濃度が１×１０16〜５×１０21／ｃｍ3となるように添加する。本実施例ではボロンを用い、ドーズ量を５×１０13／ｃｍ2とし、加速電圧を１０ｋＶとして、ドーピング処理を行なった。このドーピング処理により、半導体膜中におけるＢ濃度は５．０×１０18／ｃｍ3となった。
【００４６】
その後、結晶化を助長するための金属元素を含む層（金属含有層１３）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、加熱処理を行なって、半導体膜１２ｂの結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に加熱処理としてレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等があり、熱アニール法とこれらを組み合わせて加熱処理を行なうこともできる。本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶質珪素膜表面にスピンコートにて塗布し、加熱処理（５５０℃、２時間）を行ない、結晶質珪素膜を形成した。
【００４７】
本実施例において、半導体膜中に過剰に不純物元素が残留しているため、除去する必要がある。そこで、温度９５０度の酸素雰囲気中に３０分曝すと、形成される酸化膜中にＢが取り込まれるので、前記酸化膜を除去することにより、Ｂを除去することが出来た。
【００４８】
このようにして得られた結晶質半導体膜は、粒径の小さな結晶粒を有し、特にサブミクロンデバイスを作製するのに適しており、電気的特性のばらつきを低減することを可能にする。また、結晶化に要する加熱時間の短縮も可能にしている。
【００４９】
［実施例２］
本発明の実施例について図２の断面図を用いて説明する。
【００５０】
図２（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。本実施例において、基板１０としてコーニング社製１７３７ガラス基板を用いた。
【００５１】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。本実施例において、下地絶縁膜として膜厚１５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００５２】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２ａとしては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。
【００５３】
続いて、マスク２４を形成して、前記半導体膜に不純物元素の添加を行なう。本実施形態においては、１３族に属する元素をドーピング処理によって添加する。不純物元素が導入された領域２２を活性領域としてデバイスを作製するのが望ましい。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件は濃度が１×１０16〜５×１０21／ｃｍ3としなるように添加する。本実施例では、プラズマＣＶＤ法またはスパッタ法を用いて、厚さを４０〜１５０ｎｍとして酸化珪素膜を成膜し、パターニングを行なってマスク２４を形成した。もちろん、マスク２４は酸化珪素膜に限定されない。そして、リンを用い、ドーズ量を２×１０14／ｃｍ2とし、加速電圧を１０ｋＶとして、ドーピング処理を行なった。このドーピング処理により、半導体膜中におけるＰ濃度は１．０×１０20／ｃｍ3となった。
【００５４】
その後、結晶化を助長するための金属元素を含む層（金属含有層２５）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、加熱処理を行なって、半導体膜２２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に加熱処理としてレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等があり、熱アニール法とこれらを組み合わせて加熱処理を行なうこともできる。本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶質珪素膜表面にスピンコートにて塗布し、加熱処理（５５０℃、２時間）を行ない、結晶質珪素膜を形成した。
【００５５】
加熱処理により、結晶核は領域２２から２６で示した方向へ成長し、それに伴い、結晶化を助長するために用いた金属元素および不純物元素は領域２３へが移動する。そこで、領域２３を除去し、領域２２を活性領域としてＴＦＴを作製すれば、その電気的特性は良好なものとなる。
【００５６】
［実施例３］
本発明の実施例について図３の断面図を用いて説明する。
【００５７】
実施例２にしたがって、図２（Ｂ）まで形成する。なお、図２（Ｂ）と図３（Ａ）は同じ状態を示す。
【００５８】
そして、結晶化を助長するための金属元素を含む層（金属含有層３５）を選択的に形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。本実施例において、Ｐが添加された領域にのうち、１つおきの領域に選択的にニッケルを添加した。（図３（Ｂ））そして、加熱処理を行なって、半導体膜２２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に加熱処理としてレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等があり、熱アニール法とこれらを組み合わせて加熱処理を行なうこともできる。本実施例では、非晶質珪素膜に加熱処理（５５０℃、２時間）を行ない、結晶質珪素膜を形成した。
【００５９】
加熱処理により、結晶核は前記金属元素が添加された領域から３６で示した方向へ成長し、それに伴い、結晶化を助長するために用いた金属元素および不純物元素は、前記金属元素が添加されなかった領域（領域Ｂ）へが移動する。そこで、領域Ｂを除去し、それ以外の領域（領域Ａ）を活性領域としてＴＦＴを作製すれば、その電気的特性は良好なものとなる。
【００６０】
［実施例４］
本実施例では、実施例１乃至３とは異なる加熱方法によって半導体膜の結晶化を行なう方法について図１を用いて説明する。
【００６１】
実施例１にしたがって、図１（Ｂ）まで形成する。そして、結晶化を助長するための金属元素を含む層（金属含有層３５）を選択的に形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。本実施例において、Ｐが添加された領域にのうち、１つおきの領域に選択的にニッケルを添加した。（図１（Ｃ））
【００６２】
そして、加熱処理を行なって、半導体膜２２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下での窒素雰囲気中で、圧力が１３．３Ｐａ程度の減圧雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、減圧雰囲気中での熱アニール法の他にＰＰＴＡ（Plural Pulse Thermal Anneal）装置での加熱処理も有効である。ＰＰＴＡ装置では、光源をパルス状に発光させて照射することにより、瞬間的に半導体膜だけを加熱してその熱がガラス基板に伝わる前に加熱を止めることができる急速加熱、急冷が可能な加熱方法であるため、ガラス基板が熱によって変形したりダメージを受けることはない。さらに、パルス状に制御した光源の点灯による熱の伝達を温度センサーにより制御しており、この制御にあわせてガラス基板にガラス転移温度以上の熱が伝わらないような冷却手段を用いている。また、この加熱処理を繰り返すことにより、半導体膜の結晶化を促進する触媒元素が半導体中を拡散する温度を保持している間も、ガラス基板を歪ませることなく、比較的短時間で効率よく半導体膜の結晶化するための半導体膜の加熱処理を行なうことができる。
【００６３】
本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶質珪素膜表面にスピンコートにて塗布し、１３．３Ｐａの減圧雰囲気中で加熱処理（５５０℃、２時間）を行ない、結晶質珪素膜を形成した。
【００６４】
このようにして得られた結晶質半導体膜は、粒径の小さな結晶粒を有し、特にサブミクロンデバイスを作製するのに適しており、電気的特性のばらつきを低減することを可能にする。また、結晶化に要する加熱時間の短縮も可能にしている。
【００６５】
［実施例５］
本実施例ではアクティブマトリクス基板の作製方法について図１０〜図２１を用いて説明する。
【００６６】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板３００を用いる。なお、基板３００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００６７】
次いで、基板３００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜３０１を形成する。本実施例では下地膜３０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜３０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜３０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００６８】
次いで、下地膜上に半導体膜３０２を形成する。半導体膜３０２は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。
【００６９】
そして、第１のドーピング処理を行なう。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。不純物元素は１３族に属する元素、または１５族に属する元素から選ばれた一種または複数の元素を用いる。イオンドープ法の条件は濃度が１×１０16〜５×１０21／ｃｍ3となるように添加する。本実施例では、Ｂを用いて、１×１０17／ｃｍ3となるように添加した。１×１０16〜１×１０18／ｃｍ3の微量な濃度であれば、しきい値を制御するのに有効であり、不純物元素を除去する工程を増やさなくて済む。
【００７０】
続いて、半導体膜の結晶化を行なう。半導体膜の結晶化にはニッケルなどの金属元素を用いる熱アニール法を適用する。半導体膜の結晶化には、他にもレーザ結晶化法、ＲＴＡ法等があり、これらの結晶化法のいずれかとニッケルなどの金属元素を用いる熱アニール法と組み合わせて行なっても良い。本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶質珪素膜表面にスピンコートにて塗布して金属含有層３０３を形成した。そして、加熱処理（５５０℃、２時間）を行ない、結晶質珪素膜を形成した。
【００７１】
また、半導体膜の結晶化にレーザ結晶化法も合わせて適用する場合には、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザエネルギー密度を１００〜８００mJ/cm2(代表的には２００〜７００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜８００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。
【００７２】
このようにして得られた結晶質半導体膜を所望の形状にパターニングして、半導体層４０２〜４０６を形成する。本実施例では、結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層４０２〜４０６を形成した。
【００７３】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００７４】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７５】
次いで、図１０（Ｃ）に示すように、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００７６】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００７７】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行なう。第１のエッチング処理では第１及び第２のエッチング条件で行なう。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００７８】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７９】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００８０】
そして、レジストからなるマスクを除去せずに第２のドーピング処理を行ない、半導体層にｎ型を付与する不純物元素を添加する。（図１１（Ａ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとして行なう。本実施例ではドーズ量を１．５×１０15／ｃｍ2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層４１７〜４２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の高濃度不純物領域３０６〜３１０が形成される。第１の高濃度不純物領域３０６〜３１０には１×１０20〜１×１０21／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００８１】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行なう。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層４２８ｂ〜４３３ｂを形成する。一方、第１の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の形状の導電層４２８〜４３３を形成する。
【００８２】
次いで、レジストからなるマスクを除去せずに、図１１（Ｂ）に示すように、第３のドーピング処理を行なう。この場合、第２のドーピング処理よりもドーズ量を下げて、７０〜１２０ｋｅＶの高い加速電圧で、ｎ型を付与する不純物元素を導入する。本実施例ではドーズ量を１．５×１０14／ｃｍ2とし、加速電圧を９０ｋｅＶとして行なった。第２のドーピング処理は第２の形状の導電層４２８〜４３３をマスクとして用い、第２の導電層４２８ｂ〜４３３ｂの下方における半導体層にも不純物元素が導入され、新たに第２の高濃度不純物領域４２３ａ〜４２７ａおよび低濃度不純物領域４２３ｂ〜４２７ｂが形成される。
【００８３】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４３４ａおよび４３４ｂを形成して、図１１（Ｃ）に示すように、第３のエッチング処理を行なう。エッチング用ガスにＳＦ6およびＣｌ2とを用い、ガス流量比を５０／１０（ｓｃｃｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、約３０秒のエッチング処理を行なう。基板側（資料ステージ）には１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的には不の自己バイアス電圧を印加する。こうして、前記大３のエッチング処理により、ｐチャネル型ＴＦＴおよび画素部のＴＦＴ（画素ＴＦＴ）のＴａＮ膜をエッチングして、第３の形状の導電層４３５〜４３８を形成する。
【００８４】
次いで、レジストからなるマスクを除去した後、第２の形状の導電層４２８、４３０および第２の形状の導電層４３５〜４３８をマスクとして用い、ゲート絶縁膜４１６を選択的に除去して絶縁層４３９〜４４４を形成する。（図１２（Ａ））
【００８５】
次いで、新たにレジストからなるマスク４４５ａ〜４４５ｃを形成して第４のドーピング処理を行なう。この第４のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４４６、４４７を形成する。第２の導電層４３５ａ、４３８ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域４４６、４４７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図１２（Ｂ））この第４のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４４５ａ〜４４５ｃで覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域４４６、４４７にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添加しやすい利点を有している。
【００８６】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
【００８７】
次いで、レジストからなるマスク４４５ａ〜４４５ｃを除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。もちろん、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００８８】
次いで、図１２（Ｃ）に示すように、加熱処理を行なって、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００８９】
なお、結晶化の際にニッケルなどを触媒として熱結晶化法も適用した場合は、上記活性化処理と同時に、金属元素が高濃度のリンを含む不純物領域４２３ａ、４２５ａ、４２６ａ、４４６ａ、４４７ａを結晶化する。そのため、前記不純物領域に前記金属元素がゲッタリングされ、主にチャネル形成領域となる半導体層中の金属元素濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００９０】
また、第１の層間絶縁膜を形成する前に加熱処理を行なっても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行なうことが好ましい。
【００９１】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行ない、半導体層を水素化する工程を行なう。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行なった。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行なっても良い。
【００９２】
また、活性化処理としてレーザアニール法を用いる場合には、上記水素化を行った後、ＹＡＧレーザ等のレーザビームを照射することが望ましい。
【００９３】
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面に凸凹が形成されるものを用いた。
【００９４】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第２の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、ＴＦＴの形成と同じフォトマスクで行なうことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びＴＦＴ部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【００９５】
また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【００９６】
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６３〜４６７を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００９７】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。（図１３）この接続電極４６８によりソース配線（４４３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【００９８】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【００９９】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４２３ｃ、ゲート電極の一部を構成する第１の導電層４２８ａと重なる低濃度不純物領域４２３ｂ（ＧＯＬＤ領域）、とソース領域またはドレイン領域として機能する高濃度不純物領域４２３ａを有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４４６ｄ、ゲート電極の外側に形成される不純物領域４４６ｂ、４４６ｃ、ソース領域またはドレイン領域として機能する高濃度不純物領域４４６ａを有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４２５ｃ、ゲート電極の一部を構成する第１の導電層４３０ａと重なる低濃度不純物領域４２５ｂ（ＧＯＬＤ領域）、とソース領域またはドレイン領域として機能する高濃度不純物領域４２５ａを有している。
【０１００】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４２６ｃ、ゲート電極の外側に形成される低濃度不純物領域４２６ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４２６ａを有している。また、保持容量５０５の一方の電極として機能する半導体層４４７ａ、４４７ｂには、それぞれｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４４４を誘電体として、電極（４３８ａと４３８ｂの積層）と、半導体層４４７ａ〜４４７ｃとで形成している。
【０１０１】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【０１０２】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１４に示す。なお、図１０〜図１３に対応する部分には同じ符号を用いている。図１３中の鎖線Ａ−Ａ’は図１４中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１３中の鎖線Ｂ−Ｂ’は図１４中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【０１０３】
なお、本実施例は実施例１乃至４と自由に組み合わせることが可能である。
【０１０４】
［実施例６］
本実施例では、実施例５で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１５を用いる。
【０１０５】
まず、実施例５に従い、図１４の状態のアクティブマトリクス基板を得た後、図１４のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜５６７を形成しラビング処理を行なう。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１０６】
次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７２とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【０１０７】
本実施例では、実施例５に示す基板を用いている。従って、実施例５の画素部の上面図を示す図１４では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【０１０８】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【０１０９】
次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。
【０１１０】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図１５に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１１１】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１１２】
なお、本実施例は実施例１乃至５と自由に組み合わせることが可能である。
【０１１３】
［実施例７］
本実施例では、本発明を用いて発光装置を作製した例について説明する。発光装置とは、電場を加えることで発生するルミネッセンスが得られる有機化合物を含む層（発光素子）を光源とする装置である。有機化合物における発光素子には、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）がある。なお、図１６は本実施例の発光装置の断面図である。
【０１１４】
図１６において、基板７００上に設けられたスイッチングＴＦＴ６０３は図１６のｎチャネル型ＴＦＴ５０３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ５０３の説明を参照すれば良い。
【０１１５】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１１６】
基板７００上に設けられた駆動回路は図１６のＣＭＯＳ回路を用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１１７】
また、配線７０１、７０３はＣＭＯＳ回路のソース配線、７０２はドレイン配線として機能する。また、配線７０４はソース配線７０８とスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線７０５はドレイン配線７０９とスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。
【０１１８】
なお、電流制御ＴＦＴ６０４は図１６のｐチャネル型ＴＦＴ５０２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１１９】
また、配線７０６は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１０上に重ねることで画素電極７１０と電気的に接続する電極である。
【０１２０】
なお、７１０は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極７１０は、上記配線を形成する前に平坦な層間絶縁膜７１１上に形成する。本実施例においては、樹脂からなる平坦化膜７１１を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１２１】
配線７０１〜７０７を形成後、図１６に示すようにバンク７１２を形成する。バンク７１２は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
【０１２２】
なお、バンク７１２は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１２の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【０１２３】
画素電極７１０の上には発光層７１３が形成される。なお、図１６では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１２４】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、高分子系有機発光材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０１２５】
次に、発光層７１３の上には導電膜からなる陰極７１４が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１２６】
この陰極７１４まで形成された時点で発光素子７１５が完成する。なお、ここでいう発光素子７１５は、画素電極（陽極）７１０、発光層７１３及び陰極７１４で形成されたダイオードを指す。
【０１２７】
発光素子７１５を完全に覆うようにしてパッシベーション膜７１６を設けることは有効である。パッシベーション膜７１６としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１２８】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層７１３の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層７１３の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層７１３が酸化するといった問題を防止できる。
【０１２９】
さらに、パッシベーション膜７１６上に封止材７１７を設け、カバー材７１８を貼り合わせる。封止材７１７としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材７１８はガラス基板や石英基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
【０１３０】
こうして図１６に示すような構造の発光装置が完成する。なお、バンク７１２を形成した後、パッシベーション膜７１６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材７１８を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【０１３１】
こうして、プラスチック基板を母体とする絶縁体５０１上にｎチャネル型ＴＦＴ６０１、６０２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成される。ここまでの製造工程で必要としたマスク数は、一般的なアクティブマトリクス型発光装置よりも少ない。
【０１３２】
即ち、ＴＦＴの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
【０１３３】
さらに、図１６を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０１３４】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０１３５】
さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図１７を用いて説明する。なお、必要に応じて図１６で用いた符号を引用する。
【０１３６】
図１７（Ａ）は、発光素子の封止までを行った状態を示す上面図、図１７（Ｂ）は図１７（Ａ）をＣ−Ｃ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
【０１３７】
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１３８】
次に、断面構造について図１７（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１０を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせたＣＭＯＳ回路（図１４参照）を用いて形成される。
【０１３９】
画素電極７１０は発光素子の陽極として機能する。また、画素電極７１０の両端にはバンク７１２が形成され、画素電極７１０上には発光層７１３および発光素子の陰極７１４が形成される。
【０１４０】
陰極７１４は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１４およびパッシベーション膜５６７で覆われている。
【０１４１】
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シール材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０１４２】
発光素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１４３】
また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
【０１４４】
以上のような構造で発光素子を封止材９０７に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１４５】
なお、本実施例は実施例１乃至５と自由に組み合わせることが可能である。
【０１４６】
［実施例８］
本発明を適用して、様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型ＥＣ表示装置）を作製することができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１４７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８、図１９及び図２０に示す。
【０１４８】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１４９】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１５０】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１５１】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１５２】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレイヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレイヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明は表示部２４０２に適用することができる。
【０１５３】
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１５４】
図１９（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１５５】
図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１５６】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５７】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５８】
ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。
【０１５９】
図２０（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を表示部２９０４に適用することができる。
【０１６０】
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１６１】
図２０（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６２】
以上の様に、本発明の適用範囲は極めて広く、さまざまな分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０１６３】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）従来のＴＦＴの作製プロセスに適合した、簡単な方法である。
（ｂ）結晶核の生成密度を制御することができる。
（ｃ）結晶化の時間を短縮することができるため、工程時間の短縮を図ることができる。
（ｄ）不純物元素の添加量を減らすことができる。
（ｅ）以上の利点を満たした上で、良好な結晶性を有する結晶質半導体膜を形成することができ、その結晶質半導体膜を用いれば、電気的特性の優れたＴＦＴを作製できる方法である。
【図面の簡単な説明】
【図１】 本発明が開示する結晶核の生成密度を制御する構成の一例を示す図。
【図２】 本発明が開示する結晶核の生成密度を制御する構成の一例を示す図。
【図３】 本発明が開示する結晶核の生成密度を制御する構成の一例を示す図。
【図４】 金属元素を用いた熱アニール法によって形成された結晶質珪素膜を示す図。
【図５】 図４の模式図。
【図６】 Ｂ（ボロン）のドーズ量を振って添加し、さらに金属元素を添加して熱アニール法によって形成された結晶質珪素膜を示す図。
【図７】 図６の模式図。
【図８】 Ｐ（リン）を添加し、さらに金属元素を添加して熱アニール法によって形成された結晶質珪素膜を示す図。
【図９】 図７の模式図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１４】 画素ＴＦＴの構成を示す上面図。
【図１５】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１６】 発光装置の駆動回路及び画素部の断面構造図。
【図１７】 （Ａ）発光装置の上面図。
（Ｂ）発光装置の駆動回路及び画素部の断面構造図。
【図１８】 半導体装置の一例を示す図。
【図１９】 半導体装置の一例を示す図。
【図２０】 半導体装置の一例を示す図。
【図２１】 Ｂ（ボロン）のドーズ量を振って添加し、さらに金属元素を添加して熱アニール法によって形成された結晶質珪素膜の結晶化率を示す図。
Claims (7)
- 非晶質半導体膜を形成する工程と、
前記非晶質半導体膜の少なくともチャネル形成領域、ソース領域、ドレイン領域及びＬＤＤ領域となる部分に硼素およびリンを添加する工程と、
前記硼素およびリンが添加された前記非晶質半導体膜に、前記非晶質半導体膜の結晶化を助長する元素を添加する工程と、
前記硼素およびリン、および前記結晶化を助長する元素が添加された前記非晶質半導体膜を加熱して結晶化して結晶質半導体膜を形成する工程と、
を有することを特徴とする半導体装置の作製方法。 - 請求項１において、
前記硼素及び前記リンは前記非晶質半導体膜の全面に添加されることを特徴とする半導体装置の作製方法。 - 請求項１又は２において、
前記非晶質半導体膜は珪素を含む膜であることを特徴とする半導体装置の作製方法。 - 請求項１乃至２のいずれか一項において、
前記硼素の濃度は１×１０１６〜５×１０２１／ｃｍ３であり、
前記リンの濃度は１×１０１６〜５×１０２１／ｃｍ３であることを特徴とする半導体装置の作製方法。 - 請求項１乃至２のいずれか一項において、
前記硼素の濃度は１×１０１６〜１×１０１８／ｃｍ３であり、
前記リンの濃度は１×１０１６〜１×１０１８／ｃｍ３であることを特徴とする半導体装置の作製方法。 - 請求項１乃至５のいずれか一項において、
前記結晶質半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の作製方法。 - 請求項１乃至６のいずれか一項において、
前記結晶質半導体膜を形成する工程の後に、前記結晶質半導体膜を酸素雰囲気中で加熱して、前記結晶質半導体膜上に酸化膜を形成し、前記酸化膜中に前記硼素又はリンを取り込む工程と、
前記酸化膜を除去する工程と、
を有することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382599A JP4968982B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382599A JP4968982B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002184694A JP2002184694A (ja) | 2002-06-28 |
| JP2002184694A5 JP2002184694A5 (ja) | 2008-01-10 |
| JP4968982B2 true JP4968982B2 (ja) | 2012-07-04 |
Family
ID=18850396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000382599A Expired - Lifetime JP4968982B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4968982B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5177784B2 (ja) * | 2005-08-25 | 2013-04-10 | 孝晏 望月 | 半導体結晶膜の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3137797B2 (ja) * | 1993-03-12 | 2001-02-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよびその作製方法 |
| JP3405955B2 (ja) * | 1993-03-22 | 2003-05-12 | 株式会社半導体エネルギー研究所 | 半導体回路 |
| JP3486240B2 (ja) * | 1994-10-20 | 2004-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3522441B2 (ja) * | 1996-03-12 | 2004-04-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4044176B2 (ja) * | 1996-07-11 | 2008-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3592535B2 (ja) * | 1998-07-16 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3460962B2 (ja) * | 1999-01-21 | 2003-10-27 | シャープ株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-12-15 JP JP2000382599A patent/JP4968982B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002184694A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5227900B2 (ja) | 半導体装置の作製方法 | |
| JP4831885B2 (ja) | 半導体装置の作製方法 | |
| KR100803231B1 (ko) | 반도체장치 및 그의 제작방법 | |
| JP5078205B2 (ja) | レーザ照射装置 | |
| US7459354B2 (en) | Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor | |
| JP4869509B2 (ja) | 半導体装置の作製方法 | |
| KR100856840B1 (ko) | 반도체장치 제작방법 | |
| KR20020053760A (ko) | 레이저 어닐 방법 및 반도체장치 제작방법 | |
| JP2003152086A (ja) | 半導体装置 | |
| KR100871449B1 (ko) | 반도체장치 제작방법 | |
| JP4845309B2 (ja) | レーザアニール方法及び半導体装置の作製方法 | |
| JP5046439B2 (ja) | 半導体装置の作製方法 | |
| JP4827305B2 (ja) | 半導体装置の作製方法 | |
| JP5292453B2 (ja) | 半導体装置の作製方法 | |
| JP4748873B2 (ja) | 半導体装置の作製方法 | |
| JP5520911B2 (ja) | 半導体装置の作製方法 | |
| JP4968996B2 (ja) | 半導体装置の作製方法 | |
| JP4968982B2 (ja) | 半導体装置の作製方法 | |
| JP5222450B2 (ja) | レーザー照射装置及び半導体装置の作製方法 | |
| JP4255639B2 (ja) | 半導体装置の作製方法 | |
| JP4641598B2 (ja) | 半導体装置の作製方法 | |
| JP2002057344A (ja) | 半導体装置の作製方法 | |
| JP4677546B2 (ja) | 半導体装置の作製方法 | |
| JP4573953B2 (ja) | 半導体装置の作製方法 | |
| JP2002329668A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071116 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4968982 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |