KR20020059803A - 디지털/아날로그 변환기 - Google Patents
디지털/아날로그 변환기 Download PDFInfo
- Publication number
- KR20020059803A KR20020059803A KR1020027006783A KR20027006783A KR20020059803A KR 20020059803 A KR20020059803 A KR 20020059803A KR 1020027006783 A KR1020027006783 A KR 1020027006783A KR 20027006783 A KR20027006783 A KR 20027006783A KR 20020059803 A KR20020059803 A KR 20020059803A
- Authority
- KR
- South Korea
- Prior art keywords
- current
- voltage
- resistor
- bits
- resistors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
디코더(21)는 상위 비트에 따라 FET(F0∼F255) 중 하나를 선택하여, 저항(r0∼r255)의 직렬 회로에 의해 분할된 전압 중 하나를 연산 증폭기(40)에 인가한다. 한편, 전류 가산회로(22)의 스위치(30∼33)는 하위 비트에 의해 전환되고, FET(35∼38)가 이들의 스위치에 의해 온/오프 제어된다. 그리고 온이 된 FET을 흐르는 전류가 합성되어 저항(ra)에 흐르고, 그 저항(ra)의 양단에 전압이 발생한다. 연산 증폭기(40)는 양 전압을 합성하여 출력한다. 여기서, FET(24)과 FET(35∼38)이 전류 미러회로를 구성하고, 이것에 의해, 제조 프로세스의 편차 등으로 저항(r0∼r255)의 직렬회로의 전류(i)가 변화하더라도, 상위 비트와 하위 비트의 1 LSB의 전압 폭이 변화하는 것을 방지할 수 있다.
Description
저항 스트링형의 D/A 변환기는 동일 저항치의 저항을 직렬로 접속하여, 각 저항의 접속점의 전압을 피변환 데이터에 대응하는 아날로그 전압으로서 출력하기 때문에, 피변환 데이터의 비트수가 커지면 저항의 수도 지극히 많아진다. 이 때문에, 특히 반도체 집적회로가 좁은 칩 내에 저항 스트링형의 D/A 변환기를 작성하는 경우에는 저항에 의한 점유면적이 커져 지극히 바람직하지 못하고, 비트수에 의해서는 작성 불가능하게 된다.
그래서, 저항의 수를 적게 하기 위해, 피변환 데이터의 하위 비트에 대응하는 전압을 전류 가산방식에 의해 형성하는 것이 행해지고 있다.
도 3은 종래의 이 종류의 D/A 변환기의 구성예를 게시하는 회로도이다. 이 도면에 있어서, 부호 DI는 8비트의 피변환 데이터가 인가되는 입력단자이고, 이 입력단자(DI)에 인가된 피변환 데이터의 상위 6비트(제2 비트∼제7 비트)는 디코더(1)에 인가되고, 하위 2비트(제1 비트, 제0 비트)는 전류 가산회로(2)에 인가된다. 부호 r0∼r63은 직렬 접속된 동일 저항치(R2)의 저항이다. 부호 3은 연산 증폭기이고, 그 비반전 입력단에는 일정전압(Vref)이 공급되고, 반전 입력단은 저항(r0∼r63)의 중점(C)에 접속되며, 출력단이 저항(r63)의 일단에 접속되어 있다. 또한, 저항(r0)의 일단은 저항(rx)을 통해 접지되어 있다. 부호 F0∼F63은 아날로그 스위치로서 사용되는 FET이고, 디코더(1)의 출력에 의해 온/오프 제어된다.
또한, 전류 가산회로(2)에 있어서, 부호 5는 기준전압(V1)이 인가되는 단자, 6은 저항, 7∼11은 FET이다. 여기서, 저항(6), FET(7)의 직렬 접속회로와 FET(8, 9)의 직렬 접속회로, 저항(6), FET(7)의 직렬 접속회로와 FET(10, 11)의 직렬 접속회로는 각각 전류 미러회로를 구성하고 있다. 따라서, FET(8, 9)의 회로 및 FET(10, 11)의 회로에 흐르는 전류(i1, i0)는 각각 저항(6), FET(7)으로 구성된 회로의 전류(ir)에 비례하는 전류가 된다. 또한, FET(8, 10)은 각각 피변환 데이터의 제1 비트, 제0 비트(LSB)에 의해 온/오프 제어되는 FET이다.
부호 14는 연산 증폭기이고, FET(0)∼FET(63)의 공통 접속점이 비반전 입력단에 접속되고, FET(8, 10)의 공통 접속점이 반전 입력단에 접속되며, 출력단이 아날로그 출력단자(DO)에 접속된다. 또한, 연산 증폭기(14)의 출력단과 반전 입력단 사이에 귀환저항(ra)(저항치 R1)이 삽입되어 있다.
이러한 구성에서 저항(r0∼r63)의 중점(C)의 전압은 일정전압(Vref)과 같다. 따라서, 저항(r0∼r63)에는 일정전압(Vref)에 의해 결정되는 일정전류(i)가 흐른다. 이 결과, 저항(r0∼r63)의 각각의 전압강하는,
I ×R2
가 된다.
한편, FET(10)이 온 상태일 때 FET(11)을 흐르는 전류(i)0은,
i0 ×R1 = I ×R2/4
가 되는 관계가 성립하도록 FET(11)의 게이트 폭이 미리 조정된다.
마찬가지로, FET(8)이 온 상태일 때 FET(9)를 흐르는 전류(i)1은,
i1 ×R1 = 2 ×i ×R2/4
가 되는 관계가 성립하도록 FET(9)의 게이트 폭이 미리 조정된다.
이상의 결과, 피변환 데이터의 하위 2비트에 대응하는 전류가 저항(ra)에 흐르고, 이것에 의해, 그 하위 2비트에 대응하는 전압이 저항(ra)의 양단에 발생한다. 한편, 피변환 데이터의 상위 6비트는 디코더(1)에 의해 복호되고, 그 복호된 출력에 의해 FET(F0∼F63) 중 하나가 온이 되어, 이것에 의해, 온이 된 FET이 접속되어 있는 저항(r0∼r63) 중 대응하는 것의 접속점의 전압이 연산 증폭기(14)의 비반전 입력단에 공급된다. 연산 증폭기(14)는 그 비반전 입력단에 공급되는 전압과 저항(ra)의 전압강하를 가산하여, 가산 결과를 변환 데이터에 대응하는 아날로그 전압으로서 출력단자(DO)를 통해 출력한다.
그런데, 상술한 종래의 D/A 변환기는 저항(r0∼r63)에 흐르는 전류(i)와 저항(6) 및 FET(7)으로 구성된 회로에 흐르는 전류(ir)가 각각 별도의 회로에 의해 결정되기 때문에, 저항, 트랜지스터 등의 특성의 제조 프로세스에 있어서의 편차에 의해, 1 LSB의 전압 폭이 상위 6비트와 하위 2비트가 달라지게 된다. 예컨대, FET(7)의 임계값(Vt)의 편차에 의해 전류(ir)가 변화하면, 하위 2비트의 1 LSB의전압 폭이 변하게 된다. 이 결과, 종래의 D/A 변환기는 특히 비트수가 많아졌을 때 변환 정밀도가 떨어지게 되는 문제가 있었다.
본 발명은 상술한 불편을 해소하기 위해 안출된 것으로, 저항, 트랜지스터 등의 특성의 편차에 의해 상위 비트와 하위 비트간에 1 LSB의 전압 폭이 변화하는 일이 없고, 따라서 종래의 D/A 변환기보다 변환 정밀도가 높은 D/A 변환기를 제공하는 것을 목적으로 하고있다.
본 발명은 저항 스트링형 디지털/아날로그(이하, D/A라 함) 변환기에 관한 것이다.
도 1은 본 발명의 일 실시형태에 따른 디지털/아날로그 변환기의 구성을 나타내는 블록도,
도 2는 상기 실시형태의 동작을 설명하기 위한 출력 특성도,
도 3은 종래의 D/A 변환기의 구성예를 게시하는 블록도이다.
상기 목적을 달성하기 위해 청구항 1에 기재된 발명은, 디지털/아날로그 변환기에 있어서, 직렬 접속된 복수의 저항, 피변환 데이터의 상위 M(M: 1보다 큰 정수) 비트에 따라 상기 저항의 접속점의 전압을 선택하는 선택수단, 상기 저항에 흐르는 전류에 비례하는 크기의 전류이고, 상기 피변환 데이터의 하위 N(N: 1보다 큰 정수) 비트에 따른 값의 전류를 발생하는 전류 출력수단, 상기 전류 출력수단의 출력전류를 전압으로 변환하는 변환저항, 및 상기 선택수단에 의해 선택된 전압과 상기 변환저항의 양단전압을 연산하는 연산회로를 구비하는 것을 특징으로 하고 있다.
또한, 청구항 2에 기재된 발명은, 제1항에 기재된 디지털/아날로그 변환기에 있어서, 상기 전류 출력수단은 상기 직렬 접속된 저항의 전류에 비례하며, 또한, 상기 피변환 데이터의 하위 N 비트의 각각의 가중치에 비례하는 값의 전류를 출력하는 N개의 전류 미러회로로서, 상기 피변환 데이터의 하위 N 비트에 의해 온/오프 제어되는 N 개의 전류 미러회로에 의해 구성되는 것을 특징으로 한다.
또한, 청구항 3에 기재된 발명은, 제1항에 기재된 디지털/아날로그 변환기에 있어서, 상기 전류 출력수단이, 상기 직렬 접속된 저항에 직렬로 접속되어, 상기 저항에 흐르는 전류를 제어하는 제어 트랜지스터, 및 상기 제어 트랜지스터의 제어단자의 전압과 같은 전압에 의해 제어되며, 상기 제어 트랜지스터와 전류 미러회로를 구성하여, 상기 피변환 데이터의 하위 N 비트의 가중치에 비례하는 값의 전류를 출력하는 제1∼제N 트랜지스터로 구성되며, 상기 제1∼제N 트랜지스터가 각각 상기 피변환 데이터의 하위 N 비트에 의해 온/오프 제어되는 것을 특징으로 한다.
또한, 청구항 4에 기재된 발명은 제1항∼제3항 중 어느 한 항에 기재된 디지털/아날로그 변환기에 있어서, 상기 선택수단이 상기 피변환 데이터의 상위 M 비트를 복호하는 디코더와, 상기 디코더의 출력에 따라 상기 복수의 저항의 접속점의 전압치를 선택하는 복수의 스위치 수단으로 이루어지는 것을 특징으로 한다.
또한, 청구항 5에 기재된 발명은 제1항에 기재된 디지털/아날로그 변환기에 있어서, 상기 연산회로가 상기 선택수단의 출력이 제1 입력단에 인가되고, 상기 전류 출력수단의 출력이 제2 입력단에 인가되며, 상기 변환저항이 피드백 루프에 삽입된 연산 증폭기인 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 일 실시형태에 따른 디지털/아날로그 변환기에 관해 설명한다. 도 1은 본 발명의 상기 실시형태에 따른 디지털/아날로그 변환기의 구성을 나타내는 블록도이다. 이 도면에 있어서, 부호 DI는 12비트의 피변환 데이터가 인가되는 입력단자이고, 이 입력단자(DI)에 인가된 피변환 데이터의 상위 8비트(제4 비트∼제11 비트)는 디코더(21)에 인가되고, 하위 4비트(제0 비트∼제3 비트)는 전류 가산회로(22)에 인가된다. 부호 r0∼r255는 직렬 접속된 동일 저항치(R2)의 저항이다. 부호 23은 연산 증폭기이고, 그 비반전 입력단에는 일정전압(Vref)이 공급되고, 반전 입력단은 직렬 접속된 저항(r0∼r255)의 중점(C)에 접속되며, 출력단이 FET(24)의 게이트에 접속되어 있다. FET(24)은 저항(r0∼r255)에 흐르는 전류를 제어하는 것으로, 그 소스가 정전원(VDD)에 접속되고, 그 드레인이 저항(r0)의 일단에 접속되어 있다. 또한, 저항(r255)의 일단은 저항(rx)을 통해 접지되어 있다.
부호 F0∼F255는 아날로그 스위치로서 사용되고 있는 FET이고, 디코더(21)의 출력에 의해 온/오프 제어된다.
또한, 전류 가산회로(22)에 있어서, 부호 30∼33은 반도체 스위치, 35∼38은 FET이다. 스위치(30∼33)의 각 제1 접점이 정전원(VDD)에 접속되고, 각 제2 접점이 연산 증폭기(23)의 출력단에 접속되며, 각 공통단자가 FET(35∼38)의 게이트에 접속되어 있다. 또한, FET(35∼38)의 각 소스는 정전원(VDD)에 접속되고, 드레인은 공통 접속되어 연산 증폭기(40)의 반전 입력단에 접속되어 있다.
스위치(30∼33)는 각각 피변환 데이터의 제3 비트∼제0 비트에 의해 전환 제어되는 것으로, 제3 비트∼제0 비트가 "0"일 때 그 공통단자가 제1 접점에 접속되고, "1"일 때 그 공통단자가 제2 접점에 접속된다. FET(35∼38)은 각각 그 게이트가 스위치(30∼33)를 통해 정전원(VDD)에 접속되면 오프 상태가 되는 한편, 그 게이트가 스위치(30∼33)를 통해 연산 증폭기(23)의 출력단(즉, FET(24)의 게이트)에 접속되면 FET(24)과 전류 미러회로를 구성한다. 즉, FET(35∼38)은 각각 그 게이트가 FET(24)의 게이트에 접속되었을 때 저항(r0∼r255)에 흐르는 전류(i)에 비례하는 전류가 흐른다.
연산 증폭기(40)는 그 비반전 입력단에 FET(0)∼FET(255)의 공통 접속점이 접속되고, 출력단이 아날로그 출력단자(DO)에 접속되며, 또한, 출력단과 반전 입력단 사이에 귀환저항(ra)(저항은 R1)이 삽입되어 있다.
이러한 구성에 있어서, 저항(r0∼r255)의 중점(C)의 전압은 일정전압(Vref)과 같아지고, 따라서, 저항(r0∼r255)에는 일정전압(Vref)에 의해 결정되는 일정전류(i)가 흐른다. 이 결과, 저항(r0∼r255) 각각의 전압강하는,
i ×R2
가 된다.
한편, FET(35)의 게이트가 FET(24)의 게이트에 접속되었을 때 FET(35)에 흐르는 전류(i3)가,
i3 ×R1 = 8 ×(i ×R2/16)
가 되는 관계가 성립하도록 FET(35)의 게이트 폭이 미리 조정된다.
마찬가지로, FET(36, 37, 38)의 각 게이트가 FET(24)의 게이트에 접속되었을 때 FET(36, 37, 38)에 흐르는 전류(i2, i1, i0)가 각각,
i2 ×R1 = 4 ×(i ×R2/16)
i1 x R1 = 2 ×(i ×R2/16)
i0 ×R1 = 1 x (i ×R2/16)
가 되는 관계가 성립하도록 FET(36, 37, 38)의 게이트 폭이 미리 조정된다.
이상의 결과, 피변환 데이터의 하위 4비트에 대응하는 전류가 저항(ra)에 흐르고, 이것에 의해, 그 하위 4비트에 대응하는 전압이 저항(ra)의 양단에 발생한다. 예컨대, 하위 4비트가 "1010"(10)인 경우, 스위치(30) 및 스위치(32)의 각 공통단자가 각 제2 접점에 접속되고, 이것에 의해, FET(35, 37)에 각각,
i3 = 8 ×(i ×R2/16)/R1
i1 = 2 ×(i ×R2/l6)/R1
이 되는 전류가 흐른다. 이 결과, 저항(ra)에,
(i3 + i1)R1 = 10 ×(i ×R2/16) ···(1)
가 되는 전압이 발생한다. 즉, 직렬 접속된 저항(r0∼r255) 중 하나의 저항의 양단전압의 (10/16)배의 전압이 저항(ra)의 양단에 발생한다. 이와 같이, 도 1의 구성에 의하면, 피변환 데이터의 하위 4비트의 데이터에 대응하는 전압을 저항(ra)의 양단에 발생시킨다.
한편, 피변환 데이터의 상위 8비트는 디코더(21)에 의해 복호되고, 그 복호 결과에 따라 FET(F0∼F255) 중 하나가 온이 되어, 그 FET이 접속되어 있는 저항 접속점의 전압이 연산 증폭기(40)의 비반전 입력단에 공급된다.
예컨대, 피변환 데이터의 상위 8비트가 "00000100"(4)인 경우에는 FET(F4)이 온이 되어 저항(r3, r4)의 접속점의 전압이 연산 증폭기(40)에 출력된다. 이제, FET(24)의 드레인과 저항(r0)과의 접속점의 전압을 Va, 저항(r255)과 저항(rx)과의 접속점의 전압을 Vb로 하면, 저항(r3, r4)의 접속점의 전압(V4)은,
V4 = Va - 4 ×R2 ×(Va - Vb)/256 ×R2
= Va - 4 ×i ×R2
가 된다.
또한, 피변환 데이터의 하위 4비트를 "0000"으로 하여, 상위 8비트만을 0, 1, 2, 3, ···(10진수 표시)으로 변화시키면, 연산 증폭기(4)에 출력되는 전압은,
O →Va
1 →Va - i ×R2
2 →Va - 2i ×R2
3 →Va - 3i ×R2
········
로 변화하여, 하위 4비트가 "0000"인 경우, 상기 전압이 그대로 연산 증폭기(40)로부터 출력된다. 즉, 하위 4비트를 "0000"으로 한 경우, 상위 8비트의 데이터가 "0"부터 순차 변화하는 것에 따라, 출력단자(DO)의 출력전압이 도 2에 파선(L1)으로 나타낸 것과 같이 변화한다.
그리고, 상술한 상위 8비트에 대응하는 전압으로부터 전술한 하위 4비트에 대응하는 전압(저항(ra)의 양단전압)이 연산 증폭기(40)에서 감산됨으로써, 피변환 데이터에 대응하는 전압이 형성되어 출력단자(DO)에 출력된다. 예컨대, 피변환 데이터가 "O00001001010"인 경우, 전술한 (1)식 및 (2)식으로부터 출력전압은,
Va - 4 ×i ×R2 - 10 ×(i ×R2/16)
이 된다. 도 2의 계단형의 실선(L2)은 피변환 데이터에 대한 변환 후의 출력전압을 나타내고 있다. 이 도면에 나타낸 것과 같이, 변환 후 전압의 최소 전압 폭은 i0 ×R1이고, 또한, 피변환 데이터의 하위 4비트가 "1111"일 때, 이 하위 4비트에 대응하는 전압은,
(i0 + i1 + i2 + i3) ×R1 = 15 ×i0 ×R1
이 된다.
이와 같이, 상술한 실시형태는 상위 8비트를 저항 스트링에 의해 아날로그 전압으로 변환하고, 하위 4비트를 전류 가산에 의해 아날로그 전압으로 변환하고, 그 전압들을 합성하여 변환전압을 형성하고 있다. 그런데, 상기 실시형태에서는 FET(35∼38)의 전류(i3∼i0)가 저항(r0∼r255)의 직렬회로에 흐르는 전류(i)와 완전히 비례하는 관계에 있다. 이 결과, 제조 프로세스의 편차 등의 원인으로 전류(i)가 변화하더라도, 1 LSB의 전압 폭은 상위 8비트도 하위 4비트도 변하지 않고, 이 결과, 제조 프로세스의 편차에 영향 받지 않는, 정밀도가 높은 D/A 변환을 할 수 있다.
단, 집적회로 작성과정에서 저항(r0∼r255)과 저항(ra)은 같은 재료(같은 불순물 농도)로, 또한, 같은 폭으로 배치하는 것이 필요하고, 또한, FET(24)의 게이트 폭 및 FET(35∼37)의 게이트 폭은 전류가 가장 적은 FET(38)의 게이트 폭을 기준으로 설정하는 것이 필요하다.
본 발명에 의하면, 직렬 접속된 복수의 저항과 피변환 데이터의 상위 M(M: 1보다 큰 정수) 비트에 따라 상기 저항의 접속점의 전압을 선택하는 선택수단, 상기 저항에 흐르는 전류에 비례하는 크기의 전류이고, 상기 피변환 데이터의 하위 N(N: 1보다 큰 정수) 비트에 따른 전류를 발생하는 전류 출력수단, 상기 전류 출력수단의 출력전류를 전압에 변환하는 변환저항, 및 상기 선택수단에 의해 선택된 전압과 상기 변환저항의 양단전압을 연산하는 연산회로를 구비하였기 때문에, 저항, 트랜지스터 등의 특성의 편차에 의해 상위 비트와 하위 비트간에 1 LSB의 전압 폭이 변화하는 일이 없고, 따라서 종래의 D/A 변환기보다 변환 정밀도가 높은 D/A 변환기를 제공할 수 있다.
Claims (5)
- 디지털/아날로그 변환기에 있어서,직렬 접속된 복수의 저항;피변환 데이터의 상위 M(M: 1보다 큰 정수) 비트에 따라 상기 저항의 접속점의 전압을 선택하는 선택수단;상기 저항에 흐르는 전류에 비례하는 크기의 전류이고, 상기 피변환 데이터의 하위 N(N: 1보다 큰 정수) 비트에 따른 값의 전류를 발생하는 전류 출력수단;상기 전류 출력수단의 출력전류를 전압으로 변환하는 변환저항; 및상기 선택수단에 의해 선택된 전압과 상기 변환저항의 양단전압을 연산하는 연산회로를 구비하는 것을 특징으로 하는 디지털/아날로그 변환기.
- 제1항에 있어서, 상기 전류 출력수단은 상기 직렬 접속된 저항의 전류에 비례하며, 또한, 상기 피변환 데이터의 하위 N 비트의 각각의 가중치에 비례하는 값의 전류를 출력하는 N개의 전류 미러회로로서, 상기 피변환 데이터의 하위 N 비트에 의해 온/오프 제어되는 N 개의 전류 미러회로에 의해 구성되는 것을 특징으로 하는 디지털/아날로그 변환기.
- 제1항에 있어서, 상기 전류 출력수단은,상기 직렬 접속된 저항에 직렬로 접속되어, 상기 저항에 흐르는 전류를 제어하는 제어 트랜지스터; 및상기 제어 트랜지스터의 제어단자의 전압과 같은 전압에 의해 제어되며, 상기 제어 트랜지스터와 전류 미러회로를 구성하여, 상기 피변환 데이터의 하위 N 비트의 가중치에 비례하는 값의 전류를 출력하는 제1∼제N 트랜지스터로 구성되며,상기 제1∼제N 트랜지스터가 각각 상기 피변환 데이터의 하위 N 비트에 의해 온/오프 제어되는 것을 특징으로 하는 디지털/아날로그 변환기.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 선택수단은 상기 피변환 데이터의 상위 M 비트를 복호하는 디코더와, 상기 디코더의 출력에 따라 상기 복수의 저항의 접속점의 전압치를 선택하는 복수의 스위치 수단으로 이루어지는 것을 특징으로 하는 디지털/아날로그 변환기.
- 제1항에 있어서, 상기 연산회로는 상기 선택수단의 출력이 제1 입력단에 인가되고, 상기 전류 출력수단의 출력이 제2 입력단에 인가되며, 상기 변환저항이 피드백 루프에 삽입된 연산 증폭기인 것을 특징으로 하는 디지털/아날로그 변환기.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34148199A JP3246498B2 (ja) | 1999-11-30 | 1999-11-30 | ディジタル/アナログ変換器 |
JPJP-P-1999-00341481 | 1999-11-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020059803A true KR20020059803A (ko) | 2002-07-13 |
KR100484239B1 KR100484239B1 (ko) | 2005-04-20 |
Family
ID=18346403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-7006783A KR100484239B1 (ko) | 1999-11-30 | 2000-11-22 | 디지털/아날로그 변환기 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6724333B1 (ko) |
EP (1) | EP1235352B1 (ko) |
JP (1) | JP3246498B2 (ko) |
KR (1) | KR100484239B1 (ko) |
CN (1) | CN1220330C (ko) |
AU (1) | AU1549101A (ko) |
DE (1) | DE60017937T2 (ko) |
HK (1) | HK1051265A1 (ko) |
TW (1) | TW486875B (ko) |
WO (1) | WO2001041310A1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3534179B2 (ja) | 2000-03-31 | 2004-06-07 | ヤマハ株式会社 | デジタル/アナログ変換器 |
TWI283971B (en) * | 2003-05-28 | 2007-07-11 | Yamaha Corp | D/A converter |
US7116261B1 (en) * | 2005-05-09 | 2006-10-03 | Texas Instruments Incorporated | Method and apparatus for accurate inverse-linear voltage/current generator |
JP2008160782A (ja) * | 2006-01-31 | 2008-07-10 | Matsushita Electric Ind Co Ltd | デジタル・アナログコンバータ |
JP4779853B2 (ja) * | 2006-07-26 | 2011-09-28 | ソニー株式会社 | ディジタル−アナログ変換器および映像表示装置 |
CN101136635B (zh) * | 2007-09-04 | 2011-01-12 | 中国电子科技集团公司第二十四研究所 | 降低倒r-2r结构d/a转换器输出电流过冲的方法 |
BR112013025588A2 (pt) | 2011-04-12 | 2016-12-27 | Ticona Llc | cabo umbilical para uso em aplicações submarinas |
US9190184B2 (en) | 2011-04-12 | 2015-11-17 | Ticona Llc | Composite core for electrical transmission cables |
US8941522B2 (en) | 2012-05-04 | 2015-01-27 | Analog Devices Technology | Segmented digital-to-analog converter having weighted current sources |
CN102820763B (zh) * | 2012-08-15 | 2014-09-17 | 魏其萃 | 用于功率变换器脉宽控制的高精度脉宽除法实现方法 |
CN102931995A (zh) * | 2012-11-26 | 2013-02-13 | 昆山北极光电子科技有限公司 | 一种低成本的数字模拟的快速转换方法 |
US9231607B2 (en) * | 2014-02-26 | 2016-01-05 | Maxim Integrated Products, Inc. | Interconnect structures for minimizing clock and output timing skews in a high speed current steering DAC |
CN106059590B (zh) * | 2016-05-26 | 2020-06-05 | 深圳市华星光电技术有限公司 | 数模转换电路以及数据源电路芯片 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4491825A (en) * | 1981-06-09 | 1985-01-01 | Analog Devices, Incorporated | High resolution digital-to-analog converter |
JPH0810832B2 (ja) | 1987-03-04 | 1996-01-31 | 株式会社東芝 | デイジタル―アナログ変換器 |
JPH047915A (ja) * | 1990-04-25 | 1992-01-13 | Toshiba Corp | D/aコンバータ |
US5283579A (en) * | 1992-03-06 | 1994-02-01 | Micro Power Systems, Inc. | Digital to analog converter having high multiplying bandwidth |
JPH06303137A (ja) | 1992-12-29 | 1994-10-28 | Hitachi Ltd | D/a変換器、オフセット調整回路及びこれを用いた携帯通信端末装置 |
JPH07170188A (ja) * | 1993-12-14 | 1995-07-04 | Yamaha Corp | Daコンバータ回路 |
JP3116773B2 (ja) * | 1995-05-08 | 2000-12-11 | ヤマハ株式会社 | D/aコンバータ回路 |
JP3513608B2 (ja) * | 1996-04-18 | 2004-03-31 | 株式会社ルネサステクノロジ | ディジタル/アナログ・コンバータ |
US5841382A (en) * | 1997-03-19 | 1998-11-24 | Lucent Technologies Inc. | Fast testing of D/A converters |
US6246351B1 (en) * | 1999-10-07 | 2001-06-12 | Burr-Brown Corporation | LSB interpolation circuit and method for segmented digital-to-analog converter |
-
1999
- 1999-11-30 JP JP34148199A patent/JP3246498B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-22 US US10/148,300 patent/US6724333B1/en not_active Expired - Fee Related
- 2000-11-22 EP EP00977872A patent/EP1235352B1/en not_active Expired - Lifetime
- 2000-11-22 CN CNB008164789A patent/CN1220330C/zh not_active Expired - Fee Related
- 2000-11-22 AU AU15491/01A patent/AU1549101A/en not_active Abandoned
- 2000-11-22 DE DE60017937T patent/DE60017937T2/de not_active Expired - Lifetime
- 2000-11-22 KR KR10-2002-7006783A patent/KR100484239B1/ko not_active IP Right Cessation
- 2000-11-22 WO PCT/JP2000/008248 patent/WO2001041310A1/ja active IP Right Grant
- 2000-11-28 TW TW089125224A patent/TW486875B/zh not_active IP Right Cessation
-
2003
- 2003-05-10 HK HK03103281A patent/HK1051265A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100484239B1 (ko) | 2005-04-20 |
JP3246498B2 (ja) | 2002-01-15 |
JP2001156639A (ja) | 2001-06-08 |
CN1220330C (zh) | 2005-09-21 |
US6724333B1 (en) | 2004-04-20 |
AU1549101A (en) | 2001-06-12 |
EP1235352B1 (en) | 2005-02-02 |
EP1235352A1 (en) | 2002-08-28 |
DE60017937D1 (de) | 2005-03-10 |
WO2001041310A9 (fr) | 2002-10-03 |
WO2001041310A1 (fr) | 2001-06-07 |
CN1402908A (zh) | 2003-03-12 |
HK1051265A1 (en) | 2003-07-25 |
TW486875B (en) | 2002-05-11 |
DE60017937T2 (de) | 2006-01-12 |
EP1235352A4 (en) | 2003-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6914547B1 (en) | Triple resistor string DAC architecture | |
US6222473B1 (en) | Method and apparatus for digital to analog converters with improved switched R-2R ladders | |
KR100186679B1 (ko) | 디지탈-아날로그 변환회로 | |
KR900008821B1 (ko) | 디지탈/아날로그변환기 | |
US5164725A (en) | Digital to analog converter with current sources paired for canceling error sources | |
US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
US6703956B1 (en) | Technique for improved linearity of high-precision, low-current digital-to-analog converters | |
US6201491B1 (en) | Digitally switched potentiometer having improved linearity and settling time | |
US6650265B1 (en) | Method and architecture for varying power consumption of a current mode digital/analog converter in proportion to performance parameters | |
US6522280B2 (en) | Adjustable digital-to-analog converter | |
US6266001B1 (en) | Method and apparatus for switching low voltage CMOS switches in high voltage digital to analog converters | |
US7825843B2 (en) | D/A converter and semiconductor integrated circuit including the same | |
KR20020059803A (ko) | 디지털/아날로그 변환기 | |
US4896157A (en) | Digital to analog converter having single resistive string with shiftable voltage thereacross | |
US6486817B1 (en) | Digital-analog conversion circuit capable of functioning at a low power supply voltage | |
US7026971B2 (en) | Monotonic precise current DAC | |
JP2002076897A (ja) | Daコンバータ | |
KR960013048B1 (ko) | 디지탈/아날로그 변환기의 오차 보상회로 | |
KR100625752B1 (ko) | 전압 발생 회로 및 디지털 아날로그 변환 회로 | |
JP3494366B2 (ja) | Da変換器 | |
US6150971A (en) | R/2R' ladder switch circuit and method for digital-to-analog converter | |
US20050116852A1 (en) | Digital-to-analog converting circuit | |
JP2007074138A (ja) | 抵抗分圧型ディジタル/アナログ変換回路 | |
WO2017144605A1 (en) | Digital-to-analog converter and method for digital-to-analog conversion | |
KR100356813B1 (ko) | 커런트 셀 타입 디지털-아날로그 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130318 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140320 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |