KR20020048293A - 다층기판 및 그의 제조방법 - Google Patents

다층기판 및 그의 제조방법 Download PDF

Info

Publication number
KR20020048293A
KR20020048293A KR1020010078966A KR20010078966A KR20020048293A KR 20020048293 A KR20020048293 A KR 20020048293A KR 1020010078966 A KR1020010078966 A KR 1020010078966A KR 20010078966 A KR20010078966 A KR 20010078966A KR 20020048293 A KR20020048293 A KR 20020048293A
Authority
KR
South Korea
Prior art keywords
film
multilayer substrate
conductor pattern
sided
pattern
Prior art date
Application number
KR1020010078966A
Other languages
English (en)
Other versions
KR100456121B1 (ko
Inventor
곤도고지
가미야데츠아키
하라다도시카즈
오노다류이치
가미야야스타카
마스다겐타로
야자키요시타로
요코치도모히로
Original Assignee
오카베 히로무
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오카베 히로무, 가부시키가이샤 덴소 filed Critical 오카베 히로무
Publication of KR20020048293A publication Critical patent/KR20020048293A/ko
Application granted granted Critical
Publication of KR100456121B1 publication Critical patent/KR100456121B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09245Crossing layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/065Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • Y10T156/1064Partial cutting [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명에 따르면, 수지 필름의 일면에만 형성된 도체 패턴 및 도전성 페이스트로 충전된 비아 홀을 각각 구비하는 일면 도체 패턴 필름을 제공한다. 수지 필름의 일면에만 형성된 도체 패턴 및 전극을 노출하도록 수지 필름에 형성된 개구를 구비하는 일면 도체 패턴 필름은 상기 일면 도체 패턴 필름에 적층된다. 또한, 전극을 노출하는 개구를 갖는 피복층은 적층을 형성하도록 상기 일면 도체 패턴 필름의 바닥면에 적층된다. 다음으로, 상기 적층물을 가압 및 가열함으로써, 양면에 전극을 갖는 다층 기판을 제공할 수 있다.

Description

다층기판 및 그의 제조방법{Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method}
본 발명은, 다층기판의 제조방법에 관한 것으로, 보다 상세하게는 그의 양면에 형성된 전극을 구비한 다층기판에 관한 것이다.
일반적으로, 층간 접속에 의해 서로 연결되는 도체 패턴이 그의 양면에 형성되는 소위 양면 기판(double-sided substrate)을 사용하는 다층기판의 제조방법은 전기적 연결을 이루기 위하여 그의 양면에 형성된 전극을 구비하는 다층기판의 제조방법으로 잘 알려져 있다.
예를 들면, 다층기판의 제조방법은 일본국 특허공개 제2000-38464호에 개시되어 있다. 상기 특허 공개에서, 각각 층간접속을 갖는 다수개의 양면 기판이 제공되고, 양면기판 사이에서 층간접속 가능한 처리를 실행한 필름 절연체를 적층하여, 그의 양면에 전극을 구비한 다층기판이 제공되는 다층기판 제조방법이 제시되어 있다. 또한, 층간접속을 갖는 양면 기판이 제공되고, 상기 양면 기판의 양면에 층간접속 가능한 처리를 실행한 일면(single-sided) 도체 패턴 필름를 적층하여, 그의 양면에 전극을 구비한 다층기판이 제공되는 다층기판 제조방법이 제시되어 있다.
그러나, 전술한 종래 기술에서는, 상기 양면 기판(양면 도체 패턴 필름) 및 필름 절연체(패턴된 도체가 없는 필름)을 각각 형성하고, 그의 양면에 전극을 구비하는 다층 기판을 형성하도록 서로 결합한다. 또는, 양면 기판(양면 도체 패턴 필름) 및 일면 도체 패턴 기판을 각각 형성하고, 그의 양면에 전극을 구비하는 다층 기판을 형성하도록 서로 결합한다. 그 결과, 제조 공정이 복잡하고, 제조비용이 고가인 문제점이 있다.
따라서, 본 발명은 상기의 제반 문제점을 해결하기 위하여 안출된 것으로서, 가공공정을 간단하게 하고, 제조 비용을 감소시킬 수 있도록 한 다층 기판 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e 는 본 발명의 제1 실시예에 의한 다층 기판의 개략적인 제조방법을 도시한 공정별 단면도.
도 2a 내지 도 2h 는 본 발명의 제2 실시예에 의한 다층 기판의 개략적인 제조방법을 도시한 공정별 단면도.
도 3a 내지 도 3e 는 본 발명의 제3 실시예에 의한 다층 기판의 개략적인 제조방법을 도시한 공정별 단면도.
도 4a 내지 도 4b 는 본 발명의 제3 실시예에서의 일면 도체 패턴 필름의 요부를 도시한 평면도.
도 5a 내지 도 5b 는 본 발명의 제3 실시예에서의 일면 도체 패턴 필름의 요부 및 적층 상태를 도시한 평면도.
도 6a 내지 도 6c 는 본 발명의 제3 실시예에서의 다른 일면 도체 패턴 필름의 요부 및 적층 상태를 도시한 평면도.
도 7a 내지 도 7e 는 본 발명의 제3 실시예의 변형예에 의한 다층 기판의 개략적인 제조 방법을 도시한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명
21, 21a. 21b, 31, 41: 일면 도체 패턴 필름
22, 62: 도체 패턴
22a, 61: 도전 필름
23: 수지 필름
24, 24a, 24b, 24c, 24d: 비아 홀
32, 37: 전극
36, 36a, 36b, 36c, 36d: 레지스트 필름
50: 도전 페이스트
100, 101: 다층 기판
상기 본 고안의 목적을 달성하기 위하여, 본 발명의 제1 관점에 따르면, 수지 필름 및 적층 필름을 형성하기 위하여 상기 수지 필름의 일면에만 형성된 도체 패턴을 각각 구비하는 일면 도체 패턴 필름을 적층하는 단계; 및 상기 수지 필름이 배치된 상기 적층된 필름의 일면에서 상기 일면 도체 필름에 전극이 될 상기 도체 패턴의 일부분을 피복하는 표면 수지 필름의 적어도 일부분을 제거하는 단계를 포함하는 제조 방법을 제공한다. 이러한 방법에 있어, 전극은 상기 일면 도체 패턴 필름으로 구성되는 다층 기판의 양면에 형성되고, 상기 전극은 각각 도체 패턴으로 구성된다.
상기 방법에 따르면, 상기 수지 필름 및 수지 필름의 일면에만 형성된 도체 필름을 각각 구비하는 상기 일면 도체 패턴 필름은, 전극을 노출하기 위하여 상기 표면 수지 필름의 적어도 일부분이 제거되는 적층된 필름을 형성하도록 적층되고, 따라서 그의 양면에 형성된 전극을 갖는 다층 기판이 제공될 수 있다. 따라서, 제조 공정 과정에 있어 양면 기판을 제공할 필요가 없고, 이에 따라 양면 기판 형성 공정을 제공할 필요가 없다. 그러므로, 본 발명에 의한 다층기판 제조 공정은 복잡하지 않고, 비용을 저감시킬 수 있다.
본 발명에 제2 관점에 따르면, 상기 도체 패턴이 노출되는 적층된 필름의 일면에 레지스트 필름을 형성하는 단계; 및 상기 전극이 형성될 위치에 대응하는 영역의 상기 레지스트 필름에 구멍을 형성하는 단계를 포함하는 제조 방법을 제공한다.
이러한 방법에 따르면, 상기 도체 패턴이 노출되는 상기 적층된 일면 도체 패턴 필름 면은 상기 레지스트 필름으로 피복될 수 있다. 따라서, 상기 전극이 형성되어질 위치 이외의 도체 패턴은 보호될 수 있다.
본 발명의 제3 관점에 따르면, 상기 레지스트 필름은 수지 필름과 동일 재질로 구성된다.
이에 따르면, 상기 레지스트 필름이 수지 필름과 동일 재질로 형성되기 때문에, 상기 레지스트 필름은 수지 필름으로 쉽게 부착된다. 따라서, 확실하게 유지된 수지 필름을 갖는 다층 기판을 얻을 수 있다.
본 발명의 제4 관점에 따르면, 상기 수지 필름은 열가소성 수지로 구성되고, 일면 도체 패턴 필름을 적층하는 적층 단계 이후에, 기판의 양면으로 가압 및 가열함으로써 상기 각 일면 도체 패턴 필름 사이에서 상호 부착이 실행된다.
이러한 방법에 따르면, 상기 각 단면 도체 패턴 필름은 일괄적으로 서로 부착될 수 있다. 따라서, 제조 방법이 간단하게 되어 제조 시간이 단축되며, 이에 따라 제조 비용이 보다 감소될 수 있다.
본 발명의 제5 관점에 따르면, 상기 수지 필름은 열가소성 수지로 구성되고, 상기 일면 도체 패턴 필름을 적층하는 공정 및 상기 수지 필름을 형성하는 공정 이후에, 기판의 양면으로 가압 및 가열함으로써 상기 각 일면 도체 패턴 필름 사이 및 레지스트 필름과 인접하는 일면 도체 패턴 필름 사이에서 상호 부착이 실행된다.
이러한 방법에 따르면, 상기 각 일면 도체 패턴 필름 및 레지스트 필름을 서로 일괄적으로 부착할 수 있다. 따라서, 제조 방법이 간단하게 되어 제조 시간이 단축되며, 이에 따라 제조 비용이 보다 감소될 수 있다.
본 발명의 제6 관점에 따르면, 상기 다층 기판으로 가압 및 가열함에 있어, 상기 열가소성 수지의 탄성률이 1 내지 1000MPa 범위가 되는 온도로 상기 기판을 가열한다.
이러한 방법에 따르면, 탄성률이 충분히 저하되도록, 예를 들면 탄성률이 1 내지 1000MPa 범위를 갖도록 상기 수지 필름을 가압 및 가열하여, 상기 일면 도체 패턴 필름은 서로 확실하게 부착된다.
본 발명의 제7 관점에 따르면, 상기 다층 기판 면을 구성하는 수지 필름을 구비한 일면 도체 패턴 필름을 제외한 각 일면 도체 패턴 필름은 그의 바닥면으로서 상기 도체 패턴을 노출하는 비아 홀(via hole)을 구비하며, 상기 비아 홀은 인접하는 두 일면 도체 패턴 필름의 각 도체 패턴이 서로 전기적으로 연결되도록 도전성 페이스트(paste)로 충전된다.
이러한 방법에 따르면, 상기 다층 기판의 각 도체 패턴 사이에 층간 전기적 접속이 상기 비아 홀 내의 도전성 페이스트에 의해 확실하게 될 수 있다.
본 발명의 제8 관점에 따르면, 수지 필름, 상기 수지 필름의 일면에만 형성된 도체 패턴, 및 소정 위치에 형성되고 층간 접속재로 충전된 비아 홀을 구비하는 일면 도체 패턴 필름을 적층하되, 적층된 일면 도체 패턴 필름의 제1 면에 위치되는 일면 도체 패턴 필름의 노출된 도체 패턴은 상기 일면 도체 패턴 필름의 수지 필름을 전체적으로 피복하는 제1 도전성 막으로서 형성되는 단계; 적층된 일면 도체 패턴 필름의 제2 면을 구성하는 표면 수지 필름을 전체적으로 피복하도록 상기 표면 수지 필름상에 제2 도전성 막을 형성하는 단계; 및 제1 및 제2 도체 패턴을 형성하도록 상기 적층된 일면 도체 패턴 필름 양면에 배치된 상기 도전성 막을 패턴하는 단계를 포함하는 제조방법을 제공한다. 이러한 방법에 있어, 상기 일면 도체 패턴 필름을 적층시킴에 의해 형성된 다층 기판의 제1 및 제2 면상의 상기 제1 및 제2 도체 패턴에 의하여 전극이 형성된다.
이러한 방법에 따르면, 각각 수지 필름과, 상기 수지 필름 일면에만 형성된 도체 패턴 및 소정 위치에 형성되고 층간 접속재로 충전되는 비아 홀을 구비하는 상기 일면 도체 패턴 필름을 적층하고, 제1 및 제2 도전성 막은 상기 적층된 일면 도체 패턴 필름의 양면을 피복하며, 상기 도전성 막은 패턴되어, 그의 양면에 전극을 갖는 다층 기판으로 될 수 있다. 따라서, 제조 공정 과정에 있어 양면 기판을 제공할 필요가 없고, 그러므로 제조 공정은 복잡하지 않고, 비용을 저감시킬 수 있다.
본 발명의 제9 관점에 따르면, 상기 수지 필름과 동일 재질로 구성되는 레지스트 필름은 상기 다층 기판의 양면에 형성된 도체 패턴 상에 형성된다.
이러한 방법에 따르면, 상기 레지스트 필름은 일면 도체 패턴 필름상에 형성된 수지 필름과 동일 재질로 구성되기 때문에, 상기 레지스트 필름은 수지 필름으로 쉽게 부착된다. 따라서, 확실하게 유지된 레지스트 필름을 갖는 다층 기판을 제공할 수 있다.
또한, 본 발명의 제10 관점에 따르면, 상기 제1 및 제2 도전성 막은랜드(land)부만이 전극으로 남아 있도록 패턴될 수 있다. 이러한 경우, 배선 패턴이 상기 다층 기판의 양면에 형성되지 않기 때문에, 상기 배선을 보호하고 절연하기 위한 레지스트 필름을 형성할 필요가 없다. 그러므로, 제조 공정이 보다 간단하게 될 수 있다.
본 발명의 제11 관점에 따르면, 상기 수지 필름은 열가소성 수지로 구성되고, 상기 전도성 막이 다층 기판의 양면에 형성된 이후에, 상기 각 일면 도체 패턴 필름은 상기 다층 기판의 양면으로 가압 및 가열함으로써 서로 부착된다.
이러한 방법에 따르면, 상기 각 일면 도체 패턴 필름은 서로 일괄적으로 부착될 수 있다. 따라서, 제조 방법이 간단하게 될 수 있어 제조 시간을 단축할 수 있으며, 이에 따라 제조 비용을 보다 감소시킬 수 있다.
본 발명의 제12 관점에 따르면, 상기 다층 기판으로 가압 및 가열함에 있어 상기 열가소성 수지의 탄성률이 1 내지 1000MPa 범위가 되는 온도로 상기 다층 기판을 가열한다.
이러한 방법에 따르면, 탄성률이 충분히 저하되도록, 예를 들면 탄성률이 1 내지 1000MPa 범위를 갖도록 상기 수지 필름이 가압 및 가열되어, 상기 일면 도체 패턴 필름은 서로 확실하게 부착된다.
본 발명의 제13 관점에 따르면, 인접하는 일면 도체 패턴 필름의 각 도체 패턴이 서로 전기적으로 연결되도록 상기 층간 접속재는 도전성 페이스트로 되고, 상기 비아 홀은 도체 패턴에 의해 구성되는 바닥을 구비한다.
이러한 방법에 따르면, 상기 다층 기판에서 각 도체 패턴 사이의 층간 전기적 접속은 상기 비아 홀 내의 도전성 페이스트에 의해 확실하게 될 수 있다.
본 발명의 제14 관점에 따르면, 수지 필름과, 상기 수지 필름의 일면에만 형성된 도체 패턴 및 소정 위치에 형성되고 상기 층간 접속재로 충전된 바아홀을 각각 구비하는 일면 도체 패턴 필름을 적층하는 단계; 및 상기 도체 패턴이 형성되지 않은 표면이 서로 대향하도록 임의의 두 일면 도체 패턴 필름을 적층하고, 도체 패턴이 형성되는 면과 도체 패턴이 형성되지 않은 면이 서로 대향하는 방식으로 나머지 일면 도체 패턴 필름을 적층시켜, 상기 도체 패턴에 의해 다층 기판의 양면에 전극이 형성되는 단계를 포함하는 다층 기판 제조방법을 제공한다.
이러한 방법에 따르면, 수지 필름과, 상기 수지 필름의 일면에만 형성된 도체 패턴 및 층간 접속재로 충전된 비아 홀을 각각 구비하는 일면 도체 패턴 필름을 적층할 때, 상기 적층된 일면 도체 패턴 필름의 일부분의 인접하는 일면 도체 패턴 필름은 도체 패턴이 형성되지 않은 표면이 서로 대향하게 설치되어 상기 도체 패턴이 외측으로 향하도록 적층되고, 나머지 일면 도체 패턴 필름내의 일면 도체 패턴 필름은 인접하는 일면 도체 패턴 필름에 대하여 동일방향으로 적층, 즉 도체 패턴이 외측으로 향하도록 적층된다. 그 결과, 양면에 형성된 전극을 갖는 다층 기판이 제공될 수 있다.
따라서, 제조 공정 과정에 있어 양면 기판을 제공할 필요가 없다. 그러므로, 제조 공정은 복잡하지 않고, 비용을 절감시킬 수 있다.
본 발명의 제15 관점에 따르면, 상기 다층 기판의 양면에 배치되는 도체 패턴상에 수지 필름이 형성되고, 레지스트 필름은 상기 수지 필름과 동일 재질로 구성된다.
이러한 방법에 따르면, 상기 레지스트 필름이 일면 도체 패턴 필름상에 형성된 수지 필름과 동일 재질로 구성되기 때문에, 상기 레지스트 필름은 수지 필름에 쉽게 부착된다. 따라서, 확실하게 유지된 레지스트 필름을 갖는 상기 다층 기판을 제공할 수 있다.
또한, 본 발명의 제16 관점에 따르면, 상기 다층 기판에 형성된 도체 패턴은 전극으로 될 랜드부만으로 형성될 수 있다. 이러한 경우, 배선 패턴이 상기 다층 기판의 양면에 형성되지 않기 때문에, 상기 배선을 보호하고 절연하기 위한 레지스트 필름을 형성할 필요가 없다. 그러므로, 제조 공정은 보다 간단하게 될 수 있다.
본 발명의 제17 관점에 따르면, 상기 수지 필름은 열가소성 수지로 구성되고, 각각 상기 수지 필름을 전체적으로 피복하는 도전성 막으로서 상기 다층 기판의 양면에 노출된 도체 패턴을 형성한 후, 상기 각 일면 도체 패턴 필름은 다층 기판의 양면으로 가압 및 가열함으로써 서로 부착된다. 그 후, 전극은 상기 도전성 막을 패턴함으로써 형성된다.
이러한 방법에 따르면, 상기 각 일면 도체 패턴 필름은 일괄적으로 서로 부착될 수 있다. 이러한 방법은 다층 기판 및 압력을 가하는 프레스 장치 사이에서 발생되는 특징들을 향상 및 완화시킨다.
본 발명의 제18 관점에 따르면, 상기 수지 필름은 열가소성 수지로 구성되고, 모든 일면 도체 패턴 필름상에 배치된 도체 패턴이 각각 소정 형태로 패턴된 후, 상기 일면 도체 패턴 필름은 다층 기판의 양면으로 가압 및 가열함으로써 서로부착된다.
이러한 방법에 따르면, 상기 각 일면 도체 패턴 필름을 일괄적으로 서로 접착할 수 있다. 더욱이, 부착 단계 이후에 패턴 단계를 수행할 필요가 없다. 따라서, 제조 방법은 간단하게 되고 제조 시간은 단축될 수 있으며, 따라서 제조 비용을 보다 감소시킨다.
본 발명의 제19 관점에 따르면, 다층 기판으로 가압 및 가열함에 있어 상기 열가소성 수지의 탄성률이 1 내지 1000MPa 범위가 되는 온도로 상기 기판을 가열한다.
이러한 방법에 따르면, 탄성률이 충분히 저하되도록, 예를 들면 탄성률이 1 내지 1000MPa 범위를 갖도록 상기 수지 필름이 가압 및 가열되어, 상기 일면 도체 패턴 필름은 서로 확실하게 부착된다.
본 발명의 제20 관점에 따르면, 상기 층간 접속재는 도전성 페이스트이고, 각 일면 도체 패턴 필름은 그의 바닥면으로서 상기 도체 패턴이 노출되는 비아 홀을 구비하며, 상기 비아 홀은 인접하는 일면 도체 패턴 필름의 각 도체 패턴이 서로 전기적으로 연결되도록 도전성 페이스트로 충전된다.
이러한 방법에 따르면, 다층 기판내 각 도체 패턴 사이의 층간 전기적 접속은 상기 비아 홀내의 도전성 페이스트에 의해 확실하게 될 수 있다.
또한, 본 발명의 제21 내지 제24 관점은 이하에 기재되는 문제점을 해결한다.
종래 일반적인 다층 기판에 형성된 비아 홀은 대략 동일 직경의 원 형태로형성된다. 상기 다층 기판이 적층된 수지 필름(절연 기본 재질)을 가압 및 가열하여 형성될 때, 인접하는 두 수지 필름에 각각 형성된 한 쌍의 비아 홀 내에 배치된 층간 접속재가 수지 필름 사이에 끼워지는 랜드(land)부 등이 없이 서로 직접적으로 연결될 경우, 적층하고 가압 및 가열할 때 각 수지 필름의 위치 불안정에 의하여 상기 각 한 쌍의 비아 홀의 중심 위치가 바뀌게 된다.
이러한 경우에, 상기 각 한 쌍의 비아 홀이 원 형태로 구비될 경우, 한 쌍의 비아 홀의 접속점에 있어, 상기 비아 홀을 충전하는 층간 접속재의 단면적이 작게 될 수 있다. 이러한 경우, 층간 접속 저항이 증가하는 문제점을 발생한다.
상기 언급한 문제점을 해결하기 위하여, 본 발명의 제21 관점에 따르면, 도체 패턴이 형성되지 않은 표면이 서로 대향하도록 적층된 임의의 두 일면 도체 패턴 필름에 배열된 비아 홀은 대략 타원형으로 형성되고, 임의의 두 일면 도체 패턴 필름이 적층될 때, 상기 타원형 비아 홀은 그의 장축이 서로 직교되게 배치되도록 서로 겹쳐진다.
또한, 본 발명의 제22 관점에 따르면, 도체 패턴이 형성되지 않은 표면이 서로 대향되도록 적층되는 일면 도체 패턴 필름의 비아 홀은 중앙부로부터 방사상으로 연장하는 셋 또는 그 이상의 선형부(liner portion)를 갖는 방사 형태로 형성되고, 상기 방사 형태 비아 홀은 서로 겹쳐진다.
이에 따르면, 도체 패턴이 형성되지 않은 표면이 서로 대향되도록 적층되는 두 일면 도체 패턴 필름에 배치된 비아 홀은 서로 위치가 약간 바뀌더라도, 상기 층간 접속재는 상기 비아 홀의 접속점에 있어 그의 소정 단면적을 확보 할 수 있다. 따라서, 상기 층간 접속저항이 증가되는 것을 방지할 수 있다.
또한, 본 발명의 제23 관점에 따르면, 상기 제22 관점의 방사 형태의 비아 홀은 네 개의 선형부로 구성된 구체적으로 십자가 형태의 패턴으로 구비될 수 있다.
본 발명의 제24 관점에 따르면, 상기 소정 개수의 일면 도체 패턴 필름에 각각 형성된 비아 홀은 대략 원 형태를 갖는다. 도체 패턴이 형성되지 않은 표면이 서로 대향하도록 적층된 일면 도체 패턴 필름의 비아 홀은 나머지 일면 도체 패턴 필름에 형성된 비아 홀의 직경보다 큰 직경을 갖는다. 또한, 상기 비아 홀은, 소정 개수의 임의의 두 일면 도체 패턴 필름이 적층될 때, 서로 겹쳐진다.
이러한 방법에 따르면, 도체 패턴이 형성되지 않은 표면이 서로 대향하도록 적층된 두 일면 도체 패턴 필름에 배치된 비아 홀이 서로 약간 위치가 바뀌더라도, 상기 층간 접속재는 상기 비아 홀의 접속점에 있어 그의 소정 단면적을 확보 할 수 있다. 따라서, 상기 층간 접속저항이 증가되는 것을 방지할 수 있다.
또한, 본 발명의 제25 내지 제27 관점에서 각각 기재한 각 다층 기판은 본 발명의 제14 및 제16 내지 제20 관점에서 각각 기재한 방법으로 제공될 수 있다. 본 발명의 제29 관점에서 기재된 다층 기판은 본 발명의 제22 관점에서 기재된 방법으로 제공될 수 있다.
또한, 본 발명의 제30 관점에 따르면, 제29 관점에서의 방사 형태의 비아 홀은 네 개의 선형부로 구성된 구체적으로 십자가 형태의 패턴으로 구비될 수 있다.
또한, 본 발명의 제31 관점에 기재한 다층 기판은 본 발명의 제24 관점에서기재한 방법으로 제공될 수 있다.
본 발명의 다른 목적들 및 특징들은 첨부 도면을 참조하여 다음의 바람직한 실시예로부터 더 명료하게 이해될 수 있다.
[제1 실시예]
이하, 본 발명의 실시예를 참조 도면을 참조하여 설명한다. 도 1a 내지 도 1e 는 제1 실시예에 있어 다층 기판의 각 제조 단계를 나타낸 것이다.
도 1a 에서, 부호 21은 절연 기초 재질로서 수지 필름(23)의 일면에 접착된 도체 막(본 실시예에서는 18㎛의 두께를 갖는 구리 막)을 에칭에 의해 패턴(pattern)한 도체 패턴(22)를 갖는 일면 도체 패턴 필름을 나타낸다. 본 실시예에 있어, 수지 필름으로서, 65 내지 35wt%의 폴리에테르에테르케톤(polyetheretherketone) 수지 및 35 내지 65wt%의 폴리에테르이미드(polyetherimide) 수지로 구성되고, 25 내지 75㎛두께를 갖는 수지 필름이 사용된다. 또한, 도체 막으로서 알루미늄 막등 다른 금속 막이 사용될 수 있다.
도 1a 에 도시한 바와 같이, 도체 패턴(22) 형성이 완료된 다음, 도 1b 에 도시한 바와 같이, 상기 도체 패턴(22)에 의해 형성된 바닥을 구비하기 위하여 비아 홀을 갖는 바닥이 제공되도록 수지 필름(23)의 일면으로부터 탄산 가스 레이져(carbon dioxide gas laser)를 조사함으로써 비아 홀(via hole)(24)을 형성한다. 상기 비아 홀의 형성에 있어, 탄산 가스 레이져의 출력 및 조사 시간은 상기 도체 패턴(22)에 홀이 형성되지 않도록 조절된다. 상기 탄산 가스 레이져 이외의 엑시머(excimer) 레이져등이 비아 홀 형성을 위하여 사용될 수 있다. 상기 레이져이외 드릴 가공등이 비아 홀 형성에 사용될 수 있지만, 상기 홀이 미세한 직경을 갖도록 형성되고, 상기 도체 패턴이 손상을 입지 않게 해야하기 때문에 레이져로 홀을 형성하는 것이 바람직하다.
도 1b 에 도시한 바와 같이, 비아 홀(24)의 형성이 완료된 다음, 상기 비아 홀은, 도 1c 에 도시한 바와 같이, 층간 접속재인 도전성 페이스트(paste)로 충전된다. 상기 도전성 페이스트(50)는 구리, 은, 주석등의 금속입자와 바인더(binder) 수지 또는 유기용제(organic resolvent)를 결합 및 혼합시켜 형성된 페이스트이다.
상기 비아 홀(24)은, 메탈 마스크(metal mask)를 구비한 스크린 프리팅 장치를 이용하여 도전성 페이스트(50)를 상기 비아 홀(24)에 프린트하고, 상기 일면 도체 패턴 필름의 도체 패턴(22)이 하부측에 배치되도록 도전성 페이스트(50)로 충전된다. 이러한 배열은 비아 홀(24)내에 충전된 도전성 페이스트(50)가 낙하되는 것을 방지하기 위한 것이다. 상기 도전성 페이스트(50)가 낙하하지 않는 형태라면, 상기 일면 도체 패턴 필름(21)은 도체 패턴(22)측이 하부측에 배치되는 방향 이외의 방향을 향하게 할 수 있다. 또한, 본 실시예에서는 상기 비아 홀(24)이 스크린 프린팅을 이용하여 도전성 페이스트(50)로 충전되지만, 확실한 충전이 된다면, 디스펜서(dispenser)등을 이용한 다른 방법도 이용될 수 있다.
도전성 페이스트(50)로 비아 홀(24)을 충전하는 단계가 완료된 다음, 상기 도체 패턴(22)이 배열된 각 면들이 하부측을 향해 배치되도록 다수개(본 실시예에서는 3개)의 일면 도체 패턴 필름(21)을 적층하고, 도체 패턴(22)이 배열된 면이 하부측에 위치되도록 비아 홀이 없는 일면 도체 패턴 필름(31)을 상기 다수개의 일면 도체 패턴 필름(21)의 상측에 적층한다.
여기에서, 상기 일면 도체 패턴 필름(31)에는, 도 1b 에 도시한 비아 홀(24)의 형성 방법과 동일한 방법에 의해 전극(32)을 노출하도록 개구(33)가 형성되어, 전극이 될 도체 패턴(22)의 영역에 대응하는 위치에서 수지 필름(23)을 제거한다.
또한, 레지스트 필름(resist film)으로서의 피복층(36)은, 바닥층에 배치된 도체 패턴을 피복하도록 상기 적층된 다수개의 일면 도전 필름의 하부측에 배치된다. 이와 유사하게, 전극이 될 바닥층의 도체 패턴(22)의 영역에 대응하는 위치에 배치되는 전극(37)이 노출되도록 상기 피복층(36)에 개구(38)가 형성된다. 본 실시예에 있어, 상기 피복층(36)으로서, 65 내지 35wt%의 폴리에테르에테르케톤 수지 및 35 내지 65wt%의 폴리에테르이미드 수지로 구성되며, 상기 수지 필름(23)과 동일한 수지 필름이 이용된다.
상기 일면 도체 패턴 필름(21)(31) 및 피복층(36)이 적층된 다음, 도 1d 에 도시한 바와 같이, 이들 상,하부 양면에서 진공 가열 프레스 장치로 가열 및 가압한다. 본 실시예에서는, 가열온도는 200 내지 350℃로 설정되고, 가압력은 0.1 내지 10MPa 로 설정된다.
그러므로, 도 1e 에 도시한 바와 같이, 각 일면 도체 패턴 필름(21)과, 일면 도체 패턴 필름(31) 및 피복층(36)은 서로 부착된다. 상기 수지 필름(23)과 피복층(36)에서 히트 실링(heat sealing)이 발생되어 서로 일체화되고, 인접하는 도체 패턴(22)사이에서는 도전성 페이스트(50)를 통해 층간 접속이 이루어져, 양면에 전극(32)(37)를 갖는 다층 기판을 얻을 수 있다. 상기 수지 필름(23)과피복층(36)은, 동일 열가소성 수지 재질로 구성되기 때문에, 가압되고 열로 연화될 때, 상기 수지 필름(23)과 피복층(36)은 서로 확실하게 일체화된다.
상기 수지 필름(23)과 피복층(36)이 동일 열가소성 수지 재질로 구성되고, 진공 가열 프레스 장치에 의해 가압 가열될 때, 상기 수지 필름(23) 및 피복층(36)의 탄성률은 대략 5 내지 40MPa로 저하된다. 따라서, 각 수지 필름등은 서로 확실하게 부착된다.
다시 말해서, 상기 수지 필름(23)과 피복층(36)의 탄성률은 가압 및 가열 시, 1 내지 1000MPa 으로 하는 것이 바람직하다. 상기 탄성률이 1000MPa보다 높을 경우, 상기 수지 필름(23) 사이에서 히트 실링을 일으키기 어렵고, 가압에 의해 도체 패턴(22)으로 큰 응력이 가해져 배선 등의 단선이 발생되기 쉽다. 반면, 상기 탄성률이 1MPa보다 이하일 경우, 상기 도체 패턴(22)의 위치 변경이 발생되어 수지 필름등의 위치가 쉽게 바뀌고, 이에 따라 다층 기판(100)을 형성하기 어렵다.
상기한 다층 기판의 제조 방법에 따르면, 그의 일면에 도체 패턴(22)를 각각 구비한 일면 도체 패턴 필름(21), 및 일면에 형성된 도체 패턴(22)과 개구 형성 제거 공정이 수행된 수지 필름을 구비한 일면 도체 패턴 필름(31)이 적층된다. 또한, 개구 형성 공정이 수행된 피복층(36)은 전극(37)이 노출되도록 상기 도체 패턴(22)이 노출된 상기 적층된 일면 도체 패턴 필름(21)의 일면에 적층된다. 그런 다음, 상기 적층된 구성물을 가열 및 가압하여, 그의 양면에 전극을 갖는 다층 기판을 제공한다.
따라서, 다층 기판(100)은 일면 도체 패턴 필름(21)(31) 및 피복층(36)만으로 형성되어, 제조 공정 중에 양면 기판을 형성할 필요가 없고, 이에 따라 양면 기판을 형성하는 공정을 제공할 필요가 없다. 그러므로, 제조 공정이 간단하게 되고 비용도 감소될 수 있다.
또한, 1회의 가압 및 가열에 의해 각 일면 도체 패턴 필름(21)(31) 및 피복층(36) 사이의 상호 부착이 일괄적으로 실행될 수 있다. 따라서, 제조 방법을 간단하게 할 수 있어 제조 시간이 단축되고, 이에 따라 제조 비용을 보다 감소시킬 수 있다.
[제2 실시예]
다음으로, 본 발명의 제2 실시예를 참조 도면을 참조하여 설명한다.
제2 실시예에 있어, 전극(32)(37)을 포함하는 도체 패턴의 형성은 제1 실시예에 대하여 다층화한 후에 실행된다. 즉, 제1 실시예와 동일 구성요소에 대해서는 설명을 생략하고 동일 참조부호로 나타낸다.
도 2a 내지 도 2c에 도시한 도체(22)의 형성과, 비아 홀(24)의 형성 및 도전성 페이스트(50)의 충전은 도 1a 내지 도1c 에서 도시한 본 발명의 제1 실시예와 동일 제조 공정이다.
비아 홀(24)에 도전성 재질(50)을 충전하는 단계를 완료한 다음, 다수개(본 실시예에서는 두개)의 일면 도체 패턴 필름(21)은 도체 패턴(22)이 배열되는 그의 각 일면이 하부측에 배치되도록 적층되고, 그들 상측에 도체 막으로서 구리 막(61)(본 실시예에서의 두께는 18㎛)이 도 2d 에 도시한 바와 같이 적층된다.
또한, 상기 적층된 일면 도체 필름(21)의 하부측에는, 패턴 형성이 실행되기전의 형태, 즉 도 2a 에 도시한 도체 패턴(22) 없이 배치된 도체 막으로서 구리 막(22a)을 접착한 일면 도체 패턴 필름(23)에 도 2b 에 도시한 비아 홀(24)의 형성 및 도 2c 에 도시한 도전성 페이스트(50)의 충전을 실행한 일면 도체 패턴 필름(41)을 적층한다.
도 2d 에 도시한 바와 같이, 상기 구리 막(61)과, 일면 도체 패턴 필름(21) 및 일면 도체 패턴 필름(41)이 적층된 다음, 그들 상하면 양면에서 진공 가열 프레스 장치에 의해 가압 및 가열된다.
그러므로, 도 2e 에 도시한 바와 같이, 각 일면 도체 패턴 필름(21)과, 일면 도체 패턴 필름(41) 및 구리 막(61)은 서로 부착된다. 상기 수지 필름(23)에서는 히트 실링이 발생하여 서로 일체화되고, 상기 도전성 페이스트(50)를 통해 인접하는 도체 패턴(22)과 구리 막(22a) 사이에 층간 접속이 이루지게 되어, 그의 양면에서 구리 막(22a)(61)으로 피복되는 다층 기판(100a)을 얻을 수 있다.
상기 다층 기판(100a)을 얻은 다음, 상기 구리 막(22a)(61)에 패턴이 실행된다. 도 2f 에 도시한 바와 같이, 패턴에 의해 상기 다층 기판(100a)의 최외층에 도체 패턴(22)(62)이 형성되어 다층 기판(100b)이 된다. 다음으로, 상기 다층 기판(100b)의 최상층에 배치되는 도체 패턴(62)을 피복하기 위하여 수지 필름인 피복층(36a)이 적층되고, 상기 다층 기판(100b)의 최하층에 배치되는 도체 패턴(22)을 피복하기 위하여 수지 필름인 피복층(36a)이 적층된다.
상기 피복층(36a)에는, 전극이 될 상기 최상층의 도체 패턴(62)의 위치에 대응하는 영역에 전극(32)를 노출하도록 개구(39)가 형성되고, 상기 피복층(36b)에는, 전극이 될 상기 최하층의 도체 패턴(22)의 위치에 대응하는 영역에 전극(32)을 노출하도록 개구(38)가 형성된다. 본 실시예에서, 상기 피복층(36a)(36b)로서, 65 내지 35wt%의 폴리에테르에테르케톤 수지 및 35 내지 65wt%의 폴리에테르이미드 수지로 구성되며, 상기 수지 필름(23)과 동일한 수지 필름이 이용된다.
상기 피복층(36a)(36b)이 적층된 다음, 상기 적층된 구성물은 그의 상하부 양면에서 진공 가열 프레스 장치에 의해 가열 및 가압된다. 그러므로, 도 2h 에 도시한 바와 같이, 상기 피복층(36a)(36b)은 다층 기판(100b)으로 부착되어, 양면에 전극(32)(37)을 구비한 다층 기판(100)을 얻을 수 있다. 상기 수지 필름(23) 및 피복층(36a)(36b)은 동일 열가소성 수지 재질로 구성되기 때문에 가압 및 가열될 때 서로 확실하게 일체화된다.
상기 수지 필름(23) 및 피복층(36a)(36b)은 동일 열가소성 수지 재료로 구성되고, 상기 진공 가열 프레스 장치에 의해 가압 및 가열될 때, 그의 탄성률은 대략 5 내지 40MPa로 저하된다. 따라서, 각 수지 필름등은 서로 확실하게 부착된다.
다시 말해서, 상기 수지 필름(23)과 피복층(36a)(36b)을 가압 및 가열할 때 1 내지 1000MPa로 하는 것이 바람직하다. 상기 탄성률이 1000MPa보다 높을 경우, 상기 수지 필름(23) 사이에서 히트 실링을 일으키기 어렵고, 가압에 의해 도체 패턴(22)으로 큰 응력이 가해져 배선 등의 단선이 발생되기 쉽다. 반면, 상기 탄성률이 1MPa보다 이하일 경우, 상기 도체 패턴(22)의 위치 변경이 발생하게 되어 수지 필름등의 위치가 쉽게 바뀌고, 이에 따라 다층 기판(100)을 형성하기가 어렵다.
상기한 다층 기판의 제조 방법에 따르면, 상기 다층 기판(100)은 양면에 전극(32)(37)을 구비하기 위하여 일면 도체 패턴 필름(21)과, 구리 막(61) 및 피복층(36a)(36b)만으로 구성된다. 따라서, 제조 공정 중에 양면 기판을 형성할 필요가 없다. 그러므로 다층 기판 제조 공정이 간단하게 되고 비용도 감소될 수 있다.
또한, 1회의 가압 및 가열에 의해 각 일면 도체 패턴 필름(21)(41) 및 피복층(61) 접착이 일괄적으로 실행될 수 있다. 따라서, 제조 방법을 간단하게 할 수 있어 제조 시간이 단축되고, 이에 따라 제조 비용을 보다 감소시킬 수 있다. 또한, 본 제2 실시예에서 가압 및 가열과 같은 공정 조건 및 각 구성품의 재질은 제1 실시예와 동일하다.
또한, 제2 실시예에 있어, 구리 막(22a)(61)을 에칭에 의해 패턴한 후, 레지스트 필름으로서 상기 피복층(36a)(36b)이 도체 패턴(22)(62)를 최외층에 피복하도록 적층된다. 상기와 같이 최외층의 도체 패턴(22)(62)이 전극(32)(37)으로 될 랜드(land)부뿐만 아니라 상기 랜드부로 연결된 배선 패턴을 구비할 경우, 상기 피복층(36a)(36b)은 상기 배선 패턴을 절연하고 보호하기 위하여 도체 패턴(22)(62)에 적층되어야 한다.
그러나, 상기 도체 패턴(22)(62)은 전극(32)(37)으로 될 랜드부를 구비하기 위해서만 형성되고, 상기 전극(32)(37)과 연결된 배선 패턴은 최하층에서 도체 패턴(22)에 의해 구성될 경우, 상기 피복층(36a)(36b)은 도체 패턴(22)(62)상에 적층할 필요가 없다. 이러한 경우, 도 2f 에 도시한 바와 같이, 구리 막(22a)(61)을 에칭 패턴한 시점에서 다층 기판(100)이 완성된다. 따라서, 피복층(36a)(36b)을 적층하고, 상기 피복층(36a)(36b)을 부착하기 위하여 가열 및 가압하기 위한 다음 단계는 생략될 수 있어, 제조 공정을 간단하게 할 수 있다. 또한, 가열 프레스 장치에 의해 가압 및 가열만으로 상기 구리 막(22a)(61)을 통해 실행될 수 있기 때문에, 수지 필름(23)과 가열 프레스 장치 사이의 부착을 방지하기 위한 릴리즈 시트(release)를 사용할 필요가 없다. 즉, 열에 의해 탄성률이 저하된 수지 필름에 대하여 저 부착 특성을 갖는 재질, 예를 들면 폴리이미드(polyimide) 또는 테프론(Teflon)(등록상표)등의 재질로 구성된다.
[제3 실시예]
다음으로, 본 발명의 제3 실시예를 참조 도면을 참조하여 설명한다.
제3 실시예에서는, 일면 도체 패턴 필름의 적층 방향은 제1 실시예의 일면 도체 패턴 필름 구성품의 적층방향과 반대된 것이다. 즉, 제1 실시예와 동일 구성요소에 대해서는 설명을 생략하고 동일 참조부호로 나타낸다.
도 3a 내지 도 3c에 도시한 도체(22)의 형성과, 비아 홀(24)의 형성 및 도전성 페이스트(50)의 충전은 도 1a 내지 도1c 에서 도시한 본 발명의 제1 실시예와 동일 제조 공정이다.
비아 홀(24)에 도전성 재질(50)을 충전하는 단계를 완료한 다음, 다수개(본 실시예에서는 네개)의 일면 도체 패턴 필름(21)(21a)(21b)이 적층된다. 이 때, 도 3d 에 도시한 바와 같이, 하부측의 두 일면 도체 패턴 필름(21)(21b)은 도체 패턴(22)이 배치된 그의 각 면이 하부측에 배치되도록 적층되고, 상부측 두 일면 도체 패턴 필름(21)(21a)은 도체 패턴(22)이 배열된 그의 각 면이 상부측으로 배치되도록 적층된다.
즉, 적층된 일면 도체 필름의 중앙에 위치된 두 일면 도체 패턴 필름(21a)(21b)은 상기 도체 패턴(22)이 형성되지 않은 면이 서로 대향되도록 적층되고, 나머지 두 일면 도체 패턴 필름(21)은 도체 패턴(22)이 형성되지 않은 면과 도체 패턴(22)이 형성된 면이 서로 대향하도록 적층된다.
여기에서, 중앙에 위치되고, 상기 도체 패턴(22)이 형성되지 않은 각 면이 서로 대향하도록 적층된 일면 도체 패턴 필름(21a)(21b)은, 도 3a 내지 도 3c 에 도시한 바와같이, 도체 패턴 형성과 비아 홀 형성 및 도전성 페이스트로 충전 되는 공정을 통해 일면 도체 패턴 필름과 유사하게 형성된다.
그러나, 상기 일면 도체 패턴 필름(21a)(21b)에 형성된 비아 홀(24a)(24b)은, 레이져 빔을 옮기면서 여러회 조사함으로써, 도 4a 내지 도 4b 에 도시한 바와 같이, 대략 타원 형태로 형성된다. 본 실시예에서, 상기 비아 홀(24a)(24b)은 대략 300㎛의 직경을 갖는 도체 패턴(22)의 랜드부(22b)에 대하여 대략 250㎛의 길이와 100㎛의 넓이를 갖는다. 즉, 도 4a 및 도 4b 는 수지 필름(23)이 형성되는 면으로부터 바라본 일면 도체 패턴 필름(21a)(21b)부에 형성되는 비아 홀을 도시한 도면이다.
즉, 일면 도체 패턴 필름(21)에 형성된 상기 비아 홀(24)은 대략 70㎛의 길이를 갖는 원형태로 구비된다.
상기와 같이, 상기 비아 홀(24a)(24b)의 길이는 랜드부(22b)의 직경에 비하여 약간 짧게 형성되는 것이 바람직하다. 이 치수는 비아 홀(24a)(24b)의 개구의정확한 정렬을 고려하여 비아 홀을 구비한 바닥을 확실하게 형성하기 위한 것이다. 그러나, 상기 비아 홀(24a)(24b)내의 도전성 페이스트(50)가 그로부터 새어 나올 경우, 상기 비아 홀(24a)(24b)의 길이는 상기 랜드부(22b)의 길이와 동일하거나 그보다 크게 설정될 수 있다.
또한, 상기 비아 홀(24a)(24b)의 넓이는, 상기 비아 홀(24a)(24b)이 서로 겹쳐질 때, 후술하는 소정 접촉 면적이 확보될 수 있는 범위내에서 가능한 한 좁게 형성되는 것이 바람직하다. 이 설계는 도체 패턴(22)의 랜드부(22b)와 수지 필름(23) 사이의 접착 면적을 확보하기 위한 것이다.
다음으로, 상기 일면 도체 패턴 필름(21)(21a)(21b)이 도 3d 에 도시한 바와 같이 적층될 경우, 상기 일면 도체 패턴 필름(21a)(21b)은, 대향하는 한 쌍의 비아 홀인 비아 홀(24a)(24b)의 장축이, 도 5a 에 도시한 바와 같이, 서로 직교하게 배치되도록 겹쳐진다. 즉, 도 5a 는 상부로부터 바라본 일면 도체 패턴 필름(21a)(21b) 사이의 비아 접촉부를 도시한 도면이다.
그러므로, 장축이 서로 직교되게 배치되도록 겹쳐질 경우, 적층에 있어 상기 일면 도체 패턴 필름(21a)(21b) 사이의 상대 위치가 도 5b 에 도시한 바와 같이 약간 변화되더라도, 비아 홀(24a)(24b)내에 충전된 도전성 페이스트(50)에 의해 형성된 접속 면적 및 상기 비아 홀(24a)(24b)내에 충전된 도전성 페이스트(50)는, 위치가 변경되지 않을 경우와 거의 동일하게 설정된다. 따라서, 위치 변경으로 인한 층간 접속저항이 증가되는 것을 방지한다.
상기 비아 홀(24a)내에 충전된 도전성 재질(50)에 의해 형성된 접속 면적 및비아 홀(24b)내에 충전된 도전성 재질(50)은 다른 층간에 배치된 비아 홀(24) 내의 도전성 페이스트(50)의 단면적의 약 2배로 하는 것이 바람직하다. 이러한 설계는 다음과 같은 이유이다. 즉, 상기 비아 홀(24a)(24b)의 깊이 총합은 다른 층의 비아 홀의 깊이보다 2배로 크고, 따라서, 상기한 바와 같이 접속 면적을 설정함으로써 중간 접속 저항 각각을 거의 동일하게 할 수 있다.
도 3d 에 도시한 바와 같이, 레지스트 필름으로서의 피복층(36c)은 상부층에 배치된 도체 패턴(22)를 피복하기 위하여 적층된 일면 도체 패턴 필름(21)(21a)(21b)의 상부 면에 적층되고, 레지스트 필름으로서의 피복층(36b)은 하부층에 배치된 도체 패턴(22)을 피복하기 위하여 적층된 일면 도체 패턴 필름(21)(21a)(21b)의 하부 면에 적층된다.
개구(39a)는 전극으로 될 상부 층의 도체 패턴(22)의 위치에 대응하여 전극(32)을 노출하도록 상기 피복층(36c)내의 영역에 형성되고, 개구(38a)는 전극으로 될 바닥 층의 도체 패턴(22)의 위치에 대응하여 전극(37)을 노출하도록 상기 피복층(36c)내의 영역에 형성된다. 이 실시예에서, 피복층(36c)(36d)으로서, 수지 필름은 65 내지 35wt%의 폴리에테르에테르케톤 수지 및 35 내지 65wt%의 폴리에테르이미드 수지로 구성되며, 상기 수지 필름(23)과 동일한 수지 필름이 사용된다.
상기 일면 도체 패턴 필름(21)(21a)(21b) 및 피복층(36c)(36d)이 적층된 다음, 상기 적층된 구성물은 그의 상하부 양면에서 진공 가열 프레스 장치에 의해 가압 및 가열된다.
그러므로, 도 3e 에 도시한 바와 같이, 상기 일면 도체 패턴필름(21)(21a)(21b) 및 피복층(36c)(36d)는 서로 부착된다. 상기 수지 필름(23) 및 피복층(36a)(36b)은 열적 용해 접합에 의해 서로 확실하게 일체화 되고, 층간 접속은 도전성 페이스트(50)를 통해 인접하는 도체 패턴(22) 사이에서 이루어져, 양면에 전극(32)(37)을 갖는 다층 기판(101)을 얻을 수 있다. 상기 수지 필름(23) 및 피복층(32)(37)은 열가소성 수지로 구성되고, 압력 및 열에 의해 연화되어 확실하게 일체화 된다.
상기 수지 필름(23) 및 피복층(36c)(36d)은 동일 열가소성 수지 재질로 구성되고, 진공 가열 프레스 장치에 의해 가압 및 가열 될 때, 그의 탄성률은 대략 5 내지 40MPa로 저하된다. 따라서, 각 수지 필름등은 서로 확실하게 부착된다.
다시 말해서, 상기 수지 필름(23)과 피복층(36a)(36b)을 가압 및 가열할 때 1 내지 1000MPa로 하는 것이 바람직하다. 상기 탄성률이 1000MPa보다 높을 경우, 상기 수지 필름(23)등의 사이에서 히트 실링을 일으키기 어렵고, 가압에 의해 도체 패턴(22)으로 큰 응력이 가해져 배선 등의 단선이 발생되기 쉽다. 반면, 상기 탄성률이 1MPa보다 이하일 경우, 상기 도체 패턴(22)의 위치 변경이 발생하게 되어 수지 필름등의 위치가 쉽게 바뀌고, 이에 따라 다층 기판(100)을 형성하기가 어렵다.
상기한 제조 방법의 다층 기판 및 구성에 따르면, 일면에 도체 패턴(22)을 구비한 일면 도체 패턴 필름(21)(21a)(21b)과 전극(32)(37)을 노출하도록 개구 형성 공정을 실행한 피복층(36c)(36d)을 적층하고, 이 적층된 구성물을 가열 및 가압함으로써 다층 기판(101)을 제공할 수 있다.
따라서, 상기 다층 기판(101)은 일면 도체 패턴 필름(21)과피복층(36a)(36b)만으로 구성되어, 제조 공정 중 양면에 형성된 도체 패턴을 구비하는 기판을 형성할 필요가 없다. 그러므로, 양면에 형성된 전극을 갖는 다층 기판(101)의 제조 공정은 복잡하지 않으며, 비용도 감소될 수 있다.
또한, 1회의 가압 및 가열에 의해 각 일면 도체 패턴 필름(21)(21a)(21b) 및 피복층(36c(36d)의 부착이 일괄적으로 실행될 수 있다. 따라서, 제조 공정이 단축될 수 있어 제조 비용을 보다 감소시킬 수 있다.
또한, 제3 실시예에서 가압 및 가열과 같은 공정 조건 및 각 구성품의 재질은 제1 실시예와 동일하다.
또한, 제3 실시예에 있어, 레지스트 필름으로서의 피복층(36c)(36d)은 전극(32)(37)이 될 랜드부를 제외한 최외층의 도체 패턴(22)을 피복하기 위하여 적층된다. 상기한 바와 같이 최외층의 도체 패턴(22)은 전극(32)(37)으로 될 랜드부 뿐만 아니라 상기 랜드부와 연결되는 배선 패턴을 구비할 경우, 상기 피복층(36a)(36b)은 상기 배선 패턴을 절연하고 보호하기 위하여 도체 패턴(22)(62)상에 적층되어야 한다. 그러나, 상기 도체 패턴(22)(62)은 전극(32)(37)으로 될 랜드부를 구비하기 위해서만 형성되고, 상기 전극(32)(37)과 연결된 배선 패턴은 최하층에서 도체 패턴(22)에 의해 구성될 경우, 상기 피복층(36a)(36b)은 도체 패턴(22)상에 적층될 필요가 없다. 이러한 경우, 상기 피복층(36c)(36d)은 적층되지 않고, 상기 일면 도체 패턴 필름(21)(21a)(21b)은 가압 및 가열되어 서로 부착된다. 따라서, 피복층(36c)(36d)을 형성하고 적층하는 단계는 생략될 수 있어, 제조 공정을 보다 간단하게 할 수 있다.
또한, 도 7a 내지 도 7e 에 도시한 바와 같이, 최외층에 위치되는 일면 도체 패턴 필름(21c)에 대하여, 도체 패턴(22)은 수지 필름(23)의 전체 면을 피복하는 도전성 막(22a)으로서 형성되고, 적층된 일면 도체 패턴 필름(21a)(21b)(21c)은 상기 도전성 막(22a)을 통해 가압 및 가압된다. 이와 같이, 가열 및 가압 장치에 의해 도전성 막(22a)을 통해 가압 및 가열이 실행되어, 수지 필름(23)과 가열 프레스 장치 사이의 접착을 방지하기 위한 릴리즈 시트(release)를 사용할 필요가 없다.
일면 도체 패턴 필름(21a)(21b)(21c)이 적층된 이후, 다층 기판(101)의 양면에 배치된 도전성 막(22a)이 에칭에 의해 패턴으로 형성된다. 도 7a 내지 도7b 는 전극(32)(37)으로 구성된 패턴만이 형성된 도전성 막(22a)의 일 예를 도시한 것이다. 그러나, 상기 도전성 막(22a)은 전극(32)(37) 뿐만 아니라 배선 패턴을 구비한 패턴으로 형성될 수 있다. 그러나, 이러한 경우, 패턴 형성후 제2 실시예와 유사하게, 피복층(36a)(36b)이 배선 패턴상에 형성되어야 한다.
[다른 실시예들]
상기한 제3 실시예에 있어, 상기 비아 홀(24a)(24b)은 대략 타원형 형태를 갖고, 상기 일면 도체 패턴 필름을 적층할 때, 상기 비아 홀들의 장축이 서로 직교되게 배치되도록 서로 겹쳐진다. 그러나, 상기 비아 홀은 그의 중앙부로부터 방사상으로 연장하는 세개 또는 그 이상의 선형부를 갖는 방사상 형태로 형성되어 서로 겹쳐질 수 있다.
그 예로, 도 6a 및 도 6b 에 도시한 바와 같이, 일면 도체 패턴 필름(21a)(21b)에 있어, 비아 홀(24c)(24d)은 그의 중앙부(241)로부터 방사상으로연장하는 네 개의 선형부를 갖는 방사형태의 단면 형태로 형성되고, 도 6c 에 도시한 바와 같이, 서로 겹쳐진다. 상기 일면 도체 필름 패턴(21a)(21b)의 상대 위치가 서로 약간 변화더라도, 도 6c 에 도시한 바와 같이, 비아 홀(24c)내에 충전된 도전성 재질(50)과 비아 홀(24d)내에 충전된 도전성 재질(50) 사이의 접촉 면적을 확보할 수 있다.
즉, 방사형 형태로 형성된 비아 홀이 사용될 경우, 대략 타원형 형태가 사용된 상기의 제3 실시예에서 도시한 바와 같이 비아 홀의 배열을 제어 없이 위치 변화가 발생하더라도 접속 면적이 쉽게 확보될 수 있는 이점이 있다.
또한, 상기한 제3 실시예에 있어, 상기 비아 홀(24a)(24b)은 대략 타원형 형태로 구비되고, 일면 도체 패턴 필름을 적층할 때, 상기 비아 홀의 장축이 서로 직교되게 배치되도록 서로 겹쳐진다. 그러나, 상기 일면 도체 패턴 필름의 비아 홀들은 일면 도체 패턴 필름(21)의 직경보다 큰 직경를 갖고 서로 겹쳐질 수 있다.
상기 일면 도체 패턴 필름(21a)(21b)의 상대 위치가 서로 약간 변화더라도, 다른 층(c)에 형성된 비아 홀(24)의 직경 보다 직경이 크게 형성된 비아 홀내에 충전된 도전성 재질(50)과 비아 홀(24d)내에 충전된 도전성 재질(50) 사이의 접속 면적은 확보될 수 있다.
또한, 상기한 제3 실시예에서, 일면 도체 패턴 필름(21a)(21b)에 형성된 상기 비아 홀(24a)(24b)은 대략 타원형 형태만을 구비하고, 일면 도체 패턴 필름(21)에 제공된 비아 홀도 동일 형태로 구비된다. 또한, 비아 홀 모두는 방사형 형태로 구비될 수 있다. 이에 따르면, 각 층간에서 층간 접속이 확실하게 이루어질 수 있으며, 랜드부와 수지 필름 사이의 부착 면적을 확보할 수 있다. 또한, 비아 홀 구조 공통화에 의해 설계 작업이 감소될 수 있다.
더욱이, 상기한 각 실시예에 있어, 65 내지 35wt%의 폴리에테르에테르케톤 수지 및 35 내지 65wt%의 폴리에테르이미드 수지로 구성되는 수지 필름이 수지 필름(23)과 피복층(36)(36a)(36b)(36c)(36d)로 이용되더라도, 수지 필름을 구성하는 재질은 이에 한정되는 것이 아니고, 필름은 폴리에테르에테르케톤과 폴리에테르이미드 및 필러(filler)로 구성될 수 있으며, 폴리에테르에테르케톤(PEEK) 또는 폴리에테르이미드(PEI)만으로 구성될 수 있다.
또한, 폴리에틸렌 나프탈렌(polyethylene naphthalete)(PEN), 폴리에틸렌 테레프탈렌(polyethylene)(PET), 폴리에테르술폰(polyethersulfone)(PES), 열가소성 폴리이미드 또는 소위 액정 폴리머등이 상기 수지 필름 및 피복층으로서 이용될 수 있다. 폴리이미드 필름과, PEEK, PEI, PEN, PES, 열가소성 폴리이미드 및 상기 폴리이미드 필름에 적층되는 액정 폴리머들 중 적어도 하나를 구비하는 적층 구조물을 이용할 수 있다. 가압 및 가열에 의해 부착할 수 있고, 다음 공정인 납땜 공정과 같은 공정에 있어 필요한 내열성을 갖는 수지 필름이면 적절히 이용될 수 있다.
즉, 폴리이미드 필름에 적층된 수지 필름으로 구성되는 수지 필름이 이용될 경우, 열팽창계수는 15 내지 20ppm 정도로, 배선으로 이용되는 구리의 열팽창계수(17 내지 20 ppm)에 근접하며, 따라서, 벗겨짐과 휨의 발생을 방지할 수 있다.
또한, 상기한 각 실시예에 있어, 다층기판(100) 또는 (101)이 4층 기판이지만, 다수의 도체 패턴 층을 구비하는 한 적층 개수는 한정되지 않는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 따른 다층 기판 및 그의 제조방법에 따르면, 제조 방법이 간단하고, 제조 시간이 단축되며, 이에 따라 제조 비용이 보다 감소될 수 있는 효과가 있다.

Claims (31)

  1. 수지 필름 및 상기 수지 필름의 일면에만 형성된 도체 패턴을 각각 구비하고, 적층된 필름을 형성하기 위한 일면 도체 패턴 필름을 적층하는 단계; 및
    수지 필름이 배치된 상기 적층된 필름의 일면에서 일면 도체 필름에 전극이 될 상기 도체 패턴의 일부분을 피복하는 표면 수지 필름의 적어도 일부분을 제거하는 단계를 포함하고;
    상기 적층된 필름으로 구성되며, 도체 패턴이 배치되고 이에 의해 구성되는 양면에 각각 형성된 전극을 구비하는 다층 기판을 형성하는
    다층 기판의 제조방법.
  2. 제1항에 있어서,
    상기 도체 패턴을 피복하도록, 상기 도체 패턴이 배치되는 상기 적층된 필름의 타면에 레지스트 필름을 형성하는 단계; 및
    상기 전극이 형성될 도체 패턴의 위치에 대응하는 영역에서 상기 레지스트 필름에 홀을 형성하는 단계
    를 더 포함하는 다층 기판의 제조방법.
  3. 제2항에 있어서,
    상기 레지스트 필름은 상기 수지 필름과 동일 재질로 구성되는
    다층 기판의 제조방법.
  4. 제1항에 있어서,
    상기 각 일면 도체 패턴 필름의 수지 필름은 열가소성 수지로 구성되고,
    적층 이후, 상기 다층 기판의 양면을 가압 및 가열함으로써 상기 각 일면 도체 패턴 필름이 서로 부착되는
    다층 기판의 제조방법.
  5. 제2항에 있어서,
    상기 각 일면 도체 패턴 필름의 수지 필름은 열가소성 수지로 구성되고,
    상기 일면 도체 패턴 필름을 적층하고, 상기 레지스트 필름을 형성한 후, 상기 다층 기판의 양면을 가압 및 가열함으로써 상기 각 일면 도체 패턴 필름과 레지스트 필름이 서로 부착되는
    다층 기판의 제조방법.
  6. 제4항에 있어서,
    상기 다층 기판에 가압 및 가열함에 있어 상기 열가소성 수지의 탄성률이 1 내지 1000MPa의 범위가 되는 온도로 상기 기판을 가열하는
    다층 기판의 제조방법.
  7. 제1항에 있어서,
    상기 다층 기판 면을 구성하는 수지 필름을 구비한 일면 도체 패턴 필름을 제외한 각 일면 도체 패턴 필름은 그의 바닥면으로서 상기 도체 패턴이 노출되는 바닥 형성 비아 홀을 구비하고, 상기 비아 홀은 인접하는 일면 도체 패턴 필름의 각 도체 패턴이 서로 전기적으로 연결되도록 도전성 페이스트로 충전되는
    다층 기판의 제조방법.
  8. 수지 필름과, 상기 수지 필름의 일면에만 형성된 도체 패턴 및 소정 위치에 형성되고 층간 접속재로 충전된 비아 홀을 각각 구비하는 일면 도체 패턴 필름을 적층하되, 적층된 일면 도체 패턴 필름의 제1 면에 위치된 상기 일면 도체 패턴 필름의 노출된 도체 패턴은 상기 일면 도체 패턴 필름의 수지 필름을 전체적으로 피복하는 제1 도전성 막으로서 형성되는 단계;
    적층된 일면 도체 패턴 필름의 제2 면을 구성하는 표면 수지 필름을 전체적으로 피복하도록 상기 표면 수지 필름상에 제2 도전성 막을 형성하는 단계; 및
    제1 및 제2 도체 패턴을 형성하도록 상기 적층된 일면 도체 패턴 필름의 양면에 배치된 제1 및 제2 도전성 막을 패턴하는 단계를 포함하여;
    상기 일면 도체 패턴 필름을 적층시킴에 의해 형성된 다층 기판의 제1 및 제2 면에 제1 및 제2 도체 패턴에 의해 전극이 형성되는
    다층 기판의 제조방법.
  9. 제8항에 있어서,
    상기 수지 필름과 동일 재질로 구성되어 상기 다층 기판의 양면에서 상기 제1 및 제2 도체 패턴에 레지스트 필름을 형성하는
    다층 기판의 제조방법.
  10. 제8항에 있어서,
    상기 제1 및 제2 도전성 막은 전극으로 될 랜드부만을 남기도록 패턴되는
    다층 기판의 제조방법.
  11. 제8항에 있어서,
    상기 수지 필름은 열가소성 수지로 구성되며,
    상기 다층 기판의 양면에 도전성 막이 형성된 후, 상기 각 일면 도체 패턴 필름은 상기 다층 기판의 양면으로 가압 및 가열 함으로써 서로 부착되는
    다층 기판의 제조방법.
  12. 제11항에 있어서,
    상기 다층 기판으로 가열 및 가압함에 있어 상기 열가소성 수지의 탄성률이 1 내지 1000MPa의 범위가 되는 온도로 다층 기판을 가열하는
    다층 기판의 제조방법.
  13. 제8항에 있어서,
    상기 층간 접속재는 도전성 페이스트이고, 상기 비아 홀은 도체 패턴에 의해 구성된 바닥을 구비하여, 인접하는 일면 도체 패턴 필름의 각 도체 패턴이 상기 도전성 페이스트에 의해 서로 전기적으로 연결되는
    다층 기판의 제조방법.
  14. 수지 필름과, 상기 수지 필름의 일면에만 형성된 도체 패턴 및 소정 위치에 형성되고 층간 접속재로 충전된 비아 홀을 각각 구비하는 일면 도체 패턴 필름을 적층하는 단계;
    다층 기판을 형성하도록 상기 일면 도체 패턴 필름을 서로 부착하는 단계를 포함하되;
    임의의 두 일면 도체 패턴은 상기 도체 패턴이 형성되지 않은 면이 서로 대향하도록 적층하고, 나머지 일면 도체 패턴 필름은 상기 도체 패턴이 형성된 면과 도체 패턴이 형성되지 않은 다른 면이 서로 대향하도록 하는 방식으로 적층하여, 상기 다층 기판의 양면에 도전성 패턴에 의해 전극이 형성되는
    다층 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 수지 필름과 동일 재질로 형성되며, 상기 다층 기판의 양면에 배치된 도체 패턴상에 레지스트 필름이 형성되는
    다층 기판의 제조 방법.
  16. 제14항에 있어서,
    상기 다층 기판의 양면에 배치된 도체 패턴은 전극을 형성하기 위하여 랜드부만을 포함하는
    다층 기판의 제조 방법.
  17. 제14항에 있어서,
    상기 수지 필름은 열가소성 재질로 구성되며,
    상기 다층 기판의 양면에 노출된 도체 패턴이 각각 상기 수지 필름을 전체적으로 피복하는 도전성 막으로 형성된 후, 상기 각 일면 도체 패턴 필름은 상기 다층 기판의 양면을 가압 및 가열함으로써 서로 부착되고, 상기 도전성 막의 패턴에 의해 상기 전극이 형성되는
    다층 기판의 제조 방법.
  18. 제14항에 있어서,
    상기 수지 필름은 열가소성 수지로 형성되며,
    상기 일면 도체 패턴 필름 전체에 배치된 도체 패턴이 소정 형태로 각각 패턴된 후, 상기 일면 도체 패턴 필름이 적층되고, 상기 각 일면 도체 패턴 필름은 상기 다층 기판의 양면을 가압 및 가열함으로써 서로 부착되는
    다층 기판의 제조 방법.
  19. 제18항에 있어서,
    상기 다층 기판으로 가압 및 가열함에 있어 상기 열가소성 수지의 탄성률이 1 내지 1000MPa의 범위가 되는 온도로 다층 기판을 가열하는
    다층 기판의 제조 방법.
  20. 제14항에 있어서,
    상기 층간 접속재는 도전성 페이스트이고, 각 일면 도체 패턴 필름은 바닥면으로서 상기 도체 패턴이 노출되는 바닥 형성 비아 홀을 구비하며, 상기 비아 홀은 인접하는 일면 도체 패턴이 상기 도전성 페이스트를 통해 서로 전기적으로 연결되도록 도전성 페이스트로 충전되는
    다층 기판의 제조 방법.
  21. 제14항에 있어서,
    도전성 패턴을 구비하지 않는 수지 필름 면이 서로 대향하는 일면 도체 패턴 필름의 비아 홀은 대략 타원형 형태로 형성되고,
    상기 타원형 형태의 비아 홀은 그의 장축이 서로 직교되게 배치되도록 서로 겹쳐지는
    다층 기판의 제조 방법.
  22. 제14항에 있어서,
    도전성 패턴을 구비하지 않는 수지 필름 면이 서로 대향하는 일면 도체 패턴 필름의 비아 홀은 중앙부로부터 방사상으로 연장하는 셋 이상의 선형부를 갖는 방사 형태로 형성되고,
    상기 방사 형태의 비아 홀은 서로 겹쳐지는
    다층 기판의 제조 방법.
  23. 제22항에 있어서,
    상기 방사 형태의 비아 홀은 네 개의 선형부를 갖는 십자가 형태의 패턴으로 형성되는
    다층 기판의 제조 방법.
  24. 제14항에 있어서,
    상기 소정 개수의 일면 도체 패턴 필름에 각각 형성된 비아 홀은 대략 원형 형태로 형성되고,
    도전성 패턴이 없는 수지 필름 면들이 서로 대향하는 일면 도체 패턴 필름의 비아 홀은 나머지 일면 도체 패턴 필름에 형성된 비아 홀의 직경보다 큰 직경을 가지며, 상기 큰 직경을 갖는 비아 홀은 적층 될 때 서로 겹쳐지는
    다층 기판의 제조 방법.
  25. 수지 필름과, 상기 수지 필름의 일면에만 형성되는 도체 패턴 및 소정 위치에 형성되고 층간 접속재로 충전되는 비아 홀을 각각 구비하는 소정 개수의 일면 도체 패턴 필름을 포함하되, 상기 도체 패턴이 형성되지 않은 면이 서로 대향하도록 임의의 두 일면 도체 패턴 필름이 적층되고, 도체 패턴이 형성된 면과 도체 패턴이 형성되지 않은 다른 면이 서로 대향하도록 하도록 나머지 일면 도체 패턴 필름이 적층되며, 상기 도체 패턴이 양면에 전극으로서 배열되도록 다층 기판을 형성하기 위하여 서로 부착되는 소정 개수의 일면 도체 패턴 필름;
    상기 임의의 두 일면 도체 패턴 필름의 도체 패턴에 형성된 대향하는 비아 홀 내에 제공되며, 상기 임의의 두 일면 도체 패턴 필름이 상기 대향하는 비아 홀 내에서 전기적으로 연결되도록 서로 직접적으로 연결되는 층간 접속재; 및
    나머지 일면 도체 패턴 필름 중 하나에 형성된 비아 홀을 충전하는 상기 층간 접속재를 통해, 상기 나머지 일면 도체 패턴 필름 중 하나에 인접하게 배열된 나머지 일면 도체 패턴 필름의 다른 하나에 배치되는 제2 도체 패턴과 연결되는 상기 나머지 일면 도체 패턴 필름중 하나에 형성되는 제1 도체 패턴
    을 포함하는 다층 기판.
  26. 제25항에 있어서,
    상기 각 일면 도체 패턴 필름에 포함된 수지 필름은 동일한 열가소성 수지로 이루어지는
    다층 기판.
  27. 제26항에 있어서,
    상기 열가소성 수지는, 상기 다층 기판으로 가압 및 가열할 때의 가열 온도에 있어, 1 내지 1000MPa 범위의 탄성률을 갖는
    다층 기판.
  28. 제25항에 있어서,
    상기 임의의 두 일면 도체 패턴 필름에 형성된 대향하는 비아 홀은 대략 타원형 형태를 가지고, 그의 장축이 서로 직교되게 배치되도록 겹쳐져, 상기 임의의 두 일면 도체 패턴 필름에 형성된 도체 패턴이 상기 대향하는 비아 홀내에 충전된 층간 접속재를 통해 서로 전기적으로 연결되는
    다층 기판.
  29. 제25항에 있어서,
    상기 임의의 두 일면 도체 패턴 필름에 형성된 대향하는 비아 홀은 중앙부로부터 연장하는 셋 또는 그 이상의 선형부를 갖는 방사 형태를 가지고, 서로 겹쳐져, 상기 임의의 두 일면 도체 패턴 필름에 형성된 도체 패턴이 상기 대향하는 비아 홀내에 충전된 층간 접속재를 통해 서로 전기적으로 연결되는
    다층 기판.
  30. 제25항에 있어서,
    상기 방사 형태 비아 홀은 네 개의 선형부로 구성된 십자자 형태의 패턴을 구비하는
    다층 기판.
  31. 제25항에 있어서,
    상기 소정 개수의 일면 도체 패턴 필름에 각각 형성된 비아 홀은 대략 원형 형태로 형성되고,
    상기 소정 개수 중 임의의 두 일면 도체 패턴 필름에 형성된 대향하는 비아 홀은 나머지 일면 도체 패턴 필름에 형성된 비아 홀의 직경보다 큰 직경을 가지며;
    상기 대향하는 비아 홀은 서로 겹쳐져, 상기 임의의 두 일면 도체 패턴 필름에 형성된 상기 도체 패턴이 대향하는 비아 홀내에 충전된 층간 접속재를 통해 서로 전기적으로 연결되는
    다층 기판.
KR10-2001-0078966A 2000-12-14 2001-12-13 다층기판 및 그의 제조방법 KR100456121B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000380634 2000-12-14
JPJP-P-2000-00380634 2000-12-14
JP2001195375 2001-06-27
JPJP-P-2001-00195375 2001-06-27
JPJP-P-2001-00333021 2001-10-30
JP2001333021A JP3407737B2 (ja) 2000-12-14 2001-10-30 多層基板の製造方法およびその製造方法によって形成される多層基板

Publications (2)

Publication Number Publication Date
KR20020048293A true KR20020048293A (ko) 2002-06-22
KR100456121B1 KR100456121B1 (ko) 2004-11-08

Family

ID=27345444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0078966A KR100456121B1 (ko) 2000-12-14 2001-12-13 다층기판 및 그의 제조방법

Country Status (8)

Country Link
US (2) US6667443B2 (ko)
EP (3) EP2467004B1 (ko)
JP (1) JP3407737B2 (ko)
KR (1) KR100456121B1 (ko)
CN (1) CN1199537C (ko)
MX (1) MXPA01012805A (ko)
SG (1) SG91948A1 (ko)
TW (1) TW530006B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848912B2 (en) * 2002-12-12 2005-02-01 Broadcom Corporation Via providing multiple electrically conductive paths through a circuit board
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE112005000014T5 (de) 2004-04-06 2006-05-18 Murata Manufacturing Co., Ltd., Nagaokakyo Innenleiterverbindungsstruktur und Mehrschichtsubstrat
KR100546411B1 (ko) * 2004-05-20 2006-01-26 삼성전자주식회사 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2006081985A (ja) * 2004-09-15 2006-03-30 Seiko Epson Corp パターン形成方法、電子機器の製造方法、および基体の製造方法
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
US7227266B2 (en) * 2004-11-09 2007-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure to reduce stress induced voiding effect
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
GB2441265B (en) 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
JP4728708B2 (ja) * 2005-06-17 2011-07-20 日本電気株式会社 配線基板及びその製造方法
JP5436774B2 (ja) 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
JP4530089B2 (ja) * 2008-03-12 2010-08-25 株式会社デンソー 配線基板の製造方法
JP4548509B2 (ja) * 2008-04-23 2010-09-22 株式会社デンソー プリント基板製造装置
TW200950028A (en) * 2008-05-20 2009-12-01 Subtron Technology Co Ltd Non-cylinder via structure and thermal enhanced substrate having the same
JP2010056165A (ja) * 2008-08-26 2010-03-11 Denso Corp 導体パターンフィルムの製造方法
JP5293060B2 (ja) * 2008-10-02 2013-09-18 株式会社デンソー 多層回路基板およびその製造方法
JP2010199318A (ja) * 2009-02-25 2010-09-09 Kyocera Corp 配線基板及びそれを備えた実装構造体
CN101932196B (zh) * 2009-06-25 2012-07-04 南亚电路板股份有限公司 电路板结构及其制造方法
JP2011066329A (ja) * 2009-09-18 2011-03-31 Tatsuta Electric Wire & Cable Co Ltd シールドフィルム、そのシールドフィルムを有するシールド配線板、シールドフィルムにおけるグランド接続方法
US8488329B2 (en) * 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems
US8693203B2 (en) 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
JP5533914B2 (ja) * 2011-08-31 2014-06-25 株式会社デンソー 多層基板
JP2013074129A (ja) * 2011-09-28 2013-04-22 Kuraray Co Ltd Lcp基板用カバー材およびそれを用いたlcp回路基板
WO2013141339A1 (ja) * 2012-03-23 2013-09-26 株式会社村田製作所 多層配線基板およびその製造方法
US8877558B2 (en) 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
US9293438B2 (en) 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
JP5874697B2 (ja) 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
TWI683603B (zh) * 2014-02-17 2020-01-21 韓商Lg伊諾特股份有限公司 印刷電路板及其製造方法
JP6626258B2 (ja) * 2014-04-07 2019-12-25 昭和電工パッケージング株式会社 ラミネート外装材の製造方法
JP6233524B2 (ja) 2014-09-04 2017-11-22 株式会社村田製作所 部品内蔵基板
JP6380547B2 (ja) * 2014-09-30 2018-08-29 株式会社村田製作所 多層基板
JP6372624B2 (ja) * 2016-05-18 2018-08-15 株式会社村田製作所 多層基板、および、多層基板の製造方法
JP6623941B2 (ja) 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
JP2018156990A (ja) * 2017-03-15 2018-10-04 株式会社東芝 モジュール、電子機器、及び配線板
CN211831340U (zh) 2017-10-26 2020-10-30 株式会社村田制作所 多层基板、内插器以及电子设备
JP7147885B2 (ja) 2019-02-05 2022-10-05 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
WO2021025025A1 (ja) * 2019-08-08 2021-02-11 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
US11699688B2 (en) 2019-12-03 2023-07-11 Nichia Corporation Surface-emitting light source and method of manufacturing the same
CN113939115B (zh) * 2021-12-15 2022-05-27 深圳市信维通信股份有限公司 一种多层lcp基板的加工方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2736677A (en) * 1950-12-01 1956-02-28 Technograph Printed Circuits L Metallized insulators
GB1430640A (en) * 1973-05-15 1976-03-31 Minnesota Mining & Mfg Printed circuits and their manufacture
JPS60137092A (ja) * 1983-12-19 1985-07-20 株式会社東芝 回路基板の製造方法
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
US4763403A (en) * 1986-12-16 1988-08-16 Eastman Kodak Company Method of making an electronic component
GB8705543D0 (en) * 1987-03-10 1987-04-15 Int Computers Ltd Printed circuit board
JP3059568B2 (ja) 1992-01-23 2000-07-04 古河電気工業株式会社 多層プリント回路基板の製造方法
DE69419219T2 (de) * 1993-09-03 2000-01-05 Kabushiki Kaisha Toshiba, Kawasaki Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JPH07263867A (ja) 1994-03-18 1995-10-13 Fujitsu General Ltd 多層配線基板
JPH09199635A (ja) 1996-01-19 1997-07-31 Shinko Electric Ind Co Ltd 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP3944921B2 (ja) 1996-04-05 2007-07-18 日立化成工業株式会社 多層配線板の製造方法
WO1997048260A1 (fr) * 1996-06-14 1997-12-18 Ibiden Co., Ltd. Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
JP3513827B2 (ja) * 1996-07-01 2004-03-31 日立化成工業株式会社 多層プリント配線板用塑性流動シート及びそれを用いた多層プリント配線板の製造方法
WO1998033366A1 (fr) * 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
WO1998056220A1 (fr) * 1997-06-06 1998-12-10 Ibiden Co., Ltd. Plaquette de circuit simple face et procede de fabrication de ladite plaquette
JPH10341082A (ja) 1997-06-10 1998-12-22 Kyocera Corp 多層配線基板
US6159586A (en) * 1997-09-25 2000-12-12 Nitto Denko Corporation Multilayer wiring substrate and method for producing the same
JP3355142B2 (ja) 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
JP4043115B2 (ja) 1998-09-24 2008-02-06 イビデン株式会社 多数個取り多層プリント配線板
JP3514647B2 (ja) 1999-01-05 2004-03-31 三菱樹脂株式会社 多層プリント配線板およびその製造方法
JP2000323839A (ja) 1999-03-04 2000-11-24 Soshin Electric Co Ltd 多層基板の製造方法
JP2000277924A (ja) 1999-03-23 2000-10-06 Hitachi Chem Co Ltd 多層プリント配線板とその製造方法

Also Published As

Publication number Publication date
JP2003086948A (ja) 2003-03-20
US6667443B2 (en) 2003-12-23
EP1215948A3 (en) 2004-07-21
TW530006B (en) 2003-05-01
EP1215948A2 (en) 2002-06-19
EP2079292A2 (en) 2009-07-15
CN1360464A (zh) 2002-07-24
EP2079292A3 (en) 2009-10-28
US20030209796A1 (en) 2003-11-13
EP2467004A3 (en) 2013-07-17
MXPA01012805A (es) 2004-08-12
EP2467004B1 (en) 2014-04-30
CN1199537C (zh) 2005-04-27
US6855625B2 (en) 2005-02-15
EP2467004A2 (en) 2012-06-20
US20020076903A1 (en) 2002-06-20
KR100456121B1 (ko) 2004-11-08
SG91948A1 (en) 2002-10-15
EP1215948B1 (en) 2011-05-25
JP3407737B2 (ja) 2003-05-19

Similar Documents

Publication Publication Date Title
KR100456121B1 (ko) 다층기판 및 그의 제조방법
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP5411362B2 (ja) 積層配線基板及びその製造方法
TWI448223B (zh) 多層電路板及其製作方法
JP3931780B2 (ja) 多層プリント基板
JP4443543B2 (ja) 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法
JP2007250581A (ja) 多層配線基板及びその製造方法
JPH0794868A (ja) 多層配線基板及びその製造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JPS63241995A (ja) 多層印刷回路板およびその製法
JP2005123332A (ja) 回路基板及びその製造方法
JPH118471A (ja) 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
JP4333249B2 (ja) Icパッケージ及びその製造方法、回路基板
JP3829660B2 (ja) プリント基板の実装構造およびプリント基板実装構造の製造方法
JP4803918B2 (ja) 多層配線基板の製造方法
JP2018098260A (ja) 凹部付き多層配線板の製造方法、および積層用部材
JP2008198733A (ja) 多層配線板とその製造方法
JP4239423B2 (ja) プリント基板の製造方法
JP4803919B2 (ja) 多層配線基板の製造方法
JP2004064009A (ja) プリント基板の製造方法
JP2003318538A (ja) プリント基板の製造方法
JP2004031778A (ja) プリント基板およびプリント基板の製造方法
JP2007214493A (ja) 多層プリント配線板の製造方法
JP2002280733A (ja) プリント基板の製造方法
JP2007115951A (ja) インターポーザ基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121009

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161021

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee