KR20020048293A - 다층기판 및 그의 제조방법 - Google Patents
다층기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20020048293A KR20020048293A KR1020010078966A KR20010078966A KR20020048293A KR 20020048293 A KR20020048293 A KR 20020048293A KR 1020010078966 A KR1020010078966 A KR 1020010078966A KR 20010078966 A KR20010078966 A KR 20010078966A KR 20020048293 A KR20020048293 A KR 20020048293A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- multilayer substrate
- conductor pattern
- sided
- pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09245—Crossing layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1062—Prior to assembly
- Y10T156/1064—Partial cutting [e.g., grooving or incising]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
Description
Claims (31)
- 수지 필름 및 상기 수지 필름의 일면에만 형성된 도체 패턴을 각각 구비하고, 적층된 필름을 형성하기 위한 일면 도체 패턴 필름을 적층하는 단계; 및수지 필름이 배치된 상기 적층된 필름의 일면에서 일면 도체 필름에 전극이 될 상기 도체 패턴의 일부분을 피복하는 표면 수지 필름의 적어도 일부분을 제거하는 단계를 포함하고;상기 적층된 필름으로 구성되며, 도체 패턴이 배치되고 이에 의해 구성되는 양면에 각각 형성된 전극을 구비하는 다층 기판을 형성하는다층 기판의 제조방법.
- 제1항에 있어서,상기 도체 패턴을 피복하도록, 상기 도체 패턴이 배치되는 상기 적층된 필름의 타면에 레지스트 필름을 형성하는 단계; 및상기 전극이 형성될 도체 패턴의 위치에 대응하는 영역에서 상기 레지스트 필름에 홀을 형성하는 단계를 더 포함하는 다층 기판의 제조방법.
- 제2항에 있어서,상기 레지스트 필름은 상기 수지 필름과 동일 재질로 구성되는다층 기판의 제조방법.
- 제1항에 있어서,상기 각 일면 도체 패턴 필름의 수지 필름은 열가소성 수지로 구성되고,적층 이후, 상기 다층 기판의 양면을 가압 및 가열함으로써 상기 각 일면 도체 패턴 필름이 서로 부착되는다층 기판의 제조방법.
- 제2항에 있어서,상기 각 일면 도체 패턴 필름의 수지 필름은 열가소성 수지로 구성되고,상기 일면 도체 패턴 필름을 적층하고, 상기 레지스트 필름을 형성한 후, 상기 다층 기판의 양면을 가압 및 가열함으로써 상기 각 일면 도체 패턴 필름과 레지스트 필름이 서로 부착되는다층 기판의 제조방법.
- 제4항에 있어서,상기 다층 기판에 가압 및 가열함에 있어 상기 열가소성 수지의 탄성률이 1 내지 1000MPa의 범위가 되는 온도로 상기 기판을 가열하는다층 기판의 제조방법.
- 제1항에 있어서,상기 다층 기판 면을 구성하는 수지 필름을 구비한 일면 도체 패턴 필름을 제외한 각 일면 도체 패턴 필름은 그의 바닥면으로서 상기 도체 패턴이 노출되는 바닥 형성 비아 홀을 구비하고, 상기 비아 홀은 인접하는 일면 도체 패턴 필름의 각 도체 패턴이 서로 전기적으로 연결되도록 도전성 페이스트로 충전되는다층 기판의 제조방법.
- 수지 필름과, 상기 수지 필름의 일면에만 형성된 도체 패턴 및 소정 위치에 형성되고 층간 접속재로 충전된 비아 홀을 각각 구비하는 일면 도체 패턴 필름을 적층하되, 적층된 일면 도체 패턴 필름의 제1 면에 위치된 상기 일면 도체 패턴 필름의 노출된 도체 패턴은 상기 일면 도체 패턴 필름의 수지 필름을 전체적으로 피복하는 제1 도전성 막으로서 형성되는 단계;적층된 일면 도체 패턴 필름의 제2 면을 구성하는 표면 수지 필름을 전체적으로 피복하도록 상기 표면 수지 필름상에 제2 도전성 막을 형성하는 단계; 및제1 및 제2 도체 패턴을 형성하도록 상기 적층된 일면 도체 패턴 필름의 양면에 배치된 제1 및 제2 도전성 막을 패턴하는 단계를 포함하여;상기 일면 도체 패턴 필름을 적층시킴에 의해 형성된 다층 기판의 제1 및 제2 면에 제1 및 제2 도체 패턴에 의해 전극이 형성되는다층 기판의 제조방법.
- 제8항에 있어서,상기 수지 필름과 동일 재질로 구성되어 상기 다층 기판의 양면에서 상기 제1 및 제2 도체 패턴에 레지스트 필름을 형성하는다층 기판의 제조방법.
- 제8항에 있어서,상기 제1 및 제2 도전성 막은 전극으로 될 랜드부만을 남기도록 패턴되는다층 기판의 제조방법.
- 제8항에 있어서,상기 수지 필름은 열가소성 수지로 구성되며,상기 다층 기판의 양면에 도전성 막이 형성된 후, 상기 각 일면 도체 패턴 필름은 상기 다층 기판의 양면으로 가압 및 가열 함으로써 서로 부착되는다층 기판의 제조방법.
- 제11항에 있어서,상기 다층 기판으로 가열 및 가압함에 있어 상기 열가소성 수지의 탄성률이 1 내지 1000MPa의 범위가 되는 온도로 다층 기판을 가열하는다층 기판의 제조방법.
- 제8항에 있어서,상기 층간 접속재는 도전성 페이스트이고, 상기 비아 홀은 도체 패턴에 의해 구성된 바닥을 구비하여, 인접하는 일면 도체 패턴 필름의 각 도체 패턴이 상기 도전성 페이스트에 의해 서로 전기적으로 연결되는다층 기판의 제조방법.
- 수지 필름과, 상기 수지 필름의 일면에만 형성된 도체 패턴 및 소정 위치에 형성되고 층간 접속재로 충전된 비아 홀을 각각 구비하는 일면 도체 패턴 필름을 적층하는 단계;다층 기판을 형성하도록 상기 일면 도체 패턴 필름을 서로 부착하는 단계를 포함하되;임의의 두 일면 도체 패턴은 상기 도체 패턴이 형성되지 않은 면이 서로 대향하도록 적층하고, 나머지 일면 도체 패턴 필름은 상기 도체 패턴이 형성된 면과 도체 패턴이 형성되지 않은 다른 면이 서로 대향하도록 하는 방식으로 적층하여, 상기 다층 기판의 양면에 도전성 패턴에 의해 전극이 형성되는다층 기판의 제조 방법.
- 제14항에 있어서,상기 수지 필름과 동일 재질로 형성되며, 상기 다층 기판의 양면에 배치된 도체 패턴상에 레지스트 필름이 형성되는다층 기판의 제조 방법.
- 제14항에 있어서,상기 다층 기판의 양면에 배치된 도체 패턴은 전극을 형성하기 위하여 랜드부만을 포함하는다층 기판의 제조 방법.
- 제14항에 있어서,상기 수지 필름은 열가소성 재질로 구성되며,상기 다층 기판의 양면에 노출된 도체 패턴이 각각 상기 수지 필름을 전체적으로 피복하는 도전성 막으로 형성된 후, 상기 각 일면 도체 패턴 필름은 상기 다층 기판의 양면을 가압 및 가열함으로써 서로 부착되고, 상기 도전성 막의 패턴에 의해 상기 전극이 형성되는다층 기판의 제조 방법.
- 제14항에 있어서,상기 수지 필름은 열가소성 수지로 형성되며,상기 일면 도체 패턴 필름 전체에 배치된 도체 패턴이 소정 형태로 각각 패턴된 후, 상기 일면 도체 패턴 필름이 적층되고, 상기 각 일면 도체 패턴 필름은 상기 다층 기판의 양면을 가압 및 가열함으로써 서로 부착되는다층 기판의 제조 방법.
- 제18항에 있어서,상기 다층 기판으로 가압 및 가열함에 있어 상기 열가소성 수지의 탄성률이 1 내지 1000MPa의 범위가 되는 온도로 다층 기판을 가열하는다층 기판의 제조 방법.
- 제14항에 있어서,상기 층간 접속재는 도전성 페이스트이고, 각 일면 도체 패턴 필름은 바닥면으로서 상기 도체 패턴이 노출되는 바닥 형성 비아 홀을 구비하며, 상기 비아 홀은 인접하는 일면 도체 패턴이 상기 도전성 페이스트를 통해 서로 전기적으로 연결되도록 도전성 페이스트로 충전되는다층 기판의 제조 방법.
- 제14항에 있어서,도전성 패턴을 구비하지 않는 수지 필름 면이 서로 대향하는 일면 도체 패턴 필름의 비아 홀은 대략 타원형 형태로 형성되고,상기 타원형 형태의 비아 홀은 그의 장축이 서로 직교되게 배치되도록 서로 겹쳐지는다층 기판의 제조 방법.
- 제14항에 있어서,도전성 패턴을 구비하지 않는 수지 필름 면이 서로 대향하는 일면 도체 패턴 필름의 비아 홀은 중앙부로부터 방사상으로 연장하는 셋 이상의 선형부를 갖는 방사 형태로 형성되고,상기 방사 형태의 비아 홀은 서로 겹쳐지는다층 기판의 제조 방법.
- 제22항에 있어서,상기 방사 형태의 비아 홀은 네 개의 선형부를 갖는 십자가 형태의 패턴으로 형성되는다층 기판의 제조 방법.
- 제14항에 있어서,상기 소정 개수의 일면 도체 패턴 필름에 각각 형성된 비아 홀은 대략 원형 형태로 형성되고,도전성 패턴이 없는 수지 필름 면들이 서로 대향하는 일면 도체 패턴 필름의 비아 홀은 나머지 일면 도체 패턴 필름에 형성된 비아 홀의 직경보다 큰 직경을 가지며, 상기 큰 직경을 갖는 비아 홀은 적층 될 때 서로 겹쳐지는다층 기판의 제조 방법.
- 수지 필름과, 상기 수지 필름의 일면에만 형성되는 도체 패턴 및 소정 위치에 형성되고 층간 접속재로 충전되는 비아 홀을 각각 구비하는 소정 개수의 일면 도체 패턴 필름을 포함하되, 상기 도체 패턴이 형성되지 않은 면이 서로 대향하도록 임의의 두 일면 도체 패턴 필름이 적층되고, 도체 패턴이 형성된 면과 도체 패턴이 형성되지 않은 다른 면이 서로 대향하도록 하도록 나머지 일면 도체 패턴 필름이 적층되며, 상기 도체 패턴이 양면에 전극으로서 배열되도록 다층 기판을 형성하기 위하여 서로 부착되는 소정 개수의 일면 도체 패턴 필름;상기 임의의 두 일면 도체 패턴 필름의 도체 패턴에 형성된 대향하는 비아 홀 내에 제공되며, 상기 임의의 두 일면 도체 패턴 필름이 상기 대향하는 비아 홀 내에서 전기적으로 연결되도록 서로 직접적으로 연결되는 층간 접속재; 및나머지 일면 도체 패턴 필름 중 하나에 형성된 비아 홀을 충전하는 상기 층간 접속재를 통해, 상기 나머지 일면 도체 패턴 필름 중 하나에 인접하게 배열된 나머지 일면 도체 패턴 필름의 다른 하나에 배치되는 제2 도체 패턴과 연결되는 상기 나머지 일면 도체 패턴 필름중 하나에 형성되는 제1 도체 패턴을 포함하는 다층 기판.
- 제25항에 있어서,상기 각 일면 도체 패턴 필름에 포함된 수지 필름은 동일한 열가소성 수지로 이루어지는다층 기판.
- 제26항에 있어서,상기 열가소성 수지는, 상기 다층 기판으로 가압 및 가열할 때의 가열 온도에 있어, 1 내지 1000MPa 범위의 탄성률을 갖는다층 기판.
- 제25항에 있어서,상기 임의의 두 일면 도체 패턴 필름에 형성된 대향하는 비아 홀은 대략 타원형 형태를 가지고, 그의 장축이 서로 직교되게 배치되도록 겹쳐져, 상기 임의의 두 일면 도체 패턴 필름에 형성된 도체 패턴이 상기 대향하는 비아 홀내에 충전된 층간 접속재를 통해 서로 전기적으로 연결되는다층 기판.
- 제25항에 있어서,상기 임의의 두 일면 도체 패턴 필름에 형성된 대향하는 비아 홀은 중앙부로부터 연장하는 셋 또는 그 이상의 선형부를 갖는 방사 형태를 가지고, 서로 겹쳐져, 상기 임의의 두 일면 도체 패턴 필름에 형성된 도체 패턴이 상기 대향하는 비아 홀내에 충전된 층간 접속재를 통해 서로 전기적으로 연결되는다층 기판.
- 제25항에 있어서,상기 방사 형태 비아 홀은 네 개의 선형부로 구성된 십자자 형태의 패턴을 구비하는다층 기판.
- 제25항에 있어서,상기 소정 개수의 일면 도체 패턴 필름에 각각 형성된 비아 홀은 대략 원형 형태로 형성되고,상기 소정 개수 중 임의의 두 일면 도체 패턴 필름에 형성된 대향하는 비아 홀은 나머지 일면 도체 패턴 필름에 형성된 비아 홀의 직경보다 큰 직경을 가지며;상기 대향하는 비아 홀은 서로 겹쳐져, 상기 임의의 두 일면 도체 패턴 필름에 형성된 상기 도체 패턴이 대향하는 비아 홀내에 충전된 층간 접속재를 통해 서로 전기적으로 연결되는다층 기판.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000380634 | 2000-12-14 | ||
JPJP-P-2000-00380634 | 2000-12-14 | ||
JP2001195375 | 2001-06-27 | ||
JPJP-P-2001-00195375 | 2001-06-27 | ||
JPJP-P-2001-00333021 | 2001-10-30 | ||
JP2001333021A JP3407737B2 (ja) | 2000-12-14 | 2001-10-30 | 多層基板の製造方法およびその製造方法によって形成される多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020048293A true KR20020048293A (ko) | 2002-06-22 |
KR100456121B1 KR100456121B1 (ko) | 2004-11-08 |
Family
ID=27345444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0078966A KR100456121B1 (ko) | 2000-12-14 | 2001-12-13 | 다층기판 및 그의 제조방법 |
Country Status (8)
Country | Link |
---|---|
US (2) | US6667443B2 (ko) |
EP (3) | EP2467004B1 (ko) |
JP (1) | JP3407737B2 (ko) |
KR (1) | KR100456121B1 (ko) |
CN (1) | CN1199537C (ko) |
MX (1) | MXPA01012805A (ko) |
SG (1) | SG91948A1 (ko) |
TW (1) | TW530006B (ko) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6848912B2 (en) * | 2002-12-12 | 2005-02-01 | Broadcom Corporation | Via providing multiple electrically conductive paths through a circuit board |
JP3823981B2 (ja) * | 2003-05-12 | 2006-09-20 | セイコーエプソン株式会社 | パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法 |
FI20031341A (fi) | 2003-09-18 | 2005-03-19 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
DE112005000014T5 (de) | 2004-04-06 | 2006-05-18 | Murata Manufacturing Co., Ltd., Nagaokakyo | Innenleiterverbindungsstruktur und Mehrschichtsubstrat |
KR100546411B1 (ko) * | 2004-05-20 | 2006-01-26 | 삼성전자주식회사 | 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법 |
FI117814B (fi) * | 2004-06-15 | 2007-02-28 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
JP2006081985A (ja) * | 2004-09-15 | 2006-03-30 | Seiko Epson Corp | パターン形成方法、電子機器の製造方法、および基体の製造方法 |
JP2006093438A (ja) * | 2004-09-24 | 2006-04-06 | Denso Corp | プリント基板及びその製造方法 |
US7227266B2 (en) * | 2004-11-09 | 2007-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure to reduce stress induced voiding effect |
JP4341588B2 (ja) * | 2005-06-09 | 2009-10-07 | 株式会社デンソー | 多層基板及びその製造方法 |
GB2441265B (en) | 2005-06-16 | 2012-01-11 | Imbera Electronics Oy | Method for manufacturing a circuit board structure, and a circuit board structure |
FI119714B (fi) | 2005-06-16 | 2009-02-13 | Imbera Electronics Oy | Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi |
FI122128B (fi) * | 2005-06-16 | 2011-08-31 | Imbera Electronics Oy | Menetelmä piirilevyrakenteen valmistamiseksi |
JP4728708B2 (ja) * | 2005-06-17 | 2011-07-20 | 日本電気株式会社 | 配線基板及びその製造方法 |
JP5436774B2 (ja) | 2007-12-25 | 2014-03-05 | 古河電気工業株式会社 | 多層プリント基板およびその製造方法 |
JP4530089B2 (ja) * | 2008-03-12 | 2010-08-25 | 株式会社デンソー | 配線基板の製造方法 |
JP4548509B2 (ja) * | 2008-04-23 | 2010-09-22 | 株式会社デンソー | プリント基板製造装置 |
TW200950028A (en) * | 2008-05-20 | 2009-12-01 | Subtron Technology Co Ltd | Non-cylinder via structure and thermal enhanced substrate having the same |
JP2010056165A (ja) * | 2008-08-26 | 2010-03-11 | Denso Corp | 導体パターンフィルムの製造方法 |
JP5293060B2 (ja) * | 2008-10-02 | 2013-09-18 | 株式会社デンソー | 多層回路基板およびその製造方法 |
JP2010199318A (ja) * | 2009-02-25 | 2010-09-09 | Kyocera Corp | 配線基板及びそれを備えた実装構造体 |
CN101932196B (zh) * | 2009-06-25 | 2012-07-04 | 南亚电路板股份有限公司 | 电路板结构及其制造方法 |
JP2011066329A (ja) * | 2009-09-18 | 2011-03-31 | Tatsuta Electric Wire & Cable Co Ltd | シールドフィルム、そのシールドフィルムを有するシールド配線板、シールドフィルムにおけるグランド接続方法 |
US8488329B2 (en) * | 2010-05-10 | 2013-07-16 | International Business Machines Corporation | Power and ground vias for power distribution systems |
US8693203B2 (en) | 2011-01-14 | 2014-04-08 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices |
US8844125B2 (en) | 2011-01-14 | 2014-09-30 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask and related devices |
JP5533914B2 (ja) * | 2011-08-31 | 2014-06-25 | 株式会社デンソー | 多層基板 |
JP2013074129A (ja) * | 2011-09-28 | 2013-04-22 | Kuraray Co Ltd | Lcp基板用カバー材およびそれを用いたlcp回路基板 |
WO2013141339A1 (ja) * | 2012-03-23 | 2013-09-26 | 株式会社村田製作所 | 多層配線基板およびその製造方法 |
US8877558B2 (en) | 2013-02-07 | 2014-11-04 | Harris Corporation | Method for making electronic device with liquid crystal polymer and related devices |
US9293438B2 (en) | 2013-07-03 | 2016-03-22 | Harris Corporation | Method for making electronic device with cover layer with openings and related devices |
JP5874697B2 (ja) | 2013-08-28 | 2016-03-02 | 株式会社デンソー | 多層プリント基板およびその製造方法 |
TWI683603B (zh) * | 2014-02-17 | 2020-01-21 | 韓商Lg伊諾特股份有限公司 | 印刷電路板及其製造方法 |
JP6626258B2 (ja) * | 2014-04-07 | 2019-12-25 | 昭和電工パッケージング株式会社 | ラミネート外装材の製造方法 |
JP6233524B2 (ja) | 2014-09-04 | 2017-11-22 | 株式会社村田製作所 | 部品内蔵基板 |
JP6380547B2 (ja) * | 2014-09-30 | 2018-08-29 | 株式会社村田製作所 | 多層基板 |
JP6372624B2 (ja) * | 2016-05-18 | 2018-08-15 | 株式会社村田製作所 | 多層基板、および、多層基板の製造方法 |
JP6623941B2 (ja) | 2016-06-09 | 2019-12-25 | 株式会社デンソー | 多層基板の製造方法 |
JP2018156990A (ja) * | 2017-03-15 | 2018-10-04 | 株式会社東芝 | モジュール、電子機器、及び配線板 |
CN211831340U (zh) | 2017-10-26 | 2020-10-30 | 株式会社村田制作所 | 多层基板、内插器以及电子设备 |
JP7147885B2 (ja) | 2019-02-05 | 2022-10-05 | 株式会社村田製作所 | 樹脂多層基板および樹脂多層基板の製造方法 |
WO2021025025A1 (ja) * | 2019-08-08 | 2021-02-11 | 株式会社村田製作所 | 樹脂多層基板および樹脂多層基板の製造方法 |
US11699688B2 (en) | 2019-12-03 | 2023-07-11 | Nichia Corporation | Surface-emitting light source and method of manufacturing the same |
CN113939115B (zh) * | 2021-12-15 | 2022-05-27 | 深圳市信维通信股份有限公司 | 一种多层lcp基板的加工方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2736677A (en) * | 1950-12-01 | 1956-02-28 | Technograph Printed Circuits L | Metallized insulators |
GB1430640A (en) * | 1973-05-15 | 1976-03-31 | Minnesota Mining & Mfg | Printed circuits and their manufacture |
JPS60137092A (ja) * | 1983-12-19 | 1985-07-20 | 株式会社東芝 | 回路基板の製造方法 |
US4915983A (en) * | 1985-06-10 | 1990-04-10 | The Foxboro Company | Multilayer circuit board fabrication process |
US4763403A (en) * | 1986-12-16 | 1988-08-16 | Eastman Kodak Company | Method of making an electronic component |
GB8705543D0 (en) * | 1987-03-10 | 1987-04-15 | Int Computers Ltd | Printed circuit board |
JP3059568B2 (ja) | 1992-01-23 | 2000-07-04 | 古河電気工業株式会社 | 多層プリント回路基板の製造方法 |
DE69419219T2 (de) * | 1993-09-03 | 2000-01-05 | Kabushiki Kaisha Toshiba, Kawasaki | Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten |
JP3087152B2 (ja) * | 1993-09-08 | 2000-09-11 | 富士通株式会社 | 樹脂フィルム多層回路基板の製造方法 |
JPH07263867A (ja) | 1994-03-18 | 1995-10-13 | Fujitsu General Ltd | 多層配線基板 |
JPH09199635A (ja) | 1996-01-19 | 1997-07-31 | Shinko Electric Ind Co Ltd | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ |
JP3944921B2 (ja) | 1996-04-05 | 2007-07-18 | 日立化成工業株式会社 | 多層配線板の製造方法 |
WO1997048260A1 (fr) * | 1996-06-14 | 1997-12-18 | Ibiden Co., Ltd. | Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production |
JP3513827B2 (ja) * | 1996-07-01 | 2004-03-31 | 日立化成工業株式会社 | 多層プリント配線板用塑性流動シート及びそれを用いた多層プリント配線板の製造方法 |
WO1998033366A1 (fr) * | 1997-01-29 | 1998-07-30 | Kabushiki Kaisha Toshiba | Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie |
WO1998056220A1 (fr) * | 1997-06-06 | 1998-12-10 | Ibiden Co., Ltd. | Plaquette de circuit simple face et procede de fabrication de ladite plaquette |
JPH10341082A (ja) | 1997-06-10 | 1998-12-22 | Kyocera Corp | 多層配線基板 |
US6159586A (en) * | 1997-09-25 | 2000-12-12 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
JP3355142B2 (ja) | 1998-01-21 | 2002-12-09 | 三菱樹脂株式会社 | 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法 |
JP4043115B2 (ja) | 1998-09-24 | 2008-02-06 | イビデン株式会社 | 多数個取り多層プリント配線板 |
JP3514647B2 (ja) | 1999-01-05 | 2004-03-31 | 三菱樹脂株式会社 | 多層プリント配線板およびその製造方法 |
JP2000323839A (ja) | 1999-03-04 | 2000-11-24 | Soshin Electric Co Ltd | 多層基板の製造方法 |
JP2000277924A (ja) | 1999-03-23 | 2000-10-06 | Hitachi Chem Co Ltd | 多層プリント配線板とその製造方法 |
-
2001
- 2001-10-30 JP JP2001333021A patent/JP3407737B2/ja not_active Expired - Fee Related
- 2001-12-10 US US10/007,703 patent/US6667443B2/en not_active Expired - Lifetime
- 2001-12-11 MX MXPA01012805A patent/MXPA01012805A/es active IP Right Grant
- 2001-12-12 TW TW090130808A patent/TW530006B/zh not_active IP Right Cessation
- 2001-12-13 KR KR10-2001-0078966A patent/KR100456121B1/ko not_active IP Right Cessation
- 2001-12-13 EP EP12159297.6A patent/EP2467004B1/en not_active Expired - Lifetime
- 2001-12-13 EP EP09005588A patent/EP2079292A3/en not_active Ceased
- 2001-12-13 SG SG200107803A patent/SG91948A1/en unknown
- 2001-12-13 EP EP01129757A patent/EP1215948B1/en not_active Expired - Lifetime
- 2001-12-14 CN CNB011438223A patent/CN1199537C/zh not_active Expired - Fee Related
-
2003
- 2003-06-11 US US10/458,630 patent/US6855625B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003086948A (ja) | 2003-03-20 |
US6667443B2 (en) | 2003-12-23 |
EP1215948A3 (en) | 2004-07-21 |
TW530006B (en) | 2003-05-01 |
EP1215948A2 (en) | 2002-06-19 |
EP2079292A2 (en) | 2009-07-15 |
CN1360464A (zh) | 2002-07-24 |
EP2079292A3 (en) | 2009-10-28 |
US20030209796A1 (en) | 2003-11-13 |
EP2467004A3 (en) | 2013-07-17 |
MXPA01012805A (es) | 2004-08-12 |
EP2467004B1 (en) | 2014-04-30 |
CN1199537C (zh) | 2005-04-27 |
US6855625B2 (en) | 2005-02-15 |
EP2467004A2 (en) | 2012-06-20 |
US20020076903A1 (en) | 2002-06-20 |
KR100456121B1 (ko) | 2004-11-08 |
SG91948A1 (en) | 2002-10-15 |
EP1215948B1 (en) | 2011-05-25 |
JP3407737B2 (ja) | 2003-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100456121B1 (ko) | 다층기판 및 그의 제조방법 | |
US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
JP5411362B2 (ja) | 積層配線基板及びその製造方法 | |
TWI448223B (zh) | 多層電路板及其製作方法 | |
JP3931780B2 (ja) | 多層プリント基板 | |
JP4443543B2 (ja) | 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法 | |
JP2007250581A (ja) | 多層配線基板及びその製造方法 | |
JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
JPS63241995A (ja) | 多層印刷回路板およびその製法 | |
JP2005123332A (ja) | 回路基板及びその製造方法 | |
JPH118471A (ja) | 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法 | |
JP4333249B2 (ja) | Icパッケージ及びその製造方法、回路基板 | |
JP3829660B2 (ja) | プリント基板の実装構造およびプリント基板実装構造の製造方法 | |
JP4803918B2 (ja) | 多層配線基板の製造方法 | |
JP2018098260A (ja) | 凹部付き多層配線板の製造方法、および積層用部材 | |
JP2008198733A (ja) | 多層配線板とその製造方法 | |
JP4239423B2 (ja) | プリント基板の製造方法 | |
JP4803919B2 (ja) | 多層配線基板の製造方法 | |
JP2004064009A (ja) | プリント基板の製造方法 | |
JP2003318538A (ja) | プリント基板の製造方法 | |
JP2004031778A (ja) | プリント基板およびプリント基板の製造方法 | |
JP2007214493A (ja) | 多層プリント配線板の製造方法 | |
JP2002280733A (ja) | プリント基板の製造方法 | |
JP2007115951A (ja) | インターポーザ基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121009 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20131018 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20161021 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |