KR20010042496A - 표면 탄성파 소자 패키지 및 방법 - Google Patents

표면 탄성파 소자 패키지 및 방법 Download PDF

Info

Publication number
KR20010042496A
KR20010042496A KR1020007011122A KR20007011122A KR20010042496A KR 20010042496 A KR20010042496 A KR 20010042496A KR 1020007011122 A KR1020007011122 A KR 1020007011122A KR 20007011122 A KR20007011122 A KR 20007011122A KR 20010042496 A KR20010042496 A KR 20010042496A
Authority
KR
South Korea
Prior art keywords
acoustic wave
dam
substrate
wave element
package
Prior art date
Application number
KR1020007011122A
Other languages
English (en)
Inventor
마이클 제이. 앤더슨
그레고리 켄니슨
제프리 씨. 크리스텐센
가리 씨. 존슨
존 지. 아데이
Original Assignee
제닌 엠. 데이비스
시티에스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제닌 엠. 데이비스, 시티에스 코포레이션 filed Critical 제닌 엠. 데이비스
Publication of KR20010042496A publication Critical patent/KR20010042496A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

그의 일면(14)에 배치된 능동 영역(12)을 오염시키지 않고 탄성파 소자(10)를 패키징하는 방법은 기판에 도전성 패드(18)를 갖는 상면(30)을 마련하고, 스터드 범프(20)를 탄성파 소자의 일면(14)의 외주(22)에 본딩하고, 댐(26)을 기판의 상면(30) 상 및 도전성 패드(18)의 위치의 내부에 배치하고, 탄성파 소자(10)와 기판(16)에 전기 전도성 상호접속이 형성되도록 기판의 상면에서 도전성 패드(18)에 스터드 범프(20)를 정렬하여 접속하고, 댐(26)에 의해 규정된 경계에서 언더필 물질(28)이 정지하도록 언더필 물질(28)을 탄성파 소자의 외주(22) 및 상호 접속부 주위에 흘리고(flow), 상호 접속부를 기계적으로 보강하고 보호 봉입하도록 언더필 물질(28)을 경화하는 스텝을 포함한다.

Description

표면 탄성파 소자 패키지 및 방법{SURFACE ACOUSTIC WAVE DEVICE PACKAGE AND METHOD}
표면 탄성파(surface acoustic wave: SAW) 소자는 주파수 선택도(frequency selectivity) 및 다른 전자 기능을 제공하기 위한 RF 및 IF 필터로서 상업적이고 다른 어플리케이션에 빈번히 사용되고 있다. SAW 소자는 탄성파 발생에 의존한다. 어떤 경우에, 이들 탄성파는 기판의 표면에 위치한다. 기판은 압전 물질이다. SAW 소자에서 탄성파는 때때로 표면을 따라 또는 매우 가깝게 진행하므로, 일반적으로 SAW 소자는 표면 상태에 매우 민감하다. 이러한 민감성은 예를 들어 반도체의 경우에 화학적 또는 전자적 전하 성질이 아니고 기계적 성질이다. 예를 들어, SAW 소자의 표면과 접촉하는 이질적인(foreign) 물질은 표면의 탄성 및 관성 특성을 변경할 수 있어 표면을 따라 이동하는 탄성파의 감쇄 및 진행이 달라진다.
본 발명은 일반적으로 주파수 선택 성분(frequency selection components)에 대한 패키징 분야에 관한 것으로, 특히 표면 탄성파 주파수 선택 성분(surface acousic wave frequency selection components), 상세히는 표면 탄성파 주파수 선택 성분에 대한 개선된 패키지에 관한 것이다.
도 1은 본 발명에 따른 패키지된 SAW 필터의 제1 실시예의 단면도.
도 2는 본 발명에 따른 패키지된 SAW 필터의 제2 실시예의 단면도.
도 3은 본 발명에 따른 패키지된 SAW 필터의 바람직한 실시예의 단면도.
오늘날, SAW 소자는 통상 이 표면 민감성 때문에 밀봉 외장(hermetic enclosures)에 패키지된다. 예를 들어 반도체 소자 및 집적 회로와 관련하여 널리 사용되고 있는 저가(低價)의 패키징 기술은 일반적으로 SAW 소자와 관련해서는 사용되지 않는다. 예를 들어, 플라스틱 외장의 단순한 이송 몰딩(transfer molding)은 실행 가능성이 없다. 이송 몰딩에서는 가열되어 녹은 상태인 플라스틱 물질은 플라스틱 외장을 만들기 위해, 압력 하에 능동 소자 다이를 둘러싸도록 몰드 내에서 채널을 통해 가압된다. 이 처리는 몰드 혼합물로 SAW의 표면을 직접 피복하면 SAW 소자 성능을 파괴한다.
거의 대부분의 현재 SAW 소자는 이러한 문제 때문에 주변의 보호를 위해 밀봉 패키징 기술의 사용에 의존한다. 땜납 또는 용접된 밀폐 구조를 갖는 세라믹 또는 금속 외장이 일반적이다. 밀봉 패키징은 일반적으로 필요한 부품 및 봉입 처리(encapsulation processing) 모두의 관점에서 비용이 많이 든다. SAW 다이(die) 자체를 제조하는 기술이 개선됨에 따라, 패키징 비용은 총 제조 비용과 함께 더 증가하게 되었다.
따라서, SAW 소자를 봉입하는 개선된 수단 및 방법, 특히 저가의 플라스틱 봉입 기술을 채용할 수 있는 것에 대한 필요성은 계속되고 있다.
본 발명의 이점은 봉입된 SAW 소자의 원하는 전기적 특성을 보존하는 방식으로 종래 주입 또는 이송 몰딩 기술을 사용하여 SAW 소자를 플라스틱에 봉입할 수 있는 것이다.
본 명세서에 사용되는 용어 "표면 탄성파(SAW) 소자"는 레일리 파 필터 (Rayleigh wave filters), 표면 스키밍 벌크 파 필터(surface skimming bulk wave filters) 등의 소자 및 탄성 고유모드(acoustic eigenmodes)를 사용하는 다른 소자를 말한다.
본 발명은 SAW 소자를 봉입하는 패키지 및 저가의 플라스틱 봉입 기술을 채용하여 패키지를 제조하는 방법을 제공한다. SAW 소자는 종래 주입 또는 이송 몰딩 기술을 사용하여, 봉입된 SAW 소자의 원하는 전기적 특성을 보존하면서 플라스틱에 봉입될 수 있다.
도 1 내지 도 3은 본 발명에 따른 SAW 소자 패키지 실시예의 단면도를 도시하고 있다. 각 실시예에서, 패키지는 그 일면(14)에 능동 영역(12)을 갖는 탄성파 소자(10)를 구비한다. 능동 영역(12)은 오염 방지를 위해 소자(10)의 외주(22) 내에서 분리된다. 표면 탄성파(SAW) 소자는 당 분야에서 공지되어 있고, 통상 탄성파를 지원하도록 일면의 능동 영역 상에 배치된 다양한 구성의 서로 맞물린 전극(도시하지 않음)을 구비한다. 일반적으로, 전기 트레이스(electrical trace)(도시하지 않음)는 서로 맞물린 전극(interdigitated electrodes)에 접속되고 소자의 외주로 나아가므로, 소자의 능동 영역 내에서 진동을 방해하거나 또는 없애지 않고 소자와의 외부 전기적 접촉을 용이하게 한다. SAW 소자 전극 및 트레이스의 구체적 구성은 본 발명이 소자 외주 내에서 분리된 능동 영역을 갖는 모든 종류의 SAW 소자를 패키지하기 위해 사용될 수 있으므로 여기서 논의할 필요가 없다.
SAW 소자 패키지는 상면(30)및 그위에 배치된 다수의 도전성 패드 (conductive pads; 18, 36)를 갖는 기판(16)을 구비한다. 기판(16)은 FR-4 폴리이미드, BT-에폭시, 알루미나 등의 군 중 하나에서 선택된 물질이다. 그 위치에 배치된 도전성 패드를 갖는 기판은 당 분야에서 여러가지가 있고 여기서는 논의하지 않는다. 그러나, SAW 소자와 유사한 열팽창 계수를 갖는 기판 물질를 선택하는 것이 SAW 소자의 주파수대 온도 특성을 개선한다는 것을 알아야 한다.
본 발명에 있어서, 다수의 스터드 범프(stud bump; 20)는 탄성파 소자(10)의 일면(14)에 전기적으로 접속되고 탄성파 소자(10)의 외주(22) 가까이 배열된다. 스터드 범프는 SAW 소자의 전극(도시하지 않음)으로의 전기적 트레이스를 통한 전기적 접속을 제공하기 위해 사용된다. 스터드 범프(20)는 기판(16)의 도전성 패드(18) 위치의 미러 영상에 대응하는 소정의 위치에 놓이게 된다. 이 방식으로, 스터드 범프는 조립중 도전성 패드와 정합된다. 도시한 바와 같이, 스터드 범프 (20)는 도전성 패드(18)에 근접하여 정렬된다. 스터드 범프는 금, 알루미늄, 구리중 적어도 하나를 포함하는 합금 또는 금속을 포함하고, 통상 두께가 약 25 내지 50 마이크로미터의 와이어를 사용하여 와이어 본더에 본딩된다. 금 스터드 범프는 (i)화학적으로 불활성이고, (ii)결함 분석을 위한 X-레이 사진에서 보이고, (iii)이어지는 봉입 처리동안 강하기 때문에 바람직하다.
도 1 및 도 2에서, 도전성 물질(24)은 스터드 범프(20)와 도전성 패드(18) 사이에 개재되어 있다. 도전성 물질(24)은 탄성파 소자(10)를 기판(16)에 결합하는 기계적이고 전기적인 상호 접속부를 형성한다. 도전성 물질은 땜납 또는 도전성 에폭시, 도전성 실리콘 등의 도전성 접착제를 포함할 수 있다. 스터드 범프는 도전성 물질에 담궈지거나 또는 그 그곳에 설치될 수 있다. 특히, 도전성 물질은 SAW 소자를 기판에 부착하기전 스터드 범프 상에 직접 약 10 마이크로미터의 두께로 배치될 수 있다. 또한, 도전성 물질은 SAW 소자를 기판에 부착하기전 기판의 도전성 패드상에 직접 약 25 내지 50 마이크로미터의 두께로 배치될 수 있다. 바람직하게는, 도전성 물질은 Boston, MA의 Emerson ＆ Cumings에서 구할 수 있는 AmicomTMC-990 등의 도전성 에폭시를 포함한다.
도 3에서, 스터드 범프(20)는 사이에 들어가는 접착제없이 도전성 패드(18)에 직업 기계적으로 본딩된다. 이것은 서모소닉 본딩(thermosonic bonding), 서모압착 본딩(thermocompression bonding) 등에 의해 실행될 수 있다. 서모소닉 본딩은 표준 와이어본더를 사용하여 실행될 수 있다. 그러나, 여분의 압력 및 초음파 에너지가 본드 영역(25)을 가열하기 위해 SAW 소자 및/또는 기판의 가열과 함께 필요하다. 동작시, 다이는 충돌되고 뒤집히고 정렬되어 도전성 패드와 접촉하여 설치되고, 본드 영역(25)에서 도전성 패드 상에 서모소니컬하게(thermosonically) 세정(scrub)된다. 서모압착 본딩에 의하면, 처리는 초음파 사용이 없다면 본질적으로 동일하다.
본 발명의 각 실시예에서(도 1 내지 도 3), 기판(16)과 탄성파 소자(10) 사이에 기판(16)의 상면(30)에는 댐(26)이 배치된다. 댐(26)은 스터드 범프(20) 및 도전성 물질(24)에 의해 형성된 상호 접속부 및 탄성파 소자(10)의 외주(22) 내에 배치된다. 댐은 플라스틱, 서모플라스틱, 에폭시, 알루미나, 글래스 또는 다른 유기 또는 무기 물질의 모든 조합을 포함할 수 있다. 또한, 댐의 물질은 제조의 용이함을 위해 포토이미지블(photoimageable)하다. 바람직하게는, 비용 및 편리함을 위해, 댐은 5121 San Fernando Road West, LosAngeles, California 90039 소재 Ciba Specialty Chemicals에 의해 제조된 ProbimerTM65M Liquid Photoimageable Solder Mask 등 당분야에서 공지된 포토리소그래피적으로 정의된 표준 땜납 마스크 물질(potolithographically-defined standard solder mask materail)이다. 땜납 마스크 물질은 약 100 마이크로미터로 패터닝될 수 있고 균일한 두께를 유지할 수 있으며 이것은 본 발명에 있어서 중요하다. 실제로 댐은 약 5 마이크로미터의 균일한 높이 허용 한도를 유지한다.
댐은 몇가지 이로운 속성, 즉 (i)소자의 능동 영역을 완전히 포위하여 둘러싸고, (ii)소자의 능동 영역으로 연장하지 않고, (iii)박막 트레이스가 능동 영역에서 소자의 외주로 연장되게 하고, (iv)기판의 상면을 소자의 능동 영역에서 적당한 거리(적어도 수 마이크로미터)를 두고 분리하고, (v)오버몰딩 중 또는 다른 기회에 이물질의 침입을 방지하는 것을 제공한다. 후자의 요구는 30 초 내지 3분 동안, 통상 2분간, 통상 500-1800 psi(통상 1000 psi)범위의 압력으로 160-190 ℃의 상태 하에서 댐의 무결성(integrity)을 유지하는 것을 포함한다.
선택적으로, 유기 기판 물질이 습기 누설 경로를 가질 것 같을 때, 댐(26)과 기판(16)의 상면(30) 사이에 하나의 도전성 패드(36)가 댐(26)에 의해 규정된 경계 (32)내에서 기판(16)을 실질적으로 덮도록 개재하여, RF 차폐(shielding) 및 개선된 밀봉이 제공된다. 하나의 도전성 패드(36)를 제공할 필요성은 SAW 소자(10)의 능동 영역(12)이 글래시베이트(glassivated; 전극을 보호하기 위해 글래스층으로 덮음)되었는지의 여부 및 필요한 전체 신뢰성 요구가 무엇인지에 의존한다. 바람직하게는, 하나의 도전성 패드(36)는 전기적으로 접지된다.
스터드 범프(20), 도전성 물질(24) 및 댐(26)은 탄성파 소자(10)의 일면(14) 및 기판(16)의 상면과 특별한 관계를 갖는다. 본 발명의 제1 실시예에서, 도 1에 도시한 바와 같이 스터드 범프(20)는 도전성 패드(18)에 인접하고, 스터드 범프는 도전성 패드(18)와 접촉하거나 거의 접촉하고 있다. 도전성 물질(24)은 스터드 범프(20)와 도전성 패드(18) 사이의 전기적 접속을 강화하여 탄성파 소자(10)에 대한 강건한 기계적 탑재를 제공하도록 기능한다. 제1 실시예에서, 댐(26)은 SAW 소자 (10)의 일면(14)에 인접하지 않고, 탄성파 소자의 일면은 댐의 약간 위에 직접 접촉이 없도록 놓인다. SAW 소자(10)의 능동 영역(12)에 대한 밀폐 공동(sealed cavity; 34)은 기판(16)의 상면(30)과 탄성파 소자(10)의 일면(14) 사이에서 스터드 범프(20)의 높이에 의해 규정된다. 따라서, 스터드 범프는 댐(26)과 SAW 소자(10)의 일면(14) 사이에서 최소한의 갭이 보장되도록 평탄화(높이가 균등화)되어야 한다. 평탄화된 스터드 범프는 약 10 마이크로미터의 높이 허용 한도를 제공한다. 또한, 최소 갭은 다음에 설명하는 바와 같은 언더필(underfill) 물질을 필요로 한다.
본 발명의 제2 실시예에서, 도 2에 도시한 바와 같이 스터드 범프(20)는 도전성 패드(18)와 접촉하지 않지만 단지 그것에 근접하도록 놓인다. 스터드 범프 (20)는 도전성 패드 약간 위에 직접 접촉이 없도록 위치한다. 도전성 물질(24)은 스터드 범프(20)와 도전성 패드(18) 사이의 전기적 접속을 제공하고 탄성파 소자 (10)에 대한 강건한 기계적 탑재를 제공하도록 기능한다. 스터드 범프(20)는 도전성 물질(24)에 실제로 "부유(float)" 한다. 바람직하게는, 댐(26)은 기판 (16)의 상면(30)과 탄성파 소자(10)의 일면(14) 사이에서 SAW 소자(10)의 능동 영역(12)에 대하여 밀폐 공동(34)이 규정되도록 SAW 소자(10)의 일면(14)에 인접한다. 도전성 물질(24)의 양은 제1 실시예서 사용된 것보다 많고 평탄화에 관계없이 모든 스터드 범프(20)와 그들의 연관된 도전성 패드(18) 사이에서 양호한 전기적 접속이 보장되도록 스터드 범프(20)의 높이 불규칙성을 충분히 보상할 수 있어야 한다.
더욱 바람직하게는, 댐은 약 51 마이크로미터의 높이를 갖고 스터드 범프는 약 48 마이크로미터의 높이를 가지므로, 댐은 SAW 소자의 일면과 근접하고 스터드 범프는 도전성 물질에 있어서 도전성 패드 상에 부유한다. 제2 실시예는 SAW 소자의 일면과 근접한 댐이 밀폐 공동으로의 언더필 침입의 가능성을 제거하는 이점을 갖는다. 또한 제2 실시예는 제1 실시예에서와 같은 엄격한 평탄화를 요하지 않는다.
본 발명의 바람직한 실시예에서, 도 3에 도시한 바와 같이 스터드 범프(20)는 본드 영역(25)에 있어서 도전성 패드(18)에 기계적으로 본드되어 있다. 기계적 본드는 스터드 범프(20)과 도전성 패드(18) 사이에 전기적 접속을 제공하고 탄성파 소자(10)에 대하여 매우 강건한 기계적 탑재를 제공하는 서모소닉 또는 서모압착 본딩에 의해 달성된다. 어떠한 경우에도, 다이는 댐과 접촉하거나 또는 바로 위에 위치할때까지 초음파적으로 스크럽 또는 압착될 수 있다. 바람직하게는, 댐(26)은 탄성파 소자(10)의 일면(14)과 기판(16)의 상면 사이에서 SAW 소자(10)의 능동 영역(12)에 대하여 밀폐 공동(34)을 규정하도록 SAW 소자(10)의 일면(14)에 근접(상당하지 않음)하거나 또는 거의 근접한다. 더욱 바람직하게는, 스터드 범프의 높이는 모든 본드 영역(25)에 있어서 균일한 접착 강도 및 도전율이 제공되도록 평탄화된다.
본 발명에 있어서, 언더필 물질(28)은 탄성파 소자(10)와 기판(16)의 상면 (30) 사이에서 탄성파 소자(10)의 외주(22)에 있어서 기판(16)에 대하여 탄성파 소자(10)를 밀폐한다. 댐(26)은 언더필 물질(28)에 경계(32)를 제공하여 언더필 물질(28)이 상호 접속부(20, 24,18로 나타냄)를 봉입하게 하고, 언더필 물질(28)이 탄성파 소자(10)의 일면(14) 상의 능동 영역(12)을 오염시키는 것을 방지하여 능동 영역(12)이 밀폐되는 밀폐 공동(34)을 제공하게 한다. 언더필 물질은 상호 접속부에 대하여 밀폐, 접착 및 스트레스 경감을 제공한다. 바람직하게는, 언더필 물질은 ZymetTMX6-82-5(East Hanover, NewJersey의 Zymet Inc. 제조) 또는 Dexter HysolTM4510(Hysol Division of Dexter Corp. of Industry, California 제조)이다.
본 발명은 도 1 내지 도 3에 도시한 바와 같이, 능동 영역이 그의 일면에 배치되어 있는 탄성파 소자를 패키지하는 방법도 포함한다. 이 방법은 도전성 패드가 배치되어 있는 상면을 갖는 기판을 제공하는 제1 스텝을 포함한다. 도전성 패드는 일반적으로 상면을 주행하고 가능하면 기판을 가로질러 전기적 트레이스를 갖는 링 패턴으로 배치된다. 기판은 FR-4 폴리이미드, BT-에폭시, 알루미나 등의 군중 하나에서 선택된 물질이다. 기판에 도전성 패드를 배치하는 기술은 당분야에서 여러가지가 있고 여기서 논의하지 않는다. 그러나, SAW 소자와 유사한 열팽창 계수를 갖는 기판 물질을 선택하는 것이 SAW 소자의 주파수대 온도 특성을 개선하는 것을 알아야 한다.
다음 스텝은 기판의 상면 및 도전성 패드 위치의 내부에 포토이미지블 (photoimageable) 유기 물질의 댐을 배치하는 것이다. 즉, 댐은 도전성 패드의 링 패턴 내에 배치된다. 바람직하게는, 이 스텝은 약 5 마이크로미터의 균일한 높이 허용 한도를 유지하도록 댐을 배치하는 것을 포함한다. 더욱 바람직하게는, 이 스텝은 약 51 마이크로미터의 높이를 갖도록 댐을 배치하는 것을 포함한다.
댐을 배치하는 스텝은 제조의 용이화를 위해 포토이미지블할 수 있는 플라스틱, 서모플라스틱, 에폭시 또는 다른 유기 물질의 모든 조합을 배치하는 것을 포함할 수 있다. 바람직하게는, 비용 및 편리함을 위하여 댐을 배치하는 스텝은 Ciba Specialty Chemical, 5121 San Fernando Road West, Los Angeles, California 90039에 의해 만들어진 ProbimerTM65M Liquid Photoimageable Solder Mask 등 당분야 공지의 포토리소그래피적으로 정의된 표준 땜납 마스크 물질을 배치하는 것을 포함한다. 바람직하게는, 배치 스텝은 땜납 마스크 물질을 약 100 마이크로미터로 패터닝하고 본 발명에서 중요한 균일한 두께를 유지하는 것을 포함한다. 실제로, 댐은 약 5 마이크로미터의 균일한 높이 허용 한도를 유지한다. 땜납 마스크 물질은 SAW 소자에 댐을 제공하기 위한 가장 비용 효율적인 소자로서 간주된다.
선택적으로, 제공 스텝에서는 하나의 큰 접지된 도전성 패드가 제공되고, 배치 스텝은 댐을 그 하나의 도전성 패드 상에 배치하는 것을 포함한다. 하나의 도전성 패드는 댐에 의해 규정된 경계 내부에서 기판을 실질적으로 커버하여 RF 차폐가 제공되고, 유기 기판 물질이 습기 누설 경로를 가질 염려가 있는 곳에서 개선된 밀봉성을 제공한다. SAW 소자의 능동 영역이 글래시베이트할 때 하나의 도전성 패드는 필요하지 않을 수도 있다.
다음 스텝은 탄성파 소자의 일면의 외주에 다수의 스터드 범프를 본딩하는 것을 포함한다. 스터드 범프를 본딩하는 스텝은 SAW 소자의 전극(도시하지 않음)으로의 전기적 트레이스를 통한 전기적 접속을 마련하기 위해 사용된다. 이들 전기적 트레이스는 통상 퇴적 금속 박막이다. 본딩 스텝은 기판의 도전성 패드의 위치의 미러 영상에 대응하는 소정의 위치에 스터드 범프를 접착한다. 이 방식으로, 스터드 범프는 다음의 정렬 및 접속 스텝 중 도전성 패드와 정합된다. 본딩 스텝은 두께가 약 25 내지 50 마이크로미터의 와이어를 사용하여 와이어 본더에 대하여 실행된다.
스터드 범프 본딩이 다이를 범핑하는 유일한 방법이 아닌 것을 알아야 한다. 다른 방법도 이용가능하다. 예를 들면, 범프는 다른것 중에서, 전기도금 (electroplating), 무전기 도금(electroless plating), 예를 들어 볼 그리드 어레이(ball grid array : BGA) 처리 등이 땜납 퇴적에 의한 도금, 스퍼터링, 폴리머 프린팅(polymer printing)에 의해 제공될 수 있다.
바람직하게는, 본딩 스텝은 약 10 마이크로미터의 균일한 높이 허용 한도를 갖도록 스터드 범프를 평탄화하는 서브스텝을 포함한다. 매우 평탄한 스터드 범프가 요구될 때, Matsushita's Stud Bump BondingTM처리를 사용할 수 있다. 이 처리는 미국 특허 5,090,119에 기재되어 있다. 범프를 평탄화하는 다른 방법은 스터드 범프를 특정 높이로 다지도록(tamp) 설계된 툴에 의해 스터드 범프 본더에 의해 실행되는 코이닝 동작(coining operation)을 수반한다. 이 방법은 당 분야에서 "범프 앤드 코인(bump and coin)"으로 일반적으로 알려져 있다. 구체적으로, 이 스텝은 약 48 마이크로미터이 높이를 갖도록 스터드 범프를 평탄화하는 서브스텝을 포함한다.
다음 스텝은 스터드 범프를 그들의 연관된 미러 영상 도전성 패드와 정렬하고 도전성 패드 가까이에 스터드 범프를 배치하는 것을 포함한다.
제1 실시예에서, 도 1에 도시한 바와 같이 이 스텝은 탄성파 소자의 일면을 댐의 약간 위에 그들사이에 직접 접촉이 없도록 위치시키는 것을 포함한다. 스터드 범프는 도전성 패드에 인접하거나 또는 근접한다.
제2 실시예에서, 도 2에 도시한 바와 같이 이 스텝은 탄성파 소자의 일면을 댐에 인접하도록 위치시키는 것을 포함하고, 또한 스터드 범프를 도전성 패드 약간 위에 그들사이에 직접 접촉이 없도록 위치시키기 위해 정렬하는 것을 포함한다.
바람직한 실시예에서, 도 3에 도시한 바와 같이 이 스텝은 탄성파 소자의 일면을 댐 약간 위에 그들사이에 직접 접촉이 없도록 위치시키는 것을 포함한다. 스터드 범프는 도전성 패드에 인접하거나 또는 근접한다.
다음 스텝은 탄성파 소자의 스터드 범프 및 기판의 연관된 도전성 패드가 전기적 기계적 상호 접속부를 형성하도록 탄성파 소자를 기판 상에 접속하는 것을 포함한다.
제1 및 제2 실시예 모두에서 접속 스텝은 도전성 에폭시, 도전성 실리콘 등의 도전성 접착제 또는 땜납을 포함할 수 있는 도전성 물질로 스터드 범프를 적어도 부분적으로 코팅하는 것을 포함한다. 바람직하게는, 도전성 물질은 약 10 마이크로미터의 두께로 스터드 범프를 부분적으로 코팅하는 도전성 에폭시를 포함한다. 이것은 예를 들어 당 분야에서 일반적으로 알려져 있는 파나소닉(Panasonic)의 다이 본더 또는 그와 같은것 중 하나를 사용하여 스터드 범프를 도전성 에폭시에 담그는 것에 의해 달성될 수 있다. 또한, 이 스텝은 기판의 도전성 패드를 도전성 물질로 약 25 내지 50 마이크로미터의 두께로 적어도 부분적으로 코팅하는 것을 포함한다. 도전성 물질은 스터드 범프와 도전성 패드 사이의 전기적 접속을 강화하여 탄성파 소자에 대한 강건한 기계적 탑재를 제공하도록 기능한다.
또한 제1 및 제2 실시예에서 접속 스텝은 도전성 물질을 경화하여 탄성파 소자와 기판 사이에 응고된 전기 전도성 상호 접속부를 형성하는 것을 포함한다. 바람직하게는 이 스텝은 도전성 물질을 도전성 물질의 글래스 전이 온도에 가까운 그러나 댐의 포토이미지블 유기 물질의 글래스 전이 온도보다 낮은 온도로 가열하는 것을 포함한다. 더욱 바람직하게는, 도전성 물질은 Emerson ＆ Cumings of Boston, Massachusetts에서 입수가능한 AmiconTMC-990 등의 은충전 도전성 에폭시(silver-filled conductive material)를 포함한다. 일반적으로, 이 에폭시는 약 60 내지 약 90분의 기간동안 약 150 ℃의 온도로 가열된 강제-배기 오븐(forced-air oven)에서 경화하는 것을 요구한다. 그러나, 도전성 물질은 패키지의 밀폐 공동을 규정하는 댐 외부에 있어 그곳에 침입할 수 없으므로 다른 도전성 접착제 및 처리를 성공적으로 사용할 수 있다는 것을 인식해야 한다.
본 발명의 방법의 제1 실시예에서, 도 1에 도시한 바와 같이 퇴적 스텝은 정렬 배치 스텝후 SAW 소자의 일면 아래가 되는 높이로 댐을 배치한다. 그 결과, 탄성파 소자의 일면은 댐의 약간 위에 그들사이에 직접 접촉이 없도록 위치된다. 정렬 배치 스텝 후 스터드 범프의 높이에 의해 밀폐 공동이 규정된다. 따라서, 스터드 범프를 평탄화하는 서브스텝은 정렬 배치 스텝 후 SAW 소자의 일면과 댐 사이에 최소한의 갭이 보장되도록 실행되어야 한다. 최소한의 갭은 다음에 설명하는 바와 같은 언더필 물질을 요구한다.
본 발명의 방법의 제2 실시예에서, 도 2에 도시한 바와 같이 배치 스텝은 정렬 배치 스텝 후 SAW 소자의 일면과 인접하는 높이로 댐을 배치하므로 스터드 범프는 정렬 배치 스텝후 도전성 물질에 실제로 "부유(float)"한다. 정렬 배치 스텝 후 SAW 소자와 기판 사이의 SAW 소자의 능동 영역 주위의 밀폐 공동은 댐의 높이에 의해 규정된다. 접속 스텝의 도전성 물질의 양은 제1 실시예에서 사용된 것보다 많고 모든 스터드 범프와 그들의 연관된 도전성 패드 사이에서 양호한 전기적 접속이 보장되도록 스터드 범프의 높이 불규칙성을 충분히 보상할 수 있어야 한다.
본 발명의 방법의 바람직한 실시예에서, 도 3에 도시한 바와 같이 배치 스텝은 정렬 배치 스텝 후 SAW 소자의 일면 아래가 되도록 댐을 배치하고, 이곳에 있어서 탄성파 소자의 일면은 댐의 약간 위에 그들 사이에 직접 접촉이 없도록 위치된다. 정렬 배치 스텝 후 스터드 범프의 높이에 의해 밀폐 공동이 규정된다. 따라서, 스터드 범프를 평탄화하는 서브스텝은 접속 스텝후 SAW 소자의 일면과 댐 사이에 최소한의 갭 또는 갭이 없는 것을 보장하도록 실행되어야 한다. 접속 스텝은 서모소닉 본딩 및 서모압착 본딩 중 하나에 의해 스터드 범프를 그들의 연관된 도전성 패드에 기계적으로 또한 직접 접속하는 것을 포함한다. 바람직하게는, 어떠한 경우에도, SAW 소자의 일면이 댐에 근접하거나 또는 거의 근접할 때까지 다이를 접착할 수 있다(초음파적으로 스크럽되거나 또는 압착됨).
다음 스텝은 언더필 물질이 SAW 소자의 일면과 기판의 상면 사이를 흘러서 댐에 의해 규정된 경계에서 정지하도록 언더필 물질을 탄성파 소자의 외주 및 상호 접속부 주위로 흘리는 것을 포함한다. 대부분의 언더필은 매우 공격적인 부유 특성을 갖도록 설계되므로 일단 투여되면 언더필은 표면 장력을 사용하여 SAW 소자와 기판 사이의 공간으로 그 자신을 끌어당길 것이다. 그러나, 댐과 SAW 소자의 일면 사이에 비교적 큰 갭이 있을 때 언더필 물질의 수지는 밀폐 공동에서 습윤(wet)될 수 있다. 이 문제는 상술한 바와 같은 제1 실시예에서 발생할 수 있지만 갭을 최소화하고 작은 갭에 대한 습윤을 저감하는 티소트로픽 성질(thixotropic properties)을 갖는 언더필 물질을 선택하는 것에 의해 완화될 수 있다. 특히, 당분야에서 통상 사용되는 것보다 더 두꺼운 수지를 선택하고 언더필 물질의 입자 크기 및 밀도를 증가시키는 것은 이 습윤 문제를 줄일 수 있다. 바람직하게는, 언더필 물질은 ZymetTMX6-82-5 또는 Dexter HysolTM4510(Hysol Division of Dexter Corp. of Industry, California 제조)이고, 상호 접속부를 봉입하도록 상호 접속부 주위를 흐르지만, 갭을 통해 탄성파 소자의 능동 영역에서 습윤하지 않도록 도포된다.
최종 스텝은 상호 접속부를 기계적으로 보강하고 보호 봉입하도록 언더필 물질을 경화하는 것을 포함하여 능동 영역 주위의 공동이 밀폐되는 밀폐 패키지를 제공한다. Dexter HysolTM4510에 대하여 경화는 약 180분 동안 약 150 ℃의 온도로 가열된 강제-배기 오븐에서 경화하는 것에 의해 달성된다.
또한, 본 발명의 방법은 사용자가 산업 표준에 따라 더 용이하게 취급하는 패키지가 제공되도록 외부 전기 리드를 기판에 부착하고, 서모플라스틱, 서모세팅 플라스틱 및 에폭시로 구성된 군중 하나를 포함하는 패키지 본체 물질 또는 인캡슐런트(encapsulant)로 탄성파 소자를 오버몰딩하는 것을 더 포함할 수 있다. 이 스텝은 완전한 패키징 솔루션을 제공한다. 기판 물질 및 다이의 열팽창 계수 또는 열팽창 계수의 적절한 평균에 일치하는 이송 몰딩 혼합물의 적절한 선택은 SAW 소자의 주파수-온도 특성을 이롭게한다.
패키지 본체 물질 또는 인캡술런트는 일반적으로 Santa Clara, CA의 Sumitomo Plastics로부터 입수가능한 Type 6300H 에폭시 몰딩 혼합물이다. 이 에폭시는 표준 8 리드 SOIC(small outline integrated circuit) 프로세스에 채용되고, 이 에폭시는 스퀘어 인치당 약 1000 파운드의 압력 및 약 175 ℃의 온도로 탄성파 소자 및 기판에 관하여 이송 몰딩되고, 상기 온도는 댐의 용융을 피하기 위해 댐의 글래스 전이 온도보다 훨씬 더 낮고 엑폭시의 글래스 전이 온도 이상으로 선택된다. 상기 온도 및 압력은 약 2분 동안 유지된다. 이 처리에 이어서 다른 종류의 표준 이송 몰디드 패키지(예를 들면, 14 리드 SOIC)도 유용한 것으로 이해할 것이다.
따라서, 특정의 문제를 극복하고 종래 방법 및 메카니즘과 관련된 어느정도의 이점을 달성하는 SAW 소자 패키지 및 방법을 설명하였다. 공지 기술 이상의 개선은 현저하다. 종래 밀폐 패키지의 비용, 복잡성 및 높은 노동 내용이 회피된다. 마찬가지로, 완성된 필터의 부피 및 중량의 절약이 달성되면서 습기 및 쇼크 저항의 이점이 유지된다.
현재의 지식을 적용하는 것에 의해 일반적 개념을 벗어나지 않고 상기 실시예를 용이하게 수정 또는 적응시킬 수 있으므로, 그러한 적응 및 수정은 기재된 실시예와 등가의 의미 및 범위 내에서 이해되려고 하고 이해되어야 한다는 것을 알아야 한다.
여기에 채용된 어구 또는 용어는 설명을 위한 것이고 제한되지 않는다는 것을 이해해야만 한다. 따라서, 본 발명은 첨부된 청구 범위의 넓은 범위 내에 드는 모든 변경, 수정, 등가 및 변동을 포함하려고 한다.

Claims (10)

  1. 일면에 능동 영역을 갖는 탄성파 소자용 패키지에 있어서,
    상면 및 그 위에 배치된 다수의 도전성 패드를 갖는 기판;
    상기 탄성파 소자의 일면에 전기적으로 접속되고 상기 탄성파 소자의 외주 근처에 배열된 다수의 스터드 범프- 상기 스터드 범프는 상기 도전성 패드에 근접하여 정렬되고 도전성 패드에 결합되어 상호 접속부를 형성함 -;
    상기 기판과 상기 탄성파 소자 사이에서 상기 기판의 상면에 배치되며, 상기 상호 접속부 및 탄성파 소자의 외주 내에 배치되는 댐(dam); 및
    상기 탄성파 소자의 외주와 상기 기판의 상면 사이에서 기판에 대하여 탄성파 소자를 밀폐하는 언더필 물질(underfill material)
    을 포함하되,
    상기 댐은 상기 언더필 물질에 경계를 제공하여, 상기 언더필 물질이 상기 상호 접속부를 봉입하고 상기 탄성파 소자의 일면에서 상기 언더필 물질이 능동 영역과 접촉하는 것을 방지함으로써 상기 능동 영역이 밀폐되는 밀폐 공동을 제공하는 것을 특징으로 하는 패키지.
  2. 제1항에 있어서, 상기 패키지는 상기 스터드 범프와 도전성 패드 사이에 개재된 도전성 물질을 더 포함하되, 상기 도전성 물질은 상기 기판의 상면에서 다수의 도전성 패드에 상기 탄성파 소자를 결합하는 기계적 전기적 상호 접속부를 형성하는 것을 특징으로 하는 패키지.
  3. 제2항에 있어서, 상기 댐은 상기 탄성파 소자의 일면에 인접하고, 상기 스터드 범프는 상기 도전성 패드 약간 위에 그들 사이에 직접 접촉이 없도록 위치되는 것을 특징으로 하는 패키지.
  4. 제2항에 있어서, 상기 댐은 약 51 마이크로미터의 높이를 갖고, 상기 스터드 범프는 약 48 마이크로미터의 높이를 갖는 것을 특징으로 하는 패키지.
  5. 제1항에 있어서, 상기 댐은 약 5 마이크로미터의 균일한 높이 허용 한도를 갖고, 상기 스터드 범프는 약 10 마이크로미터의 균일한 높이 허용 한도를 갖도록 평탄화되는 것을 특징으로 하는 패키지.
  6. 제1항에 있어서, 상기 스터드 범프는 상기 도전성 패드에 인접하고, 상기 탄성파 소자의 일면은 상기 댐 약간 위에 그들사이에 직접 접촉이 없도록 위치되는 것을 특징으로 하는 패키지.
  7. 제1항에 있어서, 상기 스터드 범프는 상기 도전성 패드에 인접하고, 상기 도전성 패드에 기계적으로 본드되고, 상기 탄성파 소자의 일면은 상기 댐에 인접하는 것을 특징으로 하는 패키지.
  8. 제1항에 있어서, 하나의 도전성 패드는 상기 댐과 상기 기판 사이에 개재되고, 상기 하나의 도전성 패드는 RF 차폐 및 개선된 밀봉이 제공되도록 상기 댐에 의해 규정된 경계 내부의 기판을 실질적으로 피복하는 것을 특징으로 하는 패키지.
  9. 제1항에 있어서, 상기 기판은 FR-4 폴리이미드, BT-에폭시 및 알루미나의 군중 하나로부터 선택된 물질인 것을 특징으로 하는 패키지.
  10. 제1항에 있어서, 상기 댐은 플라스틱, 서모플라스틱, 에폭시, 알루미나, 글래스, 유기 또는 무기 물질, 및 포토이미지블 유기 물질의 군중 적어도 하나로 구성된 물질을 포함하는 것을 특징으로 하는 패키지.
KR1020007011122A 1998-04-08 1999-03-11 표면 탄성파 소자 패키지 및 방법 KR20010042496A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/057,144 1998-04-08
US09/057,144 US5969461A (en) 1998-04-08 1998-04-08 Surface acoustic wave device package and method
PCT/US1999/005317 WO1999052209A1 (en) 1998-04-08 1999-03-11 Surface acoustic wave device package and method

Publications (1)

Publication Number Publication Date
KR20010042496A true KR20010042496A (ko) 2001-05-25

Family

ID=22008777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007011122A KR20010042496A (ko) 1998-04-08 1999-03-11 표면 탄성파 소자 패키지 및 방법

Country Status (6)

Country Link
US (1) US5969461A (ko)
EP (1) EP1076930A4 (ko)
JP (1) JP2002510929A (ko)
KR (1) KR20010042496A (ko)
CN (1) CN1305662A (ko)
WO (1) WO1999052209A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431180B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
KR100431182B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 칩 패키지 및 그 제조방법
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
JP3652488B2 (ja) * 1997-12-18 2005-05-25 Ｔｄｋ株式会社 樹脂パッケージの製造方法
KR100294910B1 (ko) 1997-12-30 2001-07-12 이중구 범프그리드어레이패키지및그제조방법
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
US6329739B1 (en) * 1998-06-16 2001-12-11 Oki Electric Industry Co., Ltd. Surface-acoustic-wave device package and method for fabricating the same
JP2000068327A (ja) * 1998-08-20 2000-03-03 Matsushita Electric Ind Co Ltd 部品の実装方法と装置
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
WO2000026959A1 (en) * 1998-10-30 2000-05-11 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board and electronic device
FR2786959B1 (fr) * 1998-12-08 2001-05-11 Thomson Csf Composant a ondes de surface encapsule et procede de fabrication collective
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2001176907A (ja) * 1999-12-16 2001-06-29 Shinko Electric Ind Co Ltd バンプ検査装置
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3745213B2 (ja) * 2000-09-27 2006-02-15 株式会社東芝 半導体装置及びその製造方法
US6809935B1 (en) * 2000-10-10 2004-10-26 Megic Corporation Thermally compliant PCB substrate for the application of chip scale packages
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
KR20020029990A (ko) * 2000-10-16 2002-04-22 윤종용 실장리드가 구비된 기판을 포함하는 반도체 패키지 및 그제조방법
JP3418373B2 (ja) * 2000-10-24 2003-06-23 エヌ・アール・エス・テクノロジー株式会社 弾性表面波装置及びその製造方法
US6550664B2 (en) * 2000-12-09 2003-04-22 Agilent Technologies, Inc. Mounting film bulk acoustic resonators in microwave packages using flip chip bonding technology
US20080296572A1 (en) * 2000-12-29 2008-12-04 Stmicroelectronics Sa Optical semiconductor device with sealing spacer
FR2819104B1 (fr) * 2000-12-29 2003-11-07 St Microelectronics Sa Boitier semi-conducteur optique a support transparent
JP4568440B2 (ja) * 2001-01-29 2010-10-27 東レ・ダウコーニング株式会社 フリップチップ型半導体素子および半導体装置
JP2002344284A (ja) * 2001-03-14 2002-11-29 Murata Mfg Co Ltd 弾性表面波装置、および、これを搭載した通信装置
JP3974346B2 (ja) * 2001-03-30 2007-09-12 富士通メディアデバイス株式会社 弾性表面波装置
JP3520414B2 (ja) * 2001-04-10 2004-04-19 株式会社村田製作所 弾性表面波装置およびその製造方法、通信装置
US20030054583A1 (en) * 2001-09-20 2003-03-20 Eastman Kodak Company Method for producing an image sensor assembly
DE10153211A1 (de) * 2001-10-31 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE10157361A1 (de) * 2001-11-23 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2003249840A (ja) * 2001-12-18 2003-09-05 Murata Mfg Co Ltd 弾性表面波装置
JP4012751B2 (ja) * 2002-03-22 2007-11-21 株式会社リコー 半導体装置、画像読取ユニット及び画像形成装置
JP4179038B2 (ja) * 2002-06-03 2008-11-12 株式会社村田製作所 表面弾性波装置
DE10226033A1 (de) * 2002-06-12 2003-12-24 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US6653906B1 (en) * 2002-06-24 2003-11-25 Cts Corporation Controllable SAW oscillator component
DE10246101B4 (de) 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
DE10310617B4 (de) * 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
US20040197284A1 (en) * 2003-04-04 2004-10-07 Frederic Auguste Cosmetic composition comprising a volatile fatty phase
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
US20050011672A1 (en) * 2003-07-17 2005-01-20 Alawani Ashish D. Overmolded MCM with increased surface mount component reliability
US7239023B2 (en) * 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board
JP2005167969A (ja) * 2003-11-14 2005-06-23 Fujitsu Media Device Kk 弾性波素子および弾性波素子の製造方法
CN1890854A (zh) 2003-12-22 2007-01-03 X2Y艾泰钮埃特有限责任公司 内屏蔽式能量调节装置
TWI272683B (en) * 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
US7141782B2 (en) * 2004-05-24 2006-11-28 Exquisite Optical Technology, Ltd. Image sensor with protective package structure for sensing area
JP4511278B2 (ja) * 2004-08-11 2010-07-28 三洋電機株式会社 セラミックパッケージ
JP4683897B2 (ja) * 2004-10-14 2011-05-18 Ｏｋｉセミコンダクタ株式会社 加速度センサチップパッケージ及びその製造方法
US7259499B2 (en) 2004-12-23 2007-08-21 Askew Andy R Piezoelectric bimorph actuator and method of manufacturing thereof
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
WO2006104613A2 (en) 2005-03-01 2006-10-05 X2Y Attenuators, Llc Conditioner with coplanar conductors
US20060238274A1 (en) * 2005-04-22 2006-10-26 Ycl Electronics Co., Ltd. Surface acoustic wave device
US7038321B1 (en) * 2005-04-29 2006-05-02 Delphi Technologies, Inc. Method of attaching a flip chip device and circuit assembly formed thereby
US7112914B1 (en) * 2005-06-09 2006-09-26 Eta Sa Manufacture Horlogere Suisse Piezoelectric resonator and assembly comprising the same enclosed in a case
JPWO2007037055A1 (ja) * 2005-09-29 2009-04-02 日本電気株式会社 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法
KR101390426B1 (ko) 2006-03-07 2014-04-30 엑스2와이 어테뉴에이터스, 엘.엘.씨 에너지 컨디셔너 구조물들
JP2007251070A (ja) * 2006-03-18 2007-09-27 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2007147137A2 (en) 2006-06-15 2007-12-21 Sitime Corporation Stacked die package for mems resonator system
US7871865B2 (en) * 2007-01-24 2011-01-18 Analog Devices, Inc. Stress free package and laminate-based isolator package
CN101911271B (zh) * 2008-01-17 2012-05-30 株式会社村田制作所 电子部件
JP5556808B2 (ja) * 2009-03-24 2014-07-23 日本電気株式会社 電子装置、基板および電子装置の製造方法
JP5493767B2 (ja) * 2009-11-25 2014-05-14 大日本印刷株式会社 センサーユニットおよびその製造方法
US8368187B2 (en) 2010-02-03 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming air gap adjacent to stress sensitive region of the die
JP5620698B2 (ja) * 2010-03-29 2014-11-05 株式会社テラプローブ 半導体構成体及び半導体構成体の製造方法
FR2977369B1 (fr) 2011-06-30 2013-06-28 Commissariat Energie Atomique Procede d'hybridation flip-chip pour la formation de cavites hermetiques et systemes obtenus par un tel procede
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US9263377B2 (en) * 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
US9497861B2 (en) 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US8994176B2 (en) * 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
EP3046717B1 (en) * 2013-09-17 2019-12-11 ABB Schweiz AG Method for ultrasonic welding with particles trapping
US9627346B2 (en) * 2013-12-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill pattern with gap
JP6422296B2 (ja) * 2014-10-09 2018-11-14 新日本無線株式会社 電子部品およびその製造方法
CN104602450A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 电路板及其制造方法和显示装置
US9754914B1 (en) * 2016-05-10 2017-09-05 Rosemount Aerospace Inc. Method to provide die attach stress relief using gold stud bumps
CN106098570B (zh) * 2016-06-23 2019-01-01 江阴芯智联电子科技有限公司 空腔式塑料封装模块结构及其制造方法
JP6934322B2 (ja) * 2017-05-26 2021-09-15 太陽誘電株式会社 電子部品
DE102017212796A1 (de) * 2017-07-26 2019-01-31 Robert Bosch Gmbh Elektrische Baugruppe
US10811279B2 (en) * 2017-08-29 2020-10-20 Ciena Corporation Flip-chip high speed components with underfill
WO2019050477A1 (en) 2017-09-06 2019-03-14 Agency For Science, Technology And Research PHOTONIC INTEGRATED CIRCUIT BOX AND METHOD FOR FORMING THE SAME
US20190157222A1 (en) * 2017-11-20 2019-05-23 Nxp Usa, Inc. Package with isolation structure
CN108899414A (zh) * 2018-05-24 2018-11-27 厦门市三安集成电路有限公司 一种表面波滤波器器件结构及其制作方法
CN109004083A (zh) * 2018-08-10 2018-12-14 付伟 带有单围堰及焊锡的芯片封装结构及其制作方法
CN109285815B (zh) * 2018-09-25 2020-07-17 宜确半导体（苏州）有限公司 半导体器件、射频芯片和制造方法
JP7142604B2 (ja) * 2019-05-15 2022-09-27 日本特殊陶業株式会社 配線基板およびその製造方法
CN111952199A (zh) * 2019-05-16 2020-11-17 中芯集成电路（宁波）有限公司 空气隙型半导体器件封装结构及其制作方法
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
US11557491B2 (en) 2019-10-31 2023-01-17 Nxp B.V. Selective underfill assembly and method therefor
KR20220097515A (ko) * 2019-11-15 2022-07-07 코르보 유에스, 인크. 바이오센서 디바이스용 에폭시 블리드 아웃 방지
US11855608B2 (en) 2020-04-06 2023-12-26 Rf360 Singapore Pte. Ltd. Systems and methods for packaging an acoustic device in an integrated circuit (IC)
US11963291B2 (en) 2022-04-21 2024-04-16 Nxp B.V. Efficient wave guide transition between package and PCB using solder wall

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831507B1 (ko) * 1969-07-10 1973-09-29
US4191905A (en) * 1977-06-17 1980-03-04 Citizen Watch Company Limited Sealed housings for a subminiature piezoelectric vibrator
JPS5925486B2 (ja) * 1977-11-15 1984-06-18 シチズン時計株式会社 圧電振動子の容器
US4405875A (en) * 1980-07-24 1983-09-20 Kiyoshi Nagai Hermetically sealed flat-type piezo-electric oscillator assembly
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
JPS6297418A (ja) * 1985-10-23 1987-05-06 Clarion Co Ltd 弾性表面波装置のパツケ−ジ方法
JPS62109420A (ja) * 1985-11-07 1987-05-20 Alps Electric Co Ltd 弾性表面波素子
JPS62173813A (ja) * 1986-01-28 1987-07-30 Alps Electric Co Ltd 弾性表面波素子
JPS62173814A (ja) * 1986-01-28 1987-07-30 Alps Electric Co Ltd 弾性表面波素子搭載ユニツト
JPS6437132U (ko) * 1987-08-31 1989-03-06
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JPH02170611A (ja) * 1988-12-22 1990-07-02 Clarion Co Ltd 弾性表面波装置
JPH02186662A (ja) * 1989-01-13 1990-07-20 Hitachi Ltd 弾性表面波素子パッケージ
US5095240A (en) * 1989-11-13 1992-03-10 X-Cyte, Inc. Inductively coupled saw device and method for making the same
JP2673993B2 (ja) * 1990-07-02 1997-11-05 日本無線株式会社 表面弾性波装置
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
JPH04170811A (ja) * 1990-11-05 1992-06-18 Fujitsu Ltd 弾性表面波デバイス
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JP3207222B2 (ja) * 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
JPH0590872A (ja) * 1991-09-27 1993-04-09 Sumitomo Electric Ind Ltd 表面弾性波素子
JPH0590882A (ja) * 1991-09-28 1993-04-09 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
JP2562661Y2 (ja) * 1992-10-13 1998-02-16 株式会社村田製作所 圧電素子の実装構造
JP3222220B2 (ja) * 1992-10-19 2001-10-22 株式会社村田製作所 チップ型圧電共振子の製造方法
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3328102B2 (ja) * 1995-05-08 2002-09-24 松下電器産業株式会社 弾性表面波装置及びその製造方法
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
JPH09162688A (ja) * 1995-12-11 1997-06-20 Matsushita Electric Ind Co Ltd 弾性表面波装置
JP2973940B2 (ja) * 1996-09-20 1999-11-08 日本電気株式会社 素子の樹脂封止構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431180B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
KR100431182B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 칩 패키지 및 그 제조방법
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
US6928719B2 (en) 2001-12-07 2005-08-16 Samsung Electro-Mechanics Co., Ltd. Method for fabricating surface acoustic wave filter package

Also Published As

Publication number Publication date
CN1305662A (zh) 2001-07-25
EP1076930A4 (en) 2001-11-14
JP2002510929A (ja) 2002-04-09
EP1076930A1 (en) 2001-02-21
WO1999052209A1 (en) 1999-10-14
US5969461A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
US5969461A (en) Surface acoustic wave device package and method
EP0684644B1 (en) Method for manufacturing bump leaded film carrier type semiconductor device
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
US6166434A (en) Die clip assembly for semiconductor package
JP2531382B2 (ja) ボ―ルグリッドアレイ半導体装置およびその製造方法
US6905912B2 (en) Semiconductor device and method for fabricating the same
US5925936A (en) Semiconductor device for face down bonding to a mounting substrate and a method of manufacturing the same
US6181569B1 (en) Low cost chip size package and method of fabricating the same
US6781248B2 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
KR0169274B1 (ko) 반도체장치 및 그 제조방법
US20010040285A1 (en) Semiconductor device and method of manufacturing same
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
JP2003188210A (ja) 半導体装置
JP2001250889A (ja) 光素子の実装構造体およびその製造方法
US6894384B1 (en) Semiconductor device and method of manufacturing the same
KR101515777B1 (ko) 반도체 패키지 제조방법
JPH05160296A (ja) 半導体集積回路ベアチップの樹脂封止方法
JPH06163746A (ja) 混成集積回路装置
US6215169B1 (en) Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface
KR100214857B1 (ko) 멀티 칩 패키지
KR100499328B1 (ko) 댐을 이용한 플립칩 패키징 방법
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法
CN116864452A (zh) 一种具有空腔的封装结构以及相应的封装方法
JPS59145534A (ja) 半導体デバイスの封止方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid