JP7142604B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP7142604B2
JP7142604B2 JP2019091823A JP2019091823A JP7142604B2 JP 7142604 B2 JP7142604 B2 JP 7142604B2 JP 2019091823 A JP2019091823 A JP 2019091823A JP 2019091823 A JP2019091823 A JP 2019091823A JP 7142604 B2 JP7142604 B2 JP 7142604B2
Authority
JP
Japan
Prior art keywords
insulating substrate
wiring board
alumina
protrusion
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019091823A
Other languages
English (en)
Other versions
JP2020188134A (ja
Inventor
貴広 林
友昭 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2019091823A priority Critical patent/JP7142604B2/ja
Priority to US16/808,597 priority patent/US10849224B1/en
Priority to EP20166816.7A priority patent/EP3740048A1/en
Priority to CN202010305466.8A priority patent/CN111952269A/zh
Publication of JP2020188134A publication Critical patent/JP2020188134A/ja
Application granted granted Critical
Publication of JP7142604B2 publication Critical patent/JP7142604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、複数の接続用端子を有する配線基板およびその製造方法に関する。
半導体素子等の電子部品が搭載される配線基板として、例えば、セラミック、ガラスなどの非導電性材料で形成されている絶縁基板と、絶縁基板上に金属などの導電性材料を用いて形成されている外部接続用の複数の接続用端子（接続パッドとも呼ばれる）とを備えているものがある。
例えば、特許文献１には、複数の接続パッド４を有している配線基板１０が開示されている。配線基板１０は、第１主面を有する絶縁基板１と、絶縁基板１の第１主面に設けられた複数のパッド用導体２と、絶縁基板１の第１主面から複数のパッド用導体２のそれぞれの外周部にかけて被覆している被覆層３とを有している。複数のパッド用導体２のそれぞれについて、被覆層で被覆された外周部よりも内側で露出している部分が接続パッド４になっている。
被覆層３は、パッド用導体２の外周部を被覆して接続パッド４を形成するためのものである。被覆層３は、例えば、絶縁基板１と同様のセラミック材料または有機樹脂材料、絶縁基板１とは異なる組成のセラミック材料、あるいはガラス材料などで形成することができる。
特開２０１５－２２５８９３号公報
絶縁基板上に配置されている各接続パッドの外周部には、例えば、被覆層３のような非導電性の材料で形成された被覆層が形成されている。被覆層の中には、接続パッドの表面に傷がついたり、接続パッドの間に異物が混入したりすることを防ぐために、接続パッドの一部を覆うように形成されているものがある。このような被覆層は、オーバーコート構造と呼ばれる。
オーバーコート構造を有する被覆層を形成する場合には、先ず絶縁基板上に接続パッドを所定パターンに形成した後に、接続パッドの外周部を覆うように、例えばアルミナなどの非導電性材料を積層して被覆層を形成する。そして、接続パッド上の被覆層で覆われていない開口部が、半田ボールなどの他の接続部材との接続端子として機能する。
このようなオーバーコート構造では、被覆層の下部に位置する接続パッドの実際の径は、接続端子として機能する開口部の径よりも大きくなっている。そのため、配線基板の高精細化や小型化などを実現するために、隣接する接続端子同士の間隔を狭くすることが要求されると、被覆層の下部に位置する各接続パッド同士を非常に近接した状態で配置することが必要となる。
しかし、隣接する接続パッド同士の間隔を非常に狭くすることは、製造工程上の困難性が伴う。また、隣接する接続パッド同士の間隔が非常に狭くなると、接続パッド間の短絡の可能性も高まり、不良品の発生率の増加につながる。
そこで、本発明では、隣接する接続用端子間の間隔を狭くすることなく接続用端子の表面を保護することのできる配線基板およびその製造方法を提供することを目的とする。
本発明の一局面にかかる配線基板は、絶縁基板と、前記絶縁基板上に配列されている複数の接続用端子と、前記接続用端子の形成領域外の領域に設けられている複数の非導電性の突部とを備えている。この配線基板において、前記非導電性の突部の高さは、前記接続用端子の高さよりも高くなっている。
上記の構成によれば、接続用端子よりも高さの高い非導電性の突部が設けられていることで、接続用端子が他の部品と接触しにくくなるため、接続用端子の表面を保護することができる。また、非導電性の突部は、接続用端子の形成領域外の領域に設けられているため、非導電性の突部を形成することで接続用端子の形成領域が狭められることがなくなる。したがって、本発明の一局面にかかる配線基板によれば、隣接する接続用端子間の間隔を狭くすることなく接続用端子の表面を保護することができる。
上記の本発明の一局面にかかる配線基板において、前記非導電性の突部は、隣り合って配置されている複数の前記接続用端子の間に配置されていてもよい。
上記の構成によれば、接続用端子の近傍に非導電性の突部が設けられることになるため、非導電性の突部によって各接続用端子をより適切に保護することができる。
また、上記の本発明の一局面にかかる配線基板において、前記非導電性の突部は、直線上に並ばない３つの箇所に少なくとも配置されていてもよい。
上記の構成によれば、配線基板の接続用端子の配置面の上方に他の部品が載置された場合などに、配線基板に設けられている少なくとも３つの非導電性の突部によって他の部品を支持する、もしくは他部材に対して支持されることができる。これにより、配線基板に設けられている接続用端子が、他の部品と接触することが回避され、接続用端子の傷付きを防ぐことができる。
また、上記の本発明の一局面にかかる配線基板において、前記非導電性の突部の下方には、前記絶縁基板の熱収縮率よりも熱収縮率の小さい材料で形成されている柱状部が設けられていてもよい。
上記の構成によれば、絶縁基板と柱状部との熱収縮率の差を利用して、非導電性の突部の高さをより高くすることができる。
また、上記の本発明の一局面にかかる配線基板において、前記絶縁基板は、主成分としてセラミック材料を含んでおり、前記柱状部は、主成分として金属材料を含んでいてもよい。
また、本発明のもう一つの局面は、基板内に複数の柱状部が配置されている絶縁基板を用いて配線基板を製造する方法に関する。この製造方法において、前記柱状部は、前記絶縁基板の熱収縮率よりも熱収縮率の小さい材料で形成されている。この製造方法は、前記絶縁基板上における前記柱状部の配置領域以外の領域に接続用端子を形成する工程と、前記絶縁基板における前記柱状部の上方に非導電性材料を堆積させる工程と、前記非導電性材料が堆積された前記絶縁基板を焼成または加熱し、前記絶縁基板と前記柱状部との熱収縮率の差によって前記絶縁基板の表面から前記柱状部を突出させることによって、前記非導電性材料を含む突部を形成する工程とを含む。
上記の製造方法によれば、絶縁基板に熱を加えたときに、絶縁基板と柱状部との熱収縮率の差を利用して、絶縁基板の表面から柱状部を突出させることができる。これにより、柱状部の上方に堆積された非導電性材料から形成される非導電性の突部の高さをより高くすることができる。
以上のように、本発明の一局面にかかる配線基板によれば、隣接する接続用端子間の間隔を狭くすることなく接続用端子の表面を保護することができる。また、本発明のもう一つの局面にかかる配線基板の製造方法によれば、配線基板に形成される非導電性の突部の高さをより高く形成することができる。
第１の実施形態にかかる配線基板の構成を示す平面図及び断面図である。 第１の実施形態の変形例にかかる配線基板の構成を示す平面図及び断面図である。 第１の実施形態の変形例にかかる配線基板の構成を示す平面図である。 第２の実施形態にかかる配線基板の構成を示す平面図及び断面図である。 （ａ）から（ｃ）は、図４に示す配線基板の製造工程を工程順に示す図である。 第３の実施形態にかかる配線基板の一例の構成を示す平面模式図である。 第３の実施形態にかかる配線基板の一例の構成を示す平面模式図である。 （ａ）から（ｄ）は、第３の実施形態にかかる配線基板の他の例を示す平面模式図である。 従来例にかかる配線基板の構成を示す平面図及び断面図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
〔第１の実施形態〕
本実施形態では、配線基板１を例に挙げて説明する。配線基板１は、複数の接続パッド１２を有しており、各種電子機器などの配線基板として利用される。
（配線基板の構成）
図１には、配線基板１の構成を示す。図１の上方には配線基板１の平面構成を示す。図１の下方には、上方の平面図におけるＡ－Ａ線部分の断面構成を示す。
配線基板１は、主として、絶縁基板１１と、複数の接続パッド（接続用端子）１２と、複数のアルミナ突起部（非導電性の突部）１３とを有している。
絶縁基板１１は、主成分としてセラミック材料を含んでいる。ここで主成分とは、絶縁基板１１の組成を重量％（重量比）で見たときに、含有割合の最も多い成分のことをいう。絶縁基板１１は、例えば、アルミナ（Ａｌ２Ｏ３）を含有するセラミック、ＬＴＣＣ（ガラス－セラミック）などの絶縁材料によって形成されている。絶縁基板１１は、このような絶縁材料からなる複数の絶縁層（例えば、セラミックグリーンシート）が積層されて形成されていてもよい。
複数の接続パッド１２・１２・・・は、絶縁基板１１上に配列されている。本実施形態では、各接続パッド１２は略等間隔で縦横に配列されている。接続パッド１２は、導電性材料で形成されている。具体的には、接続パッド１２は、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、またはマンガン（Ｍｎ）などの金属材料、あるいはこれらの金属材料を主成分とする合金材料によって形成されている。また、接続パッド１２は、これらの金属材料に加えてガラス、アルミナ等の無機材料を含むものであってもよい。これらの金属材料などは、例えば、メタライズ層、めっき層、蒸着層などの形態で絶縁基板１１上に設けられている。
接続パッド１２は、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）などのメタライズ層からなる場合であれば、これらの金属の粉末を有機溶剤およびバインダとともに混練して作製した金属ペーストを、絶縁基板１１となるセラミックグリーンシートのうち第１主面となる表面に所定パターンに塗布して同時焼成することによって形成することができる。金属ペーストの塗布は、例えば、スクリーン印刷などの従来公知の印刷法によって行なうことができる。
接続パッド１２は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）パッド、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッド、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）パッドなどとも呼ばれる。
アルミナ突起部１３は、絶縁基板１１上の接続パッド１２の形成領域外の領域に設けられている。アルミナ突起部１３は、複数個設けられている。本実施形態では、図１に示すように、縦横に並んで配列された接続パッド１２において、斜め方向に隣接して配置されている各接続パッド１２の間にアルミナ突起部１３が配置されている。
アルミナ突起部１３は、非導電性材料で形成されている。具体的には、アルミナ突起部１３は、アルミナ（Ａｌ２Ｏ３）を含有するセラミック材料で形成されている。
なお、本発明では、非導電性の突部を形成する材料はセラミックに限定されない。別の実施態様では、非導電性の突部は、ソルダーレジストなどの樹脂、ＬＴＣＣ（ガラス－セラミック）、ガラスなどで形成することができる。
図１の断面図に示すように、アルミナ突起部１３の高さは、接続パッド１２の高さよりも高くなっている。ここで、アルミナ突起部１３および接続パッド１２の高さとは、絶縁基板１１の上面からアルミナ突起部１３または接続パッド１２の最上部までの距離のことを意味する。そして、アルミナ突起部１３の高さが、接続パッド１２の高さよりも高くなっているとは、絶縁基板１１の上面からアルミナ突起部１３の最上部までの距離が、絶縁基板１１の上面から接続パッド１２の最上部までの距離よりも大きいことを意味する。図１に示す例では、アルミナ突起部１３は、接続パッド１２よりも長さｈ１だけ高くなっている。
この構成によれば、より高さの高いアルミナ突起部１３が接続パッド１２の周辺に設けられていることで、接続パッド１２が他の部品または他の部材と接触しにくくなる。そのため、接続パッド１２の表面をアルミナ突起部１３によって保護することができる。
また、本実施形態にかかる配線基板１では、アルミナ突起部１３は、縦長の柱体形状を有している。そして、アルミナ突起部１３は、隣接して配置されている各接続パッド１２の間に、接続パッド１２に干渉しないように、接続パッド１２からやや離れた状態で配置されている。これにより、各接続パッド１２の間隔を保ちつつ、接続パッド１２の形成領域外の領域に、接続パッド１２を保護するためのアルミナ突起部１３を設ける領域を確保することができる。この点について、図１、図２、および図９を参照しながら説明する。
図２には、第１の実施形態の変形例にかかる配線基板１０１の構成を示す。図２の上方には配線基板１０１の平面構成を示す。図２の下方には、上方の平面図におけるＢ－Ｂ線部分の断面構成を示す。
図９には、従来例にかかる配線基板９０１の構成を示す。図９の上方には配線基板９０１の平面構成を示す。図９の下方には、上方の平面図におけるＤ－Ｄ線部分の断面構成を示す。
図９に示す従来の配線基板９０１では、絶縁基板１１上に配置されている各接続パッド９１２の外周部には、非導電性の材料で形成された被覆層９１３が形成されている。被覆層９１３は、接続パッド９１２の表面に傷がついたり、接続パッド９１２の間に異物が混入したりすることを防ぐために、接続パッドの一部を覆うように形成されている（図９の下方の断面図参照）。このことから、被覆層９１３はオーバーコート層とも呼ばれる。図９に示す例では、接続パッド９１２の外周部と被覆層９１３との重複部分の幅はｄ３（例えば、０．０５ｍｍ以上０．１５ｍｍ以下）となっている。
被覆層９１３を形成する場合には、先ず絶縁基板１１上に接続パッド９１２を所定パターンに形成した後に、接続パッド９１２の外周部を覆うように、例えばアルミナなどの非導電性材料を積層して被覆層９１３を形成する。そして、接続パッド９１２上の被覆層９１３で覆われていない開口部が、半田ボールなどの他の接続部材との接続端子として機能する。
このような構成では、被覆層９１３の下部に位置する接続パッド９１２の実際の径ｄ１（例えば、０．９５ｍｍ）は、接続端子として機能する開口部の径ｄ２（例えば、０．７５ｍｍ）よりも大きくなっている。そのため、配線基板の高精細化や小型化などを実現するために、隣接する接続パッド９１２・９１２間の外見上の間隔ｄ４（例えば、０．２５ｍｍ）を狭くすることが要求されると、被覆層の下部に位置する各接続パッド同士を非常に近接した状態で配置することが必要となる。図９に示す例では、被覆層の下部において互いに隣接する接続パッド９１２・９１２間の実際の間隔はｄ５（例えば、０．０５ｍｍ）となっている。
しかし、隣接する接続パッド同士の実際の間隔ｄ５を非常に狭くすることは、製造工程上の困難性が伴う。また、隣接する接続パッド同士の実際の間隔ｄ５が非常に狭くなると、接続パッド間の短絡の可能性も高まり、不良品の発生率の増加につながる。ここで、隣接する接続パッド同士の間隔とは、隣接する２つの接続パッドのうちの一方の接続パッドの端部から他方の接続パッドの端部までの距離のことをいう。
そこで、図２に示す配線基板１０１のように、絶縁基板１１上に形成される接続パッド１２とアルミナ保護層１１３とを、互いに隙間なく配置させることが望まれる。この配線基板１０１では、図１に示す配線基板１と同様に、アルミナ保護層１１３の高さは、接続パッド１２の高さよりも長さｈ１だけ高くなっている。これにより、配線基板１０１において、接続パッド１２の形成面をアルミナ突起部１３によって保護することができる。このように、変形例にかかる配線基板１０１では、アルミナ保護層１１３が、非導電性の突部に相当する。
この配線基板１０１において、接続パッド１２の径Ｄ１＝０．７５ｍｍ、隣接する接続パッド１２・１２の中心間距離Ｄ２＝１．００ｍｍとすると、隣接する接続パッド同士の実際の間隔Ｄ３は、０．２５ｍｍとなる。このように、隣接する接続パッド同士の間隔をある程度確保することができるため、隣接する接続パッド間の短絡の可能性が低減する。
但し、図２に示す例では、接続パッド１２およびアルミナ保護層１１３を形成する場合に、非常に正確な位置精度でパターニングすることが求められる。しかし、例えば従来公知の印刷方法などでは、このような精度でのパターニングは困難である。
一方、本実施形態にかかる配線基板１では、隣接して配置されている各接続パッド１２の間に、アルミナ突起部１３が接続パッド１２からやや離れた状態で配置されている。この構成によれば、配線基板１における接続パッド１２の径Ｄ１および隣接する接続パッド１２・１２の中心間距離Ｄ２を、上述の配線基板１０１と同様の径で形成した場合に、隣接する各接続パッド１２からある程度のスペースを設けた状態でアルミナ突起部１３を配置させることができる。また、アルミナ突起部１３を形成する際に、製造工程上比較的容易に形成可能な寸法（例えば、径Ｄ４＝０．３５ｍｍ）で形成することができる。
（変形例）
図３には、第１の実施形態のさらなる変形例にかかる配線基板１ａの構成を示す。図１に示す配線基板１では、斜め方向に隣接する各接続パッド１２間の領域の全てにアルミナ突起部１３が形成されている。しかし、本発明はこのような構成に限定されない。
図３に示すように、アルミナ突起部１３は、直線上に並ばない少なくとも３つの箇所に配置されていればよい。この構成によれば、例えば、配線基板１ａを上下に複数個重ねた場合に、下方に位置する配線基板１ａに設けられている３個のアルミナ突起部１３の最上部で、上方に位置する配線基板１ａの下面を支持することができる。これにより、下方に位置する配線基板１ａに設けられている接続パッド１２に、上方に位置する配線基板１ａが接触することが回避され、接続パッド１２の傷付きを防ぐことができる。また、配線基板１ａを部品実装のための装置のステージ上に載置した場合には、アルミナ突起部１３がステージ表面に接触することによって、配線基板１ａがステージ上に支持されるため、接続パッド１２に傷がつくことを防止できる。
（第１の実施形態のまとめ）
以上のように、本実施形態にかかる配線基板１では、接続パッド１２の形成領域外の領域に複数のアルミナ突起部１３が形成されている。このアルミナ突起部１３の高さは、接続パッド１２の高さよりも高くなっている。
上記の構成によれば、接続パッド１２よりも高さの高いアルミナ突起部１３が設けられていることで、接続パッド１２が他の部品と接触しにくくなるため、接続パッド１２の表面を保護することができる。また、アルミナ突起部１３は、接続パッド１２の形成領域外の領域に設けられているため、アルミナ突起部１３を形成することで接続パッド１２の形成領域が狭められることがなくなる。したがって、本実施形態にかかる配線基板１によれば、隣接する接続パッド１２間の間隔を狭くすることなく接続パッド１２の表面を保護することができる。
本実施形態では、各アルミナ突起部１３は、斜め方向に隣接して配置されている各接続パッド１２の間に配置されている。このような位置にアルミナ突起部１３を配置することで、アルミナ突起部１３の専有面積を確保しやすくなる。そのため、アルミナ突起部１３の径を大きくすることができる。
なお、アルミナ突起部１３の形状は、柱体形状に限定はされない。アルミナ突起部１３の形状は、上方に向かうにしたがって径が縮小する形状（例えば、円錐台形状、角錐台形状など）であってもよい。
〔第２の実施形態〕
本実施形態では、配線基板２０１を例に挙げて説明する。
（配線基板の構成）
図４には、配線基板２０１の構成を示す。図４の上方には配線基板２０１の平面構成を示す。図４の下方には、上方の平面図におけるＣ－Ｃ線部分の断面構成を示す。
配線基板２０１は、主として、絶縁基板１１と、複数の接続パッド（接続用端子）１２と、複数のアルミナ突起部（非導電性の突部）２１３と、複数の柱状部２１４とを有している。絶縁基板１１および接続パッド１２は、第１の実施形態と同様の構成が適用できる。
アルミナ突起部２１３は、絶縁基板１１上の接続パッド１２の形成領域外の領域に設けられている。アルミナ突起部２１３は、複数個設けられている。本実施形態では、図４に示すように、縦横に並んで配列された接続パッド１２において、斜め方向に隣接して配置されている各接続パッド１２の間にアルミナ突起部２１３が配置されている。
アルミナ突起部２１３は、非導電性材料で形成されている。例えば、アルミナ突起部２１３は、アルミナ（Ａｌ２Ｏ３）を含有するセラミック材料で形成することができる。また、アルミナ突起部２１３は、第１の実施形態で説明したアルミナ突起部１３と同様の材料で形成することができる。
図４の断面図に示すように、アルミナ突起部２１３の高さは、接続パッド１２の高さよりも高くなっている。ここで、アルミナ突起部２１３および接続パッド１２の高さとは、絶縁基板１１の上面からアルミナ突起部２１３または接続パッド１２の最上部までの距離のことを意味する。図４に示す例では、アルミナ突起部２１３は、接続パッド１２よりも長さｈ２だけ高くなっている。
柱状部２１４は、各アルミナ突起部２１３の下方に設けられている。具体的には、図４の断面図に示すように、柱状部２１４は、絶縁基板１１の内部に埋め込まれるように設けられている。そして、絶縁基板１１の表面から突出した各柱状部２１４の先端部を覆うように、アルミナ突起部２１３が設けられている。
柱状部２１４は、絶縁基板１１の熱収縮率よりも熱収縮率の小さい材料で形成されている。第１の実施形態で説明したように、絶縁基板１１は、主成分としてセラミック材料を含んでいる。そして、柱状部２１４は、セラミック材料よりも熱収縮率の小さい金属材料を主成分として含んでいる。ここで主成分とは、絶縁基板１１または柱状部２１４の組成を重量％（重量比）で見たときに、含有割合の最も多い成分のことをいう。
具体的には、柱状部２１４は、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、またはマンガン（Ｍｎ）などの金属材料で形成することができる。また、柱状部２１４は、接続パッド１２と同じ材料で形成されていてもよい。
本実施形態にかかる配線基板２０１によれば、後述するように、配線基板２０１の製造過程において焼成などによって熱を加えた後に、絶縁基板１１と柱状部２１４との熱収縮率の差によって、絶縁基板１１の表面から柱状部２１４を突出させることができる。柱状部２１４が突出することで、柱状部２１４を覆うように設けられているアルミナ突起部２１３も突出するため、アルミナ突起部２１３の高さを確保することができる。
（配線基板の製造方法）
続いて、配線基板２０１の製造方法について、図５（ａ）から（ｃ）を参照しながら説明する。図５（ａ）から（ｃ）では、上方に各製造過程における配線基板２０１の平面構成を示し、下方に各製造過程における配線基板２０１の断面構成を示す。
先ず、図５（ａ）に示すように、絶縁基板１１の内部の所定の位置に柱状部２１４を充填する。ここで、所定の位置とは、絶縁基板１１上の接続パッド１２の形成領域外の領域であって、後の工程でアルミナ突起部２１３が形成される位置である。柱状部２１４の径Ｄ５は、後の工程で形成されるアルミナ突起部２１３の径Ｄ６よりも小さくなるように設定される。
その後、絶縁基板１１上の所定の位置に、接続パッド１２を形成する。接続パッド１２は、例えば、スクリーン印刷などの従来公知の印刷法を用いて形成することができる。
続いて、図５（ｂ）に示すように、絶縁基板１１上の接続パッド１２の形成領域外の領域であって、柱状部２１４が形成されている位置に非導電性材料２１３ａを堆積させる。非導電性材料２１３ａの堆積物は、例えば、スクリーン印刷などの従来公知の印刷法を用いて形成することができる。非導電性材料２１３ａは、例えば、アルミナ（Ａｌ２Ｏ３）を含有するセラミック材料である。
その後、非導電性材料２１３ａが堆積された絶縁基板１１を焼成する。焼成によって熱が加えられることで、絶縁基板１１、柱状部２１４、および非導電性材料２１３ａなどは収縮する。このとき、柱状部２１４の熱収縮率は、絶縁基板１１の熱収縮率よりも小さいため、絶縁基板１１の収縮量は柱状部２１４の収縮量よりも大きくなる。そのため、配線基板２０１では、図５（ｃ）の断面図において矢印で示すように、熱収縮した絶縁基板１１の上面から柱状部２１４の一部が突出するような形状の変化が起こる。また、この形状の変化に伴って、非導電性材料２１３ａも上方へ押し上げられて突出する。
これにより、アルミナ突起部２１３が形成される。なお、このようにして形成されたアルミナ突起部２１３の形状は、円柱形状、もしくは、上方へ向かうにしたがって径が小さくなる略円錐台形状となる。
上記の配線基板２０１の製造方法によれば、絶縁基板１１を形成している材料（例えば、セラミック材料）と柱状部２１４を形成している材料（例えば、金属材料）との熱収縮率の差を利用して、接続パッド１２よりも上方へ突出したアルミナ突起部２１３を形成することができる。上記の製造方法を用いることで、アルミナ突起部２１３の高さをより高くすることができる。そのため、アルミナ突起部２１３と接続パッド１２との高さの差ｈ２を、第１の実施形態のアルミナ突起部１３と接続パッド１２との高さの差ｈ１よりも大きくすることができる。アルミナ突起部２１３と接続パッド１２との高さの差が大きくなることで、配線基板自体の反りや変形などの影響を受けにくくなるため、接続パッド１２が他の部品などと接触する可能性をより低減させることができる。
なお、絶縁基板１１の内部に充填される柱状部２１４は、複数の層状に形成されてもよい。このとき、下層の柱状部２１４の径Ｄ５をより大きくすることで、加熱後の絶縁基板１１の上面からの柱状部２１４の突出高さをより大きくすることができる。また、柱状部２１４を形成する金属材料として、熱収縮率のより小さいもの（例えば、接続パッド１２を形成する金属材料よりも熱収縮率の小さいもの）を選択することで、加熱後の絶縁基板１１の上面からの柱状部２１４の突出高さをより大きくすることができる。
また、別の実施形態では、絶縁基板１１の内部に、柱状部２１４に加えて、第２の柱状部が設けられている構成も可能である。第２の柱状部は、例えば、接続端子部と基板内部配線とを接続するためのビアである。第２の柱状部は、金属材料などの導電性材料で形成されている。このような第２の柱状部を有している配線基板では、柱状部２１４を形成する材料として、第２の柱状部を形成する材料よりも熱収縮率の小さい材料を選択するのが好ましい。これによれば、焼成後における柱状部２１４の基板表面からの突出量を、第２の柱状部の基板表面からの突出量よりも大きくすることができる。
〔第３の実施形態〕
本実施形態では、アルミナ突起部３１３の形状を種々に異ならせた配線基板３０１について説明する。図６、図７、および図８（ａ）から（ｄ）には、本実施形態にかかる配線基板３０１の一部分の平面構成を示す。
図６に示す配線基板３０１は、絶縁基板１１と、複数の接続パッド１２と、複数のアルミナ突起部３１３ａとを有している。アルミナ突起部３１３ａは、上面から見て正方形の形状を有している。一例では、配線基板３０１において、接続パッド１２の直径φは０．７５ｍｍに、正方形状のアルミナ突起部３１３ａの一辺の長さＬは０．３０ｍｍに設定することができる。
また、図７に示すアルミナ突起部３１３ｂのように、正方形の四隅の角度を鋭角にさせた形状としてもよい。このような形状のアルミナ突起部３１３ｂによれば、各接続パッド１２間の間隔がより小さくなった場合にも、アルミナ突起部３１３ｂの形成領域を確保することができる。
また、図８（ａ）に示すような楕円形状のアルミナ突起部３１３ｃ、図８（ｂ）に示すような三角形状のアルミナ突起部３１３ｄ、図８（ｃ）に示すような十字形状のアルミナ突起部３１３ｅも可能である。さらに、図６に示す正方形状のアルミナ突起部３１３ａの配置を変更した図８（ｄ）に示すような正方形状のアルミナ突起部３１３ｆも可能である。また、正方形状ではなく、長方形状のアルミナ突起部であってもよい。
本実施形態にかかる配線基板３０１において、アルミナ突起部３１３の形状以外については、第１または第２の実施形態と同様の構成を適用することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、本明細書で説明した異なる実施形態の構成を互いに組み合わせて得られる構成についても、本発明の範疇に含まれる。
１ ：配線基板
１１ ：絶縁基板
１２ ：接続パッド（接続用端子）
１３ ：アルミナ突起部（非導電性の突部）
１０１ ：配線基板
１１３ ：アルミナ突起部（非導電性の突部）
２０１ ：配線基板
２１３ ：アルミナ突起部（非導電性の突部）
２１３ａ：非導電性材料
２１４ ：柱状部
３０１ ：配線基板
３１３ａ：アルミナ突起部（非導電性の突部）

Claims (3)

  1. 絶縁基板と、
    前記絶縁基板上に配列されている複数の接続用端子と、
    前記接続用端子の形成領域外の領域に設けられている複数の非導電性の突部と
    を備え、
    前記非導電性の突部の高さは、前記接続用端子の高さよりも高くなっており、
    前記非導電性の突部の下方には、前記絶縁基板の熱収縮率よりも熱収縮率の小さい材料で形成されている柱状部が設けられている、配線基板。
  2. 前記絶縁基板は、主成分としてセラミック材料を含み、
    前記柱状部は、主成分として金属材料を含んでいる、
    請求項１に記載の配線基板。
  3. 基板内に複数の柱状部が配置されている絶縁基板を用いて配線基板を製造する方法であって、
    前記柱状部は、前記絶縁基板の熱収縮率よりも熱収縮率の小さい材料で形成されており、
    前記絶縁基板上における前記柱状部の配置領域以外の領域に接続用端子を形成する工程と、
    前記絶縁基板における前記柱状部の上方に非導電性材料を堆積させる工程と、
    前記非導電性材料が堆積された前記絶縁基板を焼成または加熱し、前記絶縁基板と前記柱状部との熱収縮率の差によって前記絶縁基板の表面から前記柱状部を突出させることによって、前記非導電性材料を含む突部を形成する工程と、を含み、
    前記突部は前記接続用端子より高くなるように形成される、配線基板の製造方法。
JP2019091823A 2019-05-15 2019-05-15 配線基板およびその製造方法 Active JP7142604B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019091823A JP7142604B2 (ja) 2019-05-15 2019-05-15 配線基板およびその製造方法
US16/808,597 US10849224B1 (en) 2019-05-15 2020-03-04 Wiring board and manufacturing method thereof
EP20166816.7A EP3740048A1 (en) 2019-05-15 2020-03-30 Wiring board and manufacturing method thereof
CN202010305466.8A CN111952269A (zh) 2019-05-15 2020-04-17 配线基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019091823A JP7142604B2 (ja) 2019-05-15 2019-05-15 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020188134A JP2020188134A (ja) 2020-11-19
JP7142604B2 true JP7142604B2 (ja) 2022-09-27

Family

ID=70058277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019091823A Active JP7142604B2 (ja) 2019-05-15 2019-05-15 配線基板およびその製造方法

Country Status (4)

Country Link
US (1) US10849224B1 (ja)
EP (1) EP3740048A1 (ja)
JP (1) JP7142604B2 (ja)
CN (1) CN111952269A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200315030A1 (en) * 2019-03-27 2020-10-01 Delphi Technologies Ip Limited Conformal coating blockage by surface-mount technology solder features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324418A (ja) 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法
JP2011142185A (ja) 2010-01-06 2011-07-21 Renesas Electronics Corp 半導体装置
JP2014207347A (ja) 2013-04-15 2014-10-30 株式会社村田製作所 セラミック多層配線基板およびこれを備えるモジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
JPH11111766A (ja) * 1997-09-30 1999-04-23 Kyocera Corp 配線基板およびその製造方法
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
JPH11298142A (ja) * 1998-04-09 1999-10-29 Nec Corp 多層セラミック基板の実装構造と実装方法
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP5592459B2 (ja) * 2012-11-07 2014-09-17 日本特殊陶業株式会社 配線基板の製造方法
US9497861B2 (en) * 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
WO2014199890A1 (ja) 2013-06-14 2014-12-18 三菱製紙株式会社 配線基板の製造方法
CN104793026B (zh) * 2014-01-20 2018-09-28 旺矽科技股份有限公司 应用于探针测试装置的支撑结构及其制作方法
JP6224525B2 (ja) 2014-05-26 2017-11-01 京セラ株式会社 配線基板および電子装置
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
JP5873152B1 (ja) 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
US20190206822A1 (en) * 2017-12-30 2019-07-04 Intel Corporation Missing bump prevention from galvanic corrosion by copper bump sidewall protection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324418A (ja) 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法
JP2011142185A (ja) 2010-01-06 2011-07-21 Renesas Electronics Corp 半導体装置
JP2014207347A (ja) 2013-04-15 2014-10-30 株式会社村田製作所 セラミック多層配線基板およびこれを備えるモジュール

Also Published As

Publication number Publication date
JP2020188134A (ja) 2020-11-19
CN111952269A (zh) 2020-11-17
US10849224B1 (en) 2020-11-24
EP3740048A1 (en) 2020-11-18

Similar Documents

Publication Publication Date Title
US20180295718A1 (en) Cavities Containing Multi-wiring Structures And Devices
US7746212B2 (en) Temperature sensor and method for its production
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
JP5799973B2 (ja) セラミック多層配線基板およびこれを備えるモジュール
JP7142604B2 (ja) 配線基板およびその製造方法
JP2017045848A (ja) 抵抗素子用の集合基板
JP4000633B2 (ja) 配線基板の製造方法
JP7438781B2 (ja) 配線基板
JP5981389B2 (ja) 配線基板
JPWO2020095813A1 (ja) セラミック電子部品
JP3740374B2 (ja) 多数個取り配線基板
JP2788656B2 (ja) 集積回路用パッケージの製造方法
WO2018155434A1 (ja) 配線基板、電子装置および電子モジュール
WO2021256501A1 (ja) 電子部品及び電子部品の製造方法
JP4754710B2 (ja) チップ抵抗器およびその製造方法
WO2022059455A1 (ja) 電子部品
WO2022065373A1 (ja) 回路基板及びモジュール
JP7305985B2 (ja) 配線基板および素子
JP4424298B2 (ja) 電子部品
JP3184090B2 (ja) 集積回路搭載用基板
JP3252758B2 (ja) 配線基板及びその製造方法
JP2002344137A (ja) 厚膜多層基板およびその製造方法
JPH0365034B2 (ja)
JP2014067891A (ja) 配線基板
JP4245033B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220606

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220606

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220617

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220913

R150 Certificate of patent or registration of utility model

Ref document number: 7142604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150