KR100431181B1 - 표면 탄성파 필터 패키지 제조방법 - Google Patents

표면 탄성파 필터 패키지 제조방법 Download PDF

Info

Publication number
KR100431181B1
KR100431181B1 KR10-2001-0077278A KR20010077278A KR100431181B1 KR 100431181 B1 KR100431181 B1 KR 100431181B1 KR 20010077278 A KR20010077278 A KR 20010077278A KR 100431181 B1 KR100431181 B1 KR 100431181B1
Authority
KR
South Korea
Prior art keywords
saw filter
wafer
package substrate
chips
chip
Prior art date
Application number
KR10-2001-0077278A
Other languages
English (en)
Other versions
KR20030046940A (ko
Inventor
김태훈
박찬왕
박주훈
김재명
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2001-0077278A priority Critical patent/KR100431181B1/ko
Priority to JP2002108828A priority patent/JP3836746B2/ja
Priority to US10/119,725 priority patent/US6670206B2/en
Publication of KR20030046940A publication Critical patent/KR20030046940A/ko
Application granted granted Critical
Publication of KR100431181B1 publication Critical patent/KR100431181B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02913—Measures for shielding against electromagnetic fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 SAW 칩 패키지 제조방법은, 복수개의 SAW 필터 칩이 형성된 웨이퍼와 그 칩 형성위치와 대응하는 복수개의 탑재부를 갖는 패키지 기판을 마련하고, 상기 패키지 기판 상에 언더필을 형성한 후에 상기 웨이퍼를 기판 상에 배치한 후에 칩 사이의 웨이퍼영역을 제거하고, 이어 금속차폐층 형성과 칩 외곽부에 대한 몰딩공정을 수행한 후에 각 패키지 단위로 분리시킴으로써 복수개의 SAW 필터 패키지를 단순한 공정으로도 대량생산할 수 있는 제조방법을 제공한다.

Description

표면 탄성파 필터 패키지 제조방법{METHOD OF PACKAGING SURFACE ACOUSTIC WAVE DEVICE}
본 발명은 표면 탄성파(Surface Acoustic Wave) 필터 패키지의 제조방법에 관한 것으로, 보다 상세하게는 복수개의 SAW 필터 칩이 형성된 웨이퍼와 각 칩에 대응하는 탑재위치를 갖는 패키지 기판을 탑재시킨 후에 2차에 걸친 분리공정을 통해 복수개의 SAW 필터 패키지를 동시에 제조할 수 있는 SAW 필터 칩 패키지의 제조방법에 관한 것이다.
표면 탄성파 필터(이하, SAW 필터라 함)는 주파수 선택도를 제공하기 위한 RF필터 또는 IF필터에 응용되는 전자부품을 말한다. SAW 필터는 표면 근처나 표면을 따라 탄성파를 전파시키는 활성화 영역을 갖으며, 그 활성화 영역은 표면상태에 따라 매우 민감한 영향을 받는다.
따라서, 상기 SAW 필터의 하단면에 표면을 외부의 물리적 영향으로 차단하기 위해 프로텍터(protector)를 부착하여 표면을 보호하기 위한 에어갭 영역을 형성한다. 이어, 상기 프로텍터를 구비한 SAW 필터 칩을 기판 상에 배치하고, 칩외곽부에 외부의 전기적 영향을 차단하기 위한 금속차폐층(metal shield layer)을 형성함으로써 패키지를 완성한다. 이와 같이, 외부에 민감한 SAW 필터 칩을 보호하기 위한 패키지 공정은 다른 소자의 패키지공정과 달리 매우 복잡하며, 대부분 공정은 개별 SAW 필터 칩 단위 공정에 의존해야 한다.
이하, 종래의 단위칩 방식에 의한 SAW 필터칩의 패키지 제조방법을 보다 상세히 설명한다. 도1a 내지 1f는 종래의 SAW 필터칩의 패키지 제조공정을 각 단계별로 도시한 공정단면도이다.
우선, 도1a와 같이, 복수개의 SAW 필터 칩이 형성된 웨이퍼(미도시)를 개별칩 단위로 분리하여 SAW 필터 칩(3)을 마련하고 상기 칩(3)이 배치될 복수개의 탑재부를 갖는 기판(2)을 마련한다. 또한, SAW 필터 칩(3)의 하면에 에어갭을 형성하기 위한 프로텍터(5)가 구비되고, 상기 기판의 각 탑재부(2a)는 상면에 플립 칩 본딩을 위한 범프(4)가 배치되어 있다.
이어, 도1b와 같이, 상기 SAW 필터 칩(3)을 기판(2)의 각 탑재부에 개별적으로 배치한다. 여기서는 플립 칩 본딩 방식으로 상기 칩(3)을 기판(2)의 배선부분과 전기적으로 연결함과 동시에 기계적으로 고정시킨다.
다음으로, 도1c와 같이, 기판과 칩 사이의 공간에 언더필(underfill: 6)을 채워 넣는다. 기판과 칩 사이에 언더필(6)을 형성한 후에도, 칩(3) 하면의 활성화영역은 프로텍터(5)에 의해 형성된 에어갭에 의해 보호될 수 있다.
이어, 도1d와 같이, 칩 가장자리부의 스텝 커버리지(step coverage)를 개선하기 위해 휠렛(fillet: 7)을 형성한다. 상기 휠렛(7)은 절연물질로 이루어지며, 칩(3)의 가장자리부에 비교적 완만한 경사부를 제공함으로써 원할한 도금작업을 도모할 수 있다.
휠렛형성공정이 완료된 후, 도1e와 같이, 도금법을 이용하여 칩(3) 외곽부에 금속차폐층(8)을 형성한다. 여기서, 금속차폐층(8)의 형성공정은 외부에 대한 신뢰성을 확보하기 위한 전기적인 영향을 차단할 수 있는 도금층을 형성한 후에, 대기에 노출되어 발생될 수 있는 산화현상을 방지하기 위한 도금층을 추가적으로 형성한다.
상기 금속차폐층(8)의 형성공정이 완료되면, 완성된 제품을 식별하기 위한 마킹작업을 실시한다. 즉, 도1f와 같이, 금속차폐층(8)의 상단면에 진한 색계열의 페이스트로 도포하여 식별층(9)을 형성한다.
이와 같이, 종래의 SAW 필터 칩의 패키지 제조방법에서는, 기판 상에 복수개의 SAW 패키지 칩을 형성하는 실제 공정에서는 각 칩 단위로 진행된다. 즉, 웨이퍼단위로 생산된 복수개의 칩을 개별 칩으로 분리한 후에, 각각 칩을 패키지 기판에 탑재시키고, 각 칩과 기판 사이에 언더필을 형성해야 하고, 나아가 , 휠렛 또는 금속차폐층 형성공정이나 마킹공정에서도, 개별 칩단위로 공정이 수행되어야 한다. 따라서, 전체적인 패키지 제조공정이 매우 복잡해진다.
또한, 언더필 형성공정에서 인접한 칩의 하부에 형성된 언더필이 서로 연결되는 경우에 금속도금공정에서 그 언더필이 연결된 폭만큼 패키지의 측면 하단에 금속차폐층이 형성되지 않을 수 있다. 따라서, 이를 고려하여 개별 칩단위로 보다 정밀한 언더필 공정이 요구된다.
결과적으로, 종래의 방식에 의하면, 개별 칩 단위로 각 공정이 수행되므로, 전체 공정뿐만 아니라 개별 공정단계도 복잡해질 수 밖에 없다. 특히, SAW 필터 패키지는 외부 노이즈에 대한 차폐성 확보와 신뢰성향상을 위해 금속차폐층 형성공정이나 이를 위한 휠렛 형성공정등 그 자체의 공정이 복잡하여 일괄적인 공정방식을 채택하기도 어려움이 있어 왔다.
따라서, 당 기술분야에서는, 외부의 신뢰성을 확보할 수 있는 구조를 형성하면서도, 웨이퍼 단위로 일괄적인 공정수행이 가능한 SAW 필터 패키지 제조공정이 요구되어 왔다.
본 발명은 상기 문제점을 해결하기 위해서 안출된 것으로, 그 목적은 복수개의 SAW 필터 칩이 형성된 웨이퍼와 그 칩 형성위치와 대응하는 복수개의 탑재부를 갖는 기판을 마련하고 상기 웨이퍼를 상기 기판에 탑재시킨 후에 공정진행단계에 따라 2차에 걸친 분리공정을 수행함으로써 복수개의 SAW 필터 패키지를 일괄적으로 제조할 수 있는 패키지 제조방법을 제공하는데 있다.
도1a 내지 1f는 종래의 SAW 필터칩 패키지의 제조공정을 각 단계별로 도시한 공정단면도이다.
도2a 내지 2h는 본 발명의 일실시형태에 따른 SAW 필터칩 패키지의 제조공정을 각 단계별로 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호설명>
12: 패키지용 기판 13: SAW필터 칩 웨이퍼
13a: SAW 필터 칩 14: 범프
15: 프로텍터 16: 언더필
18: 금속차폐층 20: 수지몰딩부
본 발명은, 복수개의 SAW 필터 칩이 형성된 웨이퍼와, 상기 웨이퍼에 형성된 칩 위치와 대응되는 위치에 복수개의 탑재부를 갖는 패키지 기판을 마련하는 단계와, 상기 패키지 기판에 구비된 복수개의 탑재부에 언더필을 형성하는 단계와, 상기 복수개의 SAW 필터 칩이 상기 복수개의 탑재부에 각각 연결되도록 상기 웨이퍼를 상기 패키지 기판 상에 배치하는 단계와, 상기 SAW 필터 칩 사이의 웨이퍼영역과 그 영역에 해당하는 언더필의 일부가 제거되도록 상기 웨이퍼를 상기 복수개의 SAW 필터 칩 단위로 분리시키는 단계와, 상기 분리된 복수개의 SAW 필터 칩의 외곽부에 금속차폐층을 형성하는 단계와, 상기 패키지 기판의 상면을 수지류로 몰딩하는 단계와, 상기 SAW 필터 칩 패키지 단위로 상기 몰딩된 패키지 기판을 분리시키는 단계를 포함하는 패키지 제조방법을 제공한다.
본 발명의 실시형태에서는, 상기 패키지 기판의 탑재부 각각은 상기 칩과 패키지 기판을 플립 칩 본딩방식으로 연결하기 위한 복수개의 범프를 구비하여 상기 SAW 필터 칩을 기판에 형성된 배선에 전기적으로 연결함과 동시에 기계적으로 고정시킬 수 있다.
또한, 본 발명에서는, 상기 SAW 필터 칩 사이의 웨이퍼영역을 제거하기 위해서, 에칭공정 또는 소정의 절단폭을 갖는 브레이드 중 어느 하나를 선택하여 사용할 수 있다. 브레이드를 사용할 경우에는, 상기 칩 사이의 영역 폭과 실질적으로 동일한 절단폭을 갖는 브레이드를 사용하는 것이 바람직하다. 나아가, 상기 SAW 필터 칩 패키지의 경계를 따라 브레이드를 이용하여 상기 몰딩된 패키지 기판을 분리시킬 수 있다. 상기 SAW 필터 칩 패키지의 경계는 상기 칩 사이의 실질적으로 중앙부분으로 정할 수 있다.
또한, 상기 몰딩된 패키지 기판을 분리시키는 단계에서 사용되는 브레이드의절단폭은 상기 칩 사이의 웨이퍼 영역을 제거하는 단계에서 사용되는 브레이드보다 훨씬 작은 것이 바람직하다.
본 발명의 다른 실시형태에서는, 상기 SAW 필터 칩 사이의 웨이퍼 영역을 제거한 후에 노출된 상기 SAW 필터 칩의 측벽에 절연성 물질로 휠렛(fillet)을 형성하는 단계를 추가할 수도 있다. 상기 휠렛은 에칭 등을 이용한 웨이퍼 분리공정에서 측면 하단에 노출된 언더필이 손상된 부분을 보상하는 역할과 함께, 금속차폐층을 형성하는 공정을 용이하게 하기 위해 스텝 커버리지(step-coverage)를 개선하는 기능도 할 수 있다.
본 발명의 바람직한 실시형태에서는, 상기 금속차폐층을 형성하는 단계는, 스프레이방식을 사용하여 도전성 에폭시로 형성하는 것이 좋다. 스프레이방식을 이용하는 경우에는 칩 측면의 단차에 의한 영향을 받지 않고 금속차폐층을 칩 외곽전체에 형성시킬 수 있는 잇점이 있다.
또한, 본 발명에서는, 상기 패키지 기판의 상면을 EMC(epoxy molding compound) 탑몰딩법을 이용하여 직육면체 형상 등의 단순한 외곽형태로 쉽게 몰딩시킬 수 있다. 이러한 단순한 형상은 구조적으로 견고하다는 잇점이 있다. 여기서 사용되는 수지류로는 열가소성 수지, 열경화성 수지 또는 에폭시 수지 등이 있을 수 있다.
이하, 도면을 참조하여, 본 발명의 바람직한 실시형태를 보다 상세히 설명하기로 한다.
도2a 내지 2h는 본 발명의 바람직한 실시형태에 따른 SAW 필터칩 패키지의 제조공정을 각 단계별로 도시한 공정단면도이다.
우선, 도2a와 같이, 복수개의 SAW 필터 칩(13a)이 형성된 웨이퍼(13)와, 복수개의 칩을 연결하기 위한 복수개의 탑재부(12b)를 갖는 패키지 기판(12)을 마련한다. 상기 웨이퍼(13) 상에 있는 각각 SAW 필터 칩(13a) 위치는 상기 패키지 기판(12)의 복수개의 탑재부(12a) 위치와 일치한다.
또한, 상기 웨이퍼(13)에 마련된 복수개의 SAW 필터 칩(13a)은 각각 그 하면에 프로텍터(15)를 구비하여 표면을 보호하기 위한 에어갭 영역을 형성하며, 상기 패키지 기판(12)은 상기 탑재부(12b) 상면에 SAW 필터 칩(13)과 플립 칩 본딩을 위한 범프(14)를 구비할 수 있다.
후속되는 공정으로 종래에는 기판에 칩을 탑재한 후에 언더필 형성공정을 수행하였으나, 본 발명에서는 웨이퍼(13) 탑재 전에 언더필 재료를 먼저 공급한다. 다시 말해, 도2b와 같이, 언더필 재료(16)를 패키지 기판(12)의 상면 전체에 공급하고, 상기 언더필 재료(16)가 경화하기 전에, 도2c와 같이, 상기 웨이퍼(12) 상에 형성된 복수개의 칩(13a)이 각 탑재부(12b)에 일치하도록 상기 웨이퍼(13)를 패키지기판(12) 상에 배치한다. 여기서, 각 탑재부(12b) 상의 범프(14)를 이용하여 각 칩(13a)을 패키지 기판(12)에 형성된 배선부분과 전기적으로 연결함과 동시에 기계적으로 고정시키게 된다.
이어, 도2d와 같이, 상기 SAW 필터 칩(13a) 사이의 웨이퍼영역(13b)을 제거하여 상기 복수개의 SAW 필터 칩(13a)으로 각각 분리시킨다. 이러한 칩 웨이퍼 분리공정은 에칭공정이나 브레이드를 이용한 다이싱(dicing)공정으로 이루어질 수 있다. 상기 웨이퍼영역 분리공정은 상기 제거되는 칩 사이 영역 아래의 언더필까지 제거하는 것이 후속되는 도금공정에서 형성되는 금속차폐층을 칩의 측면까지 충분히 형성시킬 수 있다.
다음으로, 도2e와 같이, 선택적으로 SAW 필터 칩(13a)의 측면에 휠렛(17)을 추가적으로 형성할 수 있다. 상기 휠렛(17)은 각 칩(13a)측면이 경사진 면을 이루도록 형성된 절연물질로 이루어진 구조물로서 칩 측면부와 기판의 단차를 완화시킬 수 있다. 즉, 스텝 커버리지를 개선하여 후속되는 금속차폐층 형성공정을 원할한 수행을 도모할 수 있다.
또한, 상기 분리된 복수개의 SAW 필터 칩(13a)의 외곽부에 금속차폐층(18)을 형성시킨다. 금속차폐층(18)은 칩 상단영역 및 상기 휄렛(17)이 형성된 칩 측면영역을 포함한 칩(13a) 전체영역에 형성된다. 상기 금속차폐층(18)은 외부에 의한 노이즈영향을 차단하는 역할을 하며, 일반적으로 도금법을 이용하여 형성시킨다.
이와 달리, 상기 금속차페층 형성공정은 다른 공정으로 형성시킬 수도 있다. 예를 들면, 스프레이방식을 이용하여 도전성 에폭시를 도포시킴으로써 금속차폐층을 형성시킬 수도 있다. 스프레이방식을 이용한 금속차폐층 형성방법은 칩과 기판에 의한 단차로 인한 도포불량의 문제가 발생되지 않으므로, 도2e에 도시된 휄렛형성공정을 생략할 수도 있다.
이어서, 도2f에서는, SAW 필터 칩(13a)이 배치된 패키지 기판(12)의 상면을 수지류로 도포하여 수지몰딩부(20)를 형성시킨다. 즉, 수지류 물질을 칩(13a) 전체 상단면은 물론, 칩 사이의 웨이퍼영역(13b)에 형성된 함몰부(13b')가 모두 채워지도록 함으로써 수지몰딩부(20)를 형성한다.
여기서 사용되는 수지류로는 열경화성 수지, 열가소성 수지, 에폭시 수지 등을 선택적으로 채택할 수 있으며, 에폭시를 이용한 몰딩법과 EMC(epoxy molding compound) 탑 몰딩법 등이 선택적으로 이용될 수 있다. 에폭시를 이용하는 경우에, 그 흐름성에 의해 패키지기판 외부로 에폭시가 흐를 수가 있으므로, 상기 패키지 기판(12)을 제조할 때에 미리 기판(12) 상의 외곽부를 둘러싼 댐구조물(미도시)을 형성하는 것이 바람직하다.
끝으로, 도2g와 같이, 상기 SAW 필터 칩 패키지 단위로 상기 몰딩된 패키지 기판(12)을 분리시킨다. 이 공정에서는 도2d의 웨이퍼 분리공정과 달리, 칩 패키지간의 경계를 따라 미세한 절삭공정을 해야 하므로, 절단폭이 좁은 브레이드(22)를 이용한다. 상기 SAW 필터 칩 패키지의 경계는 칩 영역의 중앙부분으로 결정하는 것이 바람직하다. 모든 칩 패키지의 중앙부분을 절삭선으로 하여 분리시킴으로 도2h와 같은 개별 SAW 패키지 칩 패키지를 얻을 수 있다.
이상에서 설명한 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 명백할 것이다.
상술한 바와 같이, 본 발명의 SAW 칩 패키지 제조방법에 따르면, 복수개의 SAW 필터 칩이 형성된 웨이퍼와 그 칩 형성위치와 대응하는 복수개의 탑재부를 갖는 패키지 기판을 마련하고, 상기 패키지 기판 상에 언더필을 형성한 후에 상기 웨이퍼를 기판 상에 배치한 후에 칩 사이의 웨이퍼영역을 제거하고, 이어 금속차폐층 형성과 칩 외곽부에 대한 몰딩공정을 수행한 후에 각 패키지 단위로 분리시킴으로써 복수개의 SAW 필터 패키지를 간단한 공정으로도 생산효율을 향상시킬 수 있다.

Claims (11)

  1. 복수개의 SAW 필터 칩이 형성된 웨이퍼와, 상기 웨이퍼에 형성된 칩 위치와 대응되는 위치에 복수개의 탑재부를 갖는 패키지 기판을 마련하는 단계;
    상기 패키지 기판에 구비된 복수개의 탑재부에 언더필을 형성하는 단계;
    상기 복수개의 SAW 필터 칩이 상기 복수개의 탑재부에 각각 연결되도록 상기 웨이퍼를 상기 패키지 기판 상에 배치하는 단계;
    상기 SAW 필터 칩 사이의 웨이퍼영역과 그 영역에 해당하는 언더필의 일부가 제거되도록 상기 웨이퍼를 상기 복수개의 SAW 필터 칩 단위로 분리시키는 단계;
    상기 분리된 복수개의 SAW 필터 칩의 외곽부에 금속차폐층을 형성하는 단계;
    상기 패키지 기판의 상면을 수지류로 몰딩하는 단계; 및
    상기 SAW 필터 칩 패키지 단위로 상기 몰딩된 패키지 기판을 분리시키는 단계를 포함하는 패키지 제조방법.
  2. 제1항에 있어서,
    상기 패키지 기판의 탑재부 각각은 상기 SAW 필터 칩과 전기적 기계적으로 연결하기 위한 복수개의 범프를 구비한 것을 특징으로 하는 패키지 제조방법.
  3. 제1항에 있어서,
    상기 SAW 필터 칩 단위로 분리시키는 단계는,
    에칭공정을 이용하여 상기 SAW 필터 칩 사이의 웨이퍼영역을 제거하는 단계인 것을 특징으로 하는 패키지 제조방법.
  4. 제1항에 있어서,
    상기 SAW 필터 칩 단위로 분리시키는 단계는,
    상기 칩 사이의 영역 폭과 실질적으로 동일한 절단폭을 갖는 브레이드를 이용하여 상기 복수개의 SAW 필터 칩 단위로 분리되도록 상기 웨이퍼를 다이싱(dicing)하는 것을 특징으로 하는 패키지 제조방법.
  5. 제1항에 있어서,
    상기 몰딩된 패키지 기판을 분리시키는 단계는,
    상기 SAW 필터 칩 패키지의 경계를 따라 브레이드를 이용하여 상기 몰딩된 패키지 기판을 분리시키는 단계인 것을 특징으로 하는 패키지 제조방법.
  6. 제5항에 있어서,
    상기 SAW 필터 칩 패키지의 경계는 상기 칩 사이의 실질적으로 중앙부분으로 정해지는 것을 특징으로 하는 패키지 제조방법.
  7. 제5항에 있어서,
    상기 몰딩된 패키지 기판을 분리시키는 단계에서 사용되는 브레이드의 절단폭은 상기 칩 사이의 웨이퍼 영역을 제거하는 단계에서 사용되는 브레이드의 절단폭보다 작은 것을 특징으로 하는 패키지 제조방법.
  8. 제1항에 있어서,
    상기 금속차폐층을 형성하는 단계는,
    스프레이방식을 이용하여 도전성 에폭시로 형성하는 단계인 것인 특징으로 하는 패키지 제조방법.
  9. 제1항에 있어서,
    상기 패키지 기판의 상면을 몰딩하는 단계는,
    EMC(epoxy molding compound) 탑몰딩법을 이용하여 몰딩하는 것을 특징으로 하는 패키지 제조방법.
  10. 제1항에 있어서,
    상기 패키지 기판의 상면을 몰딩하는데 사용되는 수지류는,
    열가소성 수지, 열경화성 수지 및 에폭시 수지로 이루어진 그룹 중에서 선택된 어느 한 물질인 것을 특징으로 하는 패키지 제조방법.
  11. 제1항에 있어서,
    상기 패키지 기판은 그 가장자리부를 따라 그 기판을 둘러싼 댐구조물을 구비하는 것을 특징으로 하는 패키지 제조방법.
KR10-2001-0077278A 2001-12-07 2001-12-07 표면 탄성파 필터 패키지 제조방법 KR100431181B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0077278A KR100431181B1 (ko) 2001-12-07 2001-12-07 표면 탄성파 필터 패키지 제조방법
JP2002108828A JP3836746B2 (ja) 2001-12-07 2002-04-11 表面弾性波フィルターパッケージ製造方法
US10/119,725 US6670206B2 (en) 2001-12-07 2002-04-11 Method for fabricating surface acoustic wave filter packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0077278A KR100431181B1 (ko) 2001-12-07 2001-12-07 표면 탄성파 필터 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20030046940A KR20030046940A (ko) 2003-06-18
KR100431181B1 true KR100431181B1 (ko) 2004-05-12

Family

ID=19716766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0077278A KR100431181B1 (ko) 2001-12-07 2001-12-07 표면 탄성파 필터 패키지 제조방법

Country Status (3)

Country Link
US (1) US6670206B2 (ko)
JP (1) JP3836746B2 (ko)
KR (1) KR100431181B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217711B2 (en) 2017-03-23 2019-02-26 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798931B2 (en) * 2001-03-06 2004-09-28 Digital Optics Corp. Separating of optical integrated modules and structures formed thereby
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
TWI256719B (en) * 2002-03-06 2006-06-11 Via Tech Inc Semiconductor device package module and manufacturing method thereof
KR20030082129A (ko) * 2002-04-16 2003-10-22 넥스콘세미텍(주) 휴대용 단말기 배터리 보호회로의 패키지 제조방법
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
JP3702961B2 (ja) * 2002-10-04 2005-10-05 東洋通信機株式会社 表面実装型ｓａｗデバイスの製造方法
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
JP3689414B2 (ja) * 2003-06-03 2005-08-31 東洋通信機株式会社 弾性表面波デバイスの製造方法
KR100541084B1 (ko) 2003-08-20 2006-01-11 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트
JP3912348B2 (ja) * 2003-09-16 2007-05-09 エプソントヨコム株式会社 弾性表面波デバイスの製造方法
TWI301336B (en) * 2003-12-24 2008-09-21 Delta Electronics Inc High frequency filter
CN1670978B (zh) * 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
JP4062280B2 (ja) * 2004-05-12 2008-03-19 エプソントヨコム株式会社 表面実装型ｓａｗデバイスの製造方法
US7248133B2 (en) * 2004-06-28 2007-07-24 Kyocera Corporation Method for manufacturing surface acoustic wave device
JP2006217225A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 弾性表面波デバイスの製造方法
JP4645233B2 (ja) * 2005-03-03 2011-03-09 パナソニック株式会社 弾性表面波装置
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US8159110B2 (en) * 2005-12-09 2012-04-17 Kyocera Corporation Fluid actuator, and heat generating device and analysis device using the same
CN100485932C (zh) * 2005-12-22 2009-05-06 株式会社东芝 半导体器件、电气设备
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
DE102006005994A1 (de) * 2006-02-08 2007-08-16 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
KR100679684B1 (ko) * 2006-02-16 2007-02-06 삼성전자주식회사 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
JP4886485B2 (ja) * 2006-11-28 2012-02-29 太陽誘電株式会社 弾性波デバイスおよびその製造方法
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
DE102007020656B4 (de) * 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
US8101460B2 (en) * 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
FR2940588B1 (fr) * 2008-12-19 2011-01-07 St Microelectronics Grenoble Ensemble multicomposant blinde a montage en surface
US9399574B2 (en) 2009-08-13 2016-07-26 Knowles Electronics Llc MEMS package and a method for manufacturing the same
US8987030B2 (en) * 2009-08-13 2015-03-24 Knowles Electronics, Llc MEMS package and a method for manufacturing the same
US20110221053A1 (en) * 2010-03-11 2011-09-15 Qualcomm Incorporated Pre-processing to reduce wafer level warpage
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US20130075892A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Three Dimensional Integrated Circuit Fabrication
KR20130123682A (ko) * 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
EP2932619A4 (en) 2012-12-11 2016-08-03 Univ Southern California PASSIVE LEAKAGE SUPPRESSION NETWORKS FOR DUPLEX AND COEXISTANT WIRELESS COMMUNICATION SYSTEMS
FR3003688B1 (fr) 2013-03-22 2016-07-01 Commissariat Energie Atomique Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
CN105814737B (zh) 2013-12-10 2019-06-04 南加利福尼亚大学 增强混合式抵消网络和双工器中的隔离和阻抗匹配
WO2015123668A1 (en) 2014-02-14 2015-08-20 University Of Southern California Hybrid-based cancellation in presence of antenna mismatch
WO2015123586A1 (en) 2014-02-14 2015-08-20 University Of Southern California Reflection and hybrid reflection filters
WO2015127097A1 (en) * 2014-02-19 2015-08-27 University Of Southern California Miniature acoustic resonator-based filters and duplexers
US9892952B2 (en) 2014-07-25 2018-02-13 Semiconductor Components Industries, Llc Wafer level flat no-lead semiconductor packages and methods of manufacture
US10242957B2 (en) * 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module
US9912326B2 (en) 2015-09-08 2018-03-06 Abtum Inc. Method for tuning feed-forward canceller
US9866201B2 (en) 2015-09-08 2018-01-09 Abtum Inc. All-acoustic duplexers using directional couplers
US10581650B2 (en) 2015-09-08 2020-03-03 Qorvo Us, Inc. Enhancing isolation in radio frequency multiplexers
US9762416B2 (en) 2015-09-08 2017-09-12 Abtum Inc. Reflection coefficient reader
US9755668B2 (en) 2015-09-30 2017-09-05 Abtum Inc. Radio frequency complex reflection coefficient reader
US10038458B2 (en) 2015-10-06 2018-07-31 Abtum Inc. Reflection-based radio-frequency multiplexers
KR102527018B1 (ko) 2015-10-12 2023-04-27 압툼 인크. 하이브리드 커플러 기반 무선 주파수 멀티플렉서
WO2018057725A1 (en) 2016-09-21 2018-03-29 Abtum Inc. Enhancing isolation in hybrid-based radio frequency duplexers and multiplexers
JP6827676B2 (ja) * 2017-01-10 2021-02-10 株式会社ディスコ 半導体デバイスチップ及び半導体デバイスチップの製造方法
TWI636533B (zh) 2017-09-15 2018-09-21 Industrial Technology Research Institute 半導體封裝結構
KR102064380B1 (ko) * 2018-06-22 2020-01-10 (주)와이솔 표면 탄성파 소자 패키지 및 그 제조 방법
WO2021114140A1 (zh) * 2019-12-11 2021-06-17 广东省半导体产业技术研究院 滤波芯片封装方法及封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02305207A (ja) * 1989-05-19 1990-12-18 Sanyo Electric Co Ltd 弾性表面波素子の製造方法
JPH07111438A (ja) * 1993-10-08 1995-04-25 Hitachi Ltd 弾性表面波装置、及びその製造方法
JPH10256417A (ja) * 1997-03-07 1998-09-25 Citizen Watch Co Ltd 半導体パッケージの製造方法
JPH11150440A (ja) * 1997-11-14 1999-06-02 Nec Corp フリップチップ実装型表面弾性波素子の樹脂封止構造
WO1999043084A1 (de) * 1998-02-18 1999-08-26 Epcos Ag Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements
JP2000114903A (ja) * 1998-09-30 2000-04-21 Toko Inc 表面弾性波素子の製造方法
KR20010042496A (ko) * 1998-04-08 2001-05-25 제닌 엠. 데이비스 표면 탄성파 소자 패키지 및 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6096155A (en) * 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements
US6008070A (en) * 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP2001044226A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6287894B1 (en) * 1999-10-04 2001-09-11 Andersen Laboratories, Inc. Acoustic device packaged at wafer level
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
US6514789B2 (en) * 1999-10-26 2003-02-04 Motorola, Inc. Component and method for manufacture
US6242283B1 (en) * 1999-12-30 2001-06-05 Siliconware Precision Industries Co., Ltd. Wafer level packaging process of semiconductor
US6310403B1 (en) * 2000-08-31 2001-10-30 Motorola, Inc. Method of manufacturing components and component thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02305207A (ja) * 1989-05-19 1990-12-18 Sanyo Electric Co Ltd 弾性表面波素子の製造方法
JPH07111438A (ja) * 1993-10-08 1995-04-25 Hitachi Ltd 弾性表面波装置、及びその製造方法
JPH10256417A (ja) * 1997-03-07 1998-09-25 Citizen Watch Co Ltd 半導体パッケージの製造方法
JPH11150440A (ja) * 1997-11-14 1999-06-02 Nec Corp フリップチップ実装型表面弾性波素子の樹脂封止構造
WO1999043084A1 (de) * 1998-02-18 1999-08-26 Epcos Ag Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements
KR20010042496A (ko) * 1998-04-08 2001-05-25 제닌 엠. 데이비스 표면 탄성파 소자 패키지 및 방법
JP2000114903A (ja) * 1998-09-30 2000-04-21 Toko Inc 表面弾性波素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217711B2 (en) 2017-03-23 2019-02-26 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
JP3836746B2 (ja) 2006-10-25
US20030109077A1 (en) 2003-06-12
KR20030046940A (ko) 2003-06-18
US6670206B2 (en) 2003-12-30
JP2003174345A (ja) 2003-06-20

Similar Documents

Publication Publication Date Title
KR100431181B1 (ko) 표면 탄성파 필터 패키지 제조방법
KR100431180B1 (ko) 표면 탄성파 필터 패키지 제조방법
KR101712288B1 (ko) 반도체 패키지 및 그 제조 방법
EP1416529B1 (en) Manufacturing method of semiconductor device
US20020126459A1 (en) Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
US20040136123A1 (en) Circuit devices and method for manufacturing the same
KR101824726B1 (ko) 반도체 패키지
US10224243B2 (en) Method of fabricating electronic package
US9922937B2 (en) Self-shielded die having electromagnetic shielding on die surfaces
US10811378B2 (en) Electronic package and manufacturing method thereof
US10461002B2 (en) Fabrication method of electronic module
US20190172792A1 (en) Semiconductor packages
US20180122734A1 (en) Package substrate and flip-chip package circuit including the same
US20200013731A1 (en) Wafer level fan-out package and method of manufacturing the same
KR100871379B1 (ko) 반도체 패키지의 제조방법
KR100867521B1 (ko) 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법
US6551855B1 (en) Substrate strip and manufacturing method thereof
CN210167347U (zh) 集成电路的封装结构及半导体封装装置
JP2003338589A (ja) Ｂｇａパッケージ及びその製造方法
TWI629764B (zh) 封裝結構及其製作方法
KR100324602B1 (ko) 일괄패키지공정이가능한반도체장치의제조방법
US20060105502A1 (en) Assembly process
KR19980027397A (ko) 버틈 리드 패키지의 제조방법
KR101096271B1 (ko) 패키지 온 패키지 구조의 반도체 패키지 및 그 제조방법
KR20180100907A (ko) 반도체 디바이스의 제조 방법 및 그에 의해 제조된 반도체 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee