KR20000031366A - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20000031366A KR20000031366A KR1019980047370A KR19980047370A KR20000031366A KR 20000031366 A KR20000031366 A KR 20000031366A KR 1019980047370 A KR1019980047370 A KR 1019980047370A KR 19980047370 A KR19980047370 A KR 19980047370A KR 20000031366 A KR20000031366 A KR 20000031366A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- region
- ldd
- substrate
- impurity region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 54
- 238000002955 isolation Methods 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 19
- 125000001475 halogen functional group Chemical group 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- -1 halo ions Chemical class 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 25
- 239000002019 doping agent Substances 0.000 abstract 5
- 239000007772 electrode material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 숏 채널 효과 및 핫 캐리어 효과를 감소시키고 드레인 전류를 증가시켜 소자의 특성을 개선시키는데 적당한 반도체 소자 및 그 제조방법을 제공하기 위한 것으로써, 본 발명의 반도체 소자는 기판과, 상기 기판의 트렌치내에 형성된 소자 격리층과, 상기 소자 격리층 사이의 활성영역의 기판상에 게이트 절연막을 개재하여 형성된 게이트 전극과, 상기 게이트 전극 일측의 상기 소자 격리층상에 형성된 더미 게이트 전극과, 상기 더미 게이트 전극과 상기 게이트 전극 사이의 상기 기판내에 형성된 LDD구조의 소오스 불순물 영역과, 상기 더미 게이트 전극이 형성되어 있지 않은 상기 게이트 전극 일측의 상기 기판내에 할로 불순물 영역을 갖는 LDD구조의 드레인 불순물 영역을 포함하여 구성된다.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 숏 채널 효과 및 핫 캐리어 효과를 감소시키고 드레인 전류를 증가시켜 소자의 특성을 개선시키는데 적당한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 MOS FET는 소오스와 드레인의 LDD영역이 대칭적으로 이루어진다.
도 1에 도시된 바와 같이, MOS FET는 벌크 기판(11), 게이트(12), 소오스(13), 드레인(14)의 4단자로 이루어지며, 소오스(13)와 드레인(14)은 숏 채널 효과를 개선시키고 핫 캐리어 효과를 개선시키기 위해 LDD 구조를 갖는다.
이때, 소오스(13)와, 드레인(14)은 추가공정이 없는 한, 서로 대칭적으로 형성된다.
드레인의 경우, 숏 채널 효과를 개선하고, 핫 캐리어 효과를 줄이기 위해 불순물 농도가 낮은 LDD영역을 가지게되며 이를 위해 사이드월 스페이서(sidewall spacer)를 주로 이용한다.
반면에 낮은 불순물 농도를 갖는 LDD영역은 저항을 증가시켜 전류를 감소시키게 되고, 특히 소오스영역의 시리즈(series)저항은 바디 이팩트(Body Effect)를 동반하여 드레인 전류의 감소에 큰 영향을 미친다.
따라서, 소오스 영역은 숏 채널 효과 및 핫 캐리어 효과에 거의 영향을 미치지 않기 때문에 소오스는 LDD영역을 갖지 않고, 드레인만 LDD영역을 갖는 비대칭적으로 형성하는 시도가 많았다.
이하, 종래 기술에 따른 반도체 소자 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 2d는 종래 기술에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도이다.
먼저, 종래 기술은 드레인만이 LDD영역을 갖도록하는 방법을 기술하였다.
도 2a에 도시한 바와 같이, 활성영역과 필드영역으로 정의된 반도체 기판(21)의 필드영역에 필드 산화막(22)을 형성한다.
상기 반도체 기판(21)상에 게이트 절연막(23)을 형성한다.
게이트 절연막(23)상에 게이트 전극 물질을 증착한 후, 사진 식각 공정을 통해 상기 게이트 전극 물질 및 게이트 절연막(23)을 선택적으로 제거하여 게이트 절연막(23)에 의해 기판(21)과 절연되는 게이트 전극(24)을 형성한다.
이후, 도 2b에 도시한 바와 같이, 상기 게이트 전극(24)을 포함한 기판(21)상에 포토레지스트(25)를 도포한 후, 드레인이 형성될 부위의 활성영역이 오픈되도록 포토레지스트(25)를 패터닝한다.
패터닝된 포토레지스트(25)를 마스크로 이용하여 LDD 이온주입을 실시하여 도 2c에 도시한 바와 같이, 드레인이 형성될 영역의 활성영역에만 LDD영역(26)을 형성한다.
이후, 상기 게이트 전극(24)을 포함한 기판 전면에 산화막을 증착한 후, 에치백하여 상기 게이트 전극(24)의 양측면에 사이드월 스페이서(27)를 형성한다.
이어서, 도 2d에 도시한 바와 같이, 상기 게이트 전극(24) 및 사이드월 스페이서(27)를 마스크로 이용한 고농도 불순물 이온주입 및 확산공정을 통해 소오스 불순물 영역(27)과 드레인 불순물 영역(28)을 형성한다.
이때, 도면에도 나타난 바와 같이, 소오스 불순물 영역(27)에는 LDD영역을 갖지 않고 드레인 영역(28)에만 LDD영역(26)을 갖는다.
그러나 상기와 같은 종래 반도체 소자 제조방법은 다음과 같은 문제점이 있었다.
소오스 영역에는 LDD영역을 형성하지 않고, 드레인 영역에만 LDD영역을 형성하여 핫 캐리어 효과 및 숏 채널 효과를 감소시킬 수는 있으나, 실제로 집적도가 향상되어 활성영역이 작아지고 그에 따라 게이트 전극의 사이즈 또한 작아지게 된다.
게이트 전극의 사이즈가 작아지면 드레인 영역만을 노출시켜 LDD이온을 주입할 때 포토레지스트를 정확하게 얼라인 시키는 것이 어렵게 된다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출한 것으로써, 숏 채널 효과 및 핫 캐리어 효과를 감소시키고 드레인 전류를 증가시켜 소자의 특성을 개선시키는데 적당한 반도체 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 통상의 MOS FET의 구조단면도
도 2a 내지 2d는 종래 기술에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도
도 3은 본 발명에 따른 반도체 소자의 구조단면도
도 4a 내지 4d는 본 발명의 반도체 소자 제조방법을 설명하기 위한 공정단면도
도 5는 본 발명에 따른 반도체 소자의 레이아웃도
도 6a 내지 6d는 본 발명의 다른 실시예에 따른 반도체 소자의 레이아웃도
도면의 주요부분에 대한 부호의 설명
41 : 반도체 기판 42 : 소자 격리층
43 : 게이트 절연막 44 : 게이트 전극
45 : 더미 게이트 전극 46,47: LDD영역
48 : 할로 불순물 영역 49 : 사이드월 스페이서
50 : 소오스 불순물 영역 51 : 드레인 불순물 영역
상기의 목적을 달성하기 위한 본 발명의 반도체 소자는 기판과, 상기 기판의 트렌치내에 형성된 소자 격리층과, 상기 소자 격리층 사이의 활성영역의 기판상에 게이트 절연막을 개재하여 형성된 게이트 전극과, 상기 게이트 전극 일측의 상기 소자 격리층상에 형성된 더미 게이트 전극과, 상기 더미 게이트 전극과 상기 게이트 전극 사이의 상기 기판내에 형성된 LDD구조의 소오스 불순물 영역과, 상기 더미 게이트 전극이 형성되어 있지 않은 상기 게이트 전극 일측의 상기 기판내에 할로 불순물 영역을 갖는 LDD구조의 드레인 불순물 영역을 포함하여 구성되고, 본 발명의 반도체 소자 제조방법은 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한 후, 상기 트렌치내에 소자 격리층을 형성하는 공정과, 상기 소자 격리층 사이의 활성영역의 기판상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 공정과, 상기 게이트 전극 일측의 상기 소자 격리막층상에 더미 게이트 전극을 형성하는 공정과, 상기 더미 게이트 전극과 상기 게이트 전극을 마스크로 LDD이온주입을 실시하는 공정과, 상기 더미 게이트 전극과 상기 게이트 전극을 마스크로 경사 이온주입을 통해 상기 더미 게이트 전극이 형성되지 않은 상기 게이트 전극의 다른 일측의 기판내에 할로 불순물 영역을 형성하는 공정과, 상기 더미 게이트 전극 및 게이트 전극의 양측면에 사이드월 스페이서를 형성한 후, 고농도의 소오스/드레인용 불순물 이온주입을 실시하여 LDD구조의 소오스 불순물 영역과 할로 불순물 영역을 갖는 LDD구조의 드레인 불순물 영역을 형성하는 공정을 포함하여 이루어진다.
이하, 본 발명의 반도체 소자 및 그 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 3는 본 발명에 따른 반도체 소자의 구조단면도이다.
도 3에 도시한 바와 같이, 기판(41)과, 상기 기판(41)의 트렌치내에 형성된 소자 격리층(42)과, 상기 소자 격리층(42) 사이의 활성영역의 기판(41)상에 게이트 절연막(43)을 개재하여 형성된 게이트 전극(44)과, 상기 게이트 전극(44) 일측의 상기 소자 격리층(42)상에 형성된 더미 게이트 전극(45)과, 상기 더미 게이트 전극(45)과 상기 게이트 전극(44) 사이의 상기 기판(41)내에 형성된 LDD구조의 소오스 불순물 영역(50)과, 상기 더미 게이트 전극(45)이 형성되어 있지 않은 상기 게이트 전극(45)의 다른 일측의 상기 기판(41)내에 할로 불순물 영역(48)을 갖는 LDD구조의 드레인 불순물 영역(51)을 포함하여 구성된다.
여기서, 상기 소오스 불순물 영역(50)의 LDD영역은 상기 드레인 불순물 영역(51)의 LDD영역에 비해 접합 깊이가 깊고, 측면 확산도 크다.
따라서, 숏 채널 효과를 효과적으로 방지할 수가 있다.
상기 더미 게이트 전극(45)은 드레인 불순물 영역(51)에 할로 불순물 영역(48)을 형성하기 위한 틸트 이온주입시, 소오스 불순물 영역(50)으로 할로 이온이 주입되지 않도록 마스크 역할을 한다.
따라서, 드레인 불순물 영역(51)과 소오스 불순물 영역(50)은 비대칭적으로 구현된다.
상기와 같이 구성된 본 발명의 반도체 소자 제조방법을 보다 상세히 설명하면 다음과 같다.
도 4a에 도시한 바와 같이, 반도체 기판(41)을 활성영역과 필드영역으로 정의한 후, 필드영역의 반도체 기판(41)을 소정깊이로 식각하여 트렌치를 형성한다.
상기 트렌치내에 절연막을 채워 소자 격리층(42)을 형성하고, 상기 소자 격리층(42)을 포함한 반도체 기판(41)상에 게이트 절연막(43)을 형성한다.
상기 게이트 절연막(43)상에 게이트 전극 물질을 증착한 후, 사진 식각 공정을 통해 상기 게이트 전극 물질과 게이트 절연막(43)을 선택적으로 제거하여 상기 활성영역의 반도체 기판(41)상에 게이트 전극(44)을 형성하고, 동시에 드레인이 형성될 영역의 상기 소자 격리층(42)상에 더미 게이트 전극(45)을 형성한다.
이후, 상기 게이트 전극(44) 및 더미 게이트 전극(45)을 마스크로 이용한 LDD이온주입을 통해 상기 게이트 전극(45) 양측의 반도체 기판(41)내에 LDD영역(46,47)을 형성한다.
이어서, 도 4b에 도시한 바와 같이, 드레인이 형성될 영역의 반도체 기판(41)내에 경사 이온주입을 통해 할로 불순물 영역(48)을 형성한다.
이때, 상기 드레인이 형성될 영역의 반도체 기판(41)내에는 할로 불순물 영역(48)이 형성되고, 소오스가 형성될 영역의 반도체 기판(41)내에는 할로 불순물 영역이 형성되지 않는데, 이는 소오스측에 형성된 더미 게이트 전극(45)이 마스크 역할을 하기 때문이다.
상기와 같이 소오스가 형성될 영역의 반도체 기판(41)내에는 할로 불순물 영역이 형성되지 않기 때문에 소오스가 형성될 영역에는 드레인이 형성될 영역의 LDD영역(46)에 비해 접합 깊이가 더 깊고 측면 확산이 더 큰 LDD영역(47)이 된다.
이어서, 도 4c에 도시한 바와 같이, 상기 게이트 전극(44) 및 더미 게이트 전극(45)을 포함한 반도체 기판(41)상에 절연막을 증착한 후, 에치백하여 상기 게이트 전극(44) 및 더미 게이트 전극(45)의 양측면에 사이드월 스페이서(49)를 형성한다.
이후, 도 4d에 도시한 바와 같이, 상기 사이드월 스페이서(46) 및 게이트 전극(44), 그리고 더미 게이트 전극(45)을 마스크로 이용한 고농도의 불순물 이온주입을 실시하여 소오스 불순물 영역(50)과 드레인 불순물 영역(51)을 형성한다.
한편, 도 5는 더미 게이트 전극을 이용하였을 경우, 소오스측과 드레인측에서의 LDD영역의 측면확산 분포를 보여주는 레이아웃도이다.
도 5에 도시된 바와 같이, 더미 게이트 전극이 형성된 소오스측에서는 LDD영역의 접합 깊이가 더 깊고 측면 확산이 더 커지게 된 것을 볼 수 있다.
도 6a 내지 6d는 본 발명의 다른 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 공정단면도이다.
먼저, 본 발명의 다른 실시예에서는 할로 불순물 이온주입을 경사지게 하지 않고, LDD이온주입을 경사지게 하는 방법이다.
이와 같이, LDD 이온주입을 경사지게하여 소오스측에 형성되는 LDD영역의 도즈(Dose)량을 작게하여 드레인에 의해 발생하는 숏 채널 효과 및 핫 캐리어 효과를 특히 핫 캐리어 효과를 감소시키고자 하였다.
즉, 도 6a에 도시한 바와 같이, 반도체 기판(41)을 활성영역과 필드영역으로 정의한 후, 필드영역의 반도체 기판(41)을 소정깊이로 식각하여 트렌치를 형성한다.
상기 트렌치내에 절연막을 채워 소자 격리층(42)을 형성하고, 상기 소자 격리층(42)을 포함한 반도체 기판(41)상에 게이트 절연막(43)을 형성한다.
상기 게이트 절연막(43)상에 게이트 전극 물질을 증착한 후, 사진 식각 공정을 통해 상기 게이트 전극 물질과 게이트 절연막(43)을 선택적으로 제거하여 상기 활성영역의 반도체 기판(41)상에 게이트 전극(44)을 형성하고, 동시에 드레인이 형성될 영역의 상기 소자 격리층(42)상에 더미 게이트 전극(45)을 형성한다.
이후, 상기 게이트 전극(44) 및 더미 게이트 전극(45)을 마스크로 이용한 LDD이온주입을 경사지게 실시하여 상기 게이트 전극(44) 양측의 반도체 기판(41)내에 LDD영역(46,47)을 형성한다.
이때, 상기 소오스가 형성될 영역의 반도체 기판(41)내에 형성된 LDD영역(47)은 더미 게이트 전극(45)에 의해 많은 량의 이온이 주입되지 않으므로 더즈량이 드레인이 형성될 영역의 반도체 기판(41)내에 형성된 LDD영역(46)에 비해 작다.
이는 LDD이온주입시 경사각을 조절하므로써 가능하다.
그리고 게이트 전극(44)의 하부로 오버랩되는 범위에 있어서도 더미 게이트 전극이 형성되지 않은 드레인쪽의 LDD영역이 소오스쪽의 LDD영역에 비해 더 많이 오버랩된다.
이와 같이, 드레인쪽의 LDD영역이 소오스쪽에 비해 게이트 전극(44)의 하부로 많이 오버랩되면 핫 캐리어 효과를 효과적으로 감소시킬 수가 있다.
이어서, 도 6b에 도시한 바와 같이, 게이트 전극(44) 및 더미 게이트 전극(45)을 마스크로 이용하여 반도체 기판(41)내에 이온주입을 통해 할로 불순물 영역(48)을 형성한다.
이어서, 도 6c에 도시한 바와 같이, 상기 게이트 전극(44) 및 더미 게이트 전극(45)을 포함한 반도체 기판(41)상에 절연막을 증착한 후, 에치백하여 상기 게이트 전극(44) 및 더미 게이트 전극(45)의 양측면에 사이드월 스페이서(49)를 형성한다.
이후, 도 6d에 도시한 바와 같이, 상기 사이드월 스페이서(49) 및 게이트 전극(44), 그리고 더미 게이트 전극(45)을 마스크로 이용한 고농도의 불순물 이온주입을 실시하여 소오스 불순물 영역(50)과 드레인 불순물 영역(51)을 형성한다.
이상에서 상술한 바와 같이, 본 발명의 반도체 소자 및 그 제조방법은 소오스 불순물 영역과 드레인 불순물 영역을 비대칭적으로 형성함에 있어서, 숏 채널 효과 및 핫 캐리어 효과를 감소시키고, 드레인 전류를 증가시켜 소자의 특성을 향상시키는 효과가 있다.
Claims (8)
- 기판과,상기 기판의 트렌치내에 형성된 소자 격리층과,상기 소자 격리층 사이의 활성영역의 기판상에 게이트 절연막을 개재하여 형성된 게이트 전극과,상기 게이트 전극 일측의 상기 소자 격리층상에 형성된 더미 게이트 전극과,상기 더미 게이트 전극과 상기 게이트 전극 사이의 상기 기판내에 형성된 LDD구조의 소오스 불순물 영역과,상기 더미 게이트 전극이 형성되어 있지 않은 상기 게이트 전극의 다른 일측의 상기 기판내에 할로 불순물 영역을 갖는 LDD구조의 드레인 불순물 영역을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 더미 게이트 전극은 상기 소오스 불순물 영역으로 할로 이온이 주입되지 않도록 마스크 역할을 하는 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 소오스 불순물 영역에 형성된 상기 LDD영역의 접합깊이 및 측면 확산의 정도는 상기 드레인 불순물 영역에 형성된 LDD영역에 비해 더 큰 것을 특징으로 하는 반도체 소자.
- 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한 후, 상기 트렌치내에 소자 격리층을 형성하는 공정과,상기 소자 격리층 사이의 활성영역의 기판상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 공정과,상기 게이트 전극 일측의 상기 소자 격리막층상에 더미 게이트 전극을 형성하는 공정과,상기 더미 게이트 전극과 상기 게이트 전극을 마스크로 LDD이온주입을 실시하는 공정과,상기 더미 게이트 전극과 상기 게이트 전극을 마스크로 경사 이온주입을 통해 상기 더미 게이트 전극이 형성되지 않은 상기 게이트 전극의 다른 일측의 기판내에 할로 불순물 영역을 형성하는 공정과,상기 더미 게이트 전극 및 게이트 전극의 양측면에 사이드월 스페이서를 형성한 후, 고농도의 불순물 이온주입을 실시하여 LDD구조의 소오스 불순물 영역과, 할로 불순물 영역을 갖는 LDD구조의 드레인 불순물 영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 4 항에 있어서, 상기 소오스 불순물 영역은 상기 더미 게이트 전극으로 인해 상기 할로 불순물 영역이 형성되지 않는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 4 항에 있어서, 상기 LDD이온주입은 경사지게 실시하고, 상기 할로 이온주입은 경사지지 않게 실시하는 것을 포함함을 특징으로 하는 반도체 소자 제조방법.
- 제 5 항에 있어서, 상기 LDD이온주입은 경사지게 실시하고, 할로 이온주입은 경사지지 않게 실시할 경우, 상기 소오스측 LDD영역의 도즈량은 드레인측 LDD영역의 도즈량보다 작은 것을 특징으로 하는 반도체 소자 제조방법.
- 제 7 항에 있어서, 상기 드레인측의 LDD영역의 측면확산의 정도는 상기 소오스측의 LDD영역에 비해 더 큰 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047370A KR100272529B1 (ko) | 1998-11-05 | 1998-11-05 | 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047370A KR100272529B1 (ko) | 1998-11-05 | 1998-11-05 | 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031366A true KR20000031366A (ko) | 2000-06-05 |
| KR100272529B1 KR100272529B1 (ko) | 2000-12-01 |
Family
ID=19557282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980047370A KR100272529B1 (ko) | 1998-11-05 | 1998-11-05 | 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272529B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464534B1 (ko) * | 2002-05-13 | 2005-01-03 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 및 그 형성방법 |
| KR100925027B1 (ko) * | 2002-12-26 | 2009-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20160054943A (ko) * | 2014-11-07 | 2016-05-17 | 삼성전자주식회사 | 게이트 전극을 갖는 반도체 소자 형성 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356475B1 (ko) * | 2000-12-29 | 2002-10-14 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR20020056347A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 제조 방법 |
| KR100903467B1 (ko) * | 2007-08-24 | 2009-06-18 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
-
1998
- 1998-11-05 KR KR1019980047370A patent/KR100272529B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464534B1 (ko) * | 2002-05-13 | 2005-01-03 | 주식회사 하이닉스반도체 | 반도체소자의 트랜지스터 및 그 형성방법 |
| KR100925027B1 (ko) * | 2002-12-26 | 2009-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20160054943A (ko) * | 2014-11-07 | 2016-05-17 | 삼성전자주식회사 | 게이트 전극을 갖는 반도체 소자 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100272529B1 (ko) | 2000-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10150195A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR100223927B1 (ko) | 전계 효과 트랜지스터 및 그 제조방법 | |
| KR0140719B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR100464534B1 (ko) | 반도체소자의 트랜지스터 및 그 형성방법 | |
| KR100272529B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100505676B1 (ko) | Ｌｄｄ 구조를 가지는 반도체 소자 제조 방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| JP3298483B2 (ja) | 高耐圧ｍｏｓｆｅｔの製造方法 | |
| US20050133831A1 (en) | Body contact formation in partially depleted silicon on insulator device | |
| KR20000066568A (ko) | 반도체 소자의 제조방법 | |
| KR100339430B1 (ko) | 반도체소자의 제조방법 | |
| KR100308652B1 (ko) | 트리플 게이트를 갖는 트랜지스터의 구조 및 그 제조방법 | |
| KR100252842B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20020002012A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR100593134B1 (ko) | 플랫 롬 트랜지스터의 제조 방법 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0144172B1 (ko) | 마스크롬 제조방법 | |
| KR100205310B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR0125296B1 (ko) | 모스펫(mosfet) 제조방법 | |
| KR100313958B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100252767B1 (ko) | 반도체장치 및 그제조방법 | |
| CN118335777A (zh) | Fdsoi器件及其制造方法 | |
| KR100356784B1 (ko) | 미세선폭의상보형트랜지스터(cmosfet)제조방법 | |
| KR100537272B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH11214682A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |