KR20020056347A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20020056347A KR20020056347A KR1020000085676A KR20000085676A KR20020056347A KR 20020056347 A KR20020056347 A KR 20020056347A KR 1020000085676 A KR1020000085676 A KR 1020000085676A KR 20000085676 A KR20000085676 A KR 20000085676A KR 20020056347 A KR20020056347 A KR 20020056347A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- gate electrode
- forming
- field oxide
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 abstract description 21
- 238000012856 packing Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 게이트전극을 형성하기 위한 공정시, 셀 동작과는 무관한 더미게이트를 필드산화막 상부에 추가로 형성함으로써, 반도체 소자의 패턴밀도 및 층간 구조의 단차를 줄일 수 있는 반도체 소자의 제조 방법을 제시함에 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 게이트전극을 형성하기 위한 공정시, 셀 동작과는 무관한 더미게이트를 필드산화막 상부에 추가로 형성함으로써, 반도체 소자의 패턴밀도 및 층간 구조의 단차를 줄일 수 있는 반도체 소자의 제조 방법에 관한 것이다.
현재 일반적으로 사용되고 있는 FULL CMOS SRAM 셀(Cell)의 제조 방법을 간략하게 설명하면 다음과 같다.
도 1 및 도 2에 도시된 바와 같이, 소정의 반도체 기판 상부에 필드영역과 액티브영역을 확정하기 위한 필드산화막(1)이 형성된 후, 필드산화막(Field oxide)(1)을 포함한 전체 구조 상부에 폴리실리콘(Poly silicon)이 증착된 후, 소정의 마스크공정을 이용한 식각공정에 의해 식각되어 게이트전극(2)이 형성된다. 이후, 게이트전극(2)을 마스크로 이용한 소정의 이온 주입공정에 의해 반도체 기판의 소정 부위에 액티브영역(3)이 형성된다.
그러나, 벌크(Bulk) 트랜지스터의 게이트전극을 형성하는 폴리실리콘층의 패턴 형성시 I-라인(I-Line) 스텝퍼(Stepper)를 이용하는데, 최소 선폭이 0.33㎛이하로 작아지게 되는 경우에 폴리실리콘 라인이 필드산화막 상에서 얇아지는 현상이 발생하며, 포토 도프(Photo dof) 마진이 부족하여 유니폼(Uniform)하지 못한 패턴을 형성하여 동작의 불균일성을 유발시킨다.
따라서, 렌즈기법(Annula)을 이용하여 이를 개선하였으나, 도 3 및 도 4에 도시된 바와 같이, 셀 이외의 Y-디코더(Y-Decoder)지역에서 패턴 형성이 제대로 되지 못하여 게이트전극(2)간의 브리지(Bridge)를 유발시킨다. 게이트전극(2) 형성후 층간 인터커넥션 라인(Inter connection line)(4) 형성시 액티브(Active)와 게이트전극(3) 상에 콘택부(Contact ; 5)(각 셀당 10개)가 동시에 형성되는데, 이 때, 각 콘택부(5)의 주변 조건이 모두 상이하여 콘택부(5) 형성시 공정 마진이 부족한 문제가 발생한다.
또한, 도 3에 도시된 "B"와 같이, 인터커넥션 라인(4) 형성시 게이트전극(2)과 게이트전극(2) 간에 형성된 하부층(Under layer)의 열악한 토폴로지(Topology)로 인하여 패턴의 넛치(Notch) 및 단락(Short)현상을 유발시킨다.
따라서, 본 발명의 목적은 인터커넥션 라인(Inter connection line)의 하부에 형성되는 하부층의 구조적인 차이 및 게이트전극 형성시 I-라인 스탭퍼 장비의 패턴 밀도 차이에서 야기되는 반도체 소자의 층간 단차를 방지하기 위한 반도체 소자의 제조 방법을 제공함에 있다.
본 발명의 또 다른 목적은 게이트전극을 형성하기 위한 공정시, 셀 동작과는무관한 더미게이트를 필드산화막 상부에 추가로 형성함으로써, 반도체 소자의 패턴밀도 및 층간 구조의 단차를 줄일 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
도 1은 종래 기술에 따른 반도체 소자의 평면도.
도 2는 도 2에 도시되 반도체 소자의 SEM 사진.
도 3은 도 1에 도시된 반도체 소자를 선 "A-A'"로 절단한 반도체 소자의 단면도.
도 4는 도 1에 도시된 반도체 소자 상부에 형성된 인터커넥션 라인을 도시한 반도체 소자의 평면도.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 평면도.
도 6은 도 5에 도시된 반도체 소자를 선 " C-C'"로 절단한 반도체 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1,12 : 필드산화막 2,13 : 게이트전극
3 : 액티브영역 4,16 : 인터커넥션 라인
5 : 콘택부 11 : 반도체 기판
13' : 더미게이트부 15 : 층간절연막
본 발명은 소정의 반도체 기판 상부에 필드산화막을 형성하는 단계와; 상기 반도체 기판 상부에 게이트전극을 형성함과 아울러 상기 필드산화막 상부에 더미게이트를 형성하는 단계와; 상기 게이트전극 및 더미게이트를 덮도록 층간절연막을 형성하는 단계와; 상기 층간절연막 상부에 금속라인을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자를 도시한 평면도이고, 도 6은 도 5에 도시된 선 "C-C''"로 절단한 반도체 소자를 도시한 단면도이다.
도 5 및 도 6을 참조하면, 우선, 소정의 반도체 기판(11) 상부에 액티브영역과 필드영역을 확정하기 위한 필드산화막(12)이 형성된다. 이후, 소정의 이온 주입공정을 행하여 반도체 기판(11)의 소정 부위에 N-웰(N-Well)과 P-웰(P-Well)이 형성된다. 필드산화막(12)을 포함한 전체 구조 상부에 폴리실리콘이 증착된 후, 소정의 마스크공정을 이용한 식각공정에 의해 게이트전극(13)이 형성됨과 아울러 필드산화막(12) 상부에는 더미게이트(13')가 형성된다.
이후, 게이트전극(13)을 포함한 전체 구조 상부에 스페이서막이 증착된 후, 소정의 제거공정에 의해 게이트전극(13)과 더미게이트(13')의 측면에만 남고 모두 제거되어 스페이서(14)가 형성된다.
이후, 스페이서(14)를 마스크로 이용한 소정의 이온 주입공정에 의해 N-웰 상에는 p+ 접합영역(도시되지 않음)이 형성되고, P-웰 상에는 n+ 접합영역(도시되지 않음)이 형성된다.
이후, 게이트전극(13)과 더미게이트(13')를 덮도록 층간절연막(15)이 증착된 후, 게이트전극(13) 상부에 형성된 층간절연막(15)은 소정의 마스크공정을 이용한 식각공정에 의해 식각되어 콘택홀이 형성된다.
이후, 층간절연막(15) 상부에는 콘택홀을 덮도록 인터커넥션 라인(16)이 형성된다.
전술한 바와 같이, 본 발명은 게이트전극을 형성하기 위한 공정시, 셀 동작과는 무관한 더미게이트를 필드산화막 상부에 추가로 형성하여 패턴밀도 및 층간 구조의 단차를 줄일 수 있다.
상술한 바와 같이, 본 발명은 게이트전극을 형성하기 위한 공정시, 셀 동작과는 무관한 더미게이트를 필드산화막 상부에 추가로 형성함으로써, 반도체 소자의 패턴밀도 및 층간 구조의 단차를 줄일 수 있다.
또한, 층간 구조의 단차를 줄임으로써, 반도체 소자의 공정 마진을 향상시켜 수율 향상 및 보다 안정적인 FULL CMOS SRAM CELL을 제조 할 수 있다.
Claims (1)
- 소정의 반도체 기판 상부에 필드산화막을 형성하는 단계와;상기 반도체 기판 상부에 게이트전극을 형성함과 아울러 상기 필드산화막 상부에 더미게이트를 형성하는 단계와;상기 게이트전극 및 더미게이트를 덮도록 층간절연막을 형성하는 단계와;상기 층간절연막 상부에 금속라인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000085676A KR20020056347A (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000085676A KR20020056347A (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020056347A true KR20020056347A (ko) | 2002-07-10 |
Family
ID=27688841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000085676A KR20020056347A (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020056347A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050094119A (ko) * | 2004-03-22 | 2005-09-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR100935245B1 (ko) * | 2002-12-28 | 2010-01-06 | 매그나칩 반도체 유한회사 | 더미 폴리를 이용한 층간 절연막 평탄화 균일도 개선 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5369050A (en) * | 1991-05-31 | 1994-11-29 | Fujitsu Limited | Method of fabricating semiconductor device |
JPH1187488A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2000077535A (ja) * | 1998-09-02 | 2000-03-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
KR100272529B1 (ko) * | 1998-11-05 | 2000-12-01 | 김영환 | 반도체 소자 및 그 제조방법 |
-
2000
- 2000-12-29 KR KR1020000085676A patent/KR20020056347A/ko not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5369050A (en) * | 1991-05-31 | 1994-11-29 | Fujitsu Limited | Method of fabricating semiconductor device |
JPH1187488A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2000077535A (ja) * | 1998-09-02 | 2000-03-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
KR100272529B1 (ko) * | 1998-11-05 | 2000-12-01 | 김영환 | 반도체 소자 및 그 제조방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100935245B1 (ko) * | 2002-12-28 | 2010-01-06 | 매그나칩 반도체 유한회사 | 더미 폴리를 이용한 층간 절연막 평탄화 균일도 개선 방법 |
KR20050094119A (ko) * | 2004-03-22 | 2005-09-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100192521B1 (ko) | 반도체장치의 제조방법 | |
JPH11135779A (ja) | 半導体装置及びその製造方法 | |
KR20020056347A (ko) | 반도체 소자의 제조 방법 | |
KR0135690B1 (ko) | 반도체소자의 콘택 제조방법 | |
KR100368321B1 (ko) | 반도체 소자의 제조 방법 | |
KR100390948B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100587595B1 (ko) | 반도체소자의 제조방법 | |
KR100271661B1 (ko) | 반도체 소자 제조방법 | |
KR100325460B1 (ko) | 비트 라인과 게이트용 도전막의 쇼트를 방지하기 위한반도체 소자의 제조방법 | |
KR100460704B1 (ko) | 에스램의바텀게이트형박막트랜지스터제조방법 | |
US6933217B2 (en) | Method for forming a ROM coding in a semiconductor device | |
KR100280490B1 (ko) | 반도체 소자의 분리구조 형성방법 | |
KR100403353B1 (ko) | 반도체소자의콘택홀형성방법 | |
KR100192547B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR101057698B1 (ko) | 반도체소자의 실리사이드막 형성방법 | |
KR100252767B1 (ko) | 반도체장치 및 그제조방법 | |
KR20020094223A (ko) | 반도체 소자 제조방법 | |
KR20020050371A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR19990005489A (ko) | 반도체 장치 제조방법 | |
KR19980017256A (ko) | 반도체 소자의 제조 방법 | |
KR20000027533A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
KR20040008489A (ko) | 반도체소자의 제조방법 | |
KR20000039719A (ko) | 반도체소자의 제조방법 | |
KR20030001972A (ko) | 반도체 소자의 제조방법 | |
KR20000004223A (ko) | 반도체 소자의 콘택 홀 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |