KR100356475B1 - 반도체 소자의 트랜지스터 제조 방법 - Google Patents

반도체 소자의 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR100356475B1
KR100356475B1 KR1020000085455A KR20000085455A KR100356475B1 KR 100356475 B1 KR100356475 B1 KR 100356475B1 KR 1020000085455 A KR1020000085455 A KR 1020000085455A KR 20000085455 A KR20000085455 A KR 20000085455A KR 100356475 B1 KR100356475 B1 KR 100356475B1
Authority
KR
South Korea
Prior art keywords
gate line
gate
layer
sccm
semiconductor device
Prior art date
Application number
KR1020000085455A
Other languages
English (en)
Other versions
KR20020056146A (ko
Inventor
신진홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000085455A priority Critical patent/KR100356475B1/ko
Publication of KR20020056146A publication Critical patent/KR20020056146A/ko
Application granted granted Critical
Publication of KR100356475B1 publication Critical patent/KR100356475B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, 보다 미세한 게이트 라인을 기존의 공정으로 형성할 때 발생하는 패터닝 능력의 한계, 게이트 라인의 저항 증가 및 게이트 산화막의 펀치에 의한 반도체 기판의 손상 가능성 등의 문제점을 해결하기 위하여, 다마신 법에 의해 더미 게이트층의 일부분을 식각하여 게이트 라인이 형성될 위치에 게이트 라인 트렌치를 형성하고, LDD 이온 주입을 실시하고, 게이트 라인 트렌치 내측벽에 절연막 스페이서를 형성하고, 게이트 라인 트렌치 저면에 노출된 반도체 기판 상에 게이트 산화막을 형성하고, 게이트 물질을 증착한 후 연마하여 게이트 라인 트렌치 내부에 게이트 라인을 형성한다. 게이트 라인 트렌치 내측벽에 형성된 절연막 스페이서는 기존의 방법으로 게이트 라인 측벽에 형성되는 스페이서와 그 형태가 반대로 형성되기 때문에 게이트 라인은 아래가 좁고 위는 넓은 형상으로 된다. 따라서, 게이트 라인의 하부 선폭 감소 및 상부 선폭 증대 효과를 통해 소자의 스위칭 속도 증대와 게이트 라인의 저항 개선을 동시에 구현할 수 있을 뿐만 아니라, 게이트 산화막을 식각 정지층으로 이용하지 않으므로 게이트 산화막의 펀치에 의한 반도체 기판의 손상을 방지할 수 있다.

Description

반도체 소자의 트랜지스터 제조 방법{Method of manufacturing a transistor}
본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, 특히 반도체 소자의 축소에 따른 미세한 게이트 라인 디파인(gate line define)의 한계, 게이트 라인의 미세화에 따른 저항 증가, 게이트 산화막의 박막화에 따른 게이트 산화막의 펀치(punch) 및 게이트 산화막의 펀치에 따른 반도체 기판의 손상(attack)을 방지할 수 있는 반도체 소자의 트랜지스터 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화에 따라 회로 선폭과 간격의 축소가 지속적으로 진행되고 있다. 트랜지스터를 구동시키기 위한 게이트 라인의 경우 이미 0.1㎛에 임박하는 회로 선폭이 구현되고 있으며, 수년 이내에 0.1㎛ 이하의 게이트 라인을 형성하는 것이 요구될 것이다. 그런데, 현재 게이트 라인을 형성하기 위해 사용되고 있는 포토(photo) 장비로는0.1 ㎛ 이하의 게이트 라인을 디파인(define)하기 어려울 뿐만 아니라, 게이트 라인의 선폭이 줄어듦에 따른 저항 증가 등을 해결해야 한다. 또한, 반도체 소자의 고집적화로 박막화되어가는 게이트 산화막은 게이트 라인 형성을 위한 식각 공정시 게이트 산화막의 펀치(punch)에 따른 반도체 기판의 손상(attack) 문제를 해결해야 한다.
도 1a 내지 도 1c는 종래 반도체 소자의 트랜지스터 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(11)에 소자 분리막(12)을 형성하여 액티브영역(active region)을 디파인(define) 한다. 액티브 영역의 반도체 기판(11) 상에 게이트 산화막(13)을 형성한다. 게이트 산화막(13)을 포함한 전체 구조상에 게이트 물질층(14)을 형성한다. 게이트 물질층(14) 상에 게이트 마스크(18)를 형성한다. 게이트 마스크(18)는 주로 포토레지스트(photoresist)를 도포한 후에 노광 및 현상 공정을 통해 패터닝하며, 게이트 라인이 형성될 부분이 덮혀(close)지고, 그 이외의 부분이 개방(open)되어 있다.
도 1b를 참조하면, 게이트 물질층(14)의 노출된 부분을 식각 공정으로 제거하여 게이트 라인(140)을 형성한다. 이후, LDD 이온 주입 공정으로 반도체 기판(11)에 라이트 도프트 영역(lightly doped area; 15)을 형성한다.
도 1c를 참조하면, 게이트 라인(140)의 측벽에 절연막 스페이서(16)를 형성하고, 소오스/드레인 이온 주입 공정으로 소오스/드레인 접합부(17)를 형성한다.
상기한 종래의 방법은 가장 일반적인 LDD 구조의 트랜지스터 제조 방법이다. 이러한 방법은 예를 들어, 0.1㎛ 이상의 선폭을 갖는 게이트 라인이 적용되는 반도체 소자 제조 공정에서는 소자의 전기적 특성이나 공정적인 측면에서 문제가 발생되지 않으나, 0.1㎛ 이하의 게이트 라인 선폭이 요구되는 고집적 소자 제조 공정에서는 문제가 발생된다. 이러한 문제는 게이트 라인의 선폭의 축소에 따른 저항 증가 및 스위칭 속도 저하가 있고, 현재의 노광 및 식각 장비를 이용해서 미세한 선폭을 갖는 게이트 라인을 형성하기 어려움이 있다.
반도체 소자의 고집적화를 실현하기 위해서는 트랜지스터에서 게이트 라인의축소가 가장 기본적으로 이루어져야 하며, 게이트 라인의 축소로 인한 저항 증가 및 스위칭 속도 저하 문제를 해결해야 한다. 그러나, 기존의 게이트 라인 형성은 일반적인 노광/건식 식각 공정에 의해 이루어 지는데, 노광 공정이 이미 한계에 이르고 있어 작은 선폭의 형성 및 유지가 문제가 되고 있으며, 이를 극복하기 위해 포토레지스트 및 장비의 개선과 위상반전 마스크(Phase Shift Mask)등이 개발되고 있으나, 여전히 0.1㎛급에서 게이트 라인의 안정적인 형성은 어렵다. 게이트 라인의 선폭을 감소시키기 위해 게이트 라인 건식 식각 공정의 BARC 식각 공정을 조절하여 포토레지스트를 축소시켜서 최종적인 게이트 라인 선폭을 줄이는 방법이 있으나, 이는 트랜지스터의 약간의 성능 향상만 있을뿐 실제 소자를 축소시키지는 못한다. 또한, 게이트 라인 식각시 발생할 수 있는 노칭(notching) 현상을 이용하여 실제 게이트 라인으로 작용하는 면적을 축소시키는 방법이 실제 응용이 되고 있으나, 이는 공정의 재현성 확보가 어려울 뿐만 아니라, 게이트 라인 회로의 패턴(pattern) 배치 환경에 따라 노칭 발생 정도가 다르기 때문에 게이트 라인의 유효 선폭이 패턴(pattern)에 따라 다르게 된다. 노칭이 발생하게 되면 게이트 라인의 아래 부분이 줄어들기 때문에 웨이퍼(wafer)를 검사(inspection)하여도 게이트 라인의 유효 선폭을 모니터(monitor)할 수가 없다는 것도 문제이다.
이와 같이, 회로 선폭의 감소는 게이트 라인의 저항을 증대시키게 되는데, 이를 해결하기 위해 메탈 게이트(Metal Gate) 혹은 폴리 메탈 게이트(Poly Metal Gate)의 적용이 검토되고 있다. 그러나, 메탈 게이트의 경우 고온에 견딜 수가 없기 때문에 후속 공정인 소오스/드레인 열공정(S/D Anneal)과 살리사이드(Salicide)형성, 층간 절연막으로 BPSG 막을 형성한 후에 실시하는 평탄화 열공정(BPSG anneal), 캐패시터(Capacitor)의 형성 등의 고온 열공정의 적용이 제한되는 문제가 있다.
한편, 소자의 구동 속도를 향상시키기 위해서는 게이트 전극에 축적되는 전하를 증가시키는 것이 필요하다. 저소비 전력 소자의 경우 낮은 게이트 전압에서도 정상적으로 작동하기 위해서도 게이트 전극의 정전용량을 증대시키는 것이 필요하다. 게이트 식각시 게이트 산화막이 식각 정지층(etch stop layer)으로 작용을 하게 되는데, 불충분한 선택비 마진으로 인해 게이트 산화막이 뚫릴 경우 게이트와 동일한 물질로 된 반도체 기판이 심하게 손상(Attack)을 받게 된다. 게이트 식각시 N-타입, P-타입, 언도프트 폴리(Undoped Poly)의 식각 속도가 모두 다르기 때문에 선택비의 확보는 더욱 어렵다.
따라서, 본 발명은 반도체 소자의 축소에 따른 미세한 게이트 라인 디파인의 한계, 게이트 라인의 미세화에 따른 저항 증가, 게이트 산화막의 박막화에 따른 게이트 산화막의 펀치 및 게이트 산화막의 펀치에 따른 반도체 기판의 손상을 방지할 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 기존의 장비를 이용하여 보다 더 미세한 선폭을 갖는 게이트 라인을 형성할 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공함에 있다.
본 발명의 또 다른 목적은 반도체 소자의 고집적화를 실현시킬 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공함에 그 목적이 있다.
이러한 목적들을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 버퍼층, 하부 소자 보호층 및 더미 게이트층을 순차적으로 형성하는 단계; 상기 더미 게이트층 및 상기 하부 소자 보호층을 순차적으로 일부분 식각하여 게이트 라인 트렌치를 형성하는 단계; LDD 이온 주입 공정으로 상기 반도체 기판에 라이트 도프트 영역을 형성하는 단계; 상기 게이트 라인 트렌치의 내측벽에 절연막 스페이서를 형성하는 단계; 상기 버퍼층의 노출된 부분을 제거한 후, 게이트 산화막을 형성하는 단계; 상기 게이트 산화막이 형성된 전체 구조상에 게이트 라인 물질층을 형성하는 단계; 상기 게이트 물질층을 상기 더미 게이트층이 노출되는 시점까지 연마하는 단계; 상기 더미 게이트층 및 상기 하부 소자 보호층을 제거하는 단계; 및 소오스/드레인 이온 주입 공정으로 소오스/드레인 접합부를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1c는 종래 반도체 소자의 트랜지스터 제조 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 반도체 기판 12, 22: 소자 분리막
13, 23: 게이트 산화막 14, 24: 게이트 물질층
140, 240: 게이트 라인 15, 25: 라이트 도프트 영역
16, 26: 절연막 스페이서 17, 27: 소오스/드레인 접합부
18, 28: 게이트 마스크 31: 버퍼층
32: 하부 소자 보호층 33: 더미 게이트층
34: 게이트 라인 트렌치
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(21)에 소자 분리막(22)을 형성하여 액티브영역을 디파인한다. 소자 분리막(22)이 형성된 반도체 기판(21)의 전체구조 상에 버퍼층(buffer layer; 31), 하부 소자 보호층(32) 및 더미 게이트층(dummy gate layer; 33)을 순차적으로 형성한다. 더미 게이트층(33) 상에 게이트 마스크(28)를 형성한다.
상기에서, 버퍼층(31)은 열 산화 공정 혹은 저압 화학 기상 증착(LPCVD)법에 의해 산화물(oxide)을 50 내지 200Å의 두께로 증착하여 형성한다. 하부 소자 보호층(32)은 후에 게이트 라인이 형성될 부분에 게이트 라인 트렌치(gate line trench)를 형성할 때 식각 정지층(etch stop layer)로 이용을 하게 되며, 반응로(Furnace)에서 저압 화학 기상 증착법에 의해 질화물(nitride)을 200 내지 500Å의 두께로 증착하여 형성한다. 더미 게이트층(33)은 저압 화학 기상 증착법에 의해 산화물을 1500 내지 2500Å의 두께로 증착하여 형성하는데, 증착 두께는 설계된 게이트 라인의 두께를 고려하여 조절한다. 게이트 마스크(28)는 도 1a에 사용된 기존의 게이트 마스크(18)와는 역상으로 형성을 하며, 구현하고자 하는 게이트 라인 폭(gate width)과 스페이서 폭(spacer width)을 더한 크기로 형성한다. 게이트 마스크(28)는 포토레지스트를 도포하여 형성하는데, 식각 대상인 더미 게이트층(33)의 두께가 얇아 질수록 포토레지스트의 도포 두께를 얇게 할 수 있어 포토 공정의 충분한 마진(margin)을 확보할 있다. 예를 들어, 더미 게이트층(33)이 1500 내지 2500Å의 두께일 경우 더미 게이트층(33)은 2000 내지 3000Å로 얇게 도포하여 식각 마스크로 사용할 수 있어 노광 공정의 충분한 마진을 확보할 수 있다.
도 2b를 참조하면, 하부 소자 보호층(32)을 식각 정지층으로 하여 더미 게이트층(33)의 노출된 부분을 먼저 식각하고, 이후 노출된 하부 소자 보호층(32)을 식각하여 게이트 라인이 형성될 위치에 게이트 라인 트렌치(34)를 형성한다. LDD 이온 주입 공정으로 반도체 기판(21)에 라이트 도프트 영역(25)을 형성한다.
상기에서, 더미 게이트층(33)의 식각은 플라즈마 건식 식각법에 의해 압력을 30 내지 150mToor로 하고, 전력을 1000 내지 1500W로 하고, 자기장을 0 내지 50G로 하고, C4F8가스 유량을 15 내지 30sccm으로 하고, O2가스 유량을 10 내지 20sccm으로 하고, Ar 가스 유량을 300 내지 500sccm으로 하는 조건으로 진행한다. 하부 소자 보호층(32)은 질화물로 형성된 경우 인산을 이용하여 식각한다. LDD 이온 주입 공정은 핫 캐리어 효과(hot carrier effect)를 방지하기 위해 실시하는데, 경사(tilt) 및 회전(rotation) 상태에서 진행이 되며, 남아 있는 더미 게이트층(33)은 차단 벽(shielding wall)로 사용하여 도핑 지역(doping area)을 제한 시킨다.
도 2c를 참조하면, 게이트 라인 트렌치(34)의 내측벽에 절연막 스페이서(26)를 형성한다.
상기에서, 절연막 스페이서(26)는 저압 화학 기상 증착법에 의해 질화물을 증착한 후, 플라즈마 건식 식각을 통해 형성된다. 절연막 스페이서(26)는 후에 형성될 게이트 라인 하부의 유효 폭을 결정하게 된다. 즉, 게이트 라인 하부 폭은 절연막 스페이서(26)의 폭에 큰 영향을 받게되며, 본 발명의 실시예에서는 절연막 스페이서(26)를 300 내지 700Å의 두께로 형성한다. 따라서, 구현하고자 하는 게이트라인 폭은 노광 공정의 디파인 능력에 따라 형성되는 게이트 라인 트렌치(34)의 폭과 절연막 스페이서(26)의 식각 조건들에 의해 결정된다. 본 발명의 실시예에서, 게이트 라인 트렌치(34)는 기존의 노광 장비를 사용하여 형성하고, 절연막 스페이서(26)는 압력을 50 내지 100mTorr로 하고, 전력을 500 내지 1000W로 하고, CF4가스 유량을 30 내지 50sccm으로 하고, CHF3가스 유량을 10 내지 30sccm으로 하고, O2가스 유량을 0 내지 10sccm으로 하고, Ar 가스 유량을 200 내지 400sccm으로 하는 조건으로 플라즈마 건식 식각하여 형성한다. 절연막 스페이서(26)를 형성하기 위한 식각 공정은 버퍼층(31)에서 식각이 종료되도록 하여 후에 게이트 산화막이 형성되어야 할 반도체 기판(21) 부분의 손상(attack)을 방지한다.
도 2d를 참조하면, 게이트 라인 트렌치(34) 저면에 노출된 버퍼층(31)을 제거한 후, 게이트 산화막(23)을 형성한다. 게이트 산화막(23)이 형성된 전체 구조상에 게이트 물질층(24)을 형성한다.
상기에서, 버퍼층(31)은 산화물질로 형성된 경우 HF를 이용한 세정(cleaning) 단계에서 제거가 되도록한다. 게이트 산화막(23)은 열 산화 공정을 통해 10 내지 30Å의 두께로 형성한다. 게이트 라인 물질층(24)은 화학 기상 증착법으로 폴리실리콘을 증착하여 형성한다. 게이트 라인 물질층(24)은 그 증착 두께가 후속 화학적 기계적 연마(CMP) 공정에서 충분한 평탄화가 가능하도록 3000 내지 5000Å의 두께로 증착하여 형성한다. 게이트 라인 물질층(24)으로 폴리실리콘 외에도 통상적으로 게이트 라인에 적용되고 있는 금속 및 금속 화합물 등 모든 전도성물질로 형성 가능하다.
도 2e를 참조하면, 화학적 기계적 연마 공정으로 게이트 물질층(24)을 더미 게이트층(33)이 노출되는 시점까지 연마하고, 노출된 더미 게이트층(33)을 제거하고, 노출된 하부 소자 보호층(32)을 제거한다. 이로 인하여, 게이트 라인 트랜치(34) 내에 게이트 라인(240)이 형성된다. 소오스/드레인 이온 주입 공정으로 소오스/드레인 접합부(27)를 형성한다.
상기에서, 화학적 기계적 연마 공정은 산화물(oxide)로 형성된 더미 게이트층(33)을 이용하여 엔드 포인트(end point)를 검출하여 진행하고, 더미 게이트층(33)은 HF를 이용한 습식 식각법에 의해 제거하고, 질화물로 형성된 하부소자 보호층(32)은 압력을 50 내지 150mTorr로 하고, 전력을 500 내지 1000W로 하고, CF4가스 유량을 20 내지 40sccm으로 하고, CHF3가스 유량을 10 내지 20sccm으로 하고, O2가스 유량을 0 내지 10sccm으로 하고, Ar 가스 유량을 200 내지 400sccm으로 하는 조건으로 플라즈마 건식 식각법으로 제거한다. 하부 소자 보호층(32) 제거시 버퍼층(31)을 식각 정지층으로 이용하여 반도체 기판(21)의 손상(attack)을 방지한다.
상기한 본 발명은 보다 미세한 게이트 라인을 기존의 공정에서 형성시 발생하는 디파인(define) 능력의 한계, 게이트 라인의 저항 증가, 게이트 산화막의 펀치(punch)에 의한 반도체 기판의 손상(attack) 가능성 등의 문제점을 해결하기 위하여, 다마신(damascene) 법에 의해 패턴(pattern)을 형성 즉, 게이트 라인 트렌치를 형성한다. 이때 절연막 스페이서를 기존의 방법과 반대의 형상(profile)으로 형성하여 게이트 라인이 아래는 좁고 위는 넓은 형상으로 되도록 한다. 이로써 게이트 라인은 하부 선폭의 감소에 의한 효과와 상부 선폭의 증대 효과를 통해 소자의 스위칭 속도의 증대와 게이트 라인의 저항 개선을 동시에 구현한다. 또한, 게이트 산화막은 기존과 달리 게이트 라인 형성시에 식각 정지층으로 이용하지 않으므로 반도체 기판의 손상 가능성을 억제한다.
상술한 바와 같이, 본 발명은 게이트 라인을 구현하고자 하는 폭 보다 크게 디파인한 후 게이트 라인이 형성될 부분을 트렌치로 형성하고, 절연막 스페이서를 트렌치 내측벽에 형성하여 액티브 영역에서 차지하는 게이트 라인의 폭을 감소시키므로, 보다 미세한 게이트 라인의 패턴을 얻을 수 있다. 따라서, 기존의 장비를 이용하여 0.1㎛급 이하의 보다 미세한 게이트 라인을 형성할 수 있어, 소자를 축소시키고 동작 특성을 개선시키는 것이 가능하게 되어 제조 원가를 낮추면서 고성능의 반도체 소자를 구현할 수 있다.
또한, 본 발명은 게이트 라인을 트렌치를 이용하여 형성하고, 절연막 스페이서를 기존과 반대 형상으로 형성하므로, 게이트 라인의 아래는 좁고 위는 넓은 형상으로 형성할 수 있다. 따라서, 기존의 방법으로 형성되는 게이트 라인과 비교할 때, 본 발명의 게이트 라인은 하부 선폭 감소 효과로 미세 패턴을 얻을 수 있으며,상부 선폭은 단면적이 기존과 동일한 폭으로 되어 미세 패턴으로 인한 저항 증가가 없다.
게다가, 본 발명은 점차 박막화되고 있는 게이트 산화막을 식각 정지층으로 한 게이트 물질층의 식각 공정이 없으므로, 게이트 산화막의 펀치와 반도체 기판의 손상 가능성을 배제할 수 있으며, 이로서 소자의 수율을 향상시킬 수 있다. 또한, 게이트 물질층의 식각 공정이 없으므로, 폴리실리콘 뿐만 아니라 다양한 물질을 게이트 라인으로 사용할 수 있어 메탈 게이트 등의 구현이 용이해지며, 이로서 소자의 특성을 개선시킬 수 있다.

Claims (16)

  1. 반도체 기판 상에 버퍼층, 하부 소자 보호층 및 더미 게이트층을 순차적으로 형성하는 단계;
    상기 더미 게이트층 및 상기 하부 소자 보호층을 순차적으로 일부분 식각하여 게이트 라인 트렌치를 형성하는 단계;
    LDD 이온 주입 공정으로 상기 반도체 기판에 라이트 도프트 영역을 형성하는 단계;
    상기 게이트 라인 트렌치의 내측벽에 절연막 스페이서를 형성하는 단계;
    상기 버퍼층의 노출된 부분을 제거한 후, 게이트 산화막을 형성하는 단계;
    상기 게이트 산화막이 형성된 전체 구조상에 게이트 라인 물질층을 형성하는 단계;
    상기 게이트 물질층을 상기 더미 게이트층이 노출되는 시점까지 연마하는 단계;
    상기 더미 게이트층 및 상기 하부 소자 보호층을 제거하는 단계; 및
    소오스/드레인 이온 주입 공정으로 소오스/드레인 접합부를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 버퍼층은 열 산화 공정 혹은 저압 화학 기상 증착법에 의해 산화물을 50 내지 200Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  3. 제 1 항에 있어서,
    상기 하부 소자 보호층은 저압 화학 기상 증착법에 의해 질화물을 200 내지 500Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  4. 제 1 항에 있어서,
    상기 더미 게이트층은 저압 화학 기상 증착법에 의해 산화물을 1500 내지 2500Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  5. 제 1 항에 있어서,
    상기 게이트 라인 트렌치 형성을 위한 상기 더미 게이트층의 식각은 플라즈마 건식 식각법에 의해 압력을 30 내지 150mToor로 하고, 전력을 1000 내지 1500W로 하고, 자기장을 0 내지 50G로 하고, C4F8가스 유량을 15 내지 30sccm으로 하고, O2가스 유량을 10 내지 20sccm으로 하고, Ar 가스 유량을 300 내지 500sccm으로 하는 조건으로 진행하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  6. 제 1 항에 있어서,
    상기 게이트 라인 트렌치 형성을 위한 하부 소자 보호층의 식각은 인산을 이용하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  7. 제 1 항에 있어서,
    상기 LDD 이온 주입 공정은 경사 및 회전 상태에서 진행하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  8. 제 1 항에 있어서,
    상기 절연막 스페이서는 저압 화학 기상 증착법에 의해 질화물을 300 내지 700Å의 두께로 증착한 후, 플라즈마 건식 식각을 통해 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  9. 제 8 항에 있어서,
    상기 플라즈마 건식 식각은 압력을 50 내지 100mTorr로 하고, 전력을 500 내지 1000W로 하고, CF4가스 유량을 30 내지 50sccm으로 하고, CHF3가스 유량을 10 내지 30sccm으로 하고, O2가스 유량을 0 내지 10sccm으로 하고, Ar 가스 유량을 200 내지 400sccm으로 하는 조건으로 실시하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  10. 제 1 항에 있어서,
    상기 버퍼층은 HF를 이용한 세정 단계에서 제거하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  11. 제 1 항에 있어서,
    상기 게이트 산화막은 열 산화 공정을 통해 10 내지 30Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  12. 제 1 항에 있어서,
    상기 게이트 라인 물질층은 폴리실리콘을 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  13. 제 1 항에 있어서,
    상기 게이트 라인 물질층은 금속이나 금속 화합물을 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  14. 제 1 항, 제 12 항 또는 제 13 항에 있어서,
    상기 게이트 라인 물질층은 3000 내지 5000Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  15. 제 1 항에 있어서,
    상기 더미 게이트층의 제거는 HF를 이용한 습식 식각법으로 실시하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
  16. 제 1 항에 있어서,
    상기 하부 소자 보호층의 제거는 압력을 50 내지 150mTorr로 하고, 전력을 500 내지 1000W로 하고, CF4가스 유량을 20 내지 40sccm으로 하고, CHF3가스 유량을 10 내지 20sccm으로 하고, O2가스 유량을 0 내지 10sccm으로 하고, Ar 가스 유량을 200 내지 400sccm으로 하는 조건으로 플라즈마 건식 식각법으로 실시하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
KR1020000085455A 2000-12-29 2000-12-29 반도체 소자의 트랜지스터 제조 방법 KR100356475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085455A KR100356475B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085455A KR100356475B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
KR20020056146A KR20020056146A (ko) 2002-07-10
KR100356475B1 true KR100356475B1 (ko) 2002-10-14

Family

ID=27688652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085455A KR100356475B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR100356475B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770537B1 (ko) * 2006-07-21 2007-10-25 동부일렉트로닉스 주식회사 반도체 장치 및 그의 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319349A (ja) * 1989-06-16 1991-01-28 Nec Corp 電荷結合素子
US6043157A (en) * 1997-12-18 2000-03-28 Advanced Micro Devices Semiconductor device having dual gate electrode material and process of fabrication thereof
KR100272529B1 (ko) * 1998-11-05 2000-12-01 김영환 반도체 소자 및 그 제조방법
KR100280539B1 (ko) * 1998-12-31 2001-03-02 김영환 반도체 장치 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319349A (ja) * 1989-06-16 1991-01-28 Nec Corp 電荷結合素子
US6043157A (en) * 1997-12-18 2000-03-28 Advanced Micro Devices Semiconductor device having dual gate electrode material and process of fabrication thereof
KR100272529B1 (ko) * 1998-11-05 2000-12-01 김영환 반도체 소자 및 그 제조방법
KR100280539B1 (ko) * 1998-12-31 2001-03-02 김영환 반도체 장치 제조방법

Also Published As

Publication number Publication date
KR20020056146A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
KR100196018B1 (ko) 분리된 소자들을 전기적으로 접속시키기 위한 방법
US6613621B2 (en) Methods of forming self-aligned contact pads using a damascene gate process
US7875547B2 (en) Contact hole structures and contact structures and fabrication methods thereof
US6033962A (en) Method of fabricating sidewall spacers for a self-aligned contact hole
TW425668B (en) Self-aligned contact process
US6093627A (en) Self-aligned contact process using silicon spacers
US6140168A (en) Method of fabricating self-aligned contact window
KR100356475B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US6187644B1 (en) Method of removing oxynitride by forming an offset spacer
US7482256B2 (en) Semiconductor device and method of manufacturing the same
US7183223B1 (en) Methods for forming small contacts
JP2007081347A (ja) 半導体装置の製造方法
KR100321758B1 (ko) 반도체소자의제조방법
KR100524813B1 (ko) 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법
KR100518527B1 (ko) 저저항의 게이트 전극을 갖는 반도체 소자의 제조방법
KR100589498B1 (ko) 반도체 소자 및 그의 제조방법
KR100446654B1 (ko) 반도체 소자 및 제조 방법
KR100213203B1 (ko) 콘택홀을 가지는 반도체 장치 및 그의 형성방법
KR100364810B1 (ko) 반도체소자의 제조방법
KR100205339B1 (ko) 반도체소자의 격리영역 형성방법
KR100400320B1 (ko) 반도체소자의 게이트전극 형성 방법
US6391764B1 (en) Method for fabricating semiconductor device
CN114171517A (zh) 半导体结构及其形成方法
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee