KR100257074B1 - 모스팻 및 이의 제조방법 - Google Patents
모스팻 및 이의 제조방법 Download PDFInfo
- Publication number
- KR100257074B1 KR100257074B1 KR1019980002328A KR19980002328A KR100257074B1 KR 100257074 B1 KR100257074 B1 KR 100257074B1 KR 1019980002328 A KR1019980002328 A KR 1019980002328A KR 19980002328 A KR19980002328 A KR 19980002328A KR 100257074 B1 KR100257074 B1 KR 100257074B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- substrate
- barrier layer
- layer
- epitaxial layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- -1 halo ions Chemical class 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 19
- 150000002500 ions Chemical class 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
할로이온이 주입된 불순물영역상에 장벽층을 형성하여 숏채널 특성을 개선시키기 위해 주입된 할로이온이 게이트전극 하부의 채널영역으로 확산되는 것을 방지하여 문턱전압이 변화하지 않도록 함으로써, 소자의 전기적특성을 개선시키기 위한 것으로써, 제 1 도전형의 기판과, 상기 기판상의 소정부분에 형성된 게이트전극과, 상기 게이트전극의 에지부위에 상응하는 상기 기판내에 형성된 장벽층과, 상기 장벽층 하부의 기판내에 형성된 제 2 도전형의 불순물영역과, 상기 게이트전극 양측의 기판내에 형성되는 제 3 도전형의 소오스 및 드레인 불순물영역을 포함하여 구성되는 것을 특징으로 한다.
Description
본 발명은 반도체소자에 관한 것으로 특히, 소자의 전기적특성을 개선시키는데 적당한 모스팻 및 이의 제조방법에 관한 것이다.
일반적으로 반도체소자의 고집적화 경향에 따라 소자의 사이즈가 감소하고 트랜지스터의 경우 채널길이가 감소되는 추세에 있다.
이러한 채널길이의 감소는 펀치-쓰루현상을 유발시키고, 소오스와 드레인간의 간격(채널길이)이 좁아짐에 따라 두 전극간의 리키지(leakage)전류가 증가하게 되는 문제를 야기시킨다.
이하, 종래기술에 따른 모스팻 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 1d는 종래기술에 따른 모스팻 제조방법을 설명하기 위한 공정단면도이다.
도 1a에 도시한 바와같이, 반도체기판(11)표면내에 채널이온주입을 실시한 후, 상기 반도체기판(11)전면에 게이트절연막(12)을 형성한다.
이후, 게이트절연막(12)상에 게이트전극용 폴리실리콘층(13)을 차례로 형성한다.
도 1b에 도시한 바와같이, 상기 폴리실리콘층(13)상에 포토레지스트(도면에 도시하지 않음)를 도포한다.
노광 및 현상공정으로 포토레지스트를 패터닝하여 게이트전극영역을 정의한다.
상기 패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 폴리실리콘층(13)을 선택적으로 제거하여 게이트전극(13a)을 형성한다.
이후, 게이트전극(13a)을 마스크로 이용한 불순물 이온을 주입하여 상기 게이트전극(13a)양측의 반도체기판(11)표면내에 저농도의 LDD영역(14)을 형성한다.
그리고, 숏채널 특성을 개선시키기 위해 채널과 동일한 도전성의 이온을 경사지게 또는 수직으로 주입하여 할로(halo)영역(14a)을 형성한다.
이어서, 도 1c에 도시한 바와같이, 상기 게이트전극(13a)을 포함한 기판(11)전면에 절연막을 형성한 후, 에치백하여 게이트전극(13a)의 양측면에 절연측벽(15)을 형성한다.
상기 절연측벽(15) 및 게이트전극(13a)을 마스크로 이용하여 고농도의 불순물을 주입하면, 도 1d에 도시한 바와같이, 소오스 및 드레인 불순물영역(16)이 형성된다.
이후, 도면에는 도시되지 않았지만 콘택형성 및 배선공정을 실시하면 종래기술에 따른 모스팻 제조공정이 완료된다.
그러나 상기와 같은 종래 모스팻 제조방법은 다음과 같은 문제점이 있었다.
숏채널 특성을 개선시키기 위해 할로 이온주입을 실시함에 있어서 채널의 에지부분(게이트전극의 에지부분)이 채널의 중앙부분에 비해 고농도로 도핑되므로 문턱전압의 증가를 초래한다.
결국, 채널길이에 따른 문턱전압의 특성이 변화하게 된다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로써, 할로이온에 따른 문턱전압의 변화를 방지하여 소자의 전기적특성을 개선시키는데 적당한 모스팻 및 이의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 1d는 종래 모스팻 제조방법을 설명하기 위한 공정단면도
도 2는 본 발명에 따른 모스팻 구조를 설명하기 위한 구조단면도
도 3a 내지 3d는 본 발명의 모스팻 제조방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
21 : 제 1 도전형의 기판 21a : 에피택셜층
22 : 장벽층 23 : 게이트절연막
24 : 게이트전극 25 : LDD영역
26 : 제 2 도전형의 불순물영역 27 : 절연측벽
28 : 제 3 도전형의 소오스 및 드레인 불순물영역
상기의 목적을 달성하기 위한 본 발명의 모스팻은 제 1 도전형의 기판과, 상기 기판상의 소정부분에 형성된 게이트전극과, 상기 게이트전극의 에지부위에 상응하는 상기 기판내에 형성된 장벽층과, 상기 장벽층 하부의 기판내에 형성된 제 2 도전형의 불순물영역과, 상기 게이트전극 양측의 기판내에 형성되는 제 3 도전형의 소오스 및 드레인 불순물영역을 포함하여 구성되고 본 발명의 모스팻 제조방법은 제 1 도전형의 기판상에 일정간격을 갖는 장벽층을 형성하는 공정과, 상기 장벽층을 덮도록 상기 기판전면에 에피택셜층을 성장시키는 공정과, 상기 에피택셜층상의 소정영역에 게이트절연막을 형성하고, 상기 게이트절연막상에 게이트전극을 형성하는 공정과, 상기 게이트전극 양측의 에피택셜층에 불순물을 주입하여 LDD영역을 형성하는 공정과, 상기 장벽층 하부의 기판에 할로이온을 주입하여 제 2 도전형의 불순물영역을 형성하는 공정과, 상기 게이트전극 양측의 기판을 포함한 에피택셜층에 불순물을 주입하여 제 3 도전형의 소오스 및 드레인 불순물영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 모스팻 및 이의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 모스팻의 구조를 설명하기 위한 구조단면도이다.
도 2에 도시한 바와같이, 본 발명의 모스팻은 제 1 도전형의 기판(21)과, 상기 기판(21)상의 소정영역에 형성되는 게이트전극(24)과, 상기 게이트전극(24)의 에지부위에 상응하는 반도체기판(21)내에 형성된 장벽층(22)들과, 상기 장벽층(22)들상의 반도체기판(21)표면내에 형성된 LDD영역(25)과, 장벽층(22)들 하부의 반도체기판(21)내에 형성된 제 2 도전형의 불순물영역(26)과, 상기 게이트전극(24)양측면에 형성된 절연측벽(27)과, 상기 절연측벽(27)양측의 반도체기판(21)표면내에 형성된 제 3 소오스 및 드레인 불순물영역(28)을 포함하여 구성된다.
여기서, 상기 게이트전극(24)과 기판(21)과의 사이에 게이트절연막(23)이 개재된다.
그리고 상기 기판은 반도체기판 또는 반도체기판상에 형성된 에피택셜층을 포함한다.
이와같이 구성된 본 발명의 모스팻 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3a 내지 3d는 본 발명의 모스팻 제조방법을 설명하기 위한 공정단면도이다.
도 3a에 도시한 바와같이, 제 1 도전형의 반도체기판(21)상에 절연막을 형성한 후, 선택적으로 제거하여 상기 기판(21)상에서 서로 일정거리를 갖는 장벽층(22)들을 형성한다.
여기서, 상기 장벽층(22)의 물질은 절연물질로서, 실리콘산화막 및 실리콘질화막을 포함한다.
이어, 도 3b에 도시한 바와같이, 상기 기판(21)을 씨드(seed)층으로하여 에피택셜층(21a)을 성장시킨다.
이때, 상기 에피택셜층(21a)은 상기 장벽층(22)들을 덮도록 충분한 두께로 성장시킨다.
이후, 상기 에피택셜층(21a)상의 소정영역에 게이트절연막(23)을 갖는 게이트전극(24)을 형성한다.
즉, 상기 에피택셜층(21a)상에 게이트절연막(23)을 성장시킨 후, 폴리실리콘층(도면에 도시되지 않음)을 형성한다.
상기 폴리실리콘층상에 포토레지스트(도면에 도시되지 않음)를 도포한다.
노광 및 현상공정으로 포토레지스트를 패터닝하고, 패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 반도체기판(21)의 표면이 노출되도록 폴리실리콘층, 게이트절연막을 선택적으로 제거한다.
이와같이, 게이트전극(24)을 형성한 후, 상기 게이트전극(24)을 마스크로 이용한 이온주입으로 게이트전극(24)양측의 반도체기판(21)표면내에 LDD영역(25)을 형성한다.
이후, 상기 게이트전극(24)을 마스크로 할로이온을 주입하여 상기 장벽층(22)들 하부의 반도체기판(21)내에 제 2 도전형의 불순물영역(25)을 형성한다.
여기서, 상기 장벽층(22)들은 후공정에서 실시되는 열처리시 할로이온이 게이트전극(24)의 에지부위로 확산되지 못하도록 확산방지막 역할을 한다.
그리고, 상기 할로이온은 틸트(tilt)주입 또는 수직하게 주입하며, 후에 형성되는 소오스 및 드레인 불순물영역과 반대도전성을 갖는다.
상기와 같이, 제 2 도전형의 불순물영역(26)을 형성한 후, 상기 게이트전극(24)을 포함한 반도체기판(21)전면에 절연막을 형성하고, 상기 절연막을 에치백하여 게이트전극(24)의 양측면에 절연측벽(27)을 형성한다.
이어, 도 3d에 도시한 바와같이, 상기 게이트전극(24) 및 절연측벽(27)을 마스크로 이용하여 고농도의 불순물이온을 주입한 후 열처리공정을 수행한다.
따라서, 게이트전극(24)양측의 반도체기판(21)내에 제 3 도전형의 소오스 및 드레인 불순물영역(28)이 형성된다.
이때, 전술한 바와같이, 상기 장벽층(22)으로 인하여 할로이온이 게이트전극(24)의 에지부위로 확산되지 못한다.
이후, 도면에는 도시되지 않았지만 콘택 및 배선공정을 수행하면 본 발명에 따른 모스팻 제조공정이 완료된다.
이상 상술한 바와같이, 본 발명의 모스팻 및 이의 제조방법은 다음과 같은 효과가 있다.
게이트전극 에지부위의 반도체기판내에 장벽층을 형성하여 숏채널 특성을 개선시키기 위해 주입되는 할로이온이 불순물확산시 게이트전극의 에지부위로 확산되지 못하도록 함으로써 소자의 문턱전압이 증가하는 것을 방지한다.
이와같이 문턱전압의 변화를 방지하므로 소자의 전기적특성을 개선시킬 수 있다.
Claims (5)
- 제 1 도전형의 기판과,상기 기판상에 형성된 게이트전극과,상기 게이트전극의 에지부위에 상응하는 상기 기판내에 형성된 장벽층과,상기 장벽층 하부에 형성된 제 2 도전형의 불순물영역과,상기 게이트전극 양측의 기판내에 형성되는 제 3 도전형의 소오스 및 드레인 불순물영역을 포함하여 구성되는 것을 특징으로 하는 모스팻.
- 제 1 항에 있어서,상기 장벽층의 물질은 실리콘산화막, 실리콘질화막을 포함하는 것을 특징으로 하는 모스팻.
- 제 1 항에 있어서,상기 게이트전극은 상기 장벽층에 상응하는 에피택셜층에 에지부위가 위치하도록 패터닝하는 것을 특징으로 하는 모스팻.
- 제 1 도전형의 기판상에 일정간격을 갖는 장벽층을 형성하는 공정과,상기 장벽층을 덮도록 상기 기판전면에 에피택셜층을 성장시키는 공정과,상기 에피택셜층상의 소정영역에 게이트절연막을 형성하고, 상기 게이트절연막상에 게이트전극을 형성하는 공정과,상기 게이트전극 양측의 에피택셜층에 불순물을 주입하여 LDD영역을 형성하는 공정과,상기 장벽층 하부의 기판에 할로이온을 주입하여 제 2 도전형의 불순물영역을 형성하는 공정과,상기 게이트전극 양측의 기판을 포함한 에피택셜층에 불순물을 주입하여 제 3 도전형의 소오스 및 드레인 불순물영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 모스팻 제조방법.
- 제 4 항에 있어서,상기 에피택셜층은 상기 기판을 씨드층으로하여 상기 장벽층을 충분히 덮도록 에피택셜 성장시키는 것을 특징으로 하는 모스팻 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002328A KR100257074B1 (ko) | 1998-01-26 | 1998-01-26 | 모스팻 및 이의 제조방법 |
| DE19836953A DE19836953B4 (de) | 1998-01-26 | 1998-08-14 | MOSFET und Verfahren zu seiner Herstellung |
| JP10282288A JP3049496B2 (ja) | 1998-01-26 | 1998-10-05 | Ｍｏｓｆｅｔの製造方法 |
| US09/235,747 US6215153B1 (en) | 1998-01-26 | 1999-01-25 | MOSFET and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002328A KR100257074B1 (ko) | 1998-01-26 | 1998-01-26 | 모스팻 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990066411A KR19990066411A (ko) | 1999-08-16 |
| KR100257074B1 true KR100257074B1 (ko) | 2000-05-15 |
Family
ID=19532127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980002328A KR100257074B1 (ko) | 1998-01-26 | 1998-01-26 | 모스팻 및 이의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6215153B1 (ko) |
| JP (1) | JP3049496B2 (ko) |
| KR (1) | KR100257074B1 (ko) |
| DE (1) | DE19836953B4 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437406B1 (en) * | 2000-10-19 | 2002-08-20 | International Business Machines Corporation | Super-halo formation in FETs |
| KR20030001942A (ko) * | 2001-06-28 | 2003-01-08 | 동부전자 주식회사 | 반도체소자 및 그 제조방법 |
| KR100487927B1 (ko) * | 2003-07-21 | 2005-05-09 | 주식회사 하이닉스반도체 | 마그네틱 램의 형성방법 |
| KR100818403B1 (ko) * | 2006-09-28 | 2008-04-01 | 동부일렉트로닉스 주식회사 | 모스 트랜지스터 제조 방법 |
| CN102544092A (zh) * | 2010-12-16 | 2012-07-04 | 无锡华润上华半导体有限公司 | Cmos器件及其制造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56155572A (en) * | 1980-04-30 | 1981-12-01 | Sanyo Electric Co Ltd | Insulated gate field effect type semiconductor device |
| JPS59220972A (ja) * | 1983-05-30 | 1984-12-12 | Mitsubishi Electric Corp | Ｍｏｓ形半導体装置およびその製造方法 |
| JPH0671043B2 (ja) * | 1984-08-31 | 1994-09-07 | 株式会社東芝 | シリコン結晶体構造の製造方法 |
| US4700454A (en) | 1985-11-04 | 1987-10-20 | Intel Corporation | Process for forming MOS transistor with buried oxide regions for insulation |
| US4810664A (en) | 1986-08-14 | 1989-03-07 | Hewlett-Packard Company | Method for making patterned implanted buried oxide transistors and structures |
| JPS63115370A (ja) * | 1986-11-04 | 1988-05-19 | Hitachi Ltd | 半導体装置 |
| US5049992A (en) | 1990-08-27 | 1991-09-17 | Zenith Electronics Corporation | HDTV system with receivers operable at different levels of resolution |
| US5245208A (en) * | 1991-04-22 | 1993-09-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US5262854A (en) | 1992-02-21 | 1993-11-16 | Rca Thomson Licensing Corporation | Lower resolution HDTV receivers |
| JPH06141185A (ja) | 1992-10-26 | 1994-05-20 | Nec Corp | 画像間引き装置 |
| US5614952A (en) | 1994-10-11 | 1997-03-25 | Hitachi America, Ltd. | Digital video decoder for decoding digital high definition and/or digital standard definition television signals |
| US5593928A (en) | 1993-11-30 | 1997-01-14 | Lg Semicon Co., Ltd. | Method of making a semiconductor device having floating source and drain regions |
| JP3462301B2 (ja) * | 1995-06-16 | 2003-11-05 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US5712173A (en) * | 1996-01-24 | 1998-01-27 | Advanced Micro Devices, Inc. | Method of making semiconductor device with self-aligned insulator |
| US5977602A (en) * | 1997-12-19 | 1999-11-02 | Advanced Micro Devices | Semiconductor device having an oxygen-rich punchthrough region extending through the length of the active region |
-
1998
- 1998-01-26 KR KR1019980002328A patent/KR100257074B1/ko not_active IP Right Cessation
- 1998-08-14 DE DE19836953A patent/DE19836953B4/de not_active Expired - Fee Related
- 1998-10-05 JP JP10282288A patent/JP3049496B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-25 US US09/235,747 patent/US6215153B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3049496B2 (ja) | 2000-06-05 |
| JPH11220128A (ja) | 1999-08-10 |
| DE19836953A1 (de) | 1999-08-05 |
| US6215153B1 (en) | 2001-04-10 |
| KR19990066411A (ko) | 1999-08-16 |
| DE19836953B4 (de) | 2009-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225409B1 (ko) | 트렌치 디-모오스 및 그의 제조 방법 | |
| US5937297A (en) | Method for making sub-quarter-micron MOSFET | |
| KR100223846B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100349367B1 (ko) | 반도체 소자의 제조방법 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| KR19990025085A (ko) | 트랜지스터 제조방법 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| KR100421899B1 (ko) | 반도체소자제조방법 | |
| KR0137996B1 (ko) | 엘디디 구조의 모스펫 제조방법 | |
| KR0147678B1 (ko) | 반도체 소자 제조방법 | |
| KR100223918B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR20010057381A (ko) | 반도체 소자의 제조 방법 | |
| KR100365750B1 (ko) | 반도체소자의자기정렬콘택형성방법 | |
| KR20020052680A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| KR100587379B1 (ko) | 반도체 소자의 제조방법 | |
| KR0156103B1 (ko) | 반도체 소자의 제조방법 | |
| KR100226261B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100487503B1 (ko) | 반도체장치및그의제조방법 | |
| KR19980058385A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20040008406A (ko) | 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130128 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140122 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20150121 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |