KR19980025094A - 부호 오류 정정/검출 디코더 - Google Patents

부호 오류 정정/검출 디코더 Download PDF

Info

Publication number
KR19980025094A
KR19980025094A KR1019970049536A KR19970049536A KR19980025094A KR 19980025094 A KR19980025094 A KR 19980025094A KR 1019970049536 A KR1019970049536 A KR 1019970049536A KR 19970049536 A KR19970049536 A KR 19970049536A KR 19980025094 A KR19980025094 A KR 19980025094A
Authority
KR
South Korea
Prior art keywords
decoder
code
error correction
detection
error
Prior art date
Application number
KR1019970049536A
Other languages
English (en)
Inventor
신이찌로 도미사와
마사또 후마
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR19980025094A publication Critical patent/KR19980025094A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1813—Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Memory System (AREA)

Abstract

본 발명은 고속 동작에 적응할 수 있는 디코더를 제공한다.
DSP 인터페이스부(11)는, 입력되는 CD-ROM 데이터를 버퍼 RAM(20)에 기입하고, 호스트 인터페이스부(13)는 버퍼 RAM(20)에 기억된 CD-ROM 데이터를 판독하여 호스트 컴퓨터에 출력한다. 오류 정정/검출부(12)는 ECC 디코더(12a) 및 EDC 디코더(12b)를 포함하며, 각각 버퍼 RAM(20)에 대해 CD-ROM 데이터의 판독 또는 기입을 행한다. 버퍼 RAM(20)에는, 적어도 4 블록 분의 CD-ROM 데이터의 기억이 가능한 영역이 확보되며, 서로 1 블록씩 어긋난 CD-ROM 데이터가 기억된다. 그리고, 각 블록 마다 DSP 인터페이스부(11), 호스트 인터페이스부(13), ECC 디코더(12a) 및 EDC 디코더(12b)로부터 액세스된다.

Description

부호 오류 정정/검출 디코더
본 발명은 CD(Compact Disc)나 DVD(Digital Video Disc) 등의 기록 매체로부터 판독되는 디지털 데이터에 대하여, 데이터에 포함되는 오류 정정 부호 및 오류 검출 부호에 따른 처리를 실시하는 부호 오류 정정/검출 디코더에 관한 것이다.
디지털 오디오에 사용되는 CD를 디지털 데이터의 판독 전용 메모리(ROM)로서 활용하는 CD-ROM 시스템에서는, 디스크로부터 판독되는 데이터의 신뢰성을 높이기 위하여, 판독된 디지털 데이터에 대해 부호 오류 정정 처리가 이중으로 실시된다. 이들 정정 처리는, 오디오 시스템과 공통의 디지털 신호 처리부에서 첫 번째 실행하고, CD-ROM 시스템 전용으로 설치되는 CD-ROM 디코더에서 두 번째로 실행되도록 구성된다.
도 5는 CD-ROM 시스템의 구성을 도시한 블록도이고, 도 6은 각 부분에서 다루어지는 데이터의 구성도이다.
픽업부(1)는 디스크(2)에 조사되는 광의 반사광을 받아, 그 광의 강약을 전압치의 변화로서 취한다. 픽업 제어부(3)는 픽업부(1)가 디스크(2)에 기억된 데이터를 올바른 순서로 판독할 수 있도록 디스크(2)에 대한 CD 픽업부(1)의 판독 위치를 제어한다. 디스크(2)의 재생에서는, 픽업부(1)에서 판독되는 트랙의 선속도를 일정하게 유지하도록 하기 때문에, 픽업 제어부(3)에 의한 픽업부(1)의 위치 제어에 맞추어, 디스크(2)를 소정의 속도로 회전 구동하도록 서보 제어가 행해진다.
아날로그 신호 처리부(4)는 픽업부(1)로부터 출력되는 전압값의 변화를 판독하고, 588 비트를 1 프레임으로 하는 EFM(Eight to Fourteen Modulation) 신호를 생성한다. 이 EFM 신호는, 도 6에 도시한 바와 같이, 각 프레임의 처음의 24 비트가 동기 신호에 할당되고, 그 후에 3 비트의 접속 비트를 사이에 두고 14 비트가 데이터 비트에 반복되어 할당된다. 디지털 신호 처리부(15)는 아날로그 신호 처리부(14)로부터 입력되는 EFM 신호에 대하여 EFM 복조를 실시하고, 14 비트를 8 비트로 변환한다. 이 EFM 복조시에는, 동기 신호에 이어지는 최초의 데이터 비트로부터 8 비트의 서브 코드 데이터가 생성되며, 남은 32 개의 데이터 비트로부터 32 바이트의 심볼 데이터가 생성된다. 그리고, 32 바이트의 심볼 데이터에 대하여, CIRC(Cross-Interleave Reed-Solomon Code) 복호(復號)를 실시하고, 1 프레임이 24 바이트로 이루어지는 CD-ROM 데이터가 생성된다. 이 CIRC 복호에 의해 최초의 부호 오류 정정 처리가 완료된다.
이 CD-ROM 데이터는, 24 바이트 × 98 프레임의 합계 2352 바이트가 1 블록으로서 다루어진다. 이 1 블록의 데이터에 대해서는, 통상[모드(1)의 경우]는 도 7에 도시한 바와 같이, 동기 신호[12 바이트], 헤더[4 바이트], 유저 데이터[2048 바이트], 오류 검출 부호 EDC(Error Detection Code)[4 바이트] 및 오류 정정 부호 ECC(Error Correction Code)[276 바이트]가 각각 할당된다. 또한, 이 CD-ROM 데이터에 대해서는, 1 블록의 데이터 중, 동기 신호 12 바이트를 제외한 2340 바이트에 스크램블 처리가 실시되어 있고, 재생시에 디스크램블 처리가 이루어져 원 상태로 되돌려진다.
CD-ROM 데이터(6)는 디지털 신호 처리부(5)로부터 입력되는 CD-ROM 데이터에 대하여, 오류 정정 부호(ECC) 및 오류 검출 부호(EDC)에 기초하는 부호 오류 정정 처리 및 검출 처리를 행하고, 처리가 완료된 CD-ROM 데이터를 호스트 컴퓨터에 출력한다. 이 CD-ROM 데이터(6)에서의 처리에서는, 통상, 오류 정정 부호(ECC)에 의해 데이터의 부호 오류를 정정한 후, 오류 검출 부호(EDC)에 의해 부호 오류가 올바르게 정정되어 있는지의 여부를 확인하도록 하고 있다. 그리고, 부호 오류의 정정이 남았을 때에는, 다시 오류 정정 부호(ECC)에 의해 부호 오류의 정정 처리를 실시하거나, 혹은, 에러 플래그를 부가하여 부호 오류를 포함한 그대로의 CD-ROM 데이터를 호스트 컴퓨터에 출력하도록 구성된다.
버퍼 RAM(7)은 CD-ROM 디코더(6)에 접속되며, 디지털 신호 처리부(5)로부터 CD-ROM 디코더(6)에 입력되는 CD-ROM 데이터를 1 블록 단위로 일시적으로 기억한다. 오류 정정 부호(ECC) 및 오류 검출 부호(EDC)는 1 블록 분의 CD-ROM 데이터에 대하여 부가되므로, CD-ROM 디코더(6)에서의 처리에는 적어도 1 블록 분의 CD-ROM 데이터가 필요해진다. 그래서, 각각의 처리에서 필요한 1 블록 분의 CD-ROM 데이터를 기억하도록 버퍼 RAM(7)이 설치된다. 제어 마이크로 컴퓨터(8)는 ROM 및 RAM을 내장한 소위 원 칩 마이크로 컴퓨터로 구성되며, ROM에 기억된 제어 프로그램에 따라 CD-ROM 데이터(6)의 동작을 제어한다. 동시에, 제어 마이크로 컴퓨터(8)는 호스트 컴퓨터로부터 입력되는 명령 데이터 혹은 디지털 신호 처리부(5)로부터 입력되는 서브 코드 데이터를 일단 내장 RAM에 기억한다. 이로써 제어 마이크로 컴퓨터(8)는 호스트 컴퓨터로부터의 지시에 응답하여 각 부분의 동작을 제어하고, CD-ROM 데이터(6)로부터 호스트 컴퓨터에 원하는 CD-ROM 데이터를 출력시킨다.
CD-ROM 데이터(6)에서는, CD-ROM 데이터에 대한 부호 오류 정정/검출의 처리에 더하여, 디지털 신호 처리부(5)로부터의 CD-ROM 데이터의 입력 및 호스트 컴퓨터로의 CD-ROM 데이터의 출력이 병렬로 행해진다. 그리고, 각각의 처리에 맞추어, 버퍼 RAM(7)에 대한 CD-ROM 데이터의 기입 및 판독이 반복된다. 통상, CD-ROM 디코더(6)로부터 버퍼 RAM(7)으로의 액세스는 각각의 처리 마다 바이트 단위 또는 부호 단위로 시분할로 할당된다.
일반적으로, CD-ROM 데이터(6)에서는, 하나의 블록의 CD-ROM 데이터에 대한 부호 오류 정정/검출을 위한 처리를 1 블록 기간 이내에서 완료시키도록 하고 있다. 여기서, 어떠한 이유에 의해 1 블록 기간내에서 소정의 처리를 완료할 수 없게 되면, 연속하여 입력되는 CD-ROM 데이터가 차례로 버퍼 RAM(7)에 기입되므로, CD-ROM 데이터가 미처리된 채 버퍼 RAM(7)내에 남겨진다. 이러한 상태가 계속되면, 버퍼 RAM(7)이 오버 플로우 상태가 되며, CD-ROM 데이터(6)로의 CD-ROM 데이터의 입력을 일시적으로 중단해야 하게 된다.
CD-ROM 시스템에서, 각 부분의 동작의 기준이 되는 시스템 클록의 주파수를 변경하는 일 없이 디스크(2)의 재생 속도를 올리면(배속 재생 등의 경우), 1 블록 기간의 클록의 총수가 감소한다. 이 때문에 CD-ROM 디코더(6)에서의 부호 오류 검출/정정을 위한 클록 수가 부족하고, 소정의 처리를 1 블록 기간내에 완료할 수 없게 될 가능성이 높아진다. 또한, CD-ROM 데이터를 호스트 컴퓨터에 전송하기 위한 버퍼 RAM(7)에 대한 판독 빈도를 높게 하면, CD-ROM 데이터의 전송 속도 자체가 높아진다. 그러나, 부호 오류 정정/검출을 위한 버퍼 RAM(7)에 대한 판독 및 기입이 시간적으로 제한을 받게 되므로, CD-ROM 데이터(6)에서의 부호 오류 정정/검출 처리가 지체되어, 1 블록 기간내에서 소정의 처리를 완료할 수 없게 될 가능성 또한 높아진다.
이들 문제는, 배속 재생의 CD-ROM 시스템에 한정되지 않고, 고밀도 기록 매체인 DVD를 ROM으로서 이용하는 DVD-ROM 시스템에서도 마찬가지로 발생한다. CD의 약 7 배의 기억 용량을 가진 DVD에서는, 그 재생 속도를 CD 이상으로 고속화하는 것이 요구되고 있고, 데이터의 전송이나 디코드 처리(부호 오류 정정/검출)의 속도의 향상은 중요한 과제 중의 하나이다.
따라서 본 발명은, 일정 시간내에 소정의 처리를 완료시키면서, 데이터의 전송 속도의 고속화에 유리한 오류 정정/검출 디코더를 제공하는 것을 목적으로 한다.
본 발명은, 기록 매체로부터 판독되는 오류 정정 부호 및 오류 검출 부호를 포함하는 디지털 데이터에 대하여, 오류 정정 부호 및 오류 검출 부호에 기초하는 처리를 실시하고, 처리 종료의 디지털 데이터를 컴퓨터 기기측으로 전송하는 부호 오류 정정/검출 디코더에 있어서, 기록 매체로부터 판독된 디지털 데이터를 입력하고, 소정의 용량을 갖는 버퍼 메모리에 순차 기입하는 입력 인터페이스, 상기 버퍼 메모리에 기입된 상기 디지털 데이터에 대하여 상기 디지털 데이터에 포함되는 오류 정정 부호에 기초한 부호 오류의 정정 처리를 실시하는 오류 정정 디코더, 상기 메모리 회로에 기입된 상기 디지털 데이터에 대하여 상기 디지털 데이터에 포함되는 오류 검출 부호에 기초한 부호 오류의 검출 처리를 실시하는 오류 검출 디코더, 및 컴퓨터 기기측의 지시에 응답해서 상기 메모리 회로로부터 상기 디지털 데이터를 판독하여 컴퓨터 기기에 전송하는 출력 인터페이스를 구비하며, 상기 오류 정정 디코더와 상기 오류 검출 디코더를 병렬로 동작시키는 것이다.
본 발명에 의하면, 디지털 데이터에 대하여 부호 오류의 정정 처리와 그 후의 검출 처리가 병렬로 행해지게 된다. 이 때문에, 각각의 처리에서의 시간적인 제한이 완화되어, 1 블록 기간내에서 소정의 처리를 완료시키기 쉬워져, 결과적으로, 기록 매체로부터의 판독 속도를 고속화하여 디지털 데이터의 전송 속도를 향상시킬 수 있다.
도 1은 본 발명의 부호 오류 정정/검출 장치의 구성을 도시한 블록도.
도 2는 버퍼 RAM의 이용 상황을 도시한 모식도.
도 3은 CD-ROM 데이터의 흐름의 일 예를 설명한 타이밍도.
도 4는 버퍼 RAM의 액세스 상태의 일 예를 설명한 타이밍도.
도 5는 CD-ROM 시스템의 구성을 도시한 블록도.
도 6은 디스크로부터 판독되는 데이터의 포맷도.
도 7은 CD-ROM 데이터의 포맷도.
도면의 주요 부분에 대한 부호의 설명
1 : 픽업부
2 : 디스크
3 : 픽업 제어부
4 : 아날로그 신호 처리부
5 : 디지털 신호 처리부
6 : CD-ROM 디코더
7 : 버퍼 RAM
8 : 제어 마이크로 컴퓨터
10 : 부호 오류 정정/검출 회로(CD-ROM 디코더)
11 : DSP 인터페이스부
11a : 입력 인터페이스 회로
11b : 기입 제어 회로
11c : 동기 검출 회로
12 : 오류 정정/검출 회로
12a : ECC 디코더
12b : EDC 디코더
12c : ECC 제어 회로
12d : EDC 제어 회로
13 : 호스트 인터페이스부
13a : 출력 인터페이스 회로
13b : 판독 제어 회로
14 : 메모리 제어부
20 : 버퍼 RAM
도 1은 본 발명의 부호 오류 정정/검출 디코더로서의 CD-ROM 디코더의 구성을 도시한 블록도이다. 이 CD-ROM 디코더는 도 4의 CD-ROM 시스템의 CD-ROM 디코더(6)에 대응한다.
CD-ROM 디코더(10)는 DSP 인터페이스부(11), 오류 정정/검출부(12), 호스트 인터페이스부(13) 및 메모리 제어부(14)로 구성되며, 버퍼 RAM(20)이 접속된다.
DSP 인터페이스부(11)는 입력 인터페이스 회로(11a), 기입 제어 회로(11b) 및 동기 검출 회로(11c)를 가진다. 입력 인터페이스 회로(11a)는 디지털 신호 처리부와의 인터페이스를 이루며, 디지털 신호 처리된 소정 포맷의 CD-ROM 데이터를 받아 기입 제어 회로(11b)에 출력한다. 여기서, CD-ROM 데이터는 도 7에 도시한 바와 같이, 98 프레임(2352 바이트)가 1 블록으로서 다루어지는 것이며, 이 중의 동기 신호를 제외한 부분에 스크램블 처리가 실시되어 있다. 입력 인터페이스(11a)는 입력되는 1 블록의 CD-ROM 데이터 중, 12 바이트의 동기 신호를 제외한 2340 바이트에 대하여 디스크램블 처리를 실시하고, 기입 제어 회로(11b)에 출력한다. 기입 제어 회로(11b)는 입력 인터페이스 회로(11a)에 입수된 CD-ROM 데이터를 메모리 제어부(14)의 제어에 따라, 버퍼 RAM(20)의 소정의 어드레스에 기입한다. 동기 검출 회로(11c)는 입력 인터페이스 회로(11a)에 입수되는 CD-ROM 데이터의 동기 신호를 취하여 CD-ROM 데이터의 각 블록의 선두 타이밍을 나타내는 블록 동기 신호를 발생한다. 이 블록 동기 신호는 오류 정정/검출부(12)에 공급되며, 부호 오류 정정 및 검출의 각각의 처리의 타이밍 제어에 이용된다.
오류 정정/검출부(12)는, ECC 디코더(12a), EDC 디코더(12b), ECC 제어 회로(12c) 및 EDC 제어 회로(12d)를 가진다. ECC 디코더(12a)는 버퍼 RAM(20)에 기억된 1 블록 분의 CD-ROM 데이터를 판독하고, ECC에 기초하는 부호 오류 정정 처리를 실시한다. 이 ECC에 의한 정정 처리는 DSP 인터페이스(11)로부터 버퍼 RAM(20)에 기입되는 CD-ROM 데이터(입력되는 CD-ROM 데이터) 보다도 1 블록 주기 전에 기입된 CD-ROM 데이터에 대하여 실시된다. 이 부호 오류 정정 처리는 예를 들면 리드 솔로몬 부호에 의한 인터리브 방식이 사용되며, 최초로, 데이터에 포함되는 부호의 오류를 검출한 후, 검출한 부호의 오류를 정정하도록 하고 있다. 그리고, 정정 처리의 결과, 내용이 변경된 데이터에 대해서만 버퍼 RAM(7)의 내용이 재기록된다. EDC 디코더(12b)는 버퍼 RAM(7)에 기억된 1 블록 분의 CD-ROM 데이터를 판독하고, EDC에 기초하는 부호 오류의 검출 처리를 행한다. 이 EDC에 의한 검출 처리는 ECC 디코더(12a)가 처리하는 CD-ROM 데이터 보다도 더 1 블록 주기 전(입력 CD-ROM 데이터에 대해서는 2 블록 주기 전)에 버퍼 RAM(20)에 기입된 CD-ROM 데이터에 대하여 실시된다. 이 부호 오류의 검출 처리는 예를 들면 ECC 디코더(12a)에서의 정정 처리에 비해 부호 오류의 검출 정밀도가 높은 CRC(Cyclic Redundancy Code) 등의 부호를 사용하여 이루어진다.
ECC 제어 회로(12c) 및 EDC 제어 회로(12d)는 동기 검출 회로(11c)로부터 공급되는 블록 동기 신호에 기초하여, ECC 디코더(12a) 및 EDC 디코더(12b)를 기동한다. 즉, 연속하여 입력되는 CD-ROM 데이터의 다음 블록의 선두를 나타내는 동기 신호의 검출은, 이전 블록의 CD-ROM 데이터의 버퍼 RAM(20)로의 기입의 완료를 나타내는 것이 된다. 그러므로, 블록 동기 신호에 응답하여 ECC 디코더(12a) 및 EDC 디코더(12b)를 기동시켜, 버퍼 RAM(20)으로의 기입이 완료된 1 블록 분의 CD-ROM 데이터에 대한 처리를 개시시키도록 하고 있다. 여기서, ECC 디코더(12a)에서 처리되는 CD-ROM 데이터와 EDC 디코더(12b)에서 처리되는 CD-ROM 데이터는 서로 1 블록 만큼 어긋나 있으며, ECC 제어 회로(12c) 및 EDC 제어 회로(12d)는 버퍼 RAM(20)상에서 1 블록 만큼 어긋난 어드레스를 지정한다. 이로써, ECC 디코더(12a) 및 EDC 디코더(12b)는 소정의 타이밍에서 각각의 처리를 병렬로 실행한다.
호스트 인터페이스부(13)는 출력 인터페이스 회로(13a) 및 판독 제어 회로(13b)를 가진다. 출력 인터페이스 회로(13a)는 CD-ROM 데이터를 받는 호스트 컴퓨터와의 인터페이스를 이루고, 판독 제어 회로(13b)로부터 출력되는 CD-ROM 데이터를 호스트 컴퓨터측에 출력한다. 또한, 출력 인터페이스 회로(13a)는 호스트 컴퓨터로부터 보내져 오는 각종의 제어 명령을 수취하여, CD-ROM 시스템을 제어하는 제어 마이크로 컴퓨터에 공급한다. 또한, 제어 명령에 대해서는, 버퍼 RAM(20)에 대한 기입 회로를 별도로 설치하여 버퍼 RAM(20)에 기입하도록 하여 일시적으로 기억시켜도 된다. 판독 제어 회로(13b)는 오류 정정/검출부(12)에 의한 소정의 처리가 완료되어 버퍼 RAM(20)에 기억된 CD-ROM 데이터를 판독하고, 출력 인터페이스 회로(13a)에 출력한다.
메모리 제어부(14)는 입력 인터페이스부(11), 오류 정정/검출부(12) 및 출력 인터페이스(13)에 접속되며, 각 부분(11, 12, 13)과 버퍼 RAM(20)와의 사이에서 CD-ROM 데이터의 주고받음을 바이트 단위로 제어한다. 즉, 입력 인터페이스부(11), 오류 정정/검출부(12) 및 출력 인터페이스(13)에서는, 각각 상이한 블록의 CD-ROM 데이터가 다루어진다. 그러므로, 이들 CD-ROM 데이터를 버퍼 RAM(20)에 대하여 각각 독립해서 기입 또는 판독을 할 수 있게 하기 위해, 각 부분(11, 12, 13)의 동작 상황에 맞춰, 그 중의 하나로부터 버퍼 RAM(20)으로의 액세스를 허가한다. 이로써, 각 부분(11, 12, 13)으로부터 버퍼 RAM(20)에 대하여, 각각 상이한 블록의 CD-ROM 데이터를 블록 레벨로 보고 동시에 액세스 할 수 있게 되어 있다.
도 2는 버퍼 RAM(20)의 이용 상태를 나타낸 도면이고, 도 3은 CD-ROM 디코더(10)의 각 부분의 처리 상황의 일 예를 도시한 타이밍도이다.
버퍼 RAM(20)은 CD-ROM 데이터를 1 블록 단위로 기억하다. 그리고, DSP 인터페이스부(11)에 대하여 1 블록, 오류 정정/검출부(12)에 대하여 2 블록, 호스트 인터페이스부(13)에 대하여 1 블록의 CD-ROM 데이터를 기억할 수 있도록 적어도 4 블록 분의 용량이 확보된다.
여기서, 연속하는 CD-ROM 데이터의 n번째의 블록이 입력되었다고 하면, 이 CD-ROM 데이터는 DSP 인터페이스부(11)로부터 버퍼 메모리(20)의 제1 영역에 기입된다. 이 때, 버퍼 메모리(20)에는, 연속하는 과거 3 블록 분의 CD-ROM 데이터가 제2 영역으로부터 제4 영역에 각각 기억되어 있다. 하나 이전의 n-1 번째의 블록의 CD-ROM 데이터에 대해서는, n 번째의 블록의 CD-ROM 데이터의 기입과 병렬로, ECC 디코더(12a)에 의한 부호 오류의 정정 처리를 위한 판독 및 기입(재기록)이 행해진다. 두 개 이전의 n-2 번째의 블록의 CD-ROM 데이터에 대해서는, n-1 번째의 블록의 CD-ROM 데이터와 마찬가지로, n 번째의 블록의 CD-ROM 데이터의 기입과 병렬로, EDC 디코더(12b)에 의한 부호 오류의 검출 처리를 위한 판독이 행해진다. 그리고, 세 개 이전의 n-3 번째의 블록의 CD-ROM 데이터에 대해서는 호스트 컴퓨터로부터의 인터럽트 지시에 응답하여, 호스트 인터페이스부(13)로의 판독이 행해진다.
이와 같이, 버퍼 RAM(20)에 대한 CD-ROM 데이터의 기입 및 판독은 DSP 인터페이스부(11), ECC 디코더(12a), EDC 디코더(12b) 및 호스트 인터페이스부(13)에서 각각 1 블록씩 어긋나게 설정된다. 따라서, ECC 디코더(12a) 및 EDC 디코더(12b)에서의 연산 처리가 병렬로 행해지게 되어, 각 부분의 동작 주파수의 변경을 수반하지 않고, 오류 정정/검출부(12)의 처리 속도를 향상시킬 수 있다.
그런데, 버퍼 RAM(20)에 대한 액세스는, 개개의 레벨에서는 시분할로 행해진다. 예를 들면, 도 4의 (a)에 도시한 바와 같이, DSP 인터페이스부(11)로부터의 데이터의 기입과 호스트 인터페이스부(13)로의 데이터의 판독이 시분할로 행해진다. DSP 인터페이스부(11)로부터 버퍼 RAM(20)으로의 액세스는 CD-ROM 데이터의 입력에 동기하며, 통상은, 거의 일정한 주기가 된다. 이에 반하여 호스트 인터페이스부(13)로부터 버퍼 RAM(20)으로의 액세스는 호스트 인터페이스부(13)에 접속되는 호스트 컴퓨터의 처리 상황에 맞춰 행해지며, 부정기적이 된다. 이들 액세스는 메모리 제어부(14) 및 CD-ROM 디코더(10)를 제어하는 제어 마이크로 컴퓨터에 의해 감시된다. 그리고, 그 감시 상황에 맞춰, 액세스의 간극 기간에 오류 정정/검출부(12)로부터 버퍼 RAM(20)에 대한 액세스의 기간이 할당된다.
ECC 디코드 처리와 EDC 디코드 처리를 연속으로 행하게 되어 있던 도 5에 도시한 종래의 CD-ROM 디코더(6)에서는 도 4의 (b)에 도시한 바와 같이, 버퍼 RAM(7)에 대한 액세스에서 시간적인 여유를 가지고 있다. 즉, 호스트 컴퓨터로부터 CD-ROM 데이터의 전송 요구가 없을 때, CD-ROM 데이터에 대한 오류 정정의 처리가 행해지고 있다고 해도, 부호 오류의 위치나 크기를 계산하고 있는 동안은 버퍼 RAM(7)에 대하여 액세스는 되지 않는다. 따라서, ECC/EDC 디코드 처리의 전후에 버퍼 RAM(7)로의 액세스가 없게 되는 빈 시간이 생긴다. 이에 반해, 본 발명에서는, 호스트 컴퓨터로부터의 전송 요구가 없고, 버퍼 RAM(7)에 대해, CD-ROM 데이터에 대한 오류 정정의 처리를 위한 액세스가 행해지지 않을 때에도, 동시에 실행되고 있는 오류 검출의 처리를 위한 액세스가 행해진다. 따라서, 버퍼 RAM(7)에 대한 액세스의 빈 시간이 적어지며, 버퍼 RAM(7)의 액세스의 효율이 향상된다.
또한, 종래의 CD-ROM 디코더(6)와 비교하여, 버퍼 RAM(20)에 기억시키는 CD-ROM 데이터가 1 블록 만큼 많아지지만, 동작 마진을 확보할 수 있도록 여분의 CD-ROM 데이터의 기억을 가능하게 하고 있는 버퍼 RAM(20)에서는 문제가 되지 않는다.
이상의 실시예에서는, 기록 매체로서 CD를 사용하는 CD-ROM 시스템을 예시하였으나, 기록 매체로서는 DVD 등의 다른 매체를 사용하는 시스템에도 채용할 수 있다.
본 발명에 의하면, 오류 정정 부호에 기초하는 부호 오류의 정정 처리와 오류 검출 부호에 기초하는 부호 오류의 검출 처리를 병렬로 행할 수 있다. 이로써, 디코더의 동작에 시간적인 여유를 갖게 할 수 있게 되어, 인터페이스부의 동작 속도, 즉, 데이터의 전송 속도를 빠르게 할 수 있다.

Claims (3)

  1. 기록 매체로부터 판독되는 오류 정정 부호 및 오류 검출 부호를 포함하는 디지털 데이터에 대하여, 오류 정정 부호 및 오류 검출 부호에 기초하는 처리를 실시하고, 처리 종료의 디지털 데이터를 컴퓨터 기기측으로 전송하는 부호 오류 정정/검출 디코더에 있어서,
    기록 매체로부터 판독된 디지털 데이터를 입력하고, 소정의 용량을 갖는 버퍼 메모리에 순차 기입하는 입력 인터페이스,
    상기 버퍼 메모리에 기입된 상기 디지털 데이터에 대하여 상기 디지털 데이터에 포함되는 오류 정정 부호에 기초한 부호 오류의 정정 처리를 실시하는 오류 정정 디코더,
    상기 메모리 회로에 기입된 상기 디지털 데이터에 대하여 상기 디지털 데이터에 포함되는 오류 검출 부호에 기초한 부호 오류의 검출 처리를 실시하는 오류 검출 디코더, 및
    컴퓨터 기기측의 지시에 응답해서 상기 메모리 회로로부터 상기 디지털 데이터를 판독하여 컴퓨터 기기에 전송하는 출력 인터페이스
    를 구비하며,
    상기 오류 정정 디코더와 상기 오류 검출 디코더를 병렬로 동작시키는 것을 특징으로 하는 부호 오류 정정/검출 디코더.
  2. 제1항에 있어서, 상기 입력 인터페이스는 기록 매체로부터 시계열로 판독되는 상기 디지털 데이터를 소정 바이트수로 이루어지는 1 블록 단위로 메모리 회로에 기억하고, 상기 오류 정정 디코더 및 상기 오류 검출 디코더는 서로 1 블록 어긋난 상기 디지털 데이터에 대하여 각각 병렬로 처리를 실시하는 것을 특징으로 하는 부호 오류 정정/검출 디코더.
  3. 제2항에 있어서, 상기 입력 인터페이스는 상기 디지털 데이터의 각 블록의 선두 위치를 검출하는 검출 회로를 포함하고,
    상기 오류 검출 디코더 및 상기 오류 정정 디코더는 상기 검출 회로의 검출 출력에 응답하여 처리를 개시하는 것을 특징으로 하는 부호 오류 정정/검출 디코더.
KR1019970049536A 1996-09-30 1997-09-29 부호 오류 정정/검출 디코더 KR19980025094A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-259667 1996-09-30
JP8259667A JPH10107649A (ja) 1996-09-30 1996-09-30 符号誤り訂正／検出デコーダ

Publications (1)

Publication Number Publication Date
KR19980025094A true KR19980025094A (ko) 1998-07-06

Family

ID=17337234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049536A KR19980025094A (ko) 1996-09-30 1997-09-29 부호 오류 정정/검출 디코더

Country Status (5)

Country Link
US (1) US6119260A (ko)
JP (1) JPH10107649A (ko)
KR (1) KR19980025094A (ko)
CN (1) CN1103997C (ko)
TW (1) TW330357B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509137B1 (ko) * 2001-03-22 2005-08-23 산요덴키가부시키가이샤 에러 정정 장치
KR100877609B1 (ko) * 2007-01-29 2009-01-09 삼성전자주식회사 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6581178B1 (en) * 1999-02-15 2003-06-17 Nec Corporation Error correction coding/decoding method and apparatus
JP4386615B2 (ja) * 2002-02-21 2009-12-16 三洋電機株式会社 データ処理装置
US7490283B2 (en) 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
US7849381B2 (en) 2004-12-21 2010-12-07 Sandisk Corporation Method for copying data in reprogrammable non-volatile memory
US7409473B2 (en) * 2004-12-21 2008-08-05 Sandisk Corporation Off-chip data relocation
US8291295B2 (en) 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7836334B2 (en) 2007-01-08 2010-11-16 Mediatek Inc. Transfer control method
TWI391922B (zh) * 2008-09-11 2013-04-01 Sunplus Technology Co Ltd 高密度記錄媒體的解碼裝置
US20110040924A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
CN103119563B (zh) * 2010-09-29 2016-03-23 国际商业机器公司 在固态存储器设备中的解码
US9465621B2 (en) * 2012-12-17 2016-10-11 Itron, Inc. Priority activation of metrology driver in boot sequence
US10417091B2 (en) 2013-03-25 2019-09-17 Hewlett Packard Enterprise Development Lp Memory device having error correction logic
US9467171B1 (en) 2013-04-08 2016-10-11 Marvell International Ltd. Systems and methods for on-demand exchange of extrinsic information in iterative decoders
CN105742674B (zh) * 2014-12-08 2018-07-24 中国科学院大连化学物理研究所 一种高温燃料电池的阴极材料及其制备方法
US12014068B2 (en) * 2021-04-27 2024-06-18 Microchip Technology Inc. System and method for double data rate (DDR) chip-kill recovery
US11934696B2 (en) 2021-05-18 2024-03-19 Microchip Technology Inc. Machine learning assisted quality of service (QoS) for solid state drives
CN115904798A (zh) * 2023-03-09 2023-04-04 苏州萨沙迈半导体有限公司 存储器的纠错检错方法、***以及控制器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668632A (en) * 1969-02-13 1972-06-06 Ibm Fast decode character error detection and correction system
JPH06334697A (ja) * 1993-05-20 1994-12-02 Matsushita Electric Ind Co Ltd 誤り検出方法
US5610929A (en) * 1994-03-11 1997-03-11 Fujitsu Limited Multibyte error correcting system
US5581715A (en) * 1994-06-22 1996-12-03 Oak Technologies, Inc. IDE/ATA CD drive controller having a digital signal processor interface, dynamic random access memory, data error detection and correction, and a host interface
JPH0863905A (ja) * 1994-08-18 1996-03-08 Hitachi Ltd 記録再生装置、ディジタル信号処理装置およびエラー訂正方法
US5661848A (en) * 1994-09-08 1997-08-26 Western Digital Corp Multi-drive controller with encoder circuitry that generates ECC check bytes using the finite field for optical data for appending to data flowing to HDA
US5696774A (en) * 1994-12-01 1997-12-09 Mitsubishi Denki Kabushiki Kaisha Digital signal recording device, digital signal playback device, and digital signal decoding device therefor
US5691994A (en) * 1995-05-08 1997-11-25 Western Digital Corporation Disk drive with fast error correction validation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509137B1 (ko) * 2001-03-22 2005-08-23 산요덴키가부시키가이샤 에러 정정 장치
KR100877609B1 (ko) * 2007-01-29 2009-01-09 삼성전자주식회사 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법

Also Published As

Publication number Publication date
JPH10107649A (ja) 1998-04-24
CN1103997C (zh) 2003-03-26
US6119260A (en) 2000-09-12
CN1182932A (zh) 1998-05-27
TW330357B (en) 1998-04-21

Similar Documents

Publication Publication Date Title
KR19980025094A (ko) 부호 오류 정정/검출 디코더
US6418099B2 (en) Optical disk apparatus
EP0703581B1 (en) Preprocess method, information read/write method, input/output device and read/write device
US5818801A (en) Shockproof optical reproduction device
US5896355A (en) Data recording/reproducing apparatus corresponding to a plurality of error correcting system and a data recording medium
KR950006750A (ko) 디스크 구동 장치 및 데이타 재생 장치
EP0563922B1 (en) Data processing circuit for disc player
JPS62217468A (ja) デイジタル情報の記録／再生方法及び装置
US6243845B1 (en) Code error correcting and detecting apparatus
JPH08106733A (ja) 情報記憶媒体利用システム
JP2842262B2 (ja) 光ディスク記録装置
JP3872973B2 (ja) データ記録装置およびデータ記録装置の制御装置
JP2003338141A (ja) データ再生制御装置
JP4004102B2 (ja) 符号誤り訂正検出装置
JP2001291326A (ja) 光ディスク再生装置及びそれに用いる半導体集積回路
KR100398719B1 (ko) 디스크 재생 장치
JP3759992B2 (ja) 記録情報再生装置
US6226236B1 (en) Information data transfer system
JP3995693B2 (ja) 符号誤り訂正検出装置
JPH11120124A (ja) バスアクセス装置、バス調停システム、ｃｄ−ｒｏｍデコーダ、ｄｖｄ−ｒｏｍデコーダ及びｃｄ−ｒｏｍドライブ
US5815691A (en) Method for controlling an external memory for a CD-ROM decoder and apparatus therefor
JPH1116298A (ja) 符号誤り訂正検出装置
JP3302896B2 (ja) 誤り訂正回路及びこれを用いたディスク再生装置及びｃｄ−ｒｏｍドライブ
JP4504591B2 (ja) 光ディスク記録方法及び記録再生装置
JP2002074861A (ja) ディジタルデータ再生装置及び再生方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030602

Effective date: 20050429